図面 (/)

技術 電流検出装置及びそれを用いた半導体装置

出願人 株式会社日立パワーデバイス独立行政法人国立高等専門学校機構
発明者 稲葉政光長洲正浩長瀧仁貴
出願日 2016年1月7日 (3年9ヶ月経過) 出願番号 2016-001441
公開日 2017年7月13日 (2年3ヶ月経過) 公開番号 2017-122631
状態 特許登録済
技術分野 電流・電圧の測定
主要キーワード 一次特性 特性点 浮遊成分 高域通過フィルター 半導体スイッチング装置 次特性 電流上昇率 周波数判定
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年7月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

配線寄生する抵抗成分による誤差を排除できて、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供する。

解決手段

電圧を積分する積分器12と、電圧が所定の電圧より高いか否かを判定する電圧判定器11と、を備え、前記電圧判定器11が、スイッチング素子の配線に発生する電圧を前記所定の電圧より高いと判定した際に、前記積分器12が前記電圧を積分して、スイッチング素子の配線に流れる電流を検出する。

概要

背景

本技術分野の背景技術として、特許文献1がある。
特許文献1には、「[課題]誘導ノイズを抑制することが可能な技術を提供することを目的とする。[解決手段]半導体スイッチング装置は、パッケージ1と、パッケージ1内に設けられ、コレクタ電極2a及びエミッタ電極2cを有する半導体スイッチング素子2とを備える。主コレクタ端子4及び主エミッタ端子5は、パッケージ1内部の浮遊成分21による通電時の電圧降下を反映する。第2コレクタ端子6及び第2エミッタ端子8は、電圧降下を反映せずに、コレクタ電極2a及びエミッタ電極2cの間の電圧を検出する。第3エミッタ端子9は、第2エミッタ端子8の近傍に設けられ、主エミッタ端子5と第2エミッタ端子8との間の電圧降下を検出する。([要約]を参照)」として、半導体スイッチング装置の技術が開示されている。

概要

配線寄生する抵抗成分による誤差を排除できて、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供する。電圧を積分する積分器12と、電圧が所定の電圧より高いか否かを判定する電圧判定器11と、を備え、前記電圧判定器11が、スイッチング素子の配線に発生する電圧を前記所定の電圧より高いと判定した際に、前記積分器12が前記電圧を積分して、スイッチング素子の配線に流れる電流を検出する。

目的

特許文献1には、「[課題]誘導ノイズを抑制することが可能な技術を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電圧を積分する積分器と、電圧が所定の電圧より高いか否かを判定する電圧判定器と、を備え、前記電圧判定器がスイッチング素子配線に発生する電圧を前記所定の電圧より高いと判定した際に、前記積分器が前記電圧を積分して、スイッチング素子の配線に流れる電流を検出する、ことを特徴とする電流検出装置

請求項2

請求項1において、さらに、切替器を備え、該切替器は、前記電圧判定器に入力した電圧が前記所定の電圧より高いと判定した際に、信号経路切り替えて、前記電圧を前記積分器に入力し、前記積分器は、入力された電圧を積分する、ことを特徴とする電流検出装置。

請求項3

請求項1または請求項2において、前記積分器はオペアンプを有する、ことを特徴とする電流検出装置。

請求項4

オペアンプを有して、入力された電圧を積分する積分器と、切替器と、を備え、前記切替器は、スイッチング素子の制御信号に基づく制御信号によって、前記オペアンプの非反転端子所定電位とし、前記積分器は、スイッチング素子の配線に発生する電圧を積分して、スイッチング素子の配線に流れる電流を検出する、ことを特徴とする電流検出装置。

請求項5

入力された電圧を積分する積分器と、周波数成分を選択するフィルターと、を備え、前記フィルターが、スイッチング素子の配線に発生する電圧の所定の周波数成分を選択し、前記積分器が、選択された所定の周波数成分の電圧を積分して、スイッチング素子の配線に流れる電流を検出する、ことを特徴とする電流検出装置。

請求項6

請求項5において、前記フィルターは、高周波成分を通過させるハイパスフィルターである、ことを特徴とする電流検出装置。

請求項7

請求項5において、前記積分器は、オペアンプを有する、ことを特徴とする電流検出装置。

請求項8

請求項5において、前記フィルターは、低周波成分を通過させるローパスフィルターである、ことを特徴とする電流検出装置。

請求項9

請求項1乃至請求項8のいずれか一項において、さらにリセット器を備え、該リセット器は、前記積分器が積分動作を終了した際に、前記積分器をリセットする、ことを特徴とする電流検出装置。

請求項10

請求項1乃至請求項8のいずれか一項に記載の電流検出装置を備える、ことを特徴とする半導体装置

技術分野

0001

本発明は、電流検出装置及びそれを用いた半導体装置に関する。

背景技術

0002

本技術分野の背景技術として、特許文献1がある。
特許文献1には、「[課題]誘導ノイズを抑制することが可能な技術を提供することを目的とする。[解決手段]半導体スイッチング装置は、パッケージ1と、パッケージ1内に設けられ、コレクタ電極2a及びエミッタ電極2cを有する半導体スイッチング素子2とを備える。主コレクタ端子4及び主エミッタ端子5は、パッケージ1内部の浮遊成分21による通電時の電圧降下を反映する。第2コレクタ端子6及び第2エミッタ端子8は、電圧降下を反映せずに、コレクタ電極2a及びエミッタ電極2cの間の電圧を検出する。第3エミッタ端子9は、第2エミッタ端子8の近傍に設けられ、主エミッタ端子5と第2エミッタ端子8との間の電圧降下を検出する。([要約]を参照)」として、半導体スイッチング装置の技術が開示されている。

先行技術

0003

特開2013−125923号公報

発明が解決しようとする課題

0004

しかしながら、前記の特許文献1に開示された技術には、次のような課題がある。
特許文献1に開示された技術の半導体スイッチング装置では、浮遊成分21による通電時の電圧降下を測定しているが、この電圧降下から電流を検出する場合には、浮遊成分21にインダクタンス成分と抵抗成分とが含まれていることに起因する誤差を排除できずに精度が低下するという課題がある。

0005

本発明は、前記した課題に鑑みて創案されたものであり、配線寄生する抵抗成分による誤差を排除して、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供することを課題とする。

課題を解決するための手段

0006

前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の電流検出装置は、電圧を積分する積分器と、電圧が所定の電圧より高いか否かを判定する電圧判定器と、を備え、前記電圧判定器がスイッチング素子の配線に発生する電圧を前記所定の電圧より高いと判定した際に、前記積分器が前記電圧を積分して、スイッチング素子の配線に流れる電流を検出する、ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。

発明の効果

0007

本発明によれば、配線に寄生する抵抗成分による誤差を排除して、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供することができる。

図面の簡単な説明

0008

本発明の第1実施形態に係る電流検出装置の構成例を模式的に示す図である。
本発明の第1実施形態に係る電流検出装置の機能、動作の一例を説明する図である。
MOSFETなどのスイッチング素子に流れる電流を、配線に寄生する配線部分のインピーダンスに、スイッチング素子のスイッチング時に発生する電圧を用いて、検出する評価回路の一例を示す図である。
スイッチング素子の配線に寄生するインダクタンスと抵抗とに発生する電圧と、スイッチング素子に流れる電流の一例を模式的に示した図である。
本発明の第2実施形態に係る電流検出装置の構成例を模式的に示す図である。
本発明の第3実施形態に係る電流検出装置の構成例を模式的に示す図である。
本発明の第4実施形態に係る電流検出装置の構成例を模式的に示す図である。
本発明の第4実施形態に係る電流検出装置のMOSFETを制御するゲート制御信号の一例を示す図である。
本発明の第5実施形態に係る電流検出装置の構成例を模式的に示す図である。
スイッチング素子の配線に寄生するインダクタンスと抵抗とに発生する電圧と、スイッチング素子に流れる電流の一例を模式的に示した図である。
本発明の第6実施形態に係る電流検出装置の構成例を模式的に示す図である。
本発明の第7実施形態に係る電流検出装置の構成例を模式的に示す図である。

実施例

0009

以下、本発明を実施するための形態(以下においては「実施形態」と表記する)を、適宜、図面を参照して説明する。

0010

≪第1実施形態:その1≫
本発明の第1実施形態の電流検出装置100を、図1を参照して説明する。
図1は、本発明の第1実施形態に係る電流検出装置100の構成例を模式的に示す図である。
図1において、電流検出装置100は、電圧判定器11と積分器12を備えて構成されている。
電圧判定器11は、後記するように、スイッチング素子(スイッチングデバイス)の配線部分に寄生するインダクタンスL(図3)と抵抗R(図3)に発生する電圧VLR(図3)の大きさを判定する。
また、積分器12で前記の電圧VLRを積分する。
以上によって、後記するように、スイッチング素子の配線に流れる電流を検出するものである。

0011

また、図2は、本発明の第1実施形態に係る電流検出装置100の機能、動作の一例を説明する図である。
図2において、第1ブロック11Mは、電圧判定器11(図1)の機能、動作を説明し、第2ブロック12Mは、積分器12(図1)の機能、動作を説明するものである。
第1ブロック11Mは、電圧VLRが基準電圧V0以上か否かを判定する機能を有する。
また、第2ブロック12Mは、電圧VLRを積分する機能を有している。
第1ブロック11Mと第2ブロック12Mは、それぞれ図1の電圧判定器11と積分器12の機能に対応している。

0012

なお、図1図2の詳細を説明する前に、何故、このような構成あるいは機能、動作をとるようにするかの背景を先に説明する必要がある。
そのため、図1図2に示した電流検出装置100の詳細な構成と、その機能、動作および効果の理解を助けることを目的として、スイッチング素子の配線に流れる電流の検出について、図3図4を参照して、先に説明する。
その後、再度、図1図2)に戻り、本発明の第1実施形態に係る電力変換装置の詳細を説明する。

0013

<スイッチング素子の配線に流れる電流検出と、その評価回路>
図3は、MOSFET(metal-oxide-semiconductor field-effect transistor)などのスイッチング素子32に流れる電流iを、配線に寄生する配線部分のインピーダンス(インダクタンスL+抵抗R)に、スイッチング素子32のスイッチング時に発生する電圧VLRを用いて、検出する評価回路の一例を示す図である。
なお、図3に示す評価回路は、スイッチング素子32を備える半導体装置の構成例の一部でもあって、半導体装置の過渡的な動作を図3回路を代表して評価、説明する。

0014

図3において、スイッチング素子であるn型(nチャネル型)のMOSFET31のソース電極ソース端子)とn型のMOSFET(スイッチング素子)32のドレイン電極ドレイン端子)とが接続されている。MOSFET31のドレイン電極は、電源正極端子3Pに接続され、MOSFET32のソース電極は、電源の負極端子3Gに接続されている。
インダクターコイルLL)30は、電源の正極端子3Pと、MOSFET31のソース電極との間に接続されている。

0015

なお、MOSFET31とMOSFET32には、それぞれ逆並列ダイオード311およびダイオード321が寄生している、もしくは接続されている。
また、MOSFET31のソース電極とn型のMOSFET32のドレイン電極との間には、配線の寄生成分として、インダクタンス(寄生インダクタンス)312と抵抗(寄生抵抗)313とを有している。
また、MOSFET32のソース電極と電源の負極端子3Gとの間には、配線の寄生成分として、インダクタンス(寄生インダクタンス)322と抵抗(寄生抵抗)323とを有している。
また、電源の正極端子3Pとインダクター(LL)30の一端との間に、配線の寄生成分として、インダクタンス(寄生インダクタンス)332を有している。

0016

MOSFET31のゲート電極ゲート端子)には、制御信号Vg1が、MOSFET32のゲート電極(ゲート端子)には、制御信号Vg2が、それぞれ入力している。
制御信号Vg1と制御信号Vg2とを制御して、MOSFET31とMOSFET32とをスイッチングして、インダクター(LL)30に電流(電圧、電力)を加えることにより、昇圧や交流直流間の変換や力率改善などの様々な制御を可能にしている。
これらの制御の際に、スイッチング素子(31、32)に流れる電流iを検出することが重要になることがある。
図3においては、スイッチング素子32の配線に寄生するインダクタンス322と抵抗323とに発生する電圧VLRを用いてスイッチング素子32に流れる電流iを検出する。

0017

<スイッチング素子の配線に流れる電流と、その検出方法(1)>
次に、スイッチング素子(MOSFET)32の配線に流れる電流について説明する。
図4は、スイッチング素子32(図3)の配線に寄生するインダクタンス322(図3)と抵抗323(図3)とに発生する電圧VLRと、スイッチング素子32に流れる電流iの一例を模式的に示した図である。
図4において、横軸は時間t(時刻:tA、tB、tC、tD、tE、tF)の推移であり、縦軸は前記した電圧VLRと、電流iを示している。
また、特性線41Z、41A、41B、41C1、41C2、41C3、41D、41E1、41E2、41E3、41Fが電圧VLRを示している。なお、電圧VLRは、後記する数式の式1で表記されるので、式1の右辺図4に記載されている。
また、特性線42Z、42B、特性点42C1、特性線42C2、42D、42E、42Fが電流iを示している。

0018

図4に示した電圧VLRと電流iの波形は、スイッチング素子32が周期的に繰り返しスイッチングしているときの一部の波形を切り出したものであり、スイッチング素子32がオン(ON)状態で、スイッチング素子32に電流が流れている時間を中心に示している。
時刻tAの直前において、MOSFET32(図3)とMOSFET31(図3)は共にオフ(OFF)していて、インダクター(LL)30の電流は、図3に示したように、ダイオード311を通して流れている。
したがって、特性線41Zおよび特性線42Zに示すように、電圧VLRと電流iは、共に0である。

0019

時刻tAにおいて、MOSFET32がオン(ON)すると、時刻tAでダイオード311を通流していたインダクター(LL)30の電流がMOSFET32に流れる。
MOSFET32の電流は、制御信号Vg2の立ち上がりに依存して上昇するが、制御信号Vg2の立ち上がりが十分に速い場合には、配線のインダクタンス(L)332で決まる電流上昇率となるため、傾き一定で上昇する。
図4は、電流の上昇が配線のインダクタンス(L)332で決まる条件の図である。
また、このときダイオード311のリカバリー電流加算されるため、電流iは、インダクター(LL)30の電流より大きな電流となる。時刻tBの点の電流はこの状態を示している。
リカバリー電流は、急激に減少して0になるため、最終的にはインダクター(LL)30の電流となる。この点が時刻tCである。

0020

これらの電流iは、配線に寄生するインダクタンス322(図3)と抵抗323(図3)にも流れる。この電流iを図4では、特性線42Bで表記している。
特性線42Bで示す電流iは、前述したように直線的に上昇する。
そのため、配線に寄生するインダクタンス322と抵抗323に発生する電圧VLRは、特性線42Bの電流変化率di/dtとインダクタンス322を掛け算した電圧、および抵抗323と電流iを掛け算した電圧の和となる。
その結果、電圧VLRは、特性線41Aと特性線41Bとで示すような波形となる。
また、電圧VLRは、インダクタンス322をL、抵抗323をRとして、以下の式1で表記される。また、iは電流、tは時間である。

0021

0022

一般的に配線の抵抗323は小さく、電流の時間変化は非常に大きいので、以下の式2の関係が成立する。
なお、この電圧VLRが急上昇する時刻tA付近過渡応答の範囲と呼称するものとする。

0023

0024

したがって、次に示す式3の関係がある。

0025

また、時刻tBで示した区間では、前述した理由から電流iの変化率がほぼ一定であるので、電圧VLRは図4に示すように一定となる。

0026

時刻tBと時刻tCの境界において、電流iにはダイオード311のリカバリー電流が加算されているため、インダクター(LL)30に流れる電流以上の電流となるが、リカバリー電流は急減するため、時刻tCにおいて、電流iが急減する。このため、式1で示す電圧VLRは、負の値(特性線41C2)を示す。
一般的にインダクター(LL)30の値は大きいため、時刻tDにおいては、電流iは緩やかな上昇(概ね一定値(特性線42D))となる。
このため、インダクタンス(L)322で発生する逆起電力の電圧は、ほぼ0となる。したがって、電圧VLRは抵抗323の電圧(Ri)が支配的(特性線41D)になる。

0027

時刻tEにおいては、MOSFET32の制御信号Vg2を制御(低電位)して、MOSFET32をオフする。すると電流iが急激に0に向う(特性線42E)ので、式1で示した電圧VLRは、特性線41E1、41E2に示すように、負の値となる。
また、MOSFET32が完全にオフした時刻tFにおいては、電圧VLRと電流iは共に0(特性線41F、特性線42F)となる。

0028

以上のような図4の特性において、MOSFET32をオンした直後の電圧VLRは、式3に示すように、配線に寄生する抵抗323を事実上、無視できて、含まれていないものとして扱える。
したがって、積分器を用いて式3で示す電圧VLRを積分すると、次の式4となる。そして、式4に基づいて、式5のように変形すれば、電流iが求まる。すなわち電流検出ができる。

0029

0030

0031

なお、式5においては、インダクタンスLが含まれているが、インダクタンスLは、既知の配線のインダクタンスであるので、一般的には、インダクタンスLも既知である。したがって、電流iの値は、式5から把握できる。
また、インダクタンスLが既知でない場合においても、相対的な比較が可能であるので、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。

0032

また、図4を参照して、一般的な電圧値や時間の一例を説明する。図3における電源の正極端子3Pと負極端子3Gの間の電圧Vが数十V〜数百Vの場合には、図4における特性線41Bで示した電圧VLRは、数V〜数十Vの電圧が短時間(tB)発生する。
これに対して、特性線41Dで示した抵抗による電圧(Ri)は、数百mV以下で時間(tD)が長い。また、時間(時刻)tBは1μs以下で、時間(tB+tC+tD+tE)は、10μs以上である。

0033

≪第1実施形態:その2≫
以上の「電圧VLRが大きいときは積分し、低いときは積分しない」という原理踏まえて、第1実施形態について、再度、詳細に説明する。
以上のMOSFET32をオンした直後の電圧VLRを積分することによって、電流iが求められるという原理にしたがって、第1実施形態が構成されている。

0034

図2に戻って、前記したように、第1実施形態の電流検出の方法を説明する。
図2における第1ブロック11Mは、「電圧は基準電圧V0以上か?」と記載したように、入力した電圧VLRが判定の基準となる基準電圧V0より大きいか否かを判定する。
電圧VLRが基準電圧V0より大きい場合に、第2ブロック12Mは、「VLRを積分」と記載したように、電圧VLRを積分する。なお、第2ブロック12Mにおいて、電圧VLRが基準電圧V0より下回った場合には、直ちに積分動作を停止する。そして、第2ブロック12Mは、電圧VLRを積分した値、すなわち、電流iに相当する値を出力する。
なお、第1ブロック11Mは、図1の電圧判定器(電圧判定回路、電圧判定手段)11に対応し、第2ブロック12Mは、図1の積分器12に対応している。
式1〜式5を用いて説明したように、電圧VLRが大きい場合、つまり所定の閾値電圧(所定の電圧)である基準電圧V0以上の場合においては、配線に寄生するインダクタンス(322:図3)と抵抗(323:図3)の発生する電圧は、インダクタンスが支配的となるので、電圧VLRを第2ブロック12M(積分器12)で積分することにより、電流iの電流検出ができる。

0035

<第1実施形態の効果>
本発明の第1実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、検出したスイッチング素子に流れる電流は、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。

0036

≪第2実施形態≫
本発明の第2実施形態の電流検出装置200を、図5を参照して説明する。
図5は、本発明の第2実施形態に係る電流検出装置200の構成例を模式的に示す図である。
図5において、電流検出装置200は、電圧判定器(電圧判定回路)11と積分器12、および切替器(スイッチ)13を備えている。
スイッチング素子(例えば図3におけるMOSFET32)の配線の寄生成分(例えば図3におけるインダクタンス322と抵抗323)から発生する電圧VLRが、電圧判定器11に入力している。

0037

電圧判定器11は、電圧VLRが所定の閾値電圧(例えば基準電圧V0)に達すると、切替器13をオンするように制御する。
切替器13がオンすると、電圧VLRが切替器13を介して、積分器12に入力される。
積分器12は、電圧VLRが所定の電圧(例えば基準電圧V0)以上の時間の領域を積分する。
図3図4、式1〜式5を用いて説明したように、電流検出装置200は、スイッチング素子(32:図3)の過渡応答における電流を検出する。

0038

<第2実施形態の効果>
本発明の第2実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、切替器13を用いることで、より確実に抵抗成分による誤差を排除できる。

0039

≪第3実施形態≫
本発明の第3実施形態の電流検出装置300を、図6を参照して説明する。
図6は、本発明の第3実施形態に係る電流検出装置300の構成例を模式的に示す図である。
図6において、オペアンプ21とコンデンサ(C)33と抵抗(R)34とによって積分器22を構成している。
すなわち、コンデンサ33の第1端子は、オペアンプ21の出力端子39に接続され、コンデンサ33の第2端子は、抵抗34の第1端子と接続され、かつオペアンプ21の反転入力端子(−)に接続されている。

0040

MOSFET(切替器)36のソース電極(ソース端子)は、グラウンドGに接続され、ドレイン電極(ドレイン端子)は、抵抗35の第1端子とオペアンプ21の非反転入力端子(+)とに接続されている。また、MOSFET(スイッチ)36のゲート電極(ゲート端子)は、抵抗35の第2端子に接続されている。
抵抗34と抵抗35のそれぞれの第2端子は、互いに接続されるとともに、電流検出装置300の入力端子38に接続されている。入力端子38とグラウンドGとの間に電圧VLRを入力している。
なお、抵抗35とMOSFET36とを備えてなる電圧判定付切替器37は、後記するように、図5の電圧判定器11と切替器13を兼ねた機能を有する。

0041

以上の構成において、電圧VLRがMOSFET(スイッチ)36のスレッショルド電圧より低い電圧であると、MOSFET36は、オフ(OFF)するので、オペアンプ21の非反転入力端子(+)には、電圧VLRが入力する。
オペアンプ21のゲインが無限大、もしくは非常に大きいと、反転入力端子(−)は、非反転入力端子(+)とのイマジナリーショートの関係から、非反転入力端子(+)と同じ電位(電圧)の電圧VLRとなる。したがって、抵抗(R)34の両端の電圧は、0となって、抵抗(R)34には電流が流れない。したがって、コンデンサ33にも電流が流れず、積分器22は、積分動作をしない。

0042

また、電圧VLRがMOSFET(スイッチ)36のスレッショルド電圧より高い電圧となると、MOSFET36は、オン(ON)するのて、オペアンプ21の非反転入力端子(+)には、0電位(グラウンド電位)が入力する。なお、抵抗(R)35が非反転入力端子(+)に電圧VLRが入り込むことを防止している。
オペアンプ21の非反転入力端子(+)が0電位になると、前記したイマジナリーショートの関係から、反転入力端子(−)は、非反転入力端子(+)と同じ0電位(電圧)となる。
したがって、抵抗34の第2端子には、電圧VLRが加わり、抵抗34の第1端子(反転入力端子(−)側)は0電位となるので、抵抗34には、電流(VLR/R)が流れる。この電流は、コンデンサ33を介して出力端子39に流れ、積分器22が積分動作をする。

0043

上より、積分器22は、電圧VLRがMOSFET36のスレッショルド電圧より高い電圧であると、積分動作をし、電圧VLRがMOSFET36のスレッショルド電圧未満の低い電圧であると、積分動作を停止する。
したがって、積分器22は、電圧VLRがMOSFET36のスレッショルド電圧より高い電圧(所定の基準電圧V0以上)のみを積分して、電流を検出する。
なお、図6には、図示していないが、積分器22にはリセットをする回路(リセット器)が備えられ、積分器22は、1周期(1回)ごとにリセットされて用いる。例えば、図4において、時刻tFを過ぎたタイミングにおいて、リセット器が積分器22をリセットする。

0044

<第3実施形態の効果>
本発明の第3実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図6におけるMOSFET36と抵抗35とを備えてなる電圧判定付切替器37は、図5における電圧判定器11と切替器13の機能を兼ねているので、小型かつ低コストで実現できる。

0045

≪第4実施形態≫
本発明の第4実施形態の電流検出装置400を、図7を参照して説明する。
図7は、本発明の第4実施形態に係る電流検出装置400の構成例を模式的に示す図である。
図7において、オペアンプ21とコンデンサ(C)33と抵抗(R)34とによって積分器22を構成している。
すなわち、コンデンサ33の第1端子は、オペアンプ21の出力端子39に接続され、コンデンサ33の第2端子は、抵抗34の第1端子と接続され、かつオペアンプ21の反転入力端子(−)に接続されている。

0046

MOSFET43のソース電極(ソース端子)は、グラウンドGに接続され、ドレイン電極(ドレイン端子)は、オペアンプ21の非反転入力端子(+)に接続されている。また、MOSFET43のゲート電極(ゲート端子)には制御信号Vg3が入力している。
抵抗34と抵抗35のそれぞれの第2端子は互いに接続されるとともに、電流検出装置400の入力端子38に接続されている。入力端子38とグラウンドGとの間に電圧VLRを入力している。
また、抵抗35の第1端子は、オペアンプ21の非反転入力端子(+)に接続されている。

0047

<制御信号Vg3の波形>
次に、MOSFET43のゲート電極に入力する制御信号Vg3について説明する。
図8は、本発明の第4実施形態に係る電流検出装置400(図7)のMOSFET43(図7)を制御する制御信号(ゲート制御信号)の一例を示す図である。
図8に示すように、制御信号(ゲート制御信号)Vg3は、スイッチング素子(MOSFET)32を制御する制御信号Vg2(図3)を基に形成されている。すなわち、制御信号Vg2がスイッチング素子32をオン(ON)させるタイミングの始めにおいて、時間t3だけMOSFET43のゲートをオンさせるように制御信号Vg3を形成する。
なお、時間t3(パルス幅)は、スイッチング素子32がオンに要する時間程度とし、一例として1μs以下である。また、制御信号Vg2がスイッチング素子32をオンさせている時間t2は、一例として10μs以上である。
また、この時間t3と時間t2は、電流検出装置400が用いられる様々な半導体装置によって異なることもあるが、時間t3に比較して時間t2が10倍以上となる関係が一般的である。

0048

この制御信号Vg3を図7のMOSFET43のゲート端子を加えることにより、MOSFET43は、電圧VLRの立ち上がりにオンして、オペアンプ21の非反転入力端子(+)が0電位となる。
このように、オペアンプ21の非反転入力端子(+)が0電位となることによって、積分器22が積分動作、すなわち電圧VLRの立ち上がりを積分する。つまり、図4で示したインダクタンス成分の電圧が抵抗成分の電圧に比較して、充分に大きく、支配的である領域の電圧VLRを積分することに対応する。
以上によって、電流検出装置400は、配線の抵抗(寄生抵抗)に影響を受けずに、もしくは軽減して、電流を検出することができる。
なお、図7には、図示していないが、積分器22にはリセットをする回路(リセット器)が備えられ、積分器22は、1周期(1回)ごとにリセットされて用いる。

0049

<第4実施形態の効果>
本発明の第4実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図7におけるMOSFET43を、スイッチング素子32(図3)を制御する制御信号Vg2(図3)を基に形成した制御信号Vg3で、制御する構成をとっているので、MOSFET43のスレッショルドの製造上のバラツキにほとんど影響されずに電流検出装置400を制御できる。また、制御信号Vg3のパルス幅(時間)t3を自在に設定しやすいので、所望の特性を得やすい。
すなわち、製造上、安定し、かつ優れた特性の電流検出装置を提供することができるという効果がある。

0050

≪第5実施形態:その1≫
本発明の第5実施形態の電流検出装置500を、図9を参照して説明する。
図9は、本発明の第5実施形態に係る電流検出装置500の構成例を模式的に示す図である。
図9において、電流検出装置500は、周波数判定器(フィルター)51と積分器12とを備えて構成されている。
周波数判定器51が電圧VLRを入力し、所望の周波数成分(所定の周波数成分)の電圧を抽出して、積分器12に入力する。
積分器12は、電圧VLRの高周波成分を積分することにより、スイッチング素子の過渡応答における電流を検出し、電流検出装置500として出力する。
この図9に示した電流検出装置500の具体的な構成例と動作については、この方法の背景となるスイッチング素子の配線に流れる電流について、周波数の観点から説明した後に、再度、説明する。

0051

<スイッチング素子の配線に流れる電流と、その検出方法(2)>
次に、スイッチング素子の配線に流れる電流について、周波数に着目した観点で説明する。
図10は、スイッチング素子の配線に寄生するインダクタンスと抵抗とに発生する電圧VLRと、スイッチング素子に流れる電流iの一例を模式的に示した図である。
図10は、図4と同じ電圧VLRと電流iを示した図であり、図4のtA〜tBが図9のTswに相当する。また、図4のtA〜tEが図10のTonに相当する。
図10において、時間Tswは、一例として1μs以下であり、時間Tonは、一例として10μs以上である。

0052

また、時間Tsw、および、時間Tonの電圧VLRが繰り返された場合には、周波数成分の観点から観ると、それぞれ周波数fsw=1/Tsw、および、周波数fon=1/Tonに相当する。
つまり、図4の時刻tA、tBの電圧VLRを積分することは、図10の時刻(時間)Tswの電圧VLRを積分することに相当する。
すなわち、周波数fsw=1/Tsw、を超える周波数成分の電圧VLRを積分すれば、配線に寄生する抵抗Rの影響を受けることなく、電流iを求めることができることになる。

0053

≪第5実施形態:その2≫
以上より、図9に示した第5実施形態の電流検出装置500において、周波数判定器51の機能により、電圧VLRの高周波成分を抽出し、積分器12で、この電圧VLRの高周波成分を積分すれば、電流iを検出できる。

0054

<第5実施形態の効果>
本発明の第5実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。

0055

≪第6実施形態≫
以上、図10で説明した「電圧VLRの高い周波数成分を積分し、低い周波数成分は積分しない」という観点から、図9に示す周波数判定器をハイパスフィルターとする場合を、第6実施形態の電流検出装置600として、次に説明する。
図11は、本発明の第6実施形態に係る電流検出装置600の構成例を模式的に示す図である。
図11において、電流検出装置600は、ハイパスフィルター(High-pass filter:高域通過フィルター)61と積分器22とを備えて構成されている。
図11においては、図9における周波数判定器51を、高周波成分を通過させるハイパスフィルター61として用いている。

0056

ハイパスフィルター(High-pass filter:高域通過フィルター)61は、コンデンサ(Cf)63と抵抗(Rf)64との直列回路で構成されている。コンデンサ(Cf)63の第1端子と抵抗(Rf)64の第1端子との接続点は、積分器22の抵抗34の第2端子に接続されている。
抵抗(Rf)64の第2端子は、グラウンドGに接続されている。
また、コンデンサ(Cf)63の第2端子は、電流検出装置600の入力端子38に接続されている。入力端子38とグラウンドGとの間に電圧VLRを入力している。
また、コンデンサ(Cf)63と、抵抗(Rf)64とによって決定されるハイパスフィルター61のカットオフ周波数遮断周波数)fCは、
fC=1/(2π・Cf・Rf)
で表されるが、カットオフ周波数fCは、fSW、すなわち(1/TSW)以上に設定することが望ましい。
ただし、検出信号を大きくする場合には、fSW(=1/TSW)とfON(=1/TON)の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。

0057

また、積分器22は、オペアンプ21と抵抗(R)34とコンデンサ(C)33を備えて構成されている。すなわち、コンデンサ33の第1端子は、オペアンプ21の出力端子39に接続され、コンデンサ33の第2端子は、抵抗34の第1端子と接続され、かつオペアンプ21の反転入力端子(−)に接続されている。オペアンプ21の非反転入力端子(+)はグラウンドGに接続されている。
以上の構成の積分器22は、オペアンプ21を用いた積分器として、一般的によく知られているので、動作原理の説明は省略する。

0058

配線の寄生のインダクタンス(322:図3)と抵抗(323:図3)に発生した電圧VLRは、図11で示した電流検出装置600の入力端子38からハイパスフィルター61のコンデンサ(Cf)63の第2端子に入力する。
すると、高周波成分のみ、ハイパスフィルター61を通過するので、積分器22は、図9における過渡応答の領域のTSWに相当する周波数fSW(=fC)より高い周波数成分の電圧VLRを選択して積分することになる。
以上により、配線に寄生する抵抗Rの影響を受けることなく、電流iを求めることができることになる。
なお、図11には、図示していないが、積分器22にはリセットをする回路(リセット器)が備えられ、積分器22は、1周期(1回)ごとにリセットされて用いる。例えば図10に示した電流iの特性において、積分器22の積分動作が終了後の電流iが0になるタイミングで、積分器22をリセットする。

0059

<第6実施形態の効果>
本発明の第6実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図11においては、周波数判定器51(図9)をコンデンサ(Cf)63と、抵抗(Rf)64を備えたハイパスフィルターで構成しているので、第6実施形態の電流検出装置は、製作(製造)が容易、かつ低コストで実現できるという効果がある。

0060

≪第7実施形態≫
本発明の第7実施形態の電流検出装置700を、図12を参照して説明する。
第6実施形態では、ハイパスフィルター(61)とオペアンプ(21)を備えた積分器22の構成を説明したが、周波数判定器(51:図9)はハイパスフィルターに限定されない。
次に第7実施形態では、ローパスフィルター(Low-pass filter:低域通過フィルター)とオペアンプを備えた積分器の構成でも可能であることを説明する。

0061

<電流検出装置700の構成>
図12は、本発明の第7実施形態に係る電流検出装置700の構成例を模式的に示す図である。
図12において、電流検出装置700は、積分器22とローパスフィルター71とを備えて構成されている。
積分器22は、オペアンプ21とコンデンサ(C)33と抵抗(R)34とによって構成されている。
すなわち、コンデンサ33の第1端子は、オペアンプ21の出力端子39に接続され、コンデンサ33の第2端子は、抵抗34の第1端子と接続され、かつオペアンプ21の反転入力端子(−)に接続されている。

0062

ローパスフィルター(周波数判定器)71は、抵抗(Rf)74とコンデンサ(Cf)73とによって構成されている。
抵抗74の第1端子とコンデンサ73の第1端子とは、互いに接続され、この接続点は、オペアンプ21の非反転入力端子(+)に接続されている。
コンデンサ73の第2端子は、グラウンドGに接続されている。抵抗74の第2端子は、抵抗34の第2端子と接続されるとともに、電流検出装置700の入力端子38に接続されている。入力端子38とグラウンドGとの間に電圧VLRを入力している。

0063

<電流検出装置700の動作>
図12で示した電流検出装置700の動作について説明する。
図12において、ローパスフィルター71の入力端子である抵抗74の第2端子には、電圧VLRが入力されている。
ローパスフィルター71の作用によって、電圧VLRが高周波で、ローパスフィルターのカットオフ周波数より、充分、高ければ、コンデンサ(Cf)73の両端子(第1端子と第2端子)間の電圧は0に近づく。すなわち、コンデンサ73の第1端子と同電位のオペアンプ21の非反転端子(+)は、略グラウンド電位(0電位)となる。
この場合には、イマジナリーショートの関係で、オペアンプの反転端子(−)も非反転端子(+)と同電位の略グラウンド電位(0電位)となる。
したがって、抵抗34の第2端子は、電圧VLRであり、抵抗34の第1端子が0電位(電圧)となるので、抵抗34には電流が流れる。また、コンデンサ33にも電流が流れるのでオペアンプ21の出力端子39には負の電位が出力されて積分器22が積分動作をする。

0064

また、電圧VLRが低周波で、ローパスフィルターのカットオフ周波数より、充分、低ければ、オペアンプ21の非反転端子(+)には、電圧VLRがそのまま伝達される。
すると、イマジナリーショートの関係で、オペアンプの反転端子(−)も非反転端子(+)と同電位の電圧VLRとなる。
そのため、抵抗34の第1端子と第2端子とも同電位となって電流が流れない。また、コンデンサ33にも電流が流れないので、積分器22は、積分器としての動作をしない。

0065

すなわち、ローパスフィルター71は、低周波数を通す特性でありながら、積分器22としては、高周波数成分を積分する動作をする。
なお、コンデンサ(Cf)73と、抵抗(Rf)74とによって決定されるローパスフィルター71のカットオフ周波数(遮断周波数)fCは、
fC=1/(2π・Cf・Rf)
で表されるが、カットオフ周波数fCは、fSW、すなわち(1/TSW)以上に設定することが望ましい。ただし、検出信号を大きくする場合には、fSW(=1/TSW)とfON(=1/TON)の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。
なお、図12には、図示していないが、積分器22にはリセットをする回路(リセット器)が備えられ、積分器22は、1周期(1回)ごとにリセットされて用いる。

0066

<第7実施形態の効果>
本発明の第7実施形態によれば、配線に寄生する抵抗成分による誤差を排除(抑制)できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図12においては、周波数判定器51(図9)をコンデンサ(Cf)73と、抵抗(Rf)74を備えたローパスフィルターで構成しているので、第7実施形態の電流検出装置は、製作(製造)工程が容易であり、低コストで実現するという効果がある。

0067

≪第8実施形態:半導体装置≫
第1〜第7実施形態において、電流検出装置(100〜700)について説明したが、これらの電流検出装置を備えた半導体装置も有用である。
図3において、インダクター(LL)30を、MOSFETからなるスイッチング素子31、32で駆動する構成を示したが、これらの素子と、前記した電流検出装置(100〜700)を備えて半導体装置が構成できる。
図3においては、配線の寄生成分のインダクタンス322と抵抗323において、発生する電圧VLRの電圧を検出し、スイッチングにおける過渡状態の電圧を積分することによって、電流を検出することを説明した。

0068

しかしながら、発生する電圧VLRの検出する箇所は、配線のインダクタンス322と抵抗323の箇所に限定されない。
図3における配線のインダクタンス312と抵抗313の箇所に発生する電圧VLRの検出をしてもよい。
また、図3では、インダクター30とスイッチング素子31、32の単相についてしか記載していないが、三相交流を用いて三相分で構成してもよい。
また、コンダクターとスイッチング素子を用いて、インバータ(直流−交流変換)やコンバータ交流−直流変換)、あるいは、昇圧や力率改善などに用いる半導体装置において、前記した電流検出装置(100〜700)のいずれかを用いることが可能である。

0069

≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明をわかりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。

0070

《スイッチング素子》
図3において、スイッチング素子をMOSFETで説明したが、IGBT(insulated gate bipolar transistor)やスーパージャンクションMOSFETの場合でも、同じように、本実施形態の電流検出装置は、有効である。

0071

《VLRの検出箇所
図3においては、インダクタンス322と抵抗323に発生する電圧VLRを用いて、電流を検出することを説明したが、前記の場所に限定されない。半導体装置の説明でもしたように、インダクタンス312と抵抗313に発生する電圧VLRを用いてもよい。また、他の箇所でもよい。

0072

《電圧判定器の基準電圧V0》
図6に示した第3実施形態の電流検出装置においては、電圧判定器11の基準電圧V0がMOSFET36のスレッショルド電圧に相当する回路であったが、MOSFET36に関連する回路を付加して、基準電圧V0がMOSFET36のスレッショルド電圧以外の電圧に調整できるようにしてもよい。

0073

《フィルターの特性》
図11に示したハイパスフィルター61、および図12に示したローパスフィルター71は、CRの一次特性のフィルターであったが、一次特性に限定されない。二次特性、三次特性などの高次の特性のハイパスフィルター、もしくはローパスフィルターを用いれば、さらに周波数特性が改善されて、より高精度の電流検出ができる。

0074

11電圧判定器
12、22積分器
13切替器
21オペアンプ
30インダクター
31、32スイッチング素子、MOSFET
33、63、73コンデンサ
34、35、64、74抵抗
36、43 切替器,MOSFET
37 電圧判定付切替器
38入力端子
39出力端子
3G負極端子
3P正極端子
51周波数判定器
61ハイパスフィルター
71ローパスフィルター
100、200、300、400、500、600、700電流検出装置
311、321ダイオード
312、322、332インダクタンス(寄生インダクタンス)
313、323 抵抗(寄生抵抗)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ