図面 (/)

技術 信号処理回路、信号処理IC、および半導体装置

出願人 株式会社半導体エネルギー研究所
発明者 高橋圭
出願日 2016年12月8日 (4年5ヶ月経過) 出願番号 2016-238290
公開日 2017年6月22日 (3年10ヶ月経過) 公開番号 2017-111811
状態 特許登録済
技術分野 位置入力装置
主要キーワード 入力用ピン センシングモード 出力用ピン 操作キーボタン 算術演算装置 センサ線 同相利得 タブレット型情報端末
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年6月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

信号雑音比(SNR)を向上する。

解決手段

信号処理回路は、第1乃至第4端子と、スイッチ回路と、積分回路とを有する。積分回路は増幅回路を有する。増幅回路は出力端子、端子(−)、第1端子(+)、第2端子(+)を有する。スイッチ回路は、端子(−)を第2端子に、第1端子(+)を第1端子に、かつ第2端子(+)を第3端子に電気的に接続する機能と、端子(−)を第3端子に、第1端子(+)を第2端子に、かつ第2端子(+)を第4端子に電気的に接続する機能とを有する。積分回路は、第1端子(+)の電圧と第2端子(+)の電圧の平均電圧参照電圧にして、端子(−)に入力される信号を積分する。積分回路は、端子(−)に入力される信号からコモンモードノイズを除去して、高いSNRの信号を出力することができる。信号処理回路は、例えば、タッチセンサセンス回路に適用される。

概要

背景

画面化、軽量化、および利便性のため、キーボード代わる入力手段としてタッチセンサが様々な電子機器に搭載されている。このような電子機器としては、スマートフォンタブレット型情報端末電子書籍端末ナビゲーションシステムなどがある。タッチ操作する情報端末の操作性は、タッチセンサの検出感度に大きく影響される。タッチセンサは表示装置の画面に近接して設けられるため、表示装置からのノイズの影響を受ける。そこで、タッチセンサのSNR(信号対ノイズ比)を向上するために、様々な技術が提案されている。

例えば、特許文献1、2、非特許文献1においては、センス回路差動入力方式増幅回路を用い、増幅回路に入力させる差動信号に、隣接する2つのセンサ線の信号を用いることで、検出した信号からコモンモードノイズを除去している。

概要

信号雑音比(SNR)を向上する。信号処理回路は、第1乃至第4端子と、スイッチ回路と、積分回路とを有する。積分回路は増幅回路を有する。増幅回路は出力端子、端子(−)、第1端子(+)、第2端子(+)を有する。スイッチ回路は、端子(−)を第2端子に、第1端子(+)を第1端子に、かつ第2端子(+)を第3端子に電気的に接続する機能と、端子(−)を第3端子に、第1端子(+)を第2端子に、かつ第2端子(+)を第4端子に電気的に接続する機能とを有する。積分回路は、第1端子(+)の電圧と第2端子(+)の電圧の平均電圧参照電圧にして、端子(−)に入力される信号を積分する。積分回路は、端子(−)に入力される信号からコモンモードノイズを除去して、高いSNRの信号を出力することができる。信号処理回路は、例えば、タッチセンサのセンス回路に適用される。

目的

本発明の一形態の課題は、新規半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1乃至第4端子と、スイッチ回路と、積分回路とを有し、前記積分回路は増幅回路および容量素子を有し、前記増幅回路は、出力端子反転入力端子、第1非反転入力端子、および第2非反転入力端子を有し、前記増幅回路は、前記第1非反転入力端子の電圧および前記第2非反転入力端子の電圧の平均電圧と、前記反転入力端子の電圧との差分を増幅する機能を有し、前記容量素子の一方の電極は前記反転入力端子と電気的に接続され、前記容量素子の他方の電極は前記出力端子と電気的に接続され、前記第1乃至前記第4端子は前記スイッチ回路によって選択的に前記増幅回路に電気的に接続される信号処理回路

請求項2

請求項1において、前記積分回路から出力されるアナログデータをデジタルデータに変換するアナログ−デジタル変換回路を有する信号処理回路、

請求項3

請求項2において、サンプルホールド回路を有し、前記積分回路の出力信号は前記サンプルホールド回路でサンプリングされ、前記サンプルホールド回路でサンプリングされた信号は、前記アナログ−デジタル変換回路に入力される信号処理回路。

請求項4

請求項1乃至3の何れか1項において、前記スイッチ回路は第1および第2機能を有し、前記第1機能は、前記反転入力端子と前記第2端子との間を導通状態にし、前記第1非反転入力端子と前記第1端子との間を導通状態にし、前記第2非反転入力端子と前記第3端子との間を導通状態にする機能であり、前記第2機能は、前記反転入力端子と前記第3端子との間を導通状態にし、前記第1非反転入力端子と前記第2端子との間を導通状態にし、前記第2非反転入力端子と前記第4端子との間を導通状態にする機能である信号処理回路。

請求項5

請求項1乃至4の何れか1項において、第5端子を有し、前記第5端子には第1電圧が入力され、前記スイッチ回路は第3、第4機能を有し、前記第3機能は、前記第1乃至第4端子の各々と前記第5端子との間を導通する機能であり、前記第4機能は、前記反転入力端子を電気的に浮遊状態にする機能である信号処理回路。

請求項6

請求項5において、前記スイッチ回路は第5および第6機能を有し、前記第5機能は、前記反転入力端子と前記第2端子との間を導通状態にし、前記第1非反転入力端子および前記第2非反転入力端子の各々と前記第5端子との間を導通状態にする機能であり、前記第6機能は、前記反転入力端子と前記第3端子との間を導通状態にし、前記第1非反転入力端子および前記第2非反転入力端子の各々と前記第5端子との間を導通状態にする機能である信号処理回路。

請求項7

第1乃至第5端子と、スイッチ回路と、センス回路とを有し、前記センス回路は積分回路およびアナログ−デジタル変換回路を有し、前記アナログ−デジタル変換回路は、前記積分回路から出力されるアナログデータをデジタルデータに変換する機能を有し、前記積分回路は増幅回路および容量素子を有し、前記増幅回路は、第1出力端子、反転入力端子、第1非反転入力端子および第2非反転入力端子を有し、前記増幅回路は、前記第1非反転入力端子の電圧および前記第2非反転入力端子の電圧の平均電圧と、前記反転入力端子の電圧との差分を増幅する機能を有し、前記容量素子の一方の電極は前記反転入力端子と電気的に接続され、他方の電極は前記第1出力端子と電気的に接続されており、前記第1乃至前記第4端子は検出対象配線が電気的に接続されるための端子であり、前記第5端子には第1電圧が入力され、前記スイッチ回路は第1乃至第4機能を有し、前記第1機能は、前記反転入力端子と前記第2端子との間を導通状態にし、前記第1非反転入力端子と前記第1端子との間を導通状態にし、前記第2非反転入力端子と前記第3端子との間を導通状態にする機能であり、前記第2機能は、前記反転入力端子と前記第3端子との間を導通状態にし、前記第1非反転入力端子と前記第2端子との間を導通状態にし、前記第2非反転入力端子と前記第4端子との間を導通状態にする機能であり、前記第3機能は、前記反転入力端子と前記第2端子との間を導通状態にし、前記第1非反転入力端子および前記第2非反転入力端子のそれぞれと前記第5端子との間を導通状態にする機能であり、前記第4機能は、前記反転入力端子と前記第3端子との間を導通状態にし、前記第1非反転入力端子および前記第2非反転入力端子の各々と前記第5端子との間を導通状態にする機能である信号処理回路。

請求項8

請求項7において、前記スイッチ回路は第5および第6機能を有し、前記第5機能は、前記第1乃至前記第4端子の各々と前記第5端子との間を導通状態にする機能であり、前記第6機能は、前記反転入力端子を電気的に浮遊状態にする機能である信号処理回路。

請求項9

請求項7または8において、前記センス回路はサンプルホールド回路を有し、前記積分回路の出力信号は前記サンプルホールド回路でサンプリングされ、前記サンプルホールド回路でサンプリングされた前記アナログ信号は、前記アナログ−デジタル変換回路に入力される信号処理回路。

請求項10

N個(Nは0よりも大きい整数)のセンス回路と、N個のスイッチ回路と、2N+2個のピンPA<1>乃至PA<2N+2>と、ピンPBと、を有する信号処理ICであって、第j番目(jは1以上N以下の整数)のセンス回路<j>は、積分回路<j>、サンプルホールド回路<j>、およびアナログ−デジタル変換回路<j>を有し、前記サンプルホールド回路<j>は、前記積分回路<j>の出力信号をサンプリングする機能を有し、前記アナログ−デジタル変換回路<j>は、前記サンプルホールド回路<j>の出力信号をデジタル変換する機能を有し、前記積分回路<j>は、増幅回路<j>、容量素子<j>およびスイッチ<j>を有し、前記増幅回路<j>は、出力端子<j>、反転入力端子<j>、第1非反転入力端子<j>、および第2非反転入力端子<j>を有し、前記増幅回路<j>は、前記第1非反転入力端子<j>の電圧および前記第2非反転入力端子<j>の電圧の平均電圧と、前記反転入力端子<j>の電圧との差分を増幅する機能を有し、前記容量素子<j>の一方の電極は前記反転入力端子<j>と電気的に接続され、他方の電極は出力端子<j>と電気的に接続され、前記スイッチ<j>は前記反転入力端子<j>と前記出力端子<j>との導通状態を制御する機能を有し、第j番目のスイッチ回路<j>は第1乃至第3機能を有し、前記第1機能は、前記ピンPA<2j−1>乃至PA<2j+2>のそれぞれと前記ピンPBとの間を導通状態にする機能であり、前記第2機能は、前記反転入力端子<j>と前記ピンPA<2j>との間を導通状態にし、前記第1非反転入力端子<j>と前記ピンPA<2jー1>との間を導通状態にし、前記第2非反転入力端子<j>と前記ピンPA<2j+1>との間を導通状態にする機能であり、前記第3機能は、前記反転入力端子<j>と前記ピンPA<2j+1>に電気的に接続し、前記第1非反転入力端子<j>を前記ピンPA<2j>との間を導通状態にし、前記第2非反転入力端子<j>と前記ピンPA<2j+2>との間を導通状態にする機能である信号処理IC。

請求項11

請求項10において、前記スイッチ回路<j>は、第4および第5機能を有し前記第4機能は、前記反転入力端子<j>と前記第1非反転入力端子<j>および前記第2非反転入力端子<j>と前記ピンPBとの間を導通状態にし、前記第5機能は、前記反転入力端子<j>と前記ピンPA<2j+1>との間を導通状態にし、前記第1非反転入力端子<j>および前記第2非反転入力端子<j>の各々と前記ピンPBとの間を導通状態にする機能である信号処理IC。

請求項12

請求項10または11において、タッチセンサドライブ線を駆動する機能を有する回路が設けられている信号処理IC。

請求項13

タッチセンサアレイと、請求項10乃至12の何れか一項に記載の信号処理ICと、を有し、前記タッチセンサアレイは、センス線およびドライブ線を有し、前記センス線は、何れか1の前記ピンPAに電気的に接続されている半導体装置

請求項14

タッチセンサアレイと、画素アレイと、請求項10乃至12の何れか一項に記載の信号処理ICと、を有し、前記画素アレイは複数のサブ画素を有し、前記複数のサブ画素はそれぞれ表示素子を有し、前記タッチセンサアレイはセンス線およびドライブ線を有し、前記センス線は、何れか1の前記ピンPAに電気的に接続されている半導体装置。

請求項15

請求項14において、ソースドライバ回路と、ゲートドライバ回路と、を有し、前記ソースドライバ回路および前記ゲートドライバ回路は、前記画素アレイと電気的に接続され、前記ソースドライバ回路は、前記信号処理ICに設けられている半導体装置。

技術分野

0001

本発明の一形態は、例えば、信号処理回路、および信号処理回路を備える半導体装置、ならびにこれらの動作方法等に関する。

0002

なお、本発明の技術分野は、上掲に限定されない。本出願の明細書、図面、および特許請求の範囲(以下、「本明細書等」と呼ぶ。)において、半導体装置とは、半導体特性を利用することで機能する装置であり、半導体素子トランジスタダイオードフォトダイオード等)を含む回路、同回路を有する装置等をいう。例えば、集積回路、集積回路を備えたチップパッケージにチップを収納した電子部品は半導体装置である。また、入力装置表示装置、電子部品及び電子機器等は、それ自体が半導体装置であり、半導体装置を有する場合がある。

背景技術

0003

画面化、軽量化、および利便性のため、キーボード代わる入力手段としてタッチセンサが様々な電子機器に搭載されている。このような電子機器としては、スマートフォンタブレット型情報端末電子書籍端末ナビゲーションシステムなどがある。タッチ操作する情報端末の操作性は、タッチセンサの検出感度に大きく影響される。タッチセンサは表示装置の画面に近接して設けられるため、表示装置からのノイズの影響を受ける。そこで、タッチセンサのSNR(信号対ノイズ比)を向上するために、様々な技術が提案されている。

0004

例えば、特許文献1、2、非特許文献1においては、センス回路差動入力方式増幅回路を用い、増幅回路に入力させる差動信号に、隣接する2つのセンサ線の信号を用いることで、検出した信号からコモンモードノイズを除去している。

0005

特開2011−113187号公報
特表2014−519063号公報
国際公開第2004/053819号

先行技術

0006

M.Hamaguchi,A.Nagao,M.Miyamoto,“A 240Hz−Reporting−Rate 143×81 Mutual−Capacitance Touch−Sensing Analog Front−End IC with 37dB SNR for 1mm−Diameter Stylus,”IEEE ISSCC Dig.Tech.Papers,Feb.2014,pp.214−215.

発明が解決しようとする課題

0007

本発明の一形態の課題は、新規な半導体装置を提供すること、または新規な半導体装置の動作方法等を提供することである。代表的には、本発明の一形態の課題は、SNRを向上すること、検出感度を向上することである。

0008

なお、複数の課題の記載は互いの課題の存在を妨げない。本発明の一形態はこれらの課題の全て解決する必要はない。列記した以外の課題は、本明細書等の記載から自ずと明らかとなり、これらの課題も、本発明の一形態の課題となり得る。

課題を解決するための手段

0009

本発明の一形態は、第1乃至第4端子と、スイッチ回路と、積分回路とを有し、積分回路は増幅回路および容量素子を有し、増幅回路は出力端子反転入力端子、第1非反転入力端子、および第2非反転入力端子を有し、増幅回路は第1非反転入力端子の電圧および第2非反転入力端子の電圧の平均電圧と、反転入力端子の電圧との差分を増幅する機能を有し、容量素子の一方の電極は反転入力端子と電気的に接続され、容量素子の他方の電極は出力端子と電気的に接続され、第1乃至前記第4端子は前記スイッチ回路によって選択的に前記増幅回路に電気的に接続される信号処理回路である。

0010

本発明の一形態は、第1乃至第5端子と、スイッチ回路と、センス回路とを有し、センス回路は積分回路およびアナログ−デジタル変換回路を有し、アナログ−デジタル変換回路は、積分回路から出力されるアナログデータをデジタルデータに変換する機能を有し、積分回路は増幅回路および容量素子を有し、増幅回路は、第1出力端子、反転入力端子、第1非反転入力端子および第2非反転入力端子を有し、増幅回路は、第1非反転入力端子の電圧および第2非反転入力端子の電圧の平均電圧と、反転入力端子の電圧との差分を増幅する機能を有し、容量素子の一方の電極は反転入力端子と電気的に接続され、他方の電極は第1出力端子と電気的に接続されており、第1乃至第4端子は検出対象配線が電気的に接続されるための端子であり、第5端子には第1電圧が入力され、スイッチ回路は、第1乃至第4機能を有し、第1機能は、反転入力端子と第2端子との間を導通状態にし、第1非反転入力端子と第1端子との間を導通状態にし、第2非反転入力端子と第3端子との間を導通状態にする機能であり、第2機能は、反転入力端子と第3端子との間を導通状態にし、第1非反転入力端子と第2端子との間を導通状態にし、第2非反転入力端子と第4端子との間を導通状態にする機能であり、第3機能は、反転入力端子と第2端子との間を導通状態にし、第1非反転入力端子および第2非反転入力端子のそれぞれと第5端子との間を導通状態にする機能であり、第4機能は、反転入力端子と第3端子との間を導通状態にし、第1非反転入力端子および第2非反転入力端子の各々と第5端子との間を導通状態にする機能である信号処理回路である。

0011

本明細書等において、「第1」、「第2」、「第3」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定しないし、順序を限定しない。例えば、「第1」を「第2」または「第3」に置き換えて、発明の一形態を説明することができる。本明細書等の記載に関するその他の事項を実施の形態4に付記している。

発明の効果

0012

本発明の一形態は、新規な半導体装置を提供すること、および、新規な半導体装置の動作方法を提供することが可能である。代表的には、本発明の一形態によって、SNRの向上、および検出感度の向上が可能となる。

0013

複数の効果の記載は、他の効果の存在を妨げない。本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになる。

図面の簡単な説明

0014

タッチパネル装置の構成例を示すブロック図。
A:表示ユニットの構成例を示すブロック図。B:タッチセンサユニットの構成例を示すブロック図。
A−F:サブ画素の構成例を示す回路図。
DRL(ドライブ線ドライバICの構成例を示すブロック図。
センスICの構成例を示すブロック図。
センスICのロジック回路およびレベルシフタ真理値表
センスICのスイッチ回路の構成例を示す回路図。
A:センスICの増幅回路の機能の一例を示す回路図。B、C:増幅回路の構成例を示す回路図。
A、B:増幅回路の構成例を示す回路図。
センスICの積分回路の機能の一例を示す回路図。
差動センシングモードでのセンスICの動作例を示すフローチャート
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
シングルエンドセンシングモードでのセンスICの動作例を示すフローチャート。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
センスICの動作例を示す回路図。
A:タッチパネル装置の構成例を示す模式的な分解斜視図。B−D:ICの構成例を示すブロック図。
A:タッチパネル装置の構成例を示す模式的な分解斜視図。B:タッチパネルユニットの構成例を示す斜視図。
A−C:タッチパネルユニットの構成例を示す模式的な斜視図。D:ICの構成例を示すブロック図。
A:タッチパネルユニットの構成例を示す斜視図。B−D:表示パネル素子基板の構成例を示す平面図。
A:タッチパネルユニットの構成例を示す模式的な斜視図。B:タッチパネルユニットの構成例を示す断面図。
A−F:電子機器の構成例を示す図。
A−D:電子機器の構成例を示す図。
電子機器の構成例を示す図。
表示パネルの構成例を示す断面図。
A:表示パネルの構成例を示す断面図。B:センサアレイの構成例を示す平面図。
A:表示パネルの構成例を示す断面図。B:センサアレイの構成例を示す平面図。
A:表示パネルの構成例を示す断面図。B:センサアレイの構成例を示す平面図。
A:表示パネルの構成例を示す断面図。B:センサアレイの構成例を示す平面図。

実施例

0015

以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されない。

0016

以下に示される複数の実施の形態は適宜組み合わせることが可能である。また1の実施の形態に、複数の構成例(作製方法例、動作方法例等も含む。)が示される場合は、互い構成例を適宜組み合わせること、および他の実施の形態に記載された1または複数の構成例と適宜組み合わせることも可能である。

0017

図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

0018

〔実施の形態1〕
本実施の形態では、表示ユニット、およびタッチ動作による入力ユニットを有する半導体装置などについて説明する。

0019

<<タッチパネルの構成例>>
図1は、タッチパネル装置の構成例を示すブロック図である。タッチパネル装置100は、表示ユニット110、タッチセンサユニット120、制御ユニット140、プロセッサ160を有する。タッチパネル装置100において、タッチセンサユニット120は入力装置として機能する。タッチセンサユニット120で検出された信号に基づいて、表示ユニット110が表示する画像が変化する。

0020

表示ユニット110は画素アレイ111、周辺回路115を有する。周辺回路115はゲートドライバ回路116、ソースドライバ回路117を有する。タッチセンサユニット120はセンサアレイ121、周辺回路125を有する。周辺回路125はドライバ回路126、センス回路127を有する。制御ユニット140は、表示ユニット110およびタッチセンサユニット120を制御するための回路であり、表示コントローラ141、TS(タッチセンサ)コントローラ145を有する。

0021

表示コントローラ141は、表示ユニット110のためのコントローラであり、メモリ142、タイミングコントローラ143(以下、「TCON143」と呼ぶ。)、画像処理回路144を有する。TCON143は、周辺回路115の動作のタイミングを設定するための各種の信号を生成する機能を有する。例えば、TCON143は、ゲートドライバ回路116を制御するための信号(例えば、スタートパルス信号クロック信号など)、およびソースドライバ回路117を制御するための信号(例えば、スタートパルス信号、クロック信号など)を生成する。画像処理回路144は、外部から入力される画像信号を処理して、画素アレイ111に書き込むデータ信号を生成する機能を有する。メモリ142は、表示コントローラ141が処理を実行するために必要なデータを記憶する。例えば、メモリ142は、画像処理回路144が処理する画像信号のデータを記憶する。

0022

TSコントローラ145は、タッチセンサユニット120のためのコントローラであり、メモリ146、タイミングコントローラ147(以下、「TCON147」と呼ぶ。)、信号処理回路148を有する。TCON147は、周辺回路125の動作のタイミングを設定するための各種の信号を生成する機能を有する。例えば、TCON147は、ドライバ回路126を制御するための信号(例えば、スタートパルス信号、クロック信号など)、およびセンス回路127を制御するための信号(例えば、クロック信号、リセット信号など)を生成する。信号処理回路148は、センス回路127の出力信号を処理して、タッチ情報タッチの有無の情報)を含む信号、タッチ位置情報を含む信号などを生成する機能をもつ。

0023

プロセッサ160は、各種プログラムを実行して、タッチパネル装置100を統括的に制御する。プロセッサ160には、実行ユニット161およびメモリ162が設けられている。実行ユニット161は、上記プログラムを実行する機能を有する。例えば、実行ユニット161は、ALU算術演算装置)であり、メモリ162は、キャッシュメモリである。または、実行ユニット161は、CPU(中央処理装置)、MPU(マイクロプロセッサユニット)などの各種の処理装置を適用でき、この場合、メモリ162は処理装置のメインメモリでもよいし、キャッシュメモリでもよい。なお、タッチパネル装置100が電子部品として電子機器に組み込まれている場合、プロセッサ160が電子機器(ホスト装置)のプロセッサであってもよい。

0024

<表示ユニット>
図2Aに表示ユニット110の構成例を示す。画素アレイ111は、複数のサブ画素112、複数の配線GL、SLを有する。複数のサブ画素112は表示素子を有しており、アレイ状に配列されている。複数の配線GL、SLは、複数のサブ画素112の配列に応じて設けられている。各サブ画素112は、対応する行の配線GLと電気的に接続され、対応する列の配線SLと電気的に接続されている。配線GLをゲート線走査線、または選択信号線などと呼ぶことができ、配線SLをソース線データ線、またはデータ信号線などと呼ぶことができる。

0025

表示ユニット110がカラー表示を行う場合、所定の数のサブ画素112によって、1の画素が構成される。例えば、赤(R)、緑(G)、青(B)を表示する3のサブ画素112で、1画素を構成することができる。また、表示色が異なる4個のサブ画素112で1画素を構成することもできる。4の表示色の組み合わせとして、[R,G,B,W(白)]、[R,G,B,Y(黄)]、[R,G,B,C(シアン)]などが挙げられる。

0026

ゲートドライバ回路116は配線GLを駆動するための回路であり、配線GLに供給する信号を生成する機能を有する。ソースドライバ回路117は配線SLを駆動するため回路である。ソースドライバ回路117は、表示コントローラ141から送信される画像信号を処理して、配線SLに供給するデータ信号を生成する機能を有する。

0027

(サブ画素の回路構成例)
図3A—図3Fを参照して、サブ画素112の回路構成例を説明する。図3Aには外光を利用して表示を行う表示ユニットに適用されるサブ画素の構成例を示す。図3B−図3Dには、自発光型の表示ユニットに適用されるサブ画素の構成例を示す。図3E、図3Fには、ハイブリッド複合型)表示ユニットに適用されるサブ画素の構成例を示す。ハイブリッド表示ユニットのサブ画素には、外光を利用して表示を行う表示素子と自発光型の表示素子が設けられている(例えば、特許文献3参照)。

0028

図3Aに示すサブ画素10はトランジスタMC1、液晶(LC)素子DE1、容量素子CS1を有する。トランジスタMC1は、バックゲートを備えており、バックゲートとゲートを電気的に接続することで、トランジスタMC1の電流駆動能力を向上させている。なお、トランジスタMC1はバックゲートを有さないトランジスタでもよい。LC素子DE1は、画素電極コモン電極および、これら電極に挟まれた液晶層を有する。コモン電極には電圧VLCが入力される。容量素子CS1の一方の電極は画素電極に電気的に接続され、他方の電極には電圧VCSが入力される。例えば、電圧VCSは電圧VLCと同じ大きさの電圧とすることができる。

0029

サブ画素10の表示素子には、外光を利用して表示を行う表示素子を適用できる。このような表示素子としては、例えば、LC素子、電気泳動方式の表示素子、粒子移動方式の表示素子、および粒子回転方式の表示素子などが挙げられる。

0030

図3Bに示すサブ画素11は、EL(エレクトロルミネセンス)素子DE2、トランジスタME1、ME2、容量素子CS2を有する。トランジスタME1は選択トランジスタと呼ばれ、トランジスタME2は駆動トランジスタと呼ばれる。トランジスタME1はバックゲートを有する。トランジスタME1のバックゲートをゲートに電気的に接続しているが、バックゲートをドレインに電気的に接続することでも、トランジスタME1の電流駆動能力を向上させることができる。トランジスタME1はバックゲートを有さないトランジスタでもよい。これらはトランジスタME2も同様である。

0031

容量素子CS2はトランジスタME2のゲート電圧を保持するために設けられている。容量素子CS2の一方の電極には電圧VANが入力され、他方の電極はトランジスタME2のゲートと電気的に接続されている。電圧VANは電圧VCTよりも高電圧である。

0032

EL素子DE2は、一対の電極(アノード電極カソード電極)、および一対の電極に挟まれたEL層を有する。図3Bの例ではEL素子DE2の画素電極がアノード電極であり、コモン電極がカソード電極である。EL素子DE2の画素電極は、トランジスタME2のドレインと電気的に接続され、コモン電極には、電圧VCTが入力される。EL層は、発光性物質を含む層(発光層)を少なくとも有する。EL層には、その他に、電子輸送物質を含む層(電子輸送層)、正孔輸送物質を含む層(正孔輸送層)など、他の機能層を設けることができる。EL素子は、発光物質有機物である場合は有機EL素子と呼ばれ、無機物である場合は無機EL素子と呼ばれる。

0033

図3Cは、5つのトランジスタを有するサブ画素の構成例を示す。サブ画素12は、EL素子DE2、トランジスタME1—ME5、容量素子CS2を有する。また、サブ画素12は、配線GLA、GLB、GLC、SLに電気的に接続されている。配線GLA、GLB、GLCは、それぞれ、ゲートドライバ回路116によって駆動される。図3Cにおいて、VB1、VB2は、それぞれ電圧である。トランジスタME3は、トランジスタME2のゲート電圧を一定電圧(VB1)にリセットするリセット回路として機能する。トランジスタME4は、トランジスタME1のドレインとトランジスタME2のゲートとの導通状態を制御するスイッチとして機能する。トランジスタME5は、EL素子DE2の画素電極の電圧を一定電圧(VB2)にリセットするリセット回路として機能する。サブ画素12は、トランジスタME2のしきい値電圧に影響されない電圧をEL素子DE2の画素電極に入力することが可能である。サブ画素12の表示素子は、EL素子に限定されず、発光ダイオード発光トランジスタ等でもよい。

0034

図3Dは、3つのトランジスタを有するサブ画素の構成例を示す。サブ画素13は配線GL、SL、MLに電気的に接続されている。配線MLは配線SLと同様に、列ごとに設けられる配線である。サブ画素13は、EL素子DE2、トランジスタME1、ME2、ME6、容量素子CS2を有する。トランジスタME6は、EL素子DE2の画素電極と配線ML間の導通状態を制御するパストランジスタである。トランジスタME6を設けることで、トランジスタME6のドレイン電流電流IM)をサブ画素13から配線MLに出力させることが可能となる。電流IMはEL素子DE2を流れる電流に対応する。配線MLに流れる電流IM(アナログ信号)を解析し、解析結果に基づき、配線SLに入力されるデータ信号の電圧を補正することで、EL素子DE2の輝度のずれを補正することができる。サブ画素13で画素アレイ111を構成する場合、例えば、電流IMをデジタル信号に変換する回路をソースドライバ回路117に設け、画像処理回路144で、ソースドライバ回路117が生成したデジタル信号を解析し、データ信号の電圧を補正する。

0035

図3Eに示すサブ画素14はサブ画素14a、14bを有する。サブ画素14aは、サブ画素10と同様の回路構成をもち、LC素子DH1、トランジスタMH1、容量素子CH1を有する。サブ画素14bは、サブ画素13と同様の回路構成をもち、EL素子DH2、トランジスタMH2−MH4、容量素子CH2を有する。サブ画素14aは配線GL1、SL1に電気的に接続され、サブ画素14bは配線GL2、SL2、MLに電気的に接続されている。配線GL1、GL2はゲート線でありゲートドライバ回路116によって駆動される。配線SL1、SL2はソース線でありソースドライバ回路117によって駆動される。

0036

図3Fに示すサブ画素15はサブ画素15a、15bを有する。サブ画素15aは、サブ画素14aと同様の回路構成を有しており、LC素子DH1、トランジスタMH1、容量素子CH1を有する。サブ画素15bはサブ画素12と同様の回路構成をもち、EL素子DH2、トランジスタMH2、MH3、容量素子CH2を有する。サブ画素15aとサブ画素15bは同じソース線(配線SL)と電気的に接続されている。なお、図3Eのサブ画素14のように、サブ画素15aを配線SL1に、サブ画素15bを配線SL2に電気的に接続してもよい。もちろん、サブ画素14において、サブ画素14aとサブ画素14bとを同じソース線(配線SL)に電気的に接続してもよい。

0037

また、サブ画素14において、EL素子DH2に積層してLC素子DH1が設けられている。LC素子DH1の画素電極は反射型電極であり、EL素子DH2の光を取り出すための開口が設けられている。このような構造にすることで、サブ画素14の面積を小さくすることができる。サブ画素15も同様である。

0038

<<タッチセンサユニット>>
図2Bにタッチセンサユニット120の構成例を示す。ここでは、タッチセンサユニット120が相互容量タッチセンサユニットである例を示す。センサアレイ121は、m本の配線DRL、n本の配線SNLを有する。mは0よりも大きい整数であり、nは2よりも大きい整数である。配線DRLはドライブ線であり、配線SNLはセンス線である。ここでは、第α番の配線DRLを配線DRL<α>と呼び、第β番の配線SNLを配線SNL<β>と呼ぶこととする。容量CTαβは、配線DRL<α>と配線SNL<β>との間に形成される容量である。

0039

m本の配線DRLはドライバ回路126に電気的に接続されている。ドライバ回路126は各配線DRLを駆動する機能を有する。n本の配線SNLはセンス回路127に電気的に接続されている。センス回路127は、n−2本の配線SNLの信号を検出する機能を有する。ドライバ回路126によって配線DRL<α>が駆動されているときの配線SNL<β>の信号は、容量CTαβの容量値の変化量の情報をもつ。n−2本の配線SNLの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。

0040

周辺回路125は専用ICで構成することができる。以下に、ドライバ回路126、センス回路127をそれぞれ専用ICで構成する例を示す。図4にドライブ線駆動用のドライバICの構成例を示し、図5にセンスICの構成例を示す。

0041

<ドライブ線ドライバIC>
図4に示すドライブ線ドライバIC301(以下、DRLドライバIC301と呼ぶ。)は、制御回路331、M個の回路335、ピンP30−P34、M個のピンP35を有する。ここで、Mは0よりも大きい整数である。なお、DRLドライバIC301にTSコントローラ145の一部の機能回路を設けてもよい。

0042

回路335は信号DSを生成する回路であり、バッファ35、インバータ36、スイッチSW35、SW36を有する。信号DSは配線DRLを駆動するドライブ信号である。信号DS[1]は回路335<1>で制御されるドライブ信号を表している。ピンP35<1>—P35<M>は、信号DS[1]−DS[M]の出力用ピンであり、センサアレイ121の何れか1本の配線DRLと電気的に接続される。

0043

ピンP33、P34は電圧入力用のピンである。VDH、VCOMは、回路335の電源電圧である。VDH、VCOMはそれぞれ、信号DS[1]−DS[M]の高レベル電圧低レベル電圧である。よって、VDHは配線DRLのドライブ電圧である。

0044

制御回路331は、信号DLO[1]−DLO[M]を生成する機能を有する。信号DLO[1]−DLO[M]は、それぞれ、回路335<1>−335<M>の制御信号である。制御回路331はシフトレジスタ(SR)332、ロジック回路333を有する。ピンP30−P32は、制御回路331の制御信号入力用のピンである。信号DPWCは、ドライブ信号のパルス幅を制御する信号であり、ロジック回路333に入力される。信号DCKはSR332のクロック信号であり、信号DSPはSR332のスタートパルス信号である。

0045

信号DCK、DSPに従い、SR332は、信号DSRO[1]−DSRO[M]を生成する。信号DSRO[1]−DSRO[M]は、信号DSが入力される配線DRLを選択する機能を持つ。ロジック回路333は、信号DSRO[1]−DSRO[M]それぞれと、信号DPWCの論理積をとり、信号DLO[1]−DLO[M]を生成する。例えば、信号DPWCが“H”である期間、信号DSRO[1]が“H”であれば、信号DS[1]の電圧はVDHであり、信号DSRO[1]が“L”であれば信号DS[1]の電圧はVCOMとなる。信号DPWCが“L”である期間は、信号DS[1]の論理に関わらず、信号DS[1]の電圧はVCOMに固定される。

0046

<センスIC>
図5に示すセンスIC302は、入力回路318、N個の回路320(Nは0よりも大きい整数)、出力回路321、ロジック回路及びレベルシフタ(LOGIC & LS)324、レベルシフタ(LS)325、326、シフトレジスタ(SR)327を有する。入力回路318はN個のスイッチ回路319を有し、出力回路321はN個の出力バッファ回路322を有する。なお、センスIC302に、TSコントローラ145の一部の機能回路を設けてもよい。

0047

センスIC302は、ピンP3−P5、P10−P19、ピンP1<1>−P1<2N+2>、複数のピンP2を有する。ピンP1<1>−P1<2N+2>は、回路320が処理する信号の入力用ピンであり、それぞれ、センサアレイ121の配線SNLが電気的に接続される。ピンP2は信号SDOの出力用ピンである。信号SDOのビット幅に応じた数のピンP2が設けられる。ピンP3−P5は参照電圧の入力用ピンである。VREF1は増幅回路21の参照電圧であり、VREF2、VREF3はADC(アナログ−デジタル変換回路)28の参照電圧である。

0048

ピンP10−P19は各種制御信号の入力用ピンである。なお、センスIC302には、これらのピンの他に、電源電圧の入力用ピン、各種信号の入力用ピン、および各種信号の出力用ピンが設けられている。

0049

信号SSHは、サンプルホールド回路25の制御信号であり、信号GOは、積分回路20の制御信号である。また、信号GOは、ADC28のイネーブル信号(またはセット信号とも呼ぶことができる。)でもある。信号ARSTはADC28のリセット信号であり、信号ACKは、ADC28のクロック信号である。

0050

回路320はアナログ信号を処理する機能を備える回路であり、例えば、アナログ信号を検出する機能、検出したアナログ信号をデジタルデータ信号に変換する機能等を備える。回路320は、積分回路20、サンプルホールド回路25、ADC28、ラッチ回路(LAT)29を有する。積分回路20は、増幅回路21、容量素子22、スイッチSW1を有する。サンプルホールド回路25はスイッチSW2、容量素子26を有する。

0051

増幅回路21の反転入力端子(−)には、スイッチ回路319を介して、検出対象の配線SNLの信号が入力される。積分回路20によって、検出対象の配線SNLの容量の変化量が電圧に変換される。サンプルホールド回路25は、積分回路20から出力されるアナログ信号をサンプリングする。ADC28は、サンプルホールド回路25が保持しているアナログデータ(具体的には、アナログ電圧値)をデジタルデータに変換する。信号SLSはLAT29のデータの書き換え動作を制御する信号である。信号SLSに従い、LAT29は、ADC28が生成したデジタルデータを記憶する。LAT29が記憶しているデジタルデータは出力バッファ回路322に出力される。ADC28が生成するデジタルデータは、配線DRLと配線SNL間の容量の変化量を表す。

0052

<出力回路321>
出力回路321には、各LAT29からデジタルデータ信号が出力される。出力回路321は、並列入力されるNのデジタルデータ信号をシリアルデータ信号に変換して、出力する機能を有する。

0053

SR327から出力される信号SROUTは出力回路321の制御信号である。信号SCK、SSPに従い、SR327は信号SROUTを生成する。信号SCK、SSPはそれぞれクロック信号、スタートパルス信号である。出力回路321において、信号SROUTによってN個の出力バッファ回路322のうち何れか1つが選択される。選択された出力バッファ回路322から、対応するLAT29のデジタルデータ信号がピンP2に出力される。

0054

<ロジック回路及びレベルシフタ324>
ロジック回路及びレベルシフタ324(以下、「ロジック回路324」と呼ぶ。)は、信号MO、PRE、REVを処理して、入力回路318を制御する制御信号を生成する。図6に、ロジック回路324の真理値表を示す。

0055

信号MOは、センスIC302のセンシングモードを制御する信号であり、信号MOが“L”の場合は、動作モードは差動センシングモードであり、“H”の場合は、シングルエンドセンシングモードである。差動センシングモードでは、回路320の積分回路20の回路構成が、差動入力方式の積分回路に設定される。他方、シングルエンドセンシングモードでは、積分回路20の回路構成がシングルエンド方式の積分回路に設定される。

0056

信号PREは、ピンP1<1>−P1<2N+2>のプリチャージ動作を制御する信号である。信号PREが“H”の場合は、ピンP1<1>−P1<2N+2>はそれぞれ、ピンP3に電気的に接続される。

0057

信号REVは、回路320の検出対象となる配線SNLの切り替えを制御する信号である。検出対象は、信号REVが“H”の場合が偶数チャネルの配線SNLであり、信号REVが“L”の場合が奇数チャネルの配線SNLである。

0058

ロジック回路324は、信号PREをレベルシフトし、信号PRE_LS、PREB_LSを生成し、かつ信号MOをレベルシフトし、信号MO_LS、MOB_LSを生成する。また、ロジック回路324は、信号REV、MO、PREを論理演算し、かつレベルシフトすることで、信号INM_O、INMB_O、INM_E、INMB_E、INP_O、INPB_O、INP_E、INPB_Eを生成する。なお、信号PREB_LSは信号PRE_LSの反転信号である。これは、ロジック回路324が生成する他の信号についても同様である。

0059

<入力回路318>
ロジック回路324の出力信号によって、各スイッチ回路319が制御される。図7にスイッチ回路319の構成例を示す。各スイッチ回路319は、スイッチSW10−SW21を有する。ここでは、スイッチSW10−SW21がCMOS回路である例を示している。

0060

スイッチSW10−SW13の導通状態は、信号PRE_LS、PREB_LSによって制御される。スイッチSW14の導通状態は、信号INM_O、INMB_Oによって制御される。スイッチSW15の導通状態は、信号INM_E、INMB_Eによって制御される。スイッチSW16、SW17の導通状態は、信号INP_E、INPB_Eによって制御される。スイッチSW18、SW19の導通状態は、信号INP_O、INPB_Oによって制御される。スイッチSW20、SW21の導通状態は、信号MO_LS、MOB_LSによって制御される。

0061

信号PRE_LSが“H”(信号PREB_LSが“L”)のとき、スイッチSW10はオン状態となり、信号PRE_LSが“L”(信号PREB_LSが“H”)のとき、スイッチSW10はオフ状態となる。これは他のスイッチの動作についても同様である。

0062

また、回路320のスイッチSW1、SW2もCMOS回路である。信号GO_LS、GOB_LSはレベルシフタ325の出力信号であり、スイッチSW1の導通状態を制御する信号である。信号SSH_LS、SSHB_LSはレベルシフタ326の出力信号であり、スイッチSW2の導通状態を制御する信号である。

0063

スイッチ回路319<h>によって、積分回路20<h>の3の入力端子と、ピンP1<2h−1>−P1<2h+2>、P3との間の導通状態が決定される。積分回路20の増幅回路21は、1の反転入力端子(−)と、2の非反転入力端子(+)を有する。ここでは、反転入力端子(−)を『端子INM』と呼び、2の非反転入力端子(+)の一方を『端子INP1』と呼び、他方を『端子INP2』と呼ぶこととする。また、積分回路20<h>の増幅回路21を『増幅回路21<h>』と呼ぶ場合があり、他の回路要素についても同様に呼ぶ場合がある。

0064

<回路320>
回路320<h>は、ピンP1<2h>(偶数チャネルのピンP1)に入力される信号、およびピンP1<2h+1>(奇数チャネルのピンP1)に入力される信号を検出する。差動センシングモードでは、ピンP1<2h>の入力信号を検出するときは、積分回路20<h>の端子INMはピンP1<2h>に電気的に接続され、端子INP1、INP2は、それぞれ、ピンP1<2h−1>、P1<2h+1>に電気的に接続される。ピンP1<2h+1>の入力信号を検出するときは、端子INM、INP1、INP2は、それぞれ、ピンP1<2h+1>、P1<2h>、P1<2h+2>に電気的に接続される。

0065

非特許文献1等では、コモンモードノイズを除去するために、検出対象のセンス線に隣接する1のセンス線の電圧を増幅回路の参照電圧に利用している。これに対して、本実施の形態では、偶数チャネル(または奇数チャネル)のセンス線が検出対象であるときは、隣接する2本の奇数チャネル(偶数チャネル)のセンス線の電圧が、積分回路20の参照電圧に用いられる。これにより、積分回路20の出力信号のSNRをより効果的に高めることができる。以下、このことを説明する。

0066

(増幅回路21)
まず、増幅回路21の回路構成について説明する。図8Aは、増幅回路21の機能を説明するための回路図である。増幅回路21は、2つの非反転入力端子(+)の電圧の平均電圧と、反転入力端子(ー)の電圧との差分を増幅する機能を有する。端子INP1、INP2、INMの入力電圧がそれぞれ、Vinp1、Vinp2、Vinmである場合、増幅回路21はこれら入力端子間差分電圧((Vinp1+Vinp2)/2ーVinm)を増幅する機能を有する。増幅回路21の増幅率差動利得)がADであり、同相利得が0dBである場合は、増幅回路21の出力電圧VOUTと、Vinp1、Vinp2、Vinmとの関係は、以下の式で表される。
VOUT=AD((Vinp1+Vinp2)/2ーVinm)

0067

図8B、図8Cに増幅回路21に適用される増幅回路の回路構成例を示す。図8Bに示す増幅回路40Aの入力段には差動増幅回路41Aが設けられ、出力段には出力バッファ回路45Aが設けられている。VDDSNは、増幅回路40Aの電源電圧である。出力バッファ回路45Aは、適宜設けられる。出力バッファ回路45Aは、公知のオペアンプに用いられている出力バッファ回路を適応することができる。例えば、出力バッファ回路は、ソース接地増幅回路ソースフォロワ回路等で構成すればよい。

0068

差動増幅回路41Aは、電流源42A、トランジスタMN1−MN3、負荷回路43Aを有する。例えば、電流源42Aは、nチャネル型トランジスタで構成すればよい。トランジスタMN1—MN3は差動増幅回路41Aの入力トランジスタである。トランジスタMN3のゲートは端子INMに電気的に接続されている。トランジスタMN1、MN2のゲートは、端子INP1、INP2にそれぞれ電気的に接続されている。

0069

差動増幅回路41Aは、基本差動入力対と同様な対称性を備える。トランジスタMN1、MN2のトランスコンダクタンスは等しく、かつ、トランジスタMN3のトランスコンダクタンスの1/2になるように、各トランジスタMN1−MN3が設計される。設計仕様において、トランジスタMN1—MN3のチャネル長は同じであり、かつトランジスタMN1、MN2のチャネル幅はそれぞれトランジスタMN3のチャネル幅の1/2ある。なお、実際に製造される差動増幅回路41Aでは、プロセスばらつき等の影響により、これらトランジスタのトランスコンダクタンス、チャネル長、チャネル幅は上記関係を厳密に満たすことができないため、差動増幅回路41Aの動作を妨げない範囲でのずれを含んでいてもよい。これは以下の説明においても同様である。

0070

なお、トランジスタMN1は、複数のトランジスタを直列および/または並列に電気的に接続したトランジスタであってもよい。これは、トランジスタMN2、MN3、および、他の図面のトランジスタについても同様である。

0071

負荷回路43Aは、IX1、IX2、IX3/2が等しくなるように、負荷ノードX1、X2、X3に与える機能を有する。IX1、IX2、IX3は、それぞれ、ノードX1、X2、X3を流れる電流である。例えば、線形抵抗素子、pチャネル型トランジスタでなるカレントミラー回路ダイオード接続されたpチャネル型トランジスタ、およびpチャネル型トランジスタでなる電流源回路を適宜組み合わせることで、負荷回路43Aを構成することができる。

0072

図8Cに、入力トランジスタをpチャネル型トランジスタとした構成例を示す。増幅回路40Bは、差動増幅回路41B、出力バッファ回路45Bを有する。差動増幅回路41Bは、トランジスタMP1−MP3、電流源42B、負荷回路43Bを有する。差動増幅回路41Bは、電圧(Vinp1/2+Vinp2/2ーVinm)を増幅する機能を有する。

0073

トランジスタMP1—MP3のチャネル長は同じであり、かつトランジスタMP1、MP2のチャネル幅はそれぞれトランジスタMP3のチャネル幅の1/2である。負荷回路43Bは、IX4=IX5=IX6/2の関係が成り立つ負荷を、ノードX4−X6に与える機能を有する。IX4−IX6は、それぞれ、ノードX4−X6を流れる電流である。例えば、線形の抵抗素子、nチャネル型トランジスタでなるカレントミラー回路、ダイオード接続されたnチャネル型トランジスタ、およびnチャネル型トランジスタでなる電流源回路を適宜組み合わせることで、負荷回路43Bを構成することができる。

0074

図9A、図9Bにそれぞれ、増幅回路40A、40Bのより具体的な回路構成例を示す。図9Aに示す増幅回路48Aは、トランジスタMN1−MN3、MN10、MN14、MP11−MP14を有する。VB1、VB2はそれぞれバイアス電圧である。トランジスタMP11−MP13のチャネル長は等しく、かつトランジスタMP11、MP12のチャネル幅はトランジスタMP13のチャネル幅の1/2である。

0075

図9Bに示す増幅回路48Bは、トランジスタMP1−MP3、MP10、MP15、MN11−MN13、MN15を有する。VB3、VB4はそれぞれバイアス電圧である。トランジスタMN11−MN13のチャネル長は等しく、かつトランジスタMN11、MN12のチャネル幅はトランジスタMN13のチャネル幅の1/2である。

0076

ノイズ除去
図10を参照して、センスIC302は高SNRのセンシングが可能であることを説明する。図10は、配線DRL<j>と配線SNL<k>との間の容量(CTjk)の変化を検出するときの積分回路20の動作を説明する図である。

0077

ここでは、ピンP1<k>、P1<k−1>、P1<k+1>には、それぞれ、配線SNL<k>、SNL<k−1>、SNL<k+1>が電気的に接続されているとする。増幅回路21の端子INM、INP1、INP2には、それぞれ、ピンP1<k>、P1<k−1>、P1<k+1>が電気的に接続されている。配線DRL<j>の電圧はVDHである。Cは、容量CTjkのタッチ動作がないときの容量値を表す。ΔCTjkは、タッチ動作による容量CTjkの変化量を表す。CPkは、ノイズ源9と配線SNL<k>との間の寄生容量を表す。Vnoiseはノイズ源9の電圧を表す。

0078

非特許文献1等に記載されている従来の差動信号を用いたセンシング方式では、配線SNL<k>の容量の変化ΔCjkを検出するために、隣接する1本の配線SNL<kー1>の電圧が差動積分回路の参照電圧に用いられている。ノイズ源9が配線SNL<k>、SNL<kー1>に与える電圧(Vnoise)が等しいという理想的な状態であれば、従来方式でも、積分回路で検出される信号にはノイズ成分(Vnoise)は含まない。隣接する配線SNL間ではノイズ源9によって印加されるVnoiseの相関が高いが、実際には、配線SNLごとにVnoiseはばらつく

0079

そこで、センスIC302では、配線SNL<k>の容量変化ΔCjkを取得するのに、隣接する配線SNL<k−1>の電圧と、SNL<k+1>の電圧との平均電圧が積分回路20の参照電圧に用いられる。これにより、積分回路20の参照電圧のノイズ源9による電圧成分が平均化されるので、配線SNLごとにVnoiseがばらついても、本実施の形態の積分回路20は、従来の差動積分回路よりも効果的にコモンモードノイズを除去することができるため、高SNRの信号を出力できる。

0080

センスIC302のSNRが向上するため、精度の高いタッチ検出が行うことができる。つまり、本実施の形態によって、高感度のタッチパネル装置を提供することが可能になる。

0081

ここでは、回路320を、タッチセンサの信号を検出するセンス回路として用いる例を説明したが、回路320の適用範囲はこれに限定されない。回路320は、アナログ信号を検出するための回路として様々な半導体装置に適用することができる。また、回路320が使用される半導体装置に応じて、回路320の機能回路を取捨することができる。例えば、回路320に補正回路等を追加することができる。例えば、回路320を、サンプルホールド回路25、LAT29の一方、または両方を設けない回路構成とすることができる。

0082

以下、図11図22を参照して、タッチセンサユニット120の動作方法例を説明する。図11は、差動センシングモードでのセンスIC302の動作例を示すフローチャートである。図12図18は、差動センシングモードの動作を説明する回路図である。図19は、シングルエンドセンシングモードでのセンスIC302の動作例を示すフローチャートである。図20図22は、シングルエンドセンシングモードの動作を説明する回路図である。

0083

ここでは、説明を容易にするため、センサアレイ121の配線DRL、SNLの数をそれぞれ、50、38とする。そのため、DRLドライバIC301のピンP35の数(出力チャネル数)を50とし、ピンP35<1>−P35<50>に、それぞれ配線DRL<1>−DRL<50>が電気的に接続されているとする。また、センスIC302のピンP1の数(入力チャネル数)を38とし、ピンP1<1>−P1<38>にはそれぞれ配線SNL<1>−SNL<38>が電気的に接続されている。また、ピンP3から入力される参照電圧(VREF1)は、DRLドライバIC301のコモン電圧(VCOM)と等しい電圧を入力している。また、図12等の回路図において、入力回路318は簡略して図示し、一部の入力ピンは省略されている。

0084

<<差動センシングモード>>
差動センシングモードでは、センスIC302は、配線SNL<j>(jは2以上37以下の整数)の信号を検出するために、隣接する一対の配線SNL<j−1>の電圧と、配線SNL<j+1>の電圧との平均電圧と、配線SNL<j>の電圧との差分を取得している。この結果、センスIC302は、コモンモードノイズの影響を受けにくい、信号の検出を行うことが可能である。

0085

差動センシングモードでのセンスIC302の動作は、図11に示す7のステップST10−ST16に大別される。ステップST10は、表示ユニット110で表示動作が行われているときの動作である。タッチセンサユニット120がタッチを検出するための動作が、ステップST11−ST16の動作である。ステップST11−ST16をドライブ線の数と同じ回数繰り返すことで、センサアレイ121の容量値の分布を取得することができる。ここでは、ステップST11−ST16は50サイクル行われる。センスIC302の動作モードを差動センシングモードにするため、低レベル(Lレベル)の信号MOがセンスIC302に入力される。

0086

(ステップST10:プリチャージ(表示期間))
表示期間では、ゲートドライバ回路116およびソースドライバ回路117が動作し、画素アレイ111の各サブ画素112の表示データの書き換えが行われている。ステップST10のプリチャージ動作は、センサアレイ121の状態を表示ユニット110の表示に影響を与えない状態に設定するために行われる。

0087

ステップST10では、DRLドライバIC301によって、配線DRL<1>−DRL<50>の電圧はVCOMに設定される。

0088

信号MO、PRE、REVの論理は、それぞれ、“L”、“H”、“L”である。図12に示すように、入力回路318によって、ピンP1<1>−P1<38>がピンP3に電気的に接続され、配線SNL<1>—SNL<38>は電圧VCOMにプリチャージされる。かつ、入力回路318によって、回路320<j>の端子INP1、INP2は、それぞれ、ピンP1<2j−1>、P1<2j+1>に電気的に接続され、端子INMはフローティングとされる。なお、ここではjは1以上18以下の整数である。

0089

(ステップST11:偶数チャネルセットアップ動作
ステップST11の動作は偶数チャネルをセンシングするためのセットアップ動作であり、増幅回路21のオフセット電圧の影響を低減するために行われる。セットアップ動作によって、増幅回路21の出力端子を定常状態にする。

0090

信号MO、PRE、REVの論理は、それぞれ、“L”、“L”、“L”である。信号GOの論理が“L”から“H”になる。図13に示すように、ピンP1<1>−P1<38>とピンP3との電気的な接続状態解除される。回路320<j>の端子INMは、配線SNL<2j>と電気的に接続され、かつスイッチSW1によって増幅回路21<j>の出力端子と電気的に接続される。これにより、増幅回路21<j>の出力端子は定常状態にされる。信号GOの論理を“L”にすることで、ステップST11が終了する。

0091

ステップST12のセンシング動作では、全ての積分回路20<1>−20<18>を同時にアクティブにしている。プロセスばらつきによって、各増幅回路21<1>−21<18>のオフセット電圧がばらついている場合、積分回路20<1>−20<18>が積分処理を実行するタイミングがずれてしまう。ステップST11を予め行っておくことで、ステップST12において、増幅回路21<1>−21<18>のオフセット電圧によって、積分回路20<1>−20<18>の積分処理の実行タイミングがばらつくことを低減することができる。

0092

(ステップST12:偶数チャネルセンシング動作)
ステップST12では、偶数チャネルの配線SNLの信号が検出される。信号MO、PRE、REVの論理は、それぞれ、“L”、“L”、“L”が維持される。信号GOの論理を“L”にすることで、各スイッチSW1をオフ状態にする。次いで、信号SSHを高(H)レベルにして、各スイッチSW2をオン状態にする(図14)。DRLドライバIC301は、何れか1本の配線DRLを選択し、選択した配線DRLにHレベルのドライブ信号を入力する。

0093

積分回路20<j>は、配線SNL<2j−1>の電圧とSNL<2j+1>の電圧との平均の電圧を参照電圧にして、配線SNL<2j>の信号を積分する。積分回路20<j>は、配線SNL<2j>の容量の変化量を電圧に変換する。サンプルホールド回路25<j>は積分回路20<j>の出力信号をサンプリングする。信号SSHがHレベルである期間、サンプルホールド回路25<j>はサンプリング動作を実行する。センスIC302にLレベルの信号SSHが入力された後、DRLドライバIC301はドライブした配線DRLの電圧をLレベルにする。

0094

(ステップST13:奇数チャネルプリチャージ動作)
ステップST13のプリチャージ動作では、信号MO、PRE、REVの論理は、それぞれ、“L”、“H”、“H”である。図15に示すように、センスIC302は、ピンP1<1>−P1<38>をピンP3と電気的に接続して、配線SNL<1>—SNL<38>を電圧VCOMにプリチャージする。また、回路320<j>の端子INP1、INP2は配線SNL<2j>、SNL<2j+2>とそれぞれ電気的に接続され、端子INMはフローティングとされる。

0095

(ステップST14:奇数チャネルセットアップ動作)
ステップST14の動作は奇数チャネルをセンシングするためのセットアップ動作であり、ステップST12と同様に行われる。

0096

信号MO、PRE、REVの論理は、それぞれ、“L”、“L”、“H”である。図16に示すように、ピンP1<1>−P1<38>とピンP3との電気的な接続状態が解除される。回路320<j>において、端子INMは配線SNL<2j+1>と電気的に接続され、かつスイッチSW1によって増幅回路21<j>の出力端子と電気的に接続される。

0097

信号GOの論理を“L”から“H”にする。信号GOがHレベルに遷移することで、各ADC28はアナログ−デジタル(A/D)変換処理を実行する。ADC28<j>のA/D変換処理により、サンプルホールド回路25<j>が保持しているアナログ電圧がデジタルデータ信号に変換される。信号SLSに従い、LAT29<j>はADC28<j>が生成したデジタルデータ信号を記憶する。つまり、ステップST14において、ステップST12で検出された配線SNL<2j>の信号が、ADC28<j>によってデジタルデータ信号に変換された後、LAT29<j>に記憶される。

0098

(ステップST15:奇数チャネルセンシング動作)
ステップST15では、奇数チャネルの配線SNLの信号を検出する。信号MO、PRE、REVの論理は、それぞれ、“L”、“L”、“H”が維持される。信号GOを低(L)レベルにして、各スイッチSW1をオフ状態にする。次いで信号SSHをHレベルにして、各スイッチSW2をオン状態にする(図17)。また、DRLドライバIC301は、ステップST12で選択された配線DRL<k>に再びHレベルのドライブ信号を入力する。

0099

積分回路20<j>は、配線SNL<2j>の電圧とSNL<2j+2>の電圧とを平均した電圧を参照電圧にして、配線SNL<2j+1>の信号を積分する。積分回路20<j>は、配線SNL<2j+1>の容量の変化量を電圧に変換し、出力する。信号SSHがHレベルである期間、サンプルホールド回路25<j>は積分回路20<j>の出力信号をサンプリングする。センスIC302にLレベルの信号SSHが入力された後、DRLドライバIC301はドライブした配線DRLの電圧をLレベルにする。

0100

また、ステップST15では、信号SSPがアクティブになり、SR327は、信号SROUTを生成する。信号SROUTによって、出力バッファ回路322<1>−322<18>が順次選択され、LAT29<1>−29<18>が記憶しているデータ信号が順次ピンP2から出力される。なお、LAT29<1>−29<18>からのデジタルデータ信号の読み出しは、次にステップST11が実行されるまでに完了すればよい。つまり、ステップST15、ST16の実行中にピンP2から出力される信号SDOのデータは、偶数チャネルの配線SNLの容量値を表す。

0101

なお、ステップST15で検出された配線SNL<2j−1>のセンス信号は、次のサイクルのステップST11において、ADC28<j>でデジタルデータ信号に変換され、LAT29<j>に記憶される。ステップST12で、信号SSPがアクティブになると、出力回路321によって、LAT29<1>−29<18>からデジタルデータ信号がピンP2に順次出力される。このときのLAT29<1>−29<18>のデジタルデータ信号の読み出しは、ステップST14が実行されるまでに完了すればよい。つまりステップST12、ST13の実行中にピンP2から出力される信号SDOのデータは、奇数チャネルの配線SNLの容量値を表す。

0102

(ステップST16:偶数チャネルプリチャージ動作)
ステップST16は、ステップST10と同様に行われる。図18に示すように、ピンP1<1>−P1<38>がピンP3と電気的に接続され、配線SNL<1>—SNL<38>を電圧VCOMにプリチャージする。回路320<j>の端子INP1、INP2は配線SNL<2j−1>、SNL<2j+1>とそれぞれ電気的に接続され、端子INMはフローティングとされる。

0103

<<シングルエンドセンシングモード>>
図19に示すように、シングルエンドセンシングモードでのセンスIC302の動作は5のステップST20−ST24に大別される。ステップST21−ST24のサイクルがドライブ線の数と同じ回数実行される。センスIC302の動作モードをシングルエンドセンシングモードにするため、Hレベルの信号MOがセンスIC302に入力される。

0104

(ステップST20:プリチャージ(表示期間))
表示ユニット110の表示動作が行われている期間、ステップST20のプリチャージ動作が実行される。ステップST10と同様に、ステップST20も、センサアレイ121の状態を表示ユニット110の表示に影響を与えない状態に設定するために行われる。

0105

信号MO、PREの論理は、それぞれ、“H”、“H”である。信号REVの論理は“H”、“L”の何れでもよい。図20に示すように、入力回路318によって、ピンP1<1>−P1<38>はピンP3と電気的に接続され、かつ、入力回路318によって、増幅回路21<j>の端子INP1、INP2はピンP3と電気的に接続され、端子INMはフローティングとされる。また、積分回路20<j>において、スイッチSW1がオン状態とされ、増幅回路21<j>の出力端子と端子INMが短絡される。

0106

(ステップST21:偶数チャネルセンシング動作)
ステップST21では、回路320<1>−320<18>で、偶数チャネルの配線SNLのセンス信号を検出する。信号MO、PRE、REVの論理は、それぞれ、“H”、“L”、“L”である。信号GOをLレベルにして、各スイッチSW1をオフ状態にする。次いで信号SSHをHレベルにして、各スイッチSW2をオン状態にする(図21)。また、DRLドライバIC301は、何れか1の配線DRLを選択し、選択した配線DRLにHレベルのドライブ信号を入力する。

0107

積分回路20<j>は、電圧VCOMを参照電圧に用いて、配線SNL<2j>の信号を積分する。信号SSHはHレベルであり、サンプルホールド回路25<j>は積分回路20<j>の出力信号をサンプリングする。Lレベルの信号SSHをセンスIC302に入力して、サンプルホールド回路25<j>をサンプリング状態からホールド状態にした後、DRLドライバIC301はドライブした配線DRLの電圧をLレベルにする。

0108

(ステップST22:プリチャージ動作)
ステップST22のプリチャージ動作はステップST20と同様に行われる(図20参照)。ステップST22では、Hレベルの信号GOが入力されるため、ADC28がアクティブになる。ADC28はサンプルホールド回路25が保持しているアナログ電圧をデジタルデータ信号に変換する。信号SLSに従い、LAT29はADC28が生成したデジタルデータ信号を記憶する。しかる後、信号SSPがアクティブになり、信号SROUTによって、出力バッファ回路322<1>−322<18>が順次選択され、LAT29<1>−29<18>が記憶しているデータ信号が順次ピンP2から出力される。ステップST22では、ステップST21で検出されたセンス信号がデジタルデータ信号に変換され、ピンP2から出力される。

0109

(ステップST23:奇数チャネルセンシング動作)
ステップST23では、回路320<1>−320<18>で、奇数チャネルの配線SNLのセンス信号を検出する。信号MO、PRE、REVの論理は、それぞれ、“H”、“L”、“H”である。信号GOをLレベルにして、各スイッチSW1をオフ状態にする。次いで信号SSHをHレベルにして、各スイッチSW2をオン状態にする(図22)。また、DRLドライバIC301は、ステップST11で選択した配線DRLに再びHレベルのドライブ信号を入力する。

0110

積分回路20<j>は、電圧VCOMを参照電圧にして配線SNL<2j>のセンス信号を積分する。サンプルホールド回路25<j>は積分回路20<j>の出力信号をサンプリングする。次に、Lレベルの信号SSHをセンスIC302に入力することで、サンプルホールド回路25<j>をホールド状態にし、DRLドライバIC301はドライブした配線DRLの電圧をLレベルにする。

0111

(ステップST24:プリチャージ動作)
ステップST24のプリチャージ動作は、ステップST22と同様に行われる(図20参照)。ステップST24では、ステップST23で検出されたセンス信号がデジタルデータ信号に変換され、ピンP2から出力される。

0112

なお、センスIC302では、偶数チャネルのセンシング動作で、ピンP1<38>は回路320<38>の端子INMに接続されることがなく、また、奇数チャネルのセンシング動作で、ピンP1<38>は回路320<38>の端子INMに接続されることがない。つまり、センスIC302では、ピンP1<1>、P1<38>に接続される配線SNLの信号を検出する機能を持たない。センスIC302の入力チャネル数(ピンP1の数)が2N+2である場合、センスIC302で信号を検出できる配線SNLの最大数は2Nである。

0113

タッチパネル装置の構造は、アウトセル型外付け型)、内蔵型に大別される。内蔵型タッチパネル装置の構造には、例えば、オンセル型とインセル型とがある。タッチパネル装置の専用IC(例えば、センスIC、ドライブ線ドライバIC、表示装置用ドライバIC等)は、タッチセンサユニットの構造に応じて、様々な構造をとりえる。実施の形態2において、タッチパネル装置、及びタッチパネル装置の専用ICの構成例等を説明する。

0114

〔実施の形態2〕
<<アウトセル型タッチパネルユニット>>
図23Aは、アウトセル型のタッチパネルユニットを有するタッチパネル装置の構成例を模式的に示す分解斜視図である。図23Aに示すタッチパネル装置201は、上部カバー211、下部カバー212、バッテリ213、プリント基板214、バックライトユニット216、タッチセンサユニット220、表示ユニット230を有する。バッテリ213、バックライトユニット216等が設けられていない場合もある。タッチセンサユニット220および表示ユニット230により、アウトセル型タッチパネルユニットが構成される。

0115

表示ユニット230が透過型表示ユニット(例えば、透過型液晶表示ユニット)である場合に、バックライトユニット216は設けられる。バックライトユニット216は光源216aを有する。光源216aは、例えば発光ダイオード(LED)である。端部に光源216aを設けた光拡散板をバックライトユニット216として用いることもできる。

0116

バックライトユニット216と表示ユニット230との間に、波長変換部材を設けてもよい。波長変換部材は、バックライトユニット216の光を吸収し、光の一部または全部を別の波長の光に変換する機能を有する。また、波長変換部材は導光板の機能を有していてもよい。

0117

プリント基板214には、プロセッサ、電源回路、メモリ、コントローラ等が設けられる。電源回路に電力を供給する電源には、外部の商用電源、バッテリ213を用いることができる。フレーム215は、表示ユニット230の保護機能の他、プリント基板214の動作により発生する電磁波を遮断するための電磁シールドの機能を有する。フレーム215は、放熱板の機能を有していてもよい。

0118

タッチセンサユニット220は、タッチセンサパネル221、FPC(Flexible PrintedCircuit)229、DRLドライバIC351、センスIC352を有する。タッチセンサパネル221は基板222を有する。基板222には、センサアレイ225、端子部等が設けられている。FPC229、DRLドライバIC351、センスIC352は、それぞれ、基板222に設けられた端子部に電気的に接続されている。

0119

DRLドライバIC351は、タッチセンサのドライブ線ドライバ回路(以下、「TS−DR」と呼ぶ。)61を有し、センスIC352は、タッチセンサのセンス回路(以下「TS−SN」と呼ぶ。)62を有する。ドライブ線の数に応じて複数のDRLドライバIC351が設けられる場合があり、センサアレイ225のセンス線の数に応じて、複数のセンスIC352が設けられる場合がある。

0120

タッチセンサユニット220には、DRLドライバIC351およびセンスIC352の代わりに、IC353(図23B)、またはIC354(図23C)を設けてもよい。IC353は、TS−DR61、TS−SN62を有する。IC354は、TS−DR61、TS−SN62、TS−CTR(タッチセンサコントローラ)63を有する。IC353を1または複数用いることができ、IC354も同様である。

0121

表示ユニット230は、表示パネル231、FPC238、ソースドライバIC381を有する。表示パネル231は素子基板232、対向基板233を有する。素子基板232は、画素アレイ、ゲートドライバ回路、端子部を有する。対向基板233は、例えば、カラーフィルタブラックマトリックスを有する。ソースドライバIC381はソースドライバ回路(SDR)81を有する。画素アレイのソース線の数に応じて、1または複数のソースドライバIC381が用いられる。

0122

表示ユニット230の画素アレイとタッチセンサユニット220のセンサアレイ225が重なるように配置される。なお、表示ユニット230が、表示素子の光を素子基板から取り出す構造(例えば、ボトムエミッション型自発光表示ユニット)である場合、素子基板232が上部カバー211側に位置するように、表示ユニット230が配置される。

0123

FPC238、ソースドライバIC381は、素子基板232に設けられている端子部と電気的に接続される。ここでは、ソースドライバIC381の実装方式は、COG(Chip on Glass)方式としているが、実装方式に特段制約はなく、COF(Chip on Flexible)方式、TAB(Tape Automated Bonding)方式などでもよい。タッチセンサユニット220のICの実装方式についても同様である。

0124

素子基板232にゲートドライバ回路が設けられていないときは、例えば、ゲートドライバICが素子基板232に接続される。ソースドライバIC381に代えて、図23Dに示すドライバIC382を素子基板232に接続してもよい。ドライバIC382は、ソースドライバ回路(SDR)81、およびゲートドライバ回路(GDR)82を有する。

0125

素子基板232のベース基板は画素アレイを構成するトランジスタ等を支持することができる基板であればよい。例えば、素子基板232のベース基板には、画素アレイのトランジスタを作製するときに使用した支持基板ガラス基板石英基板など)、または、支持基板と異なる基板が用いられる。

0126

ベース基板には、例えば、ガラス基板、石英基板、プラスチック基板金属基板ステンレススチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには、ポリプロピレンポリエステルポリフッ化ビニルポリ塩化ビニル等からなるフィルム、または無機蒸着フィルムなどを用いることもできる。フィルム基材としては、ポリエステル樹脂ポリアミド樹脂ポリイミド樹脂アラミド樹脂エポキシ樹脂、および紙類などがある。

0127

対向基板233のベース基板には、表示素子を封止する機能をもつ基板が好適である。対向基板233のベース基板には、素子基板232のベース基板と同様の基板を用いることができる。あるいは、対向基板233のベース基板には、光学フィルム円偏光フィルム)を用いることができる。

0128

<<オンセル型タッチパネルユニット>>
図24Aは、オンセル型のタッチパネル装置の構成例を模式的に示す分解斜視図である。図24Aに示すタッチパネル装置202は、タッチセンサユニット220および表示ユニット230に代えてタッチパネルユニット240を有する。タッチパネルユニット240は、タッチセンサユニット220と表示ユニット230とを複合したユニットである。

0129

タッチパネルユニット240は、表示パネル241、FPC238、239、IC354、ソースドライバIC381を有する。表示パネル241は、素子基板242、対向基板243を有する。素子基板242の構成は、素子基板232と同様である。IC354および画素アレイはFPC238に電気的に接続されている。対向基板243はセンサアレイ244、センサアレイ244と接続する端子部を有する。これらは対向基板243の外側の面に設けられている。端子部にFPC239が接続され、FPC239とIC354が電気的に接続されている。

0130

図24Aに示すタッチパネルユニット240は、表示素子の光を対向基板から取り出す構造の一例である。図24Bに、表示素子の光を対向基板から取り出す構造のタッチパネルユニットの構成例を示す。図24Bに示すタッチパネルユニット245は、表示パネル246、FPC238、239、IC354、ソースドライバIC381を有する。表示パネル246は、素子基板247、対向基板248を有する。対向基板248の外側の面には、センサアレイ244、およびセンサアレイ244と電気的に接続する端子部が設けられている。この端子部にFPC239が電気的に接続される。

0131

<<インセル型タッチパネル>>
図25A—図25C、図26Aはインセル型タッチパネルユニットの構成例を示す斜視図である。

0132

図25Aに示すタッチパネルユニット250は、表示パネル251、FPC238、239、IC354、ソースドライバIC381を有する。表示パネル251は、素子基板252、対向基板253を有する。素子基板252は、素子基板232と同様の構成とすることができる。IC354はFPC239に電気的に接続されている。対向基板253の内側の面(素子基板252と対向する面)には、センサアレイ244、センサアレイ244と電気的に接続する端子部が設けられている。この端子部にFPC239が電気的に接続されている。

0133

図25Bは、ハイブリッド−インセル型タッチパネルユニットの例である。ハイブリッド−インセル型タッチパネルとは、インセル型タッチパネルとオンセル型タッチパネルとを複合したユニットである。図25Bに示すタッチパネルユニット260は、表示パネル261、FPC236−238、DRLドライバIC351、センスIC352、ソースドライバIC381を有する。

0134

表示パネル261は、素子基板262、対向基板263を有する。対向基板263の外側の面には、センサアレイを構成するセンス線群244Sと、センス線群244Sと電気的に接続する端子部とが設けられている。端子部にFPC236が電気的に接続され、FPC236にセンスIC352が電気的に接続されている。

0135

素子基板262は、画素アレイ、ゲートドライバ回路、FPC237、FPC238、およびソースドライバIC381用の端子部を有する。画素アレイのコモン電極が、タッチセンサのドライブ線の機能を持つ。FPC238は、端子部を介して、画素アレイおよびソースドライバIC381と電気的に接続されている。FPC237にはDRLドライバIC351が電気的に接続されている。タッチ動作検出時には、DRLドライバIC351によって、画素アレイのコモン電極が駆動される。

0136

なお、ゲートドライバ回路を素子基板262に設けない場合は、専用ICとしてゲートドライバICがさらに用いられる。あるいは、ソースドライバIC381に代えて、ドライバIC382が用いられる。

0137

図25Cに示すタッチパネルユニット265は、表示パネル266、FPC236−238、DRLドライバIC351、センスIC352、ソースドライバIC381を有する。表示パネル266は、素子基板267、対向基板268を有する。表示パネル266は表示素子の光を素子基板267側から取り出す構造の表示パネルである。素子基板267の外側の面には、センス線群と、センス線群と電気的に接続する端子部とが設けられている。この端子部にFPC236が電気的に接続されている。

0138

タッチパネルユニット265において、DRLドライバ回路を画素アレイと共に、素子基板267に設けることができる。または、ソースドライバIC381およびDRLドライバIC351の代わりに、図25Dに示すソースドライバIC383を素子基板267に設けてもよい。ソースドライバIC383を用いることで、FPC237用の端子部を設けなくてもよいため、タッチパネルユニット265の小型化、コストの削減、作製工程の簡略化ができる。タッチパネルユニット260も同様である。

0139

図26Aに示すタッチパネルユニット270は、表示パネル271、FPC237、238、IC354、ソースドライバIC381を有する。表示パネル271は、素子基板272、対向基板273を有する。対向基板273は、表示ユニット230の対向基板233と同様の構成にすることができる。

0140

素子基板272は、画素アレイ、ゲートドライバ回路、FPC237、238、およびソースドライバIC381用の端子部を有する。画素アレイのコモン電極の一部が、タッチセンサのドライブ線の機能をもち、他の一部のコモン電極がタッチセンサのセンス線の機能をもつ。FPC238は、端子部を介して画素アレイ、およびソースドライバIC381と電気的に接続されている。FPC237にはDRLドライバIC351が電気的に接続されている。DRLドライバ回路を画素アレイと共に、素子基板272に設けてもよい。

0141

タッチパネルユニット270において、ソースドライバIC381に代えて、ドライバIC382を用いてもよい。なお、ゲートドライバ回路を素子基板272に設けない場合は、ゲートドライバICが用いられる。

0142

タッチパネルユニット270では、画素アレイにタッチセンサが設けられるため、表示パネルの周辺回路と、タッチセンサの周辺回路とが設けられている専用ICを用いることができる。図26B—図26Dを用いて、そのような専用ICの構成例を説明する。図26B—図26Dは、素子基板の部分的な平面図である。

0143

図26Bの素子基板272Bはベース基板280(以下、「基板280」と呼ぶ。)を有する。基板280には、画素アレイ281、ゲートドライバ回路282A、282B、デマルチプレクサ(DEMUX)284、端子部285が設けられている。端子部285はFPC接続用の端子である。基板280にはIC接続用端子部も設けられており、この端子部にソースドライバIC384が電気的に接続されている。

0144

ここでは、ゲートドライバ回路を2のゲートドライバ回路282A、282Bに分けて設けているが、1つのゲートドライバ回路でもよい。DEMUX284は、ソースドライバIC384からデータ信号が入力されるソース線を選択する機能を有する。DEMUX284は適宜設ければよい。図23A等に示す他の素子基板にも、同様の機能を有するDEMUXが適宜設けられる。

0145

ソースドライバIC384は、TS−DR61、TS−SN62、SDR81を有する。TS−DR61とTS−SN62を隣接させないように、ソースドライバIC384の内部回路を配置することで、TS−SN62がTS−DR61のドライブ動作によるノイズの影響を受けにくくなるので、TS−SN62のSNRを向上できる。

0146

図26Cに示す素子基板272Cには、基板280に、画素アレイ281と共にDRLドライバ回路283A、283Bが設けられている。そのため、ソースドライバICには、TS−SN62、SDR81を有するソースドライバIC385を用いることができる。TS−SN62がDRLドライバ回路に近接していないため、TS−SN62のSNRが向上される。

0147

画素アレイ281の画素数に応じて、ソースドライバICの使用数が決定される。使用するソースドライバICは、ソースドライバIC381、383−385から適宜選択することができる。複数のソースドライバICが使用される例を図26Dに示す。図26Dの素子基板272Dには、ソースドライバIC381、383、385が電気的に接続されている。この例でも、TS−SN62がDRLドライバ回路に近接していないため、TS−SN62のSNRが向上される。なお、素子基板272Dの基板280に、DRLドライバ回路283A、283Bを設ける場合は、ソースドライバIC383に代えて、ソースドライバIC381が設けられる。

0148

タッチパネルユニット250(図25A)のように、対向基板の内側の面にタッチセンサが設けられている表示パネルにも、ソースドライバIC383—385を用いることができる。その場合、対向基板に設けられている端子部を素子基板に設けられている端子部に電気的に接続すればよい。図27A、図27Bを参照して、このような構成をもつタッチパネルユニットを説明する。図27Aはタッチパネルユニットの構成例を示す模式的な斜視図であり、図27Bは、タッチパネルユニットの構成例を示す模式的な断面図である。

0149

図27A、図27Bに示すタッチパネルユニット255は、表示パネル256、FPC238、ソースドライバIC384を有する。表示パネル256は、素子基板257、対向基板258を有する。ソースドライバIC384はFPC238に電気的に接続されている。

0150

対向基板258の内側の面には、センサアレイ244、端子部249A、249Bが設けられている。素子基板257の内側の面には、画素アレイ294、ゲートドライバ回路、端子部299A−299Dが設けられている。画素アレイ294は端子部299C、299Dに電気的に接続され、ゲートドライバ回路は端子部299Dと電気的に接続され、端子部299A、299Bはそれぞれ端子部299Cと電気的に接続されている。ソースドライバIC384は端子部299Cに電気的に接続され、端子部299Cは端子部299Dに電気的に接続され、FPC238は端子部299Dに電気的に接続されている。

0151

シール材290により、素子基板257に対向基板258が固定されている。シール材290は導電性粒子を含んでいる。そのため、シール材290により、端子部249Aと端子部299A間は導通され、端子部249Bと端子部299B間は導通される。例えば、端子部249Aはドライブ線用の端子部であり、かつ端子部249Bがセンス線用端子部である場合、端子部299C、引き回し配線、端子部299A、シール材290および端子部249Aを介して、ソースドライバIC384内のTPーDR61がドライブ線と電気的に接続される。また、端子部299C、引き回し配線、端子部299B、シール材290および端子部249Bを介して、ソースドライバIC384内のTPーSN62がセンス線と電気的に接続される。

0152

複数のソースドライバICを用いる場合は、ソースドライバIC381、383−385から適宜選択すればよい。例えば、ソースドライバICの使用数が2の場合、ソースドライバIC383とソースドライバIC385とが用いられる。使用数が3の場合、ソースドライバIC381、ソースドライバIC383、およびソースドライバIC385が用いられる。

0153

〔実施の形態3〕
本実施の形態では、表示部を備えた電子機器等について説明する。

0154

例えば、表示部を備えた電子機器には、テレビジョン装置テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタデジタルカメラデジタルビデオカメラデジタルフォトフレーム携帯電話機携帯電話携帯電話装置ともいう)、携帯型ゲーム機携帯情報端末音響再生装置パチンコ機などの大型ゲーム機などが挙げられる。可撓性の電子機器は、家屋ビルなどの建築物内壁もしくは外壁、又は、自動車内装もしくは外装曲面に沿って組み込むことも可能である。

0155

図28A—図30に電子機器の構成例を示す。図28A—図30に示す電子機器の表示部には、実施の形態1のタッチパネル装置を適用することができる。これにより、電子機器の表示部を入力部として機能させることができる。また、実施の形態1のタッチパネル装置は高感度であるため、これを入力部に用いることで、操作性が良い電子機器を提供することができる。

0156

図28Aに示す情報端末2010は、筐体2011に組み込まれた表示部2012の他、操作ボタン2013、外部接続ポート2014、スピーカ2015、マイクロフォン2016を有する。ここでは、表示部2012の表示領域は、湾曲している。情報端末2010は、バッテリで駆動する携帯型情報端末であり、タブレット型情報端末、あるいはスマートフォンとして使用することができる。情報端末2010は、電話電子メール、手帳インターネット接続音楽再生等の機能を有する。指などで表示部2012に触れることで、情報を入力することができる。また、電話を掛ける、文字を入力する、表示部2012の画面切り替え動作などの各種の操作は、指などで表示部2012に触れることで行われる。また、マイクロフォン2016から音声を入力することで、情報端末2010を操作することもできる。操作ボタン2013の操作により、電源のオンオフ動作や、表示部2012の画面切り替え動作などの各種の操作を行うこともできる。

0157

図28Bに腕時計型の情報端末の一例を示す。情報端末2030は、筐体2031、表示部2032、リュウズ2033、ベルト2034、検知部2035を有する。リュウズ2033を回転することで情報端末2030を操作することができる。表示部2032を指で触れることで、情報端末2030を操作することができる。

0158

検知部2035は、例えば、使用環境の情報、生体情報を取得する機能を備える。マイクロフォン、撮像素子加速度センサ方位センサ圧力センサ温度センサ湿度センサ照度センサ測位センサ(例えば、GPS(全地球測位システム))等を検知部2035に設けてもよい。

0159

情報端末2010および情報端末2030に同じ規格無線通信装置を組み込み、無線信号2020により双方向の通信を行うようにしてもよい。例えば、情報端末2010が電子メール、電話などを着信すると、情報端末2030の表示部2032に着信を知らせる情報が表示される。

0160

図28Cに示すノート型PC(パーソナルコンピュータ)2050は、筐体2051、表示部2052、キーボード2053、ポインティングデバイス2054を有する。表示部2052のタッチ操作で、ノート型PC2050を操作することができる。

0161

図28Dに示すビデオカメラ2070は、筐体2071、表示部2072、筐体2073、操作キー2074、レンズ2075、接続部2076を有する。表示部2072は筐体2071に設けられ、操作キー2074およびレンズ2075は筐体2073に設けられている。筐体2071と筐体2073とは、接続部2076により接続されており、筐体2071と筐体2073間の角度は、接続部2076により変更が可能である。接続部2076における筐体2071と筐体2073間の角度に従って、表示部2072の映像を切り替える構成としてもよい。表示部2072のタッチ操作によって、録画の開始および停止の操作、倍率ズーム調整撮影範囲の変更などの各種の操作を実行できる。

0162

図28Eに示す表示装置2090は、筐体2091、表示部2092、支持台2093等を有する。表示装置2090は、コンピュータ、遊技機等のモニタおよび入力装置として用いることができる。

0163

図28Fに示す携帯型遊技機2110は、筐体2111、表示部2112、スピーカ2113、LEDランプ2114、操作キー2115、接続端子2116、カメラ2117、マイクロフォン2118、記録媒体読込部2119を有する。

0164

図29Aに示す情報端末2130は、筐体2131、表示部2132を有する。情報端末2130はバッテリで駆動する携帯型情報端末であり、スマートフォン、タブレット型情報端末等として用いることができる。情報端末2130は、電話、電子メール、手帳、インターネット接続、音楽再生等の機能を有する。表示部2132が湾曲しているため、情報端末2130は3面以上に情報を表示することが可能である。ここでは、情報2141−2143が表示部2132の異なる面に表示されている。例えば、使用者は、衣服胸ポケットに情報端末2130を収納した状態で、表示部2132の上端部の表示(ここでは情報2142)を確認することができる。そのため使用者は、情報端末2130を胸ポケットから取り出さなくても、情報2142を確認して、電話を受けるか否かを判断できる。

0165

情報2141−2143としては、例えば、SNS(ソーシャルネットワーキングサービス)の通知、電子メールや電話などの着信を知らせる表示、電子メールの情報(題名、送信者名など)、日付、時刻、バッテリの残量、アンテナ受信の強度などがある。

0166

図29Bに、折りたたみ可能な情報端末の構成例を示す。図29Bに示す情報端末2150は、筐体2151、表示部2152、ヒンジ2153を有する。情報端末2150も携帯型情報端末であり、情報端末2130と同様の機能を有する。図29Bは、展開された状態の情報端末2150を示している。図29Dは、折りたたんだ状態の情報端末2150を示す。図29Cの情報端末2150の状態は、展開中の状態、あるいは折り畳み中の状態である。折りたたむことで情報端末2150の携帯性が向上し、展開することで、広い表示画面を得られるため、情報端末2150の利便性が向上する。

0167

表示部2152はヒンジ2153によって連結された8つの筐体2151に支持されている。ヒンジ2153を介して2つの筐体2151間を屈曲させることで、情報端末2150を展開した状態から折りたたんだ状態に可逆的に変形できる。表示部2152は、例えば、曲率半径1mm以上150mm以下で曲げることができる。

0168

表示部2152が折り畳まれた状態(図29D)であることを検知するセンサを備える構成としてもよい。また、センサで、同様に、表示部2152が展開された状態(図29B)を検知してもよい。表示部2152が折りたたまれていることを検知すると、折りたたまれた部分(又は折りたたまれて使用者に視認されない部分)の表示を停止してもよい。または、タッチセンサによる検知を停止してもよい。この場合、表示部2152が展開された状態であることが検知されれば、表示およびタッチ検知再開させる制御を行ってもよい。

0169

図30に示す電子黒板2170は、筐体2171、表示部2172、支持部2173を有する。使用者は電子ペン2175によって、文字、図などを電子黒板2170に描くことが可能である。また、電子黒板2170に無線通信装置などの通信装置を設けてもよい。これにより、電子黒板2170に表示している情報を、他の電子機器(例えば、PC、タブレット型端末等)に送信することができる。

0170

〔実施の形態4〕
本実施の形態では、図31図35Bを参照して、タッチパネル装置に適用される表示パネルのデバイス構造等について説明する。

0171

<<表示パネルの構成例1>>
インセル型タッチパネルユニットに適用できる表示パネルの構成例を説明する。図31は、表示パネルの構成例を示す断面図である。図31に示す表示パネル1010は、画素アレイ1011、ゲートドライバ回路1015、端子部1017、1018を有する。

0172

基板401は素子基板のベース基板であり、基板402は対向基板のベース基板である。基板401と基板402は、シール材403によって貼り合わされている。基板401、基板402、及びシール材403に囲まれた領域に、液晶層404が封止されている。

0173

画素アレイ1011の画素は、3つのサブ画素1012R、1012G、1012Bでなる。図31には、画素アレイ1011として、代表的にサブ画素1012Rを示し、ゲートドライバ回路1015として、代表的にトランジスタMG1、MG2を示している。

0174

シール材403には、熱硬化樹脂光硬化樹脂、2液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、シール材403には、アクリル樹脂ウレタン樹脂、エポキシ樹脂、またはシロキサン結合を有する樹脂(例えば、シリコーン樹脂)などを用いることができる。

0175

トランジスタM10はnチャネル型トランジスタであり、トランジスタMG1はnチャネル型トランジスタであり、トランジスタMG2はpチャネル型である。ここでは、トランジスタMG1とトランジスタMG2は直列に電気的に接続され、インバータを構成している。

0176

基板401には、絶縁層411、412、導電層421−425、半導体層430が設けられている。基板402には、導電層441、442、カラーフィルタ層445R、遮光層446、スペーサ405が設けられている。ここでは、符号およびハッチングが付されていない領域は、絶縁層を表している。また同一の導電膜を加工して得られる複数の導電層に同じ符号を付して説明する場合がある。導電層は単層、または積層とすることができる。これは、絶縁層、半導体層についても同様である。また、これらは、図32図35についても同様である。

0177

トランジスタM10、MG1、MG2の半導体層430は、同じ半導体膜から形成される。この半導体膜の結晶性は、非晶質、微結晶多結晶または単結晶である。半導体層430の半導体材料は特に制約はなく、例えば、第14族の元素でなる半導体材料(シリコンゲルマニウム炭化シリコン、Si−Ge)、化合物半導体金属酸化物酸化物半導体)等が挙げられる。

0178

例えば、非晶質シリコン成膜し、これを結晶化した多結晶シリコン膜から半導体層430を形成することができる。非晶質シリコン膜結晶化方法には、波長400nm以下のレーザ照射するレーザ結晶化法、赤外光によるランプアニール結晶化法、400℃乃至600℃の熱処理による固相成長法、950℃程度の高温アニール結晶化法などがある。固相成長法では、非晶質シリコン膜に、ニッケル等の触媒元素を添加した後、加熱処理を行う方法がある。また、非晶質シリコン膜の複数の結晶化方法を用いて、非晶質シリコン膜を結晶化してもよい。例えば、ニッケル等の触媒元素を添加して、熱処理によって固相成長させて多結晶シリコン膜を得る。しかる後、多結晶シリコン膜中の欠陥を低減するため、レーザ光をこの多結晶シリコン膜に照射する。

0179

また、単結晶(または多結晶)シリコンウェハ水素イオン等を注入して表層部を剥離した単結晶(または多結晶)シリコン膜から、半導体層430を形成することもできる。

0180

トランジスタMG1はLDD(Lightly Doped Drain)構造のnチャネル型トランジスタである。トランジスタMG2は、LDD領域をもたないpチャネル型トランジスタある。

0181

トランジスタM10はマルチチャネル構造のnチャネル型トランジスタであり、かつLDD構造のトランジスタでもある。トランジスタM10の半導体層430には、2のチャネル形成領域、4の低濃度不純物領域、3の高濃度不純物領域が形成されている。マルチチャネル構造とすることで、トランジスタM10のオフ状態でのリーク電流を低減することができる。

0182

サブ画素1012Rにおいて、導電層424はコモン電極として機能し、導電層425は画素電極として機能する。導電層425は、櫛歯状の平面形状、またはスリットが設けられた平面形状を有する。

0183

基板402の画素アレイ1011と重なる領域にはセンサアレイが設けられている。センサアレイは、電極75、76、配線77を有する。電極75、配線77は導電層441によって構成され、電極76は導電層442によって構成されている。配線77を挟んで隣接する2つの電極75は、電極76によって導通される。例えば、電極75、76によって構成される配線がセンス線として機能し、配線77がドライブ線として機能する。サブ画素1012Rは、領域1220aと領域1220bを有する。領域1220aは表示に寄与しない領域である。領域1220bは表示に寄与する領域であり、サブ画素1012Rから光を取り出すことができる領域である。基板402において、領域1220aには遮光層446、導電層441、442が設けられている。領域1220bにはカラーフィルタ層445Rが設けられ、導電層441、442は設けられていない。

0184

基板401に端子部1017が設けられ、基板402に端子部1018が設けられている。端子部1017は端子1017aを有する。端子1017aは導電層423、425を有する。端子1017aは、導電層1207によって、FPC1217に電気的に接続されている。端子部1018は端子1018aを有する。端子1018aは導電層441、442を有する。端子1018aは導電層1208によって、FPC1218に電気的に接続されている。

0185

ここでは、表示パネル1010はFFSモード液晶表示パネルであるが、表示パネル1010はその他の横電界モード(例えば、IPSモード等)の液晶表示パネルでもよいし、縦電界モード(TNモード、VAモード等)の液晶表示パネルでもよい。もちろん、表示パネル1010は液晶表示パネルに限定されず、EL表示パネル電子ペーパーパネル等でもよい。

0186

<<表示パネルの構成例2>>
上記構成例1は、対向基板にセンサアレイを設けた例を示した。本構成例は、素子基板にセンサアレイを設ける例である。図32Aは表示パネルの構成例を示す断面図である。図32Aに示す表示パネル1020は、画素アレイ1031、ゲートドライバ回路1035、端子部1037を有する。

0187

画素アレイ1031の画素は、サブ画素1032R、1032G、1032Bでなる。各サブ画素は同様の構造をもつ。図32Aには、代表的にサブ画素1032R、サブ画素1032Gを示す。サブ画素1032Rは、トランジスタM11を有する。トランジスタM11はnチャネル型トランジスタである。

0188

トランジスタM11は半導体層431、導電層451、一対の導電層452、導電層453を有する。導電層451はゲート電極フロントゲート電極)として機能し、導電層453はバックゲート電極として機能する。一対の導電層452はソース電極およびドレイン電極として機能する。半導体層431は、例えば、酸化物半導体膜で形成される。

0189

サブ画素1032Rにおいて、導電層455は画素電極として機能し、導電層454はコモン電極として機能し、導電層455と対向している。

0190

画素アレイ1031に設けられる導電層451と導電層454によって、センサアレイが構成される。図32Bは表示パネル1020のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線71、72および複数の電極73を有する。配線71は導電層451で形成され、配線72、電極73は導電層454で形成されている。配線71はX方向に延在して設けられ、配線72はY方向に延在して設けられている。電極73は配線72に接続されている。例えば、配線71はドライブ線として機能し、配線72はセンス線として機能する。

0191

端子部1037には端子1037aが設けられる。端子1037aは、導電層451、455を有しており、導電層1207によって、FPC1217と電気的に接続されている。

0192

ゲートドライバ回路1035として代表的にトランジスタMG3を示している。トランジスタMG3はトランジスタM11と同じ工程で作製され、トランジスタM11と同様の構成をもつ。

0193

半導体層431にシリコンよりもバンドギャップの大きな酸化物半導体を適用することで、トランジスタM11、MG3のオフ状態における電流を非常に小さくすることができる。酸化物半導体は金属元素として、インジウム(In)および亜鉛(Zn)の少なくとも一方を含むことが好ましい。例えば、トランジスタの半導体層には、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Sn、またはHf等の金属)で表記される酸化物半導体を用いることができる。

0194

また、トランジスタの半導体層には結晶性酸化物半導体を用いることが好ましい。結晶性酸化物半導体を用いることで、電気特性の変動を抑制でき、信頼性の高いトランジスタを得ることができる。

0195

<<表示パネルの構成例3>>
センサアレイを備えるトップエミッション型EL表示パネルの構成例を説明する。図33Aは表示パネルの構成例を示す断面図である。図33Aに示す表示パネル1050は、いわゆるトップエミッション型の自発光表示パネルである。基板402が接合層406により、基板401に固定されている。表示パネル1050は、画素アレイ1061、ゲートドライバ回路1065、端子部1067を有する。

0196

画素アレイ1061の画素は、サブ画素1062R、1062G、1062Bでなる。各サブ画素は同様の構成をもつ。図33Aには、代表的にサブ画素1062R、サブ画素1062Gを示している。サブ画素1062Rは、トランジスタM12およびEL素子460を有する。トランジスタM12、MG4は、トランジスタM11と同様の構成のトランジスタである。

0197

EL素子460は導電層461、462、EL層463を有する。EL素子460において、導電層461は反射型の画素電極として機能し、トランジスタM12と電気的に接続されている。導電層462は透過型のコモン電極として機能する。導電層462は半反射膜の機能を有していてもよい。画素アレイ1061において、導電層462は、隣接する2の画素電極(導電層461)の間に開口462aを有する。

0198

図33Bは表示パネル1050のセンサアレイの構成例を示す模式的な平面図である。基板401に、センサアレイを構成する配線71、72、電極73が設けられている。配線71は導電層451で構成され、配線72、電極73は導電層453で構成されている。

0199

図33Aには、ゲートドライバ回路1065として代表的にトランジスタMG4を示している。トランジスタMG4はトランジスタM12と同じ工程で作製され、トランジスタM12と同様の構成をもつ。

0200

基板402にはカラーフィルタ層466R、466G、遮光層467が設けられている。端子部1067には端子1067aが設けられる。端子1067aは、導電層451、461を有しており、導電層1207によって、FPC1217と電気的に接続されている。

0201

<<表示パネルの構成例4>>
ここでは、ハイブリッド−インセル型タッチパネルユニットに適用できる表示パネルの構成例を示す。図34Aは表示パネルの構成例を示す断面図である。図34Aに示す表示パネル1021は、画素アレイ1033、ゲートドライバ回路1036、端子部1037、1038を有する。画素アレイ1033の画素は、サブ画素1034R、1034G、1034Bでなる。各サブ画素は同様の構成をもつ。図34Aには、代表的にサブ画素1034R、1034Gを示す。

0202

基板402には、端子部1038、配線72、ダミー電極72dが設けられている。配線72、ダミー電極72dはセンサアレイに含まれる。端子部1038は端子1038aを有する。配線72、ダミー電極72d、端子1038aはそれぞれ導電層481で構成されている。端子1038aは導電層1208を介してFPC1218と電気的に接続されている。

0203

図34Bは、表示パネル1021のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線71、72、複数のダミー電極72dを有する。ここでは、配線71は導電層453で構成されている。複数の配線72は、それぞれ、端子部1038を介してFPC1218に電気的に接続される。例えば、配線71はドライブ線として機能し、配線72はセンス線として機能する。例えば、ダミー電極72dは電気的に浮遊状態とされる。

0204

<<表示パネルの構成例5>>
ここでは、ボトムエミッション型EL表示パネルの例を示す。図35Aは表示パネルの構成例を示す断面図である。図35Aに示す表示パネル1051は、画素アレイ1063、ゲートドライバ回路1065、端子部1067、1068を有する。画素アレイ1063の画素は、3つのサブ画素1064R、1064G、1064Bでなる。各サブ画素は同様の構成をもつ。ここでは、サブ画素1064R、1064Gを示す。

0205

基板401には、端子部1068、カラーフィルタ層466R、466G、遮光層467が設けられている。基板401の外側の面には、端子1068a、配線72が設けられている。これらは、導電層482で形成されている。

0206

図35Bは、表示パネル1051のセンサアレイの構成例を示す模式的な平面図である。センサアレイは、複数の配線71、72を有する。ここでは、配線71は導電層453で構成されている。複数の配線72は、それぞれ、端子部1068を介してFPC1218に電気的に接続される。例えば、配線71はドライブ線として機能し、配線72はセンス線として機能する。

0207

以下に、本明細書等に関する事項を示す。

0208

本明細書等において、XとYとが接続されていると記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されていることである。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外の接続構造も、図または文章に記載されている。X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層など)であるとする。

0209

トランジスタは、ゲート、ソース、およびドレインと呼ばれる3つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する2つの入出力ノードは、トランジスタの型及び各端子に与えられる電位高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる。また、本明細書等では、ゲート以外の2つの端子を第1端子、第2端子と呼ぶ場合がある。

0210

ノードは、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

0211

電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的であり、よって、GNDと記載されていても、必ずしも0Vを意味しない場合もある。

0212

図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示しており、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

0213

本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

0214

図面に記載した回路ブロック図において、一つの回路ブロックとして示していても、実際の回路においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。または、図面で記載された異なる機能を持つ複数の回路ブロックが、実際の回路では1の回路ブロックで、これらの機能を実現しうるように設けられている場合もある。いずれの場合も図面に記載された本発明の一形態の範疇である。

0215

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。

0216

9:ノイズ源、10:サブ画素、11:サブ画素、12:サブ画素、13:サブ画素、14:サブ画素、14a:サブ画素、14b:サブ画素、15:サブ画素、15a:サブ画素、15b:サブ画素、20:積分回路、21:増幅回路、22:容量素子、25:サンプルホールド回路、26:容量素子、28:ADC(アナログ−デジタル変換回路)、29:LAT(ラッチ回路)、35:バッファ、36:インバータ、
40A:増幅回路、40B:増幅回路、41A:差動増幅回路、41B:差動増幅回路、42A:電流源、42B:電流源、43A:負荷回路、43B:負荷回路、44A:出力バッファ回路、45B:出力バッファ回路、48A:増幅回路、48B:増幅回路、
61:TS−DR(ドライブ線ドライバ回路)、62:TS−SN(センス回路)、63:TS−CTR(タッチセンサコントローラ)、71:配線、72:配線、72d:ダミー電極、73:電極、75:電極、76:電極、77:配線、81:SDR(ソースドライバ回路)、82:GDR(ゲートドライバ回路)、
100:タッチパネル装置、110:表示ユニット、111:画素アレイ、112:サブ画素、115:周辺回路、116:ゲートドライバ回路、117:ソースドライバ回路、120:タッチセンサユニット、121:センサアレイ、125:周辺回路、126:ドライバ回路、127:センス回路、140:制御ユニット、141:表示コントローラ、142:メモリ、143:TCON(タイミングコントローラ)、144:画像処理回路、145:TS(タッチセンサ)コントローラ、146:メモリ、147:TCON(タイミングコントローラ)、148:信号処理回路、160:プロセッサ、161:実行ユニット、162:メモリ、
201:タッチパネル装置、202:タッチパネル装置、211:上部カバー、212:下部カバー、213:バッテリ、214:プリント基板、215:フレーム、216:バックライトユニット、216a:光源、220:タッチセンサユニット、221:タッチセンサパネル、222:基板、225:センサアレイ、229:FPC、230:表示ユニット、231:表示パネル、232:素子基板、233:対向基板、236:FPC、237:FPC、238:FPC、239:FPC、240:タッチパネルユニット、241:表示パネル、242:素子基板、243:対向基板、244:センサアレイ、244S:センス線群、245:タッチパネルユニット、246:表示パネル、247:素子基板、248:対向基板、249A:端子部、249B:端子部、250:タッチパネルユニット、251:表示パネル、252:素子基板、253:対向基板、254:素子基板、255:タッチパネルユニット、256:表示パネル、257:素子基板、258:対向基板、260:タッチパネルユニット、261:表示パネル、262:素子基板、263:対向基板、265:タッチパネルユニット、266:表示パネル、267:素子基板、268:対向基板、270:タッチパネルユニット、271:表示パネル、272:素子基板、272B:素子基板、272C:素子基板、272D:素子基板、273:対向基板、275:端子部、280:基板、281:画素アレイ、282A:ベース基板(基板)、282B:ゲートドライバ回路、283A:DRLドライバ回路、283B:DRLドライバ回路、284:DEMUX(デマルチプレクサ)、290:シール材、294:画素アレイ、299A:端子部、299B:端子部、299C:端子部、299D:端子部、301:DRL(ドライブ線)ドライバIC、302:センスIC、318:入力回路、319:スイッチ回路、320:回路、321:出力回路、322:出力バッファ回路、324:ロジック回路およびレベルシフタ、325:レベルシフタ、326:レベルシフタ、327:SR(シフトレジスタ)、331:制御回路、332:SR(シフトレジスタ)、333:ロジック回路、335:回路、351:DRL(ドライブ線)ドライバIC、352:センスIC、353:IC、354:IC、381:ソースドライバIC、382:ドライバIC、383:ソースドライバIC、384:ソースドライバIC、385:ソースドライバIC、
401:基板、402:基板、403:シール材、404:液晶層、405:スペーサ、411:絶縁層、412:絶縁層、421:導電層、422:導電層、423:導電層、424:導電層、425:導電層、426:導電層、430:半導体層、431:半導体層、441:導電層、442:導電層、445R:カラーフィルタ層、446:遮光層、451:導電層、452:導電層、453:導電層、454:導電層、455:導電層、460:EL素子、461:導電層、462:導電層、462a:開口、463:EL層、466G:カラーフィルタ層、466R:カラーフィルタ層、467:遮光層、481:導電層、
1010:表示パネル、1011:画素アレイ、1012B:サブ画素、1012G:サブ画素、1012R:サブ画素、1015:ゲートドライバ回路、1017:端子部、1017a:端子、1018:端子部、1018a:端子、1020:表示パネル、1021:表示パネル、1031:画素アレイ、1032G:サブ画素、1032R:サブ画素、1035:ゲートドライバ回路、1037:端子部、1037a:端子、1038:端子部、1038a:端子、1050:表示パネル、1051:表示パネル、1061:画素アレイ、1062G:サブ画素、1062R:サブ画素、1065:ゲートドライバ回路、1067:端子部、1067a:端子、1068:端子部、1068a:端子、1207:導電層、1208:導電層、1217:FPC、1218:FPC、1220a:領域、1220b:領域、
2010:情報端末、2011:筐体、2012:表示部、2013:操作ボタン、2014:外部接続ポート、2015:スピーカ、2016:マイクロフォン、2020:無線信号、2030:情報端末、2031:筐体、2032:表示部、2033:リュウズ、2034:ベルト、2035:検知部、2050:ノート型PC、2051:筐体、2052:表示部、2053:キーボード、2054:ポインティングデバイス、2070:ビデオカメラ、2071:筐体、2072:表示部、2073:筐体、2074:操作キー、2075:レンズ、2076:接続部、2090:表示装置、2091:筐体、2092:表示部、2093:支持台、2110:携帯型遊技機、2111:筐体、2112:表示部、2113:スピーカ、2114:LEDランプ、2115:操作キーボタン、2116:接続端子、2117:カメラ、2118:マイクロフォン、2119:記録媒体読込部、2130:情報端末、2131:筐体、2132:表示部、2141:情報、2142:情報、2143:情報、2150:情報端末、2151:筐体、2152:表示部、2153:ヒンジ、2170:電子黒板、2171:筐体、2172:表示部、2173:支持部、2175:電子ペン、
CH1:容量素子、CH2:容量素子、CS1:容量素子、CS2:容量素子、DE1:LC素子、DE2:EL素子、DE3:EL素子、DH1:LC素子、DH2:EL素子、GL:配線、GL1:配線、GL2:配線、GLA:配線、GLB:配線、GLC:配線、INM:端子、INP1:端子、INP2:端子、
M10:トランジスタ、M11:トランジスタ、M12:トランジスタ、MC1:トランジスタ、ME1:トランジスタ、ME2:トランジスタ、ME3:トランジスタ、ME4:トランジスタ、ME5:トランジスタ、ME6:トランジスタ、MG1:トランジスタ、MG2:トランジスタ、MG3:トランジスタ、MG4:トランジスタ、MH1:トランジスタ、MH2:トランジスタ、MH3:トランジスタ、MH4:トランジスタ、ML:配線、MN1:トランジスタ、MN2:トランジスタ、MN3:トランジスタ、MN10:トランジスタ、MN11:トランジスタ、MN12:トランジスタ、MN13:トランジスタ、MN14:トランジスタ、MN15:トランジスタ、MP1:トランジスタ、MP2:トランジスタ、MP3:トランジスタ、MP10:トランジスタ、MP11:トランジスタ、MP12:トランジスタ、MP13:トランジスタ、MP14:トランジスタ、MP15:トランジスタ、
P1:ピン、P2:ピン、P3:ピン、P4:ピン、P5:ピン、P10:ピン、P11:ピン、P12:ピン、P13:ピン、P14:ピン、P15:ピン、P16:ピン、P17:ピン、P18:ピン、P19:ピン、P30:ピン、P31:ピン、P32:ピン、P33:ピン、P34:ピン、P35:ピン、
SL:配線、SL1:配線、SL2:配線、SW1:スイッチ、SW2:スイッチ、SW10:スイッチ、SW11:スイッチ、SW12:スイッチ、SW13:スイッチ、SW14:スイッチ、SW15:スイッチ、SW16:スイッチ、SW17:スイッチ、SW18:スイッチ、SW19:スイッチ、SW20:スイッチ、SW21:スイッチ、SW35:スイッチ、SW36:スイッチ、
X1:ノード、X2:ノード、X3:ノード、X4:ノード、X5:ノード、X6:ノード

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ