図面 (/)

技術 半導体パッケージおよびその製造方法

出願人 株式会社ジェイデバイス
発明者 林直毅
出願日 2015年12月11日 (4年11ヶ月経過) 出願番号 2015-241986
公開日 2017年6月15日 (3年5ヶ月経過) 公開番号 2017-108041
状態 特許登録済
技術分野 半導体または固体装置のマウント
主要キーワード チップ両面 熱的信頼性 pn接合ダイオード構造 スミヤ 金属拡散接合 小型モーター 半導体デバイスチップ チップ実装基板
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年6月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

半導体デバイスチップ両面に形成された電極配線との間に、熱的信頼性の高い接合構築するための接合方法を提供する。

解決手段

第1の基板上に接合膜を挟持するように半導体チップを接合し、半導体チップ上に第1の絶縁膜を形成し、第1の絶縁膜に第1のビアを形成し、第1のビアを通して半導体チップと電気的に接続されるように第1の絶縁膜上に第1の配線を形成し、接合膜に第2のビアを形成し、第2のビアを通して半導体チップと電気的に接続されるように半導体チップの下に第2の配線を形成することを含む、半導体パッケージの製造方法である。

概要

背景

パワー半導体デバイス電力の変換と制御を基本機能とする半導体デバイスである。家電OA機器で用いられているインバーター小型モーターへの応用のみならず、発電所電力システム電車自動車などのモーター駆動ステムなどにおける電力の変換や制御を司る重要な役割を担っている。パワー半導体デバイスの代表的なものとして、例えばpn接合ダイオード構造ショットキーバリアダイオード構造を有する整流ダイオードパワートランジスタMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのパワートランジスタ、サイリスタなどが挙げられる。通常パワー半導体デバイスは、特許文献1,2で開示されているように、上下に一つあるいはそれ以上の電極端子)を有する半導体チップ(以下、チップとも記す)として供給され、チップの上面と下面の両方に配線構築し、配線を通して外部電源や他のデバイス電気的に接続される。

概要

半導体デバイスのチップ両面に形成された電極と配線との間に、熱的信頼性の高い接合を構築するための接合方法を提供する。第1の基板上に接合膜を挟持するように半導体チップを接合し、半導体チップ上に第1の絶縁膜を形成し、第1の絶縁膜に第1のビアを形成し、第1のビアを通して半導体チップと電気的に接続されるように第1の絶縁膜上に第1の配線を形成し、接合膜に第2のビアを形成し、第2のビアを通して半導体チップと電気的に接続されるように半導体チップの下に第2の配線を形成することを含む、半導体パッケージの製造方法である。

目的

本発明は、パワー半導体デバイスなどの半導体デバイスのチップ両面に形成された電極と配線との間に、熱的信頼性の高い接合を構築するための接合方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体チップと、前記半導体チップを埋め込み、かつ、第1のビアを有する第1の絶縁膜と、前記半導体チップ上に位置し、かつ前記第1のビアを通して前記半導体チップと電気的に接続された第1の配線と、前記半導体チップの下に位置し、かつ第2のビアを有する接合膜と、前記接合膜の下に位置し、かつ前記第2のビアを通して前記半導体チップと電気的に接続された第2の配線を有し、前記第1の絶縁膜に含まれる材料と前記接合膜に含まれる材料が互いに異なる、半導体パッケージ

請求項2

前記半導体チップは、前記半導体チップの下と上にそれぞれ第1の端子と第2の端子を有し、前記半導体チップはそれぞれ前記第1の端子と前記第2の端子を通して前記第2の配線と前記第1の配線と電気的に接続されている、請求項1に記載の半導体パッケージ。

請求項3

前記第1の絶縁膜内に第3のビアを有し、前記第1の絶縁膜の下に位置し、かつ前記第3のビアを通して前記第1の配線と電気的に接続された第3の配線を有する、請求項1に記載の半導体パッケージ。

請求項4

前記第2の配線と前記第3の配線は同一の層内に存在する、請求項3に記載の半導体パッケージ。

請求項5

前記第1のビア、前記第2のビア、前記第3のビアは、互いに大きさが異なる、請求項3に記載の半導体パッケージ。

請求項6

前記接合膜はさらに複数のビアを有する、請求項1に記載の半導体パッケージ。

請求項7

前記第1の配線と前記第3の配線は前記第3のビアの中で接続されている、請求項3に記載の半導体パッケージ。

請求項8

前記接合膜は絶縁材料を含む、請求項1に記載の半導体パッケージ。

請求項9

前記第1の配線上にさらに基板を有する、請求項1に記載の半導体パッケージ。

請求項10

第1の基板上に接合膜を挟持するように半導体チップを接合し、前記半導体チップ上に第1の絶縁膜を形成し、前記第1の絶縁膜に第1のビアを形成し、前記第1のビアを通して前記半導体チップと電気的に接続されるように前記第1の絶縁膜上に第1の配線を形成し、前記接合膜に第2のビアを形成し、前記第2のビアを通して前記半導体チップと電気的に接続されるように前記半導体チップの下に第2の配線を形成することを含む、半導体パッケージの製造方法。

請求項11

前記半導体チップは、前記半導体チップの下と上にそれぞれ第1の端子と第2の端子を有し、前記第1の配線と前記第2の配線は、それぞれ前記第2の端子と前記第1の端子を通して前記半導体チップと電気的に接続されるように形成する、請求項10に記載の半導体パッケージの製造方法。

請求項12

前記第1のビアと同時に第3のビアを前記第1の絶縁膜に形成し、前記第3のビアを埋めるように前記第1の配線を形成する、請求項10に記載の半導体パッケージ製造方法

請求項13

前記第1の配線と電気的に接続されるように、前記第2の配線と同時に前記第3のビアの下に第3の配線を形成する、請求項12に記載の半導体パッケージ製造方法。

請求項14

前記第1のビア、前記第2のビア、前記第3のビアは互いに大きさが異なる、請求項12に記載の半導体パッケージ製造方法。

請求項15

前記第2のビアは、前記接合膜に複数のビアを有するように形成される、請求項10に記載の半導体パッケージ製造方法。

請求項16

前記接合膜は絶縁材料を含む、請求項10に記載の半導体パッケージ製造方法。

請求項17

前記第1の絶縁膜に含まれる材料は、前記接合膜に含まれる材料と異なる、請求項10に記載の半導体パッケージ製造方法。

請求項18

前記第1の基板は開口部と、前記開口部を貫通する配線を有し、前記第3のビアを通して前記配線と電気的に接続されるように第1の配線を形成する、請求項12に記載の半導体パッケージ製造方法。

請求項19

前記第2のビアは、前記接合膜に複数のビアを有するように形成する、請求項10に記載の半導体パッケージ製造方法。

技術分野

0001

本発明は半導体パッケージ、例えばパワー半導体デバイス実装された半導体パッケージ、およびその製造方法に関する。

背景技術

0002

パワー半導体デバイスは電力の変換と制御を基本機能とする半導体デバイスである。家電OA機器で用いられているインバーター小型モーターへの応用のみならず、発電所電力システム電車自動車などのモーター駆動ステムなどにおける電力の変換や制御を司る重要な役割を担っている。パワー半導体デバイスの代表的なものとして、例えばpn接合ダイオード構造ショットキーバリアダイオード構造を有する整流ダイオードパワートランジスタMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などのパワートランジスタ、サイリスタなどが挙げられる。通常パワー半導体デバイスは、特許文献1,2で開示されているように、上下に一つあるいはそれ以上の電極端子)を有する半導体チップ(以下、チップとも記す)として供給され、チップの上面と下面の両方に配線構築し、配線を通して外部電源や他のデバイス電気的に接続される。

先行技術

0003

特表2012—164817号公報
特開平9−74193号公報
特開2001−352009号公報

発明が解決しようとする課題

0004

本発明は、パワー半導体デバイスなどの半導体デバイスのチップ両面に形成された電極と配線との間に、熱的信頼性の高い接合を構築するための接合方法を提供することを目的の一つとする。あるいは、チップ両面に形成された電極上に対して該接合方法が適用された半導体デバイスチップを提供することを目的の一つとする。あるいは、該半導体デバイスチップが実装された半導体パッケージを提供することを目的の一つとする。

課題を解決するための手段

0005

本発明の実施形態の一つは、半導体チップと、半導体チップを埋め込み、かつ、第1のビアを有する第1の絶縁膜と、半導体チップ上に位置し、かつ第1のビアを通して半導体チップと電気的に接続された第1の配線と、半導体チップの下に位置し、かつ第2のビアを有する接合膜と、接合膜の下に位置し、かつ第2のビアを通して記半導体チップと電気的に接続された第2の配線を有し、第1の絶縁膜に含まれる材料と接合膜に含まれる材料が互いに異なる、半導体パッケージである。

0006

半導体チップは、半導体チップの下と上にそれぞれ第1の端子と第2の端子を有していてもよく、半導体チップはそれぞれ第1の端子と第2の端子を通して第2の配線と第1の配線と電気的に接続されていてもよい。

0007

半導体パッケージはさらに第1の絶縁膜内に第3のビアを有していてもよく、第1の絶縁膜の下に位置し、かつ第3のビアを通して第1の配線と電気的に接続された第3の配線を有していてもよい。第1の配線と第3の配線は第3のビアの中で接続されていてもよい。第2の配線と第3の配線は同一の層内に存在していてもよい。

0008

第1のビア、第2のビア、第3のビアは、互いに大きさが異なっていてもよい。接合膜はさらに複数のビアを有していてもよい。

0009

接合膜は絶縁材料を含んでもよい。

0010

半導体パッケージはさらに第1の配線上に基板を有していてもよい。

0011

本発明の実施形態の一つは、第1の基板上に接合膜を挟持するように半導体チップを接合し、半導体チップ上に第1の絶縁膜を形成し、第1の絶縁膜に第1のビアを形成し、第1のビアを通して半導体チップと電気的に接続されるように第1の絶縁膜上に第1の配線を形成し、接合膜に第2のビアを形成し、第2のビアを通して半導体チップと電気的に接続されるように半導体チップの下に第2の配線を形成することを含む、半導体パッケージの製造方法である。

0012

製造方法において、半導体チップは、半導体チップの下と上にそれぞれ第1の端子と第2の端子を有していてもよく、第1の配線と第2の配線は、それぞれ第2の端子と第1の端子を通して半導体チップと電気的に接続されるように形成してもよい。

0013

製造方法において、第1のビアと同時に第3のビアを第1の絶縁膜に形成してもよく、第3のビアを埋めるように第1の配線を形成してもよい。第1の配線と電気的に接続されるように、第2の配線と同時に第3のビアの下に第3の配線を形成してもよい。

0014

上記製造方法において、第1のビア、第2のビア、第3のビアは互いに大きさが異なっていてもよい。第2のビアは、第1の基板を貫通するように形成してもよい。第2のビアは、接合膜に複数のビアを有するように形成してもよい。

0015

製造方法において、接合膜は絶縁材料を含んでもよい。第1の絶縁膜に含まれる材料は、接合膜に含まれる材料と異なっていてもよい。

0016

上記製造方法において、基板は開口部と、開口部を貫通する配線を有していてもよく、第3のビアを通して配線と電気的に接続されるように第1の配線を形成してもよい。

図面の簡単な説明

0017

本発明の一実施形態の半導体パッケージの断面模式図
本発明の一実施形態の半導体パッケージの断面模式図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。
本発明の一実施形態の半導体パッケージの製造方法を示す図。

実施例

0018

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

0019

また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

0020

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来する。したがって、これら複数の膜は同一層に存在しているものと定義する。

0021

以下に記載する各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

0022

(第1実施形態)
本実施形態では、本発明の一実施形態に係る半導体パッケージの構造を、図1(A)を用いて説明する。

0023

半導体パッケージは半導体チップ120を含む。半導体チップ120には、少なくともチップ両面の一方に端子(取り出し電極)が形成されている。図1(A)では第1の端子122と二つの第2の端子124、126を有する例が描かれている。

0024

半導体パッケージは半導体チップ120上に第1の絶縁膜130を有しており、半導体チップ120ならびに第2の端子124、126を埋め込むように形成されている。第1の絶縁膜130は半導体チップ120を保護し、半導体パッケージに物理的強度を与えることで半導体パッケージ自体の取り扱いを容易にする機能を有する。

0025

第1の絶縁膜130は、ビア(開口部)を有している。具体的には、第2の端子124、126と重なる領域上に第1のビア142、144を有している。さらに、半導体チップ120の近傍、かつ半導体チップ120とは重ならない領域に第3のビア146と148を有している。第1のビア142、144は第2の端子124、126に達しており、第3のビア146、148は第1の絶縁膜130を貫通している。

0026

半導体パッケージは第1の絶縁膜130上に第1の配線152と154を有している。第1の配線152は第1のビア142と第3のビア146を埋め込むように設けられており、一方第1の配線154は第1のビア144と第3のビア148を埋め込むように設けられている。第1の配線152、154の一部は第1の絶縁膜130の上面に接している。第1の配線152、154はそれぞれ、第2の端子124、126を通して半導体チップ120と電気的に接続されている。後述するように、第1の配線152や154は電解めっき法導電性金属ペースト(以下、金属ペースト)などを用いて形成することができる。

0027

図1(A)に示す半導体パッケージはさらに、第2の絶縁膜135を介して第1の配線152、154上に基板(第2の基板)105を有していてもよい。第2の絶縁膜135は第2の基板105を第1の配線152、154と接着する機能を有する。第2の基板105は半導体チップ120を保護すると同時に半導体パッケージに物理的強度を与える機能を有する。また、後述するように、第2の配線170や第3の配線172、174を形成する際の支持基板として機能する。したがって、本実施形態に係る半導体パッケージは必ずしも第2の絶縁膜135や第2の基板105は必須ではなく、半導体パッケージの物理的強度や取り扱いやすさを考慮し、設置しなくてもよい。

0028

半導体パッケージはさらに半導体チップ120の下に接合膜110を有しており、接合膜110は少なくとも一つの第2のビア160を有している。そして第2のビア160を埋めるように、第2の配線170が半導体チップ120、接合膜110の下に設けられている。第2の配線170は第1の端子122を通して半導体チップ120と電気的に接続されている。後述するように、第1の配線152や154は電解めっき法や金属ペーストなどを用いて形成することができる。

0029

接合膜110と第1の絶縁膜130の材料は異なっていてもよい。すなわち、接合膜110と第1の絶縁膜130に含まれる材料は互いに異なっていてもよい。したがって、第1のビア142、144を取り囲む材料と、第2のビア160を取り囲む材料が異なっていてもよい。

0030

半導体パッケージはさらに、第3のビア146、148の下に第3の配線172、174を有している。第1のビア142、144、第2のビア160、および第3のビア146、148は互いに大きさ(断面積)が異なっていてもよい。例えば第3のビア146、148が最大であり、第2のビア160が最小でもよい。あるいは第1のビア142、144が最小でもよい。

0031

第3の配線172は第1の配線152と電気的に接続されており、第3の配線174は第1の配線154と電気的に接続されている。なお、第2の配線170、第3の配線172、174は互いに物理的には接続されておらず、分離されているが、同一の層として存在していてもよい。後述するように、第2の配線170や第3の配線172、174は電解めっき法や金属ペーストなどを用いて形成することができる。

0032

半導体パッケージはさらに、第2の配線170、第3の配線172、174の下にレジスト層180を有していてもよい。レジスト層は第2の配線170、第3の配線172、174の端部を保護する機能を有し、また、例えばはんだを選択的に第2の配線170、第3の配線172、174と接触できるよう、はんだとの親和性が低くてもよい。

0033

本実施形態に係る半導体パッケージにより、チップの両面に設けられた端子に配線を構築することができ、これらの配線を用いることでチップ両面に設けられた端子に対し、チップの片方の側から電気信号を供給することができる。また、チップ両面の端子に対して、同じ配線形成方法(例えば電解メッキ法)を適用することができる。

0034

通常、両面に端子を有するチップを実装する場合、チップ上面の端子には電解めっき法によって配線が形成される。一方、チップ下面の端子は、高融点はんだ焼結金属(例えば焼結銀など)、あるいは導電性ダイアタッチフィルム(DAF)のような導電性フィルムを用いたり、あるいは接触した金属間拡散による接続(金属拡散接合)を利用して、プリント配線基板などに設けられた配線パッドと接合される。すなわち、チップの上面と下面では配線の形成方法が異なっている。このため、上面の端子に対して配線を形成する際には使用しない装置、例えばチップボンディング装置などが必要となり、プロセスの複雑化、製造コストの増大を招く。また、高融点はんだや焼成金属、導電性フィルムを用いた接合や金属拡散接による接合は、熱的信頼性が比較的低く、接合面での剥離が起こりやすく、接合面やその近傍においてボイドが発生しやすい。

0035

これに対して本発明の実施形態の一つである半導体パッケージは、後述するように、チップ両面の端子に対して同じ手法で配線を構築することができるため、両面の端子上に同じ工程、同じ製造装置を用いて配線を形成することができる。このため、製造プロセスが簡略化され、製造コストを低減することができる。また、チップ両面の端子と同じ材料(例えば銅)で配線を形成することができるため、熱的信頼性の高い接合を達成することができる。

0036

(第2実施形態)
本実施形態では、本発明の一実施形態に係る半導体パッケージの構造を図1(B)を用いて説明する。本実施形態の半導体パッケージは、第2のビア160の構造が異なる点が第1実施形態のそれと異なる。第1実施形態と同様の構造に関しては記述を省略する。

0037

図1(B)に示すように、本実施形態の半導体パッケージでは、接合膜110には単一のビア(第2のビア160)が設けられる。そしてこのビア160を埋めるように第2の配線170が形成される。この構造を採用することで、第1の端子122と第2の配線との接続領域が広がり接触抵抗を大きく低減することができる。また、チップからの放熱を促進することができる。

0038

(第3実施形態)
本実施形態では、本発明の実施形態である半導体パッケージの構造を図1(C)を用いて説明する。本実施形態の半導体パッケージは、第3のビア146、148の構造が異なる点が第1、第2実施形態のそれと異なる。第1、第2実施形態と同様の構造に関しては記述を省略する。

0039

図1(C)に示すように、本実施形態の半導体パッケージでは、第3のビア146、148は複数の径を有する。すなわち第3のビア146、148は、開口面積が異なる領域を二つ以上有している。したがって、第1の配線152、154と第3の配線172、174は第3のビア146、148内で接続される。このような形状を有する第3のビア146、148は、例えば第1の絶縁膜130を貫通しないように、第1の絶縁膜130の上面から開口部を形成し、その後第1の絶縁膜130の下面から、より大きな開口部を形成することによって作成することができる。この構造を採用することで、より効率よく各ビアを電解めっき法で埋め込むことができ、また、ビア形成時にビア内に発生するスミヤを大幅に低減することができる。

0040

(第4実施形態)
本実施形態では、本発明の実施形態に係る半導体パッケージの構造を図2を用いて説明する。本実施形態の半導体パッケージは、複数の半導体チップ120を有する点で第1乃至第3実施形態と異なる。また、チップの上下に配線を構築できる点で第1乃至第3実施形態と異なる。第1乃至第3実施形態と同様の構造に関しては記述を省略する。

0041

図2に示すように、本実施形態の半導体パッケージは二つの半導体チップ120を有している。なお、半導体チップ120の数は二つに限定されず、三つ以上の半導体チップ120を有していてもよい。半導体パッケージはさらに、第1の絶縁膜130ならびに半導体チップ120の第2の端子124、126上に設けられた第1の配線152、154、156を有しており、二つの半導体チップ120は第1の配線154によって互いに電気的に接続されている。

0042

二つの半導体チップ120の下には第2のビア160を有する接合膜110を介して第2の配線170がそれぞれ設けられている。また、レジスト層180が第1の配線152、154、156、および第2の配線170の端部を覆うように形成されている。なお、半導体パッケージは必ずしもレジスト層を半導体パッケージ両面に有する必要はなく、例えば半導体パッケージの下面のみに有していてもよい。

0043

第1の配線152、154、156、第2の配線170は同じ方法で形成され、例えば電解めっき法や金属ペーストを用いて形成される。このため、プロセスが簡略化され、低いコストで複数の半導体チップを含む半導体パッケージを製造することができる。また、より熱的信頼性の高い接合を与えることができる。本実施形態の半導体パッケージでは、第1の配線152、154、156はチップの上面に開口する電極として機能し、一方、第2の配線170はチップの下面に開口する電極として機能する。したがって、半導体パッケージが積層された、高密度チップ実装基板を製造することができる。

0044

(第5実施形態)
本実施形態では、本発明の実施形態に係る半導体パッケージの作製方法として、図1(A)に示した半導体パッケージの作製方法を図3(A)乃至3(E)、図4(A)乃至4(D)、および図5を用いて説明する。

0045

第1の基板100上に接合膜110を用いて半導体チップ120を接合する。第1の基板100として、金属やガラスセラミック樹脂などで形成された基板を用いることができる。樹脂、例えばエポキシ系樹脂ガラス繊維などが混合された基板でもよい。あるいは、あらかじめ配線が形成されたプリント基板などを用いてもよい。あるいは、薄い絶縁膜を銅などの金属の薄膜で挟持したフィルムが表面に設置された基板を用いてもよい。

0046

接合膜110は、第1の基板100と半導体チップ120を接着する機能を有すればよい。したがって、エポキシポリイミドポリシロキサンなどの有機材料に代表される絶縁材料などを用いることができる。絶縁材料として、例えば絶縁性DAFを用いることができる。ただし、後述するように第1の基板100は工程中に剥離されるので、物理的、あるいは化学的に第1の基板100を剥離可能な接合膜110を用いることが好ましい。例えば光照射によって接着性が低下する接着剤を接合膜110として用いてもよい。

0047

半導体チップ120はシリコンガリウムシリコンカーバイド窒化ガリウムなどの半導体が有する半導体特性を利用したデバイスであればよい。例えば整流ダイオードやトランジスタなどが挙げられ、大電圧大電流で駆動されるパワートランジスタやサイリスタなどのパワー半導体デバイスでもよい。半導体チップ120には、少なくともチップ両面の一方に端子(取り出し電極)が形成されている。図3(A)では第1の端子122と二つの第2の端子124、126を有する例が描かれている。

0048

半導体チップ120と第2の端子124、126を埋め込むように第1の絶縁膜130を形成する(図3(B))。第1の絶縁膜130は、エポキシ系樹脂やポリイミド系樹脂を用い、インクジェット法印刷法スピンコーティング法ディップコーティング法などの湿式製膜法により形成することができる。あるいは、絶縁性フィルムを半導体チップ120上に配置し、ラミネート加工などによって加熱・圧着して形成してもよい。第1の絶縁膜130と接合膜110の材料は異なっていてもよい。つまり、第1の絶縁膜130に含まれる材料と接合膜110に含まれる材料は異なっていてもよく、したがって、第1のビア142、144を取り囲む材料と、第2のビア160を取り囲む材料が異なっていてもよい。

0049

この後、図3(C)に示すように、第1の絶縁膜130に第2の端子124、126と重なる領域に第1のビア142、144を形成し、第2の端子124、126を露出させる。同時に第1の絶縁膜130に第1の基板100に達する第3のビア146、148を形成する。第3のビア146、148は第1のビア142、144よりも大きくすることができ、これにより、大きな電流を半導体チップ120に供給することができる。第1のビア142、144、第3のビア146、148はフォトリソグラフィーレーザー照射によって形成すればよい。

0050

次に、第1の絶縁膜130上に、第1のビア142、144、および第3のビア146、148を埋めるように第1の配線層150を形成する(図3(D))。第1の配線層150は電解めっき法、あるいは金属ペーストを用いて形成することができる。第1の配線層150は銅や金を含むことができる。形成した第1の配線層150にエッチング加工を行って不要な部分を取り除き、第1の配線152、154を形成する。第1の配線152は第1のビア142と第3のビア146を埋め込み、第2の端子124を通して半導体チップ120と電気的に接続される。一方、第1の配線154は第1のビア144と第3のビア148を埋め込み、第2の端子126を通して半導体チップ120と電気的に接続される。第1の配線152と154は、直接接続されず、分離されている。なお、第1の配線152と154は第1の配線層150を加工することによって形成されており、このため、これらの配線は同一の層内に存在している。

0051

第1の配線層150を電解めっき法で形成する場合、第1のビア142、144、および第3のビア146、148が十分に金属で埋め込まれないことがある。この場合、金属ペーストを補足的に用いることができる。例えば第1の配線層150の形成前に金属ペーストを第1のビア142、144、あるいは第3のビア146、148の一部に塗布して金属層を形成し、その後電解めっき法を用いて第1の配線層を形成してもよい。あるいは、第1の配線層150を形成した後、金属ペーストを用いて金属層を追加的に形成してもよい。

0052

次に第1の基板100を剥離する(図4(A))。剥離は物理的な力を加える、あるいは化学的に処理することで行うことができる。したがって、第1の基板100は仮基板として機能する。剥離後、必要に応じて第1の基板100と接触していた面をエッチング用の現像液などで洗浄してもよい。

0053

その後第2の基板105を第2の絶縁膜135を介して第1の配線152、154上に形成する。第2の基板105は第1の基板100と同様のものを使用することができる。第2の基板105は、剥離された第1の基板100をそのまま用いてもよく、異なる基板を新たに用いてもよい。第2の絶縁膜135は、第1の絶縁膜130と同様のものを使用することができる。

0054

次に接合膜110に対してレーザー照射、あるいはフォトリソグラフィーによって第2のビア160を形成し、第1の端子122を露出させる(図4(B))。ここでは第2のビア160は複数形成され、その大きさが第1のビア142、146よりも小さいように描かれているが、単一の第2のビア160を形成してもよく、またその大きさは第1のビア142、146よりも大きくてもよい。

0055

次に、例えば電解メッキ法、あるいは金属ペーストを用いて第2の配線層175を形成する(図4(C))。第2の配線層175は第2のビア160を埋め、第1の端子122と接するように形成する。形成した第2の配線層175にエッチング加工を行って不要な部分を取り除き、第2の配線170と第3の配線172、174を形成する(図4(D))。第2の配線170と第3の配線172、174は互いに分離されている。第2の配線170は第1の端子122と接続され、第3の配線172は第1の配線152と電気的に接続され、第3の配線174は第1の配線154と電気的に接続される。第2の配線170、第3の配線172、174はいずれも第2の配線層175を加工して形成されたものであり、したがってこれらの配線は同一の層内に存在している。

0056

第1の配線層150の形成と同様、第2の配線層175の形成前に金属ペーストを第2のビア260の一部に塗布して金属層を形成し、その後電解めっき法を用いて第2の配線層175を形成してもよい。あるいは、第2の配線層175を電解めっきで形成した後、金属ペーストを用いて金属層を追加的に形成してもよい。

0057

この後、第2の配線170と第3の配線172、174との間にレジスト層180を形成してもよい。レジスト層180は第2の配線170、第3の配線172、174の端部を保護する機能を有し、例えば樹脂を用い、湿式製膜法を利用して形成することができる。また、第2の配線170、第3の配線172、174上にはんだを選択的に配置する場合、はんだマスクなど、はんだに対して親和性の低い材料を用いてもよい。この後、第2の基板105を剥離してもよく、逆に第2の基板105を残しておいてもよい。第2の基板105として金属板を用いた場合、第2の基板105を半導体パッケージに残すことで放熱板として機能させることができる。

0058

上述したように、本発明の実施形態に係る半導体パッケージの製造工程において、チップ両面の端子に対して同じ手法(例えば電解めっき法)で配線を構築することができるため、両面の端子上に同じ工程、同じ製造装置を用いて配線を形成することができる。このため、製造プロセスが簡略化され、製造コストを低減することができる。また、チップ両面の端子と同じ材料(例えば銅)で配線を形成することができるため、熱的信頼性の高い接合を達成することができる。

0059

(第6実施形態)
本実施形態では、本発明の実施形態に係る半導体パッケージの作製方法を説明する。具体的には、第5実施形態で示した第1の基板として、配線が形成された基板を用いた例を図6(A)乃至6(D)、図7(A)乃至4(D)、図8(A)、(B)を用いて説明する。第5実施形態と同じ構成に関しては説明を省略する。

0060

本実施の形態では、第1の基板200として、あらかじめ配線(基板配線)202、204が形成された基板(例えばプリント配線基板)を用いる(図6(A))。第1の基板200には貫通ビア208が形成されており、貫通ビア208を貫通する基板配線202、204が設けられている。さらに、二つの貫通ビア208の間には貫通孔206が設けられている。貫通孔206は少なくとも一つあればよく、複数設けてもよい。

0061

第1の基板200上に、接合膜210を介して第1の端子222と第2の端子224、226が備えられた半導体チップ220を接合する。この際、半導体チップ220は貫通孔206と重なるように接合する(図6(A))。次に半導体チップ220と第2の端子224、226を埋め込むように第1の絶縁膜230を形成する(図6(B))。半導体チップ220の固定方法や第1の絶縁膜230の形成方法は第5実施形態と同様である。

0062

第5実施形態と同様に、第1の絶縁膜230に第1のビア242、244、第3のビア246、248を形成する。その後、電解めっき法、あるいは金属ペーストを用い、第1のビア242、244、第3のビア246、248を埋めるように第1の配線層250を第1の絶縁膜230上に形成する(図6(D))。さらに第1の配線層250をエッチング加工して第1の配線252、254を形成する(図7(A))。したがって、第1の配線252、254は互いに分離しているが同一の層内に存在する。第1の配線252は第2の端子224を通して半導体チップ220と電気的に接続し、第1の配線254は第2の端子226を通して半導体チップ220と電気的に接続される。

0063

この後、第5実施形態と同様に、第1の配線252、254上に第2の絶縁膜235を形成する(図7(B))。図示しないが、さらに基板を第2の絶縁膜235上に形成してもよい。

0064

この後、貫通孔206を通してレーザー照射を行い、接合膜210に第2のビア260を形成し、第1の端子222を露出させる(図7(C))。ここでは第2のビア260は複数設けられているが、単一の第2のビア260を形成してもよい。

0065

この後、第5実施形態と同様に、基板配線202、204、第1の基板200と重なるように、かつ第2のビア260を埋めるように第2の配線層275を電解めっき法、あるいは金属ペーストを用いて形成し(図7(D))、さらにエッチング加工を行い、第2の配線270、第3の配線272、274を形成する(図8(A))。必要に応じ、レジスト層280を第2の配線270と第3の配線272、274の間に形成してもよい(図8(B))。

0066

上述したように、本発明の実施形態に係る半導体パッケージの製造工程では、チップ両面の端子に対して同じ手法(例えば電解めっき法)で配線を構築することができるため、両面の端子上に同じ工程、同じ製造装置を用いて配線を形成することができる。このため、製造プロセスが簡略化され、製造コストを低減することができる。また、チップ両面の端子と同じ材料(例えば銅)で配線を形成することができるため、熱的信頼性の高い接合を達成することができる。さらに、第1の基板200を剥離する必要がなく、第5実施形態で行ったように第2の基板105を第1の配線252、254上に形成する必要がないため、工程を短縮することができる。また、貫通ビア208に設けられる基板配線202、204はあらかじめ任意に設計できるため、大電流を流すのに適した基板を用いることができる。

0067

100:第1の基板、105:第2の基板、110:接合膜、120:半導体チップ、122:第1の端子、124:第2の端子、126:第2の端子、130:第1の絶縁膜、135:第2の絶縁膜、142:第1のビア、144:第1のビア、146:第3のビア、148:第3のビア、150:第1の配線層、152:第1の配線、154:第1の配線、156:第1の配線、160:第2のビア、170:第2の配線、172:第3の配線、174:第3の配線、175:第2の配線層、180:レジスト層、200:第1の基板、202:基板配線、204:基板配線、210:接合膜、220:半導体チップ、222:第1の端子、224:第2の端子、226:第2の端子、230:第1の絶縁膜、235:第2の絶縁膜、242:第1のビア、244:第1のビア、246:第3のビア、248:第3のビア、250:第1の配線層、252:第1の配線、254:第1の配線、260:第2のビア、270:第2の配線、272:第3の配線、274:第3の配線、275:第2の配線層、280:レジスト層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ