図面 (/)

この項目の情報は公開日時点(2017年6月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

高精度で高速動作を行うことができるタッチパネルを提供する。

解決手段

表示素子フォトセンサと、がそれぞれ設けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読み出し回路と、連なって設けられた複数のエッジセンシティブラッチと、論理回路と、を有するタッチパネルにおいて、論理回路は、複数のエッジセンシティブラッチの出力信号の論理演算により信号を生成し、生成した信号をフォトセンサ読み出し回路に供給する。

概要

背景

近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表
示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「
タッチパネル」と呼ぶ。)。タッチセンサには、動作原理の違いにより、抵抗膜方式、静
容量方式光方式などがある。いずれの方式においても、被検出物が表示装置に接触又
近接することでデータを入力することができる。

光方式のタッチセンサとして光を検出するセンサ(「フォトセンサ」ともいう。)をタ
ッチパネルに設けることにより、表示画面が入力領域を兼ねる。このような光方式のタッ
チセンサを有する装置の一例として、画像取り込みを行う密着型エリアセンサを配置する
ことによって画像取り込み機能を備えた表示装置が挙げられる(例えば、特許文献1を参
照)。光方式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられ
る。タッチパネルの任意の位置に被検出物が存在する場合には、被検出物が存在する領域
の光が被検出物によって遮断され、一部の光が反射される。タッチパネル内の画素には光
を検出することができるフォトセンサ(「光電変換素子」と呼ばれることもある。)が設
けられており、反射された光を検出することで、光が検出された領域に被検出物が存在す
ることを認識することができる。

また、携帯電話等の携帯情報端末をはじめとする電子機器に、本人認証機能等を付与す
る試みがなされている(例えば、特許文献2を参照)。本人認証には、指紋、顔、手形
掌紋及び手の静脈の形状等による認証が挙げられる。本人認証機能を表示部とは別の部分
に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。

また、タッチセンサのシステムにおいて、外光の明るさに応じて指先の位置を検出する
ための画像処理方法を選択する技術が知られている(例えば、特許文献3を参照)。

概要

高精度で高速動作を行うことができるタッチパネルを提供する。表示素子とフォトセンサと、がそれぞれ設けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読み出し回路と、連なって設けられた複数のエッジセンシティブラッチと、論理回路と、を有するタッチパネルにおいて、論理回路は、複数のエッジセンシティブラッチの出力信号の論理演算により信号を生成し、生成した信号をフォトセンサ読み出し回路に供給する。

目的

上記問題に鑑み、高精度で高速動作を行うことができるタッチパネルを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表示素子駆動回路は、タイミング信号生成回路と、表示素子選択回路と、を有し、前記表示素子選択回路は、複数のセレクタと、画像信号入力線と、複数のソース信号線と、を有し、前記タイミング信号生成回路は、シフトレジスタと、論理回路と、複数の出力信号線と、を有し、前記シフトレジスタは、複数のA/D変換回路を有し、前記論理回路は、複数の論理和回路を有し、前記複数のセレクタは、前記画像信号入力線から供給される画像信号を前記複数のソース信号線へ供給又は遮断切り替えする機能を有し、前記切り替えは、前記複数の出力信号線により制御されることを特徴とする半導体装置

請求項2

表示素子駆動回路は、タイミング信号生成回路と、表示素子選択回路と、を有し、前記表示素子選択回路は、複数のセレクタと、画像信号入力線と、複数のソース信号線と、を有し、前記タイミング信号生成回路は、シフトレジスタと、論理回路と、複数の出力信号線と、を有し、前記シフトレジスタは、複数のA/D変換回路を有し、前記論理回路は、複数の論理和回路を有し、前記複数の論理和回路の一は、前記複数の出力信号線の一部から出力される信号を論理演算して信号を生成し、前記生成した信号を前記複数の出力信号線の一に出力する機能を有し、前記複数のセレクタは、前記画像信号入力線から供給される画像信号を前記複数のソース信号線へ供給又は遮断の切り替えする機能を有し、前記切り替えは、前記複数の出力信号線により制御されることを特徴とする半導体装置。

技術分野

0001

本明細書で開示する発明は、タッチセンサを有するタッチパネルと、その駆動方法に関
する。特に、タッチセンサを有する画素マトリクス状に配置されたタッチパネルと、そ
の駆動方法に関する。更には、当該タッチパネルを有する電子機器に関する。

背景技術

0002

近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表
示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている(以下、これを単に「
タッチパネル」と呼ぶ。)。タッチセンサには、動作原理の違いにより、抵抗膜方式、静
容量方式光方式などがある。いずれの方式においても、被検出物が表示装置に接触又
近接することでデータを入力することができる。

0003

光方式のタッチセンサとして光を検出するセンサ(「フォトセンサ」ともいう。)をタ
ッチパネルに設けることにより、表示画面が入力領域を兼ねる。このような光方式のタッ
チセンサを有する装置の一例として、画像取り込みを行う密着型エリアセンサを配置する
ことによって画像取り込み機能を備えた表示装置が挙げられる(例えば、特許文献1を参
照)。光方式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられ
る。タッチパネルの任意の位置に被検出物が存在する場合には、被検出物が存在する領域
の光が被検出物によって遮断され、一部の光が反射される。タッチパネル内の画素には光
を検出することができるフォトセンサ(「光電変換素子」と呼ばれることもある。)が設
けられており、反射された光を検出することで、光が検出された領域に被検出物が存在す
ることを認識することができる。

0004

また、携帯電話等の携帯情報端末をはじめとする電子機器に、本人認証機能等を付与す
る試みがなされている(例えば、特許文献2を参照)。本人認証には、指紋、顔、手形
掌紋及び手の静脈の形状等による認証が挙げられる。本人認証機能を表示部とは別の部分
に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。

0005

また、タッチセンサのシステムにおいて、外光の明るさに応じて指先の位置を検出する
ための画像処理方法を選択する技術が知られている(例えば、特許文献3を参照)。

先行技術

0006

特開2001−292276号公報
特開2002−033823号公報
特開2007−183706号公報

発明が解決しようとする課題

0007

光方式のタッチセンサとしてフォトセンサをタッチパネルに用いる場合、タッチパネル
の各画素に設けられたフォトセンサが光を検出して電気信号を生成し、当該電気信号を収
集して画像処理を施す。ここで、高精度で、高速動作を行うタッチパネルを実現するには
、多数のフォトセンサから得られる大量のデータを効率的に収集する必要がある。

0008

また、フォトセンサが生成する電気信号はアナログ信号であるため、画像処理を施すた
めには、アナログ信号からデジタル信号への変換を行う回路(A/D変換回路)を要する
。ここで、多数のA/D変換回路を有するタッチパネルにおいて、高スループットでA/
D変換回路を動作させることができる制御方式が必要となる。

0009

さらに、上記A/D変換回路の制御方式を実現するために要する領域が膨大になると、
額縁領域の増大に繋がってしまうため、A/D変換回路の制御に係る回路占有面積の増
大を極力抑える必要がある。

0010

上記問題に鑑み、高精度で高速動作を行うことができるタッチパネルを提供することを
課題の一とする。また、高階調で高性能なタッチパネルの駆動方法を提供することを課題
の一とする。

課題を解決するための手段

0011

本明細書で開示する発明の構成の一形態は、表示素子とフォトセンサと、がそれぞれ設
けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読み出し回路
と、連なって設けられた複数のラッチと、論理回路と、を有し、論理回路は、複数のラッ
チの出力信号の論理演算により信号を生成し、生成した信号をフォトセンサ読み出し回路
に供給することを特徴とするタッチパネルである。

0012

また、本明細書で開示する発明の構成の他の一形態は、表示素子とフォトセンサと、が
それぞれ設けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読
み出し回路と、表示素子に画像信号を供給する表示素子選択回路と、連なって設けられた
複数のラッチと、論理回路と、を有し、論理回路は、複数のラッチの出力信号の論理演算
により信号を生成し、生成した信号をフォトセンサ読み出し回路に供給し、表示素子選択
回路は、複数のラッチの出力信号によって制御されていることを特徴とするタッチパネル
である。

0013

上記構成において、表示素子選択回路は、複数のラッチの1つの出力信号によって制御
されるセレクタを有し、セレクタによって、表示素子に画像信号を供給する経路の接続と
遮断の切り替えが行われる。

0014

また、上記構成において、フォトセンサ読み出し回路は、複数のA/D変換回路と、読
み出し回路と、を有し、複数のA/D変換回路の1つに、フォトセンサの出力信号と、論
理回路が生成した信号とが供給され、複数のA/D変換回路の出力信号が、読み出し回路
に供給され、読み出し回路は、複数のA/D変換回路の出力信号のうちの1つを選択して
出力する。

0015

また、本明細書で開示する発明の構成の他の一形態は、複数のラッチのそれぞれの出力
信号が論理回路に供給され、論理回路において、供給された出力信号の論理演算により信
号を生成し、フォトセンサから出力された信号と、論理回路で生成された信号とが、A/
D変換回路に入力されることを特徴とするタッチパネルの駆動方法である。

0016

また、本明細書で開示する発明の構成の他の一形態は、複数のラッチのそれぞれの出力
信号が論理回路及び表示素子選択回路に供給され、論理回路において、複数のラッチから
供給された出力信号の論理演算により信号が生成され、フォトセンサから出力された信号
と、論理回路で生成された信号とが、A/D変換回路に入力され、表示素子選択回路にお
いて、複数のラッチから供給された出力信号によって、表示素子への画像信号の供給が制
御されることを特徴とするタッチパネルの駆動方法である。

0017

上記構成において、複数のラッチは、クロック信号に同期してスタート信号を順次シフ
トすることによって、出力信号を論理回路に供給する。

発明の効果

0018

高精度で高速動作を行うことができるタッチパネルを提供することができる。また、高
階調で高性能なタッチパネルの駆動方法を提供することができる。

図面の簡単な説明

0019

タッチパネルの構成の一例を示す図。
フォトセンサ読み出し回路の構成の一例を示す図。
A/D変換回路の構成の一例を示す図。
A/D変換回路の動作の一例を示すタイミングチャート
A/D変換回路の動作の一例を示すタイミングチャート。
タイミング信号生成回路の構成の一例を示す図。
タイミング信号生成回路の動作の一例を示すタイミングチャート。
フォトセンサ読み出し回路の構成の一例を示す図。
表示素子駆動回路の構成の一例を示す図。
タッチパネルを有する液晶表示装置の断面の一例を示す図。
タッチパネルを有するEL表示装置の断面の一例を示す図。
タッチパネルを適用した電子機器の一例を示す図。
タッチパネルを適用した携帯電話機の一例を示す図。

実施例

0020

以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態
は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従っ
て、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の
形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符
号を付し、その繰り返しの説明は省略する。

0021

(実施の形態1)
本実施の形態では、タッチパネルについて以下に説明する。

0022

タッチパネルの構成の一例を図1に示す。図1において、タッチパネル100は、画素
回路101、表示素子制御回路102、フォトセンサ制御回路103を有する。

0023

画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。
各々の画素104は、表示素子105とフォトセンサ106を有する。

0024

表示素子105は、薄膜トランジスタ(Thin Film Transistor:
TFT)、保持容量、液晶層を有する液晶素子カラーフィルタなどを有する。液晶層に
電圧印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗
階調)を作ることで、画像表示が実現される。液晶層を透過する光には、外光、もしくは
光源バックライト)によって液晶表示装置の裏面から照射される光を用いる。また、液
晶層を透過した光がカラーフィルタを通過することで、特定の色(例えば、赤(R)、緑
(G)、青(B))の階調を作ることができ、カラー画像表示が実現される。保持容量は
、液晶層に印加する電圧に相当する電荷を保持する機能を有する。薄膜トランジスタは、
保持容量への電荷の注入もしくは排出を制御する機能を有する。

0025

なお、表示素子105が液晶素子を有する場合について説明したが、発光素子などの他
素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子
であり、具体的には発光ダイオード、OLED(Organic Light Emit
ting Diode)などが挙げられる。

0026

フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する機能
を有する素子を有する。なお、フォトセンサ106が受光する光として、外光もしくはバ
クライトからの光が、被検出物に照射された際の反射光もしくは透過光を利用すること
ができる。ここで、カラーフィルタを用いることで、赤(R)、緑(G)、青(B)のい
ずれかの色を発光する機能を有する画素104を、各々、R画素、G画素、B画素と呼ぶ
。なお、被検出物に外光もしくはバックライトからの光が照射された際の反射光もしくは
透過光のうち、赤(R)色成分、緑(G)色成分、青(B)色成分を、各々R画素、G画
素、B画素におけるフォトセンサにより、検出することができる。

0027

表示素子制御回路102は、表示素子105を制御するための回路であり、信号線(「
ソース信号線」ともいう。)を介して表示素子105に信号を入力する表示素子駆動回路
107と、走査線(「ゲート信号線」ともいう。)を介して表示素子105に信号を入力
する表示素子駆動回路108を有する。例えば、走査線側の表示素子駆動回路108は、
特定の行に配置された画素が有する表示素子105を選択する機能を有する。また、信号
線側の表示素子駆動回路107は、選択された行の画素が有する表示素子105に任意の
電位を与える機能を有する。なお、走査線側の表示素子駆動回路108により高電位を印
加された表示素子105では、薄膜トランジスタが導通状態となり、信号線側の表示素子
駆動回路107により与えられる電荷が供給される。

0028

フォトセンサ制御回路103は、フォトセンサ106を制御するための回路であり、信
号線側のフォトセンサ読み出し回路109と、走査線側のフォトセンサ駆動回路110を
有する。例えば、走査線側のフォトセンサ駆動回路110は、特定の行に配置された画素
が有するフォトセンサを選択する機能を有する。また、信号線側のフォトセンサ読み出し
回路109は、選択された行の画素が有するフォトセンサ106の出力信号を取り出す機
能を有する。

0029

信号線側のフォトセンサ読み出し回路109の構成の一例を図2に示す。

0030

図2において、第1のA/D変換回路201(Analog−Digital Con
verter:ADC)〜第9のA/D変換回路209、第1のA/D変換回路201〜
第9のA/D変換回路209から出力された信号が入力される読み出し回路210、第1
フォトセンサ信号線211〜第9のフォトセンサ信号線219、フォトセンサ読み出し
回路109の出力信号線220、第1のA/D変換回路の出力信号線221〜第9のA/
D変換回路の出力信号線229、第1のA/D変換回路の制御信号線231〜第9のA/
D変換回路の制御信号線239を示している。

0031

第1のA/D変換回路201〜第9のA/D変換回路209には、各々、第1のフォト
センサ信号線211〜第9のフォトセンサ信号線219を介してフォトセンサの出力信号
が入力される。また、第1のA/D変換回路201〜第9のA/D変換回路209を制御
するための信号が、各々、第1の制御信号線231〜第9の制御信号線239を介して入
力される。

0032

読み出し回路210は、第1の出力信号線221〜第9の出力信号線229の各々の電
位から、出力信号線220に出力する電位を生成する。具体的には、第1の出力信号線2
21〜第9の出力信号線229のうち一つを選択し、当該信号線の電位を、出力信号線2
20に出力する。

0033

A/D変換回路201の構成の一例を図3に示す。ここで、A/D変換回路201とし
て、2ビットの逐次変換方式のA/D変換回路を例として用いている。

0034

図3において、A/D変換回路201は、比較回路301(Comparator)、
逐次変換レジスタ302(Successive Approximation Reg
ister)、D/A変換回路303(Digital−Analog Convert
er)、比較回路301の出力信号線304、逐次変換レジスタ302の第1の出力信号
線305と第2の出力信号線306、D/A変換回路303の出力信号線307、第1の
保持回路308、第2の保持回路309を有する。また、図3において、A/D変換回路
イネーブル信号線310、第1のリセット信号線311、第2のリセット信号線312
、第1のセット信号線313、第2のセット信号線314を示している。A/D変換回路
201のイネーブル信号線310、第1のリセット信号線311、第2のリセット信号線
312、第1のセット信号線313、第2のセット信号線314をまとめて、A/D変換
回路の制御信号線231と呼ぶ。逐次変換レジスタ302の第1の出力信号線305と第
2の出力信号線306は、A/D変換回路の出力信号線221に電気的に接続されている
。A/D変換回路の出力信号線221は、この場合、2ビットの信号線である。

0035

次に、図3に示すA/D変換回路201の動作の一例について説明する。

0036

比較回路301は、フォトセンサ信号線211とD/A変換回路303の出力信号線3
07とを入力信号線とし、両信号線の電位の比較を行い、比較結果に伴い、出力信号線3
04に、”H”又は”L”の電位を出力する。ここでは、フォトセンサ信号線211の電
位の方が、D/A変換回路303の出力信号線307の電位より高い場合に”H”の電位
、低い場合に”L”の電位を出力するものとする。また、比較回路301は、イネーブル
信号線310の電位を制御することで、動作もしくは停止とすることができる。比較回路
301が停止中は、比較回路301における消費電力を著しく低減することができる。こ
れは、例えば、比較回路301に供給する電源電圧を停止することで実現できる。ここで
は、イネーブル信号線310の電位が”H”の場合に比較回路301が動作し、”L”の
場合に比較回路301が停止するものとする。

0037

逐次変換レジスタ302において、第1のセット信号線313の電位を制御することで
、第1の保持回路308に、比較回路301の出力信号線304の電位に応じた電位を保
持する。第2のセット信号線314の電位を制御することで、第2の保持回路309に、
比較回路301の出力信号線304の電位に応じた電位を保持する。第1のリセット信号
線311の電位を制御することで、第1の保持回路308に保持された電位及び第2の保
持回路309に保持された電位をリセットすることができる。第2のリセット信号線31
2の電位を制御することで、第2の保持回路309に保持された電位をリセットすること
ができる。

0038

第1の保持回路308と第2の保持回路309は、レベルセンシティブラッチエッジ
センシティブラッチなどで構成することができる。ここでは、第1の保持回路308(又
は第2の保持回路309)がレベルセンシティブラッチを有し、第1のセット信号線31
3(又は第2のセット信号線314)の電位が”H”の際に、比較回路301の出力信号
線304の電位が”H”ならば、第1の保持回路308(又は第2の保持回路309)に
”H”の電位を保持し、比較回路301の出力信号線304の電位が”L”ならば、第1
の保持回路308(又は第2の保持回路309)に”L”の電位を保持するものとする。
また、第1のリセット信号線311の電位を”H”とすることで、第1の保持回路308
に”H”の電位、第2の保持回路309に”L”の電位を保持し、第2のリセット信号線
312の電位を”H”とすることで、第2の保持回路309に”H”の電位を保持するも
のとする。

0039

また、逐次変換レジスタ302において、第1の保持回路308に保持された電位と第
2の保持回路309に保持された電位は、逐次変換レジスタ302の第1の出力信号線3
05と第2の出力信号線306に各々出力される。

0040

D/A変換回路303は、逐次変換レジスタ302の第1の出力信号線305の電位と
第2の出力信号線306の電位で一意に決まる電位を、D/A変換回路303の出力信号
線307に出力する。ここでは、逐次変換レジスタ302の第1の出力信号線305の電
位と第2の出力信号線306の電位が各々(”L”、”L”)、(”L”、”H”)、(
”H”,”L”)、(”H”、”H”)の場合、D/A変換回路303の出力信号線30
7に、0V、1V、2V、3Vを各々出力するものとする。このような、D/A変換回路
303は、抵抗方式、容量方式などで実現することができる。

0041

次に、A/D変換回路201の動作の一例を、図4に示すタイミングチャートを用いて
説明する。

0042

図4において、信号401〜信号410は、各々、フォトセンサ信号線211、イネー
ブル信号線310、第1のリセット信号線311、第2のリセット信号線312、第1の
セット信号線313、第2のセット信号線314、比較回路301の出力信号線304、
逐次変換レジスタ302の第1の出力信号線305と第2の出力信号線306、D/A変
換回路303の出力信号線307、の電位に対応する。なお、フォトセンサ信号線211
(信号401)の電位は、1.5Vとする。

0043

A/D変換回路201の動作は、まず、第1のリセット信号線311(信号403)の
電位を”H”とすると、第1の保持回路308に保持された電位と第2の保持回路309
に保持された電位がリセットされ、逐次変換レジスタ302の第1の出力信号線305(
信号408)の電位が”H”、第2の出力信号線306(信号409)の電位が”L”と
なる。また、D/A変換回路303の出力信号線307(信号410)の電位は2Vとな
る。

0044

次に、イネーブル信号線310(信号402)の電位を”H”とすると、比較回路30
1が動作し、フォトセンサ信号線211(信号401)の電位(1.5V)とD/A変換
回路303の出力信号線307(信号410)の電位(2V)を比較し、D/A変換回路
303の出力信号線307(信号410)の電位の方が高いので、比較回路301の出力
信号線304(信号407)の電位は”L”となる。

0045

次に、第1のセット信号線313(信号405)の電位を”H”とすると、第1の保持
回路308に”L”の電位が保持され、逐次変換レジスタ302の第1の出力信号線30
5(信号408)の電位が”L”となる。また、D/A変換回路303の出力信号線30
7(信号410)の電位は0Vとなる。フォトセンサ信号線211(信号401)の電位
(1.5V)とD/A変換回路303の出力信号線307(信号410)の電位(0V)
を比較し、D/A変換回路303の出力信号線307(信号410)の電位の方が低いの
で、比較回路301の出力信号線304(信号407)の電位は”H”となる。

0046

次に、イネーブル信号線310(信号402)の電位を”L”とすると、比較回路30
1が停止する。

0047

次に、第2のリセット信号線312(信号404)の電位を”H”とすると、第2の保
持回路309に保持された電位がリセットされ、逐次変換レジスタ302の第2の出力信
号線306(信号409)の電位が”H”となる。また、D/A変換回路303の出力信
号線307(信号410)の電位は1Vとなる。

0048

次に、イネーブル信号線310(信号402)の電位を”H”とすると、比較回路30
1が動作し、フォトセンサ信号線211(信号401)の電位(1.5V)とD/A変換
回路303の出力信号線307(信号410)の電位(1V)を比較し、D/A変換回路
303の出力信号線307(信号410)の電位の方が低いので、比較回路301の出力
信号線304(信号407)の電位は”H”となる。

0049

次に、第2のセット信号線314(信号406)の電位を”H”とすると、第2の保持
回路309に”H”の電位が保持される。ここでは、もともと第2の保持回路309には
”H”の電位が保持されているため、逐次変換レジスタ302の第2の出力信号線306
(信号409)の電位は変わらず”H”のままである。また、D/A変換回路303の出
力信号線307(信号410)の電位も1Vのままである。

0050

このようにして、A/D変換回路の出力信号線221から、A/D変換データとして、
”L”又は”H”の電位が出力される。

0051

以上のように、逐次変換方式のA/D変換回路では、逐次変換レジスタにおける保持回
路に保持する電位を変更することで、D/A変換回路の出力を逐次変更し、被測定電位
比較していくことで、出力信号を決定していく。ここでは、2ビットのA/D変換回路の
場合について説明したが、より多数のビットにおけるA/D変換回路についても、同様な
方式により、動作を行うことができる。

0052

(実施の形態2)
実施の形態1の図2において、信号線側のフォトセンサ読み出し回路109では、第1
のA/D変換回路201〜第9のA/D変換回路209でA/D変換することにより得ら
れた信号を、出力信号線220から出力する。

0053

ここで、A/D変換により得られた信号を、同時に出力するのではなく、時系列順番
に出力信号線220から出力することが望ましい。出力信号線220からの出力を同時に
行うと、出力信号線220が非常に多ビットの信号線となり、タッチパネルから信号を取
り出す際に、信号が非常に煩雑となるからである。

0054

そこで、本実施の形態では、A/D変換により得られた信号を時系列で順番に出力する
場合の、A/D変換回路の動作について以下に説明する。

0055

A/D変換により得られた信号を時系列で順番に出力する場合、出力信号線220から
の信号の出力には、時間差が設けられている。一方で、第1のA/D変換回路201〜第
9のA/D変換回路209におけるA/D変換は、出力信号線220から当該信号が出力
されるまでに実行されていればよい。

0056

そこで、第1のA/D変換回路201〜第9のA/D変換回路209におけるA/D変
換を、同時に実行するのではなく、時系列で順番に実行する構成について、以下に説明す
る。

0057

A/D変換回路の動作の一例を、図5に示すタイミングチャートを用いて説明する。図
5において、信号501〜信号515は、各々、図2における第1のA/D変換回路20
1〜第3のA/D変換回路203のイネーブル信号線の電位、第1のA/D変換回路20
1〜第3のA/D変換回路203の第1のリセット信号線の電位、第1のA/D変換回路
201〜第3のA/D変換回路203の第2のリセット信号線の電位、第1のA/D変換
回路201〜第3のA/D変換回路203の第1のセット信号線の電位、第1のA/D変
換回路201〜第3のA/D変換回路203の第2のセット信号線の電位に対応する。

0058

なお、図5では、第1のA/D変換回路201〜第3のA/D変換回路203の信号線
の電位に関するタイミングチャートを示しているが、同様に、時間軸方向シフトするこ
とで、第4のA/D変換回路204〜第9のA/D変換回路209の信号線の電位に関す
るタイミングチャートが得られる。

0059

また、図4で説明したのと同様に、信号501、504、507、510、513を用
いることで、第1のA/D変換回路201を動作することができる。同様に、信号502
、505、508、511、514を用いることで、第2のA/D変換回路202を動作
することができる。さらに、信号503、506、509、512、515を用いること
で、第3のA/D変換回路203を動作することができる。

0060

ここで、第1のA/D変換回路201のイネーブル信号線(信号501)〜第3のA/
D変換回路203のイネーブル信号線(信号503)は、”H”の電位になる期間、すな
わち、A/D変換回路201〜A/D変換回路203における比較回路が動作している期
間が、互いに重ならない点が特徴である。

0061

A/D変換回路を同時に実行して、比較回路を同時に動作させると、A/D変換回路に
おける瞬間的な消費電力が膨大になってしまう。一方、図5のタイミングチャートで説明
したように、A/D変換回路を時系列で順番に実行することにより、同時に動作する比較
回路が少なくなるため、A/D変換回路における瞬間的な消費電力の上昇を抑えることが
できる。

0062

また、一般に、A/D変換回路における消費電力は、A/D変換精度電圧分解能、階
調)及びA/D変換速度トレードオフの関係にある。したがって、瞬間的な消費電力の
上昇を抑えた分、より高精度で高速なA/D変換回路の動作を行うことができる。

0063

また、個々のA/D変換回路におけるA/D変換と、出力信号線からの信号の出力とを
流れ作業パイプライン処理)で行うことにより、個々のA/D変換回路におけるA/D
変換に費やす時間を長くすることができる。すなわち、相対的に、A/D変換の速度を向
上させることができる。

0064

(実施の形態3)
実施の形態1で示したA/D変換回路の動作は、各種A/D変換回路の制御信号(「タ
イミング信号」ともいう。)を供給することによって制御する。ここで、A/D変換回路
に信号を供給する方法として、外部駆動回路からタイミング信号線を介して供給する方法
や、タッチパネルに搭載したタイミング信号生成回路からタイミング信号線を介して供給
する方法などがある。ここで、用いるタイミング信号線の本数は、A/D変換回路の数に
比例し、且つ、A/D変換回路のビット数に比例する。

0065

外部駆動回路からタイミング信号を供給する場合には、多数のタイミング信号線をタッ
チパネルから引き出す。そのため、タイミング信号線の本数が増加すると、タイミング信
号線の引き回しに要する面積が増大し、額縁領域が増大する。また、多数のタイミング信
号線と外部駆動回路との電気的接続にも困難が生じる。

0066

また、外部駆動回路からタイミング信号を供給する方法は、空間分解能の向上や階調数
の向上などのタッチパネルの高性能化において、非常に不利である。例えば、タッチパネ
ルの空間分解能を向上させるには、A/D変換回路を増やす必要があるため、タイミング
信号線の本数が増加してしまう。また、タッチパネルの階調数を向上させるには、A/D
変換回路のビット数を増大する必要があるため、タイミング信号線の本数が増加してしま
う。

0067

一方、タッチパネルに搭載したタイミング信号生成回路からタイミング信号を供給する
場合には、タイミング信号線をパネル上で接続できるので、外部駆動回路から供給する場
合に比べて、タイミング信号線の本数の増加による問題は緩和される。

0068

ここで、タイミング信号生成回路として、CPUを用いる構成や、専用回路を用いる構
成などがある。

0069

一般に、CPUを用いる場合は、メモリに搭載されたプログラムを変更することで、タ
イミング信号の仕様変更が可能であるが、メモリのレイアウト面積が膨大になる。CPU
及びメモリが設けられた領域は額縁領域となるため、メモリのレイアウト面積が増大する
と、表示品質が低下する。また、特定の機能を実現するための専用回路を用いる場合は、
CPUを用いる場合と比較して回路規模縮小できるため、レイアウト面積を縮小できる
が、パネル上での配置を考慮してレイアウトを作成しないと、額縁領域が増大し、表示品
質が低下し、また装置が大型化する。

0070

そこで、本実施の形態では、タイミング信号をA/D変換回路に供給するために、タッ
チパネルに搭載したタイミング信号生成回路について説明する。具体的には、シフトレジ
スタと論理回路を有するタイミング信号生成回路について、以下に説明する。

0071

図6に、タイミング信号生成回路の構成の一例を示す。図6において、タイミング信号
生成回路600は、シフトレジスタ651と、論理回路652を有する。シフトレジスタ
651は、第1のエッジセンシティブラッチ601〜第15のエッジセンシティブラッチ
615を有する。論理回路652は、論理和回路640を有する。エッジセンシティブラ
ッチは、保持された電位がQ端子から出力され、CK端子の電位が”L”から”H”に変
化する時に、エッジセンシティブラッチに保持される電位がD端子の電位に書き換えられ
る。なお、図6ではシフトレジスタ651を構成するラッチとしてエッジセンシティブラ
ッチを用いたが、これに限定されない。ラッチとしてレベルセンシティブラッチを用いて
もよい。

0072

シフトレジスタ651において、スタート信号線616から供給されるスタート信号は
クロック信号線617から供給されるクロック信号に同期して、第1のエッジセンシテ
ブラッチ601〜第15のエッジセンシティブラッチ615に、順次シフトする。第1
のエッジセンシティブラッチ601〜第15のエッジセンシティブラッチ615の出力信
号はそれぞれ、第1の出力信号線621〜第15の出力信号線635に供給される。

0073

論理回路652は、第1の出力信号線621〜第15の出力信号線635から供給され
る信号から、第16の出力信号線641に供給する信号を生成する。より具体的には、論
理和回路640は、入力信号、即ち、第3の出力信号線623〜第5の出力信号線625
と第9の出力信号線629〜第11の出力信号線631から出力される信号を論理演算し
て信号を生成し、第16の出力信号線641に出力する。なお、図6では論理演算する論
理回路として論理和回路を用いたが、これに限定されない。

0074

なお、図6において15個のエッジセンシティブラッチを有するシフトレジスタについ
て説明したが、エッジセンシティブラッチの個数図6の構成に限定されず、m個(mは
自然数)のエッジセンシティブラッチを有するシフトレジスタについて、容易に拡張する
ことができる。

0075

次に、タイミング信号生成回路のタイミングチャートについて説明する。図7に、タイ
ミング信号生成回路600の動作の一例を示すタイミングチャートを示す。

0076

図7において、信号701〜信号718は、各々、クロック信号線617、スタート
号線616、第1の出力信号線621〜第15の出力信号線635、第16の出力信号線
641の電位に対応する。

0077

クロック信号線617(信号701)の電位が”L”から”H”に変化する際に、第1
のエッジセンシティブラッチ601が、スタート信号線616(信号702)の電位を取
り込んで、第1の出力信号線621(信号703)の電位を変化させる。以下、第2のエ
ッジセンシティブラッチ602〜第15のエッジセンシティブラッチ615は、1クロ
クずつ遅れながら、各々第2の出力信号線622(信号704)〜第15の出力信号線6
35(信号717)の電位を変化させる。また、第16の出力信号線641(信号718
)は、第3の出力信号線623〜第5の出力信号線625と第9の出力信号線629〜第
11の出力信号線631との何れかの電位が”H”の場合に、電位が”H”となる。

0078

図6において、第16の出力信号線641、第1の出力信号線621、第7の出力信号
線627、第4の出力信号線624、第10の出力信号線630、第13の出力信号線6
33を、各々、第1のA/D変換回路201におけるイネーブル信号線310、第1のリ
セット信号線311、第2のリセット信号線312、第1のセット信号線313、第2の
セット信号線314、及び、第2のA/D変換回路202における第1のリセット信号線
311とすれば、図5に示すタイミングチャートを実現できる。

0079

なお、図6では、図3で示す第1のA/D変換回路201におけるイネーブル信号線3
10、第1のリセット信号線311、第2のリセット信号線312、第1のセット信号線
313、第2のセット信号線314、及び、第2のA/D変換回路202における第1の
リセット信号線311の出力電位を得る場合を示している。シフトレジスタ651をさら
延伸し、適宜信号を得ることで、同様に、第2のA/D変換回路202〜第9のA/D
変換回路209のイネーブル信号線、第3のA/D変換回路203〜第9のA/D変換回
路209の第1のリセット信号線、第2のA/D変換回路202〜第9のA/D変換回路
209の第2のリセット信号線、第2のA/D変換回路202〜第9のA/D変換回路2
09の第1のセット信号線、第2のA/D変換回路202〜第9のA/D変換回路209
の第2のセット信号線の出力電位を得ることができる。

0080

次に、図6で示したタイミング信号生成回路600に、図2で示した信号線側のフォト
センサ読み出し回路109を組み合わせた構成について、以下に説明する。具体的には、
信号線側のフォトセンサ読み出し回路109にタイミング信号生成回路600を搭載した
構成の一例について、図8を用いて説明する。

0081

図6において、第16の出力信号線641、第1の出力信号線621、第7の出力信号
線627、第4の出力信号線624、第10の出力信号線630、第13の出力信号線6
33は、各々、図3における第1のA/D変換回路201のイネーブル信号線310、第
1のリセット信号線311、第2のリセット信号線312、第1のセット信号線313、
第2のセット信号線314、及び、第2のA/D変換回路202の第1のリセット信号線
311に対応する。第1のA/D変換回路201のイネーブル信号線310、第1のリセ
ット信号線311、第2のリセット信号線312、第1のセット信号線313、第2のセ
ット信号線314をまとめて、図8における第1のA/D変換回路201の制御信号線2
31としている。

0082

また、タイミング信号生成回路600におけるシフトレジスタ651をさらに延伸し、
適宜信号を得ることで、同様に、第2のA/D変換回路202〜第9のA/D変換回路2
09のイネーブル信号線、第3のA/D変換回路203〜第9のA/D変換回路209の
第1のリセット信号線、第2のA/D変換回路202〜第9のA/D変換回路209の第
2のリセット信号線、第2のA/D変換回路202〜第9のA/D変換回路209の第1
のセット信号線、第2のA/D変換回路202〜第9のA/D変換回路209の第2のセ
ット信号線の出力電位を得ることができ、図8における第2のA/D変換回路202の制
御信号線232〜第9のA/D変換回路209の制御信号線239の電位を得ることがで
きる。

0083

なお、タイミング信号生成回路600におけるシフトレジスタ651は、複数のエッジ
センシティブラッチをタッチパネルの列方向に連ねて構成することが有効である。このよ
うにすることで、額縁領域の増大を抑えることができる。

0084

ここで、タッチパネルの高性能化、例えば、空間分解能の向上や階調数の向上に対して
図6のタイミング信号生成回路600の構成が有効であることを以下に説明する。

0085

図8の構成において、タッチパネルの空間分解能を向上させる場合には、A/D変換回
路が列方向に増えるが、タイミング信号生成回路600においては、シフトレジスタ65
1の段数を列方向に増加することで対応できる。ここで、シフトレジスタの段数増加に要
する面積は、外部駆動回路を設ける構成における配線の引き回し増加に要する面積よりも
格段に小さい。したがって、図8の構成を用いることにより、レイアウト面積の増大を抑
えることができる。なお、図8の構成では、シフトレジスタ651の段数が増加しても、
外部からタッチパネルに入力する信号線の本数は増加しない。

0086

また、図8の構成において、タッチパネルの階調数を向上させる場合には、A/D変換
回路のビット数を増大させるが、タイミング信号生成回路600において、シフトレジス
タ651の段数を列方向に増加し、論理回路652に適宜論理素子回路を追加することで
対応できる。ここで、論理素子回路として、否定回路、論理和回路、論理積回路排他
論理和回路、否定論理和回路否定論理積回路排他的否定論理和回路などを用いること
ができる。

0087

また、一般に、論理素子回路はシフトレジスタに比べてレイアウト面積が小さい。よっ
て、図8の構成において、論理素子回路の追加による論理回路652のレイアウト面積の
増加は、タイミング信号生成回路600全体におけるレイアウト面積の増加にはほとんど
影響しない。よって、シフトレジスタ651の段数増加を、レイアウト面積の増大を抑え
て実現することができる。

0088

上記の構成とすることにより、空間分解能が高く、階調数が高く、額縁領域の増大が抑
えられた、表示品質の良いタッチパネルを得ることができる。

0089

(実施の形態4)
実施の形態3ではタイミング信号生成回路の構成について説明したが、タイミング信号
生成回路のシフトレジスタを、タッチパネルの画像描画用に設けられている信号線側の表
素子駆動回路107を構成しているシフトレジスタと共通とすることができる。

0090

本実施の形態では、タッチパネルに搭載し、信号線側の表示素子駆動回路と共通のシフ
トレジスタを用いたタイミング信号生成回路について、以下に説明する。

0091

図9に、タイミング信号生成回路600と表示素子選択回路900とを有する、信号線
側の表示素子駆動回路107の構成の一例を示す。図9において、表示素子選択回路90
0は、第1のセレクタ901〜第15のセレクタ915を有する。第1のセレクタ901
は、タイミング信号生成回路600における第1の出力信号線621により制御され、画
像信号入力線916から供給される画像信号を第1のソース信号線921に供給する経路
の、接続と遮断の切り替えを行う。同様に、第2のセレクタ902〜第15のセレクタ9
15の各々は、タイミング信号生成回路600における第2の出力信号線622〜第15
の出力信号線635により各々制御され、画像信号入力線916から供給される画像信号
を第2のソース信号線922〜第15のソース信号線935に供給する経路の、接続と遮
断の切り替えを行う。

0092

タイミング信号生成回路600における論理回路652は、第1の論理和回路640、
第2の論理和回路642、第3の論理和回路644を有する。第1の論理和回路640は
、タイミング信号生成回路600における第3の出力信号線623〜第5の出力信号線6
25と、第9の出力信号線629〜第11の出力信号線631から出力される信号を論理
演算して信号を生成し、第16の出力信号線641に出力する。同様に、第2の論理和
路642は、タイミング信号生成回路600における第4の出力信号線624〜第6の出
力信号線626と、第10の出力信号線630〜第12の出力信号線632から出力され
る信号を論理演算して信号を生成し、第17の出力信号線643に出力する。さらに、第
3の論理和回路644は、タイミング信号生成回路600における第5の出力信号線62
5〜第7の出力信号線627と、第11の出力信号線631〜第13の出力信号線633
から出力される信号を論理演算して信号を生成し、第18の出力信号線645に出力する
。なお、図9では論理演算する論理回路として論理和回路を用いたが、これに限定されな
い。

0093

ここで、タイミング信号生成回路600において、第16の出力信号線641、第1の
出力信号線621、第7の出力信号線627、第4の出力信号線624、第10の出力信
号線630を、各々、図3における第1のA/D変換回路201のイネーブル信号線31
0、第1のリセット信号線311、第2のリセット信号線312、第1のセット信号線3
13、第2のセット信号線314に対応させることができる。これらをまとめて、図2
おける第1のA/D変換回路201の制御信号線231とすることができる。

0094

同様に、タイミング信号生成回路600において、第17の出力信号線643、第2の
出力信号線622、第8の出力信号線628、第5の出力信号線625、第11の出力信
号線631を、各々、図3における第2のA/D変換回路202のイネーブル信号線31
0、第1のリセット信号線311、第2のリセット信号線312、第1のセット信号線3
13、第2のセット信号線314に対応させることができる。これらをまとめて、図2
おける第2のA/D変換回路202の制御信号線232とすることができる。

0095

さらに、タイミング信号生成回路600において、第18の出力信号線645、第3の
出力信号線623、第9の出力信号線629、第6の出力信号線626、第12の出力信
号線632を、各々、図3における第3のA/D変換回路203のイネーブル信号線31
0、第1のリセット信号線311、第2のリセット信号線312、第1のセット信号線3
13、第2のセット信号線314に対応させることができる。これらをまとめて、図2
おける第3のA/D変換回路203の制御信号線233とすることができる。

0096

なお、図9には、図2における第1のA/D変換回路201の制御信号線231〜第3
のA/D変換回路203の制御信号線233を示しているが、同様に、第4のA/D変換
回路204の制御信号線234〜第9のA/D変換回路209の制御信号線239を設け
ることができる。

0097

さて、図1において、信号線側の表示素子駆動回路107をシフトレジスタで構成する
場合、タッチパネル100にシフトレジスタが搭載されている。したがって、図9に示す
ように、タイミング信号生成回路600と表示素子駆動回路107のシフトレジスタが共
通に用いられる構成とすることで、タイミング信号生成回路600を搭載するためにタッ
チパネル100に追加される回路は、論理回路652のみとなる。よって、タイミング信
号生成回路600の搭載による額縁領域の増大を抑えることができるため、表示品質の良
いタッチパネルを得ることができる。

0098

また、タッチパネルの高性能化、例えば、空間分解能の向上や階調数の向上に対して、
図9の構成が有効であることを以下に説明する。

0099

図9の構成において、タッチパネルの空間分解能を向上させる場合には、A/D変換回
路が列方向に増えるが、タイミング信号生成回路600においては、シフトレジスタ65
1の段数を列方向に増加することで対応できる。ここで、シフトレジスタ651の段数増
加に要する面積は、外部駆動回路を設ける構成における配線の引き回し増加に要する面積
よりも格段に小さい。したがって、図9の構成を用いることにより、レイアウト面積の増
大を抑えることができる。なお、図9の構成では、シフトレジスタ651の段数が増加し
ても、外部からタッチパネルに入力する信号線の本数は増加しない。

0100

また、図9の構成において、タッチパネルの階調数を向上させる場合には、A/D変換
回路のビット数を増大させるが、タイミング信号生成回路600において、シフトレジス
タ651の段数を列方向に増加し、論理回路652に適宜論理素子回路を追加することで
対応できる。ここで、論理素子回路として、否定回路、論理和回路、論理積回路、排他的
論理和回路、否定論理和回路、否定論理積回路、排他的否定論理和回路などを用いること
ができる。

0101

また、一般に、論理素子回路はシフトレジスタに比べてレイアウト面積が小さい。よっ
て、図9の構成において、論理素子回路の追加による論理回路652のレイアウト面積の
増加は、タイミング信号生成回路600全体におけるレイアウト面積の増大にはほとんど
影響しない。よって、シフトレジスタ651の段数増加を、レイアウト面積の増加を抑え
て実現することができる。

0102

上記の構成とすることにより、空間分解能が高く、階調数が高く、額縁領域の増大がさ
らに抑えられた、表示品質の良いタッチパネルを得ることができる。

0103

(実施の形態5)
本実施の形態では、実施の形態1〜4で説明したタッチパネルについて、図10、11
を参照して説明する。本実施の形態において、タッチパネルはフォトセンサと表示素子を
有している。表示素子は液晶素子又は発光素子を有する。

0104

図10は、実施の形態1〜4で説明したタッチパネルにおいて、表示素子として液晶
子を有する液晶表示装置の断面の一例を示す図である。バックライトからの光が被検出物
である指1035で反射し、フォトセンサ1003に照射される状態を示している。

0105

基板1000としてはガラス基板又は石英基板等の透光性基板を用いる。基板1000
上には、薄膜トランジスタ1001、薄膜トランジスタ1002、及びフォトセンサ10
03が設けられている。フォトセンサ1003は、n型半導体層1010、i型半導体層
1011、及びp型半導体層1012が順に積層されて設けられている。n型半導体層1
010は、一導電型を付与する不純物元素(例えばリン)を含む。i型半導体層1011
は、真性半導体である。p型半導体層1012は、一導電型を付与する不純物元素(例え
ボロン)を含む。

0106

図10では、薄膜トランジスタ1001及び薄膜トランジスタ1002としてトップ
ート型の薄膜トランジスタを用いたが、これに限定されない。薄膜トランジスタ1001
及び薄膜トランジスタ1002としてボトムゲート型の薄膜トランジスタを用いてもよい
。また、フォトセンサ1003は、n型半導体層1010、i型半導体層1011、及び
p型半導体層1012を有する構成としているが、これに限定されない。

0107

本実施の形態では、薄膜トランジスタ1001及び薄膜トランジスタ1002の半導体
層に結晶性半導体層を用いることができる。例えば、多結晶シリコンを用いることができ
る。しかしこれに限定されず、薄膜トランジスタ1001及び薄膜トランジスタ1002
半導体層に、非晶質シリコン単結晶シリコンペンタセン等の有機半導体、または酸
化物半導体等を用いてもよい。なお、基板1000上に単結晶シリコンを用いた半導体層
を形成する場合は、表面から所定の深さに損傷領域が設けられた単結晶シリコン基板と基
板1000とを接合し、当該損傷領域で単結晶シリコン基板を分離することによって形成
することができる。また、酸化物半導体としては、インジウムガリウムアルミニウム
亜鉛及びスズから選んだ元素複合酸化物を用いることができる。

0108

絶縁層1004は、薄膜トランジスタ1001及び薄膜トランジスタ1002上を覆っ
て設けられている。絶縁層1004上には絶縁層1005が設けられ、絶縁層1005上
には絶縁層1006が設けられている。画素電極1007は絶縁層1006上に設けられ
、フォトセンサ1003と下部電極1008は絶縁層1005上に設けられている。下部
電極1008によって、絶縁層1005に設けられた開口部を介して、フォトセンサ10
03と薄膜トランジスタ1001とが電気的に接続される。

0109

また、対向基板1020には、対向電極1021、カラーフィルタ層1022、及びオ
ーバーコート層1023が設けられている。対向基板1020と基板1000はシール材
によって固定され、スペーサ1025によって基板間隔が概ね一定の距離に保たれている
。画素電極1007と対向電極1021が液晶層1024を挟持することで、液晶素子を
構成している。

0110

カラーフィルタ層1022は、図10に示すようにフォトセンサ1003と画素電極1
007の両方と重なるように設けてもよい。

0111

また、フォトセンサ1003は、図10に示すように薄膜トランジスタ1002のゲー
ト電極1013と重なっており、薄膜トランジスタ1002の信号線1014とも重なる
ように設けるとよい。

0112

本実施の形態の液晶表示装置には、バックライトが設けられている。図10では、バッ
クライトは基板1000側に設けられ、破線の矢印で示す方向に光が照射されている。バ
ックライトとしては、冷陰極管(Cold−Cathode Fluorescent
Lamp:CCFL)又は白色の発光ダイオードを用いることができる。白色の発光ダイ
オードは、冷陰極管よりも明るさの調整範囲が広いため好ましい。

0113

また、フォトセンサ1003を例えばフォトセンサ制御回路や表示素子制御回路を有す
る駆動回路部にも設けて外光を検出し、使用環境に応じた表示が可能となるようにバック
ライトの明るさ(輝度)を調節することもできる。

0114

また、バックライトは上記構成に限定されない。例えば、RGBの発光ダイオード(L
ED)を用いてバックライトを構成してもよいし、RGBのLEDバックライトを順次点
灯させてフィールドシーケンシャル方式カラー表示してもよい。この場合にはカラー
ィルタ層は不要である。

0115

ここで、図10に示す液晶表示装置の作製方法の一例について簡単に説明する。

0116

まず、活性層として結晶性半導体層を有するトップゲート構造の薄膜トランジスタを作
製する。ここではゲート電極1013を有する薄膜トランジスタ1002と、フォトセン
サ1003と電気的に接続される薄膜トランジスタ1001を同一基板上に形成する。そ
れぞれのトランジスタとして、n型薄膜トランジスタ又はp型薄膜トランジスタを用いる
ことができる。また、これらのトランジスタと同一の工程で保持容量を形成することがで
きる。なお、保持容量は、半導体層を下部電極とし、容量配線を上部電極とし、薄膜トラ
ンジスタ1001及び薄膜トランジスタ1002のゲート絶縁膜と同一の工程で形成され
絶縁膜誘電体とすればよい。

0117

また、薄膜トランジスタの層間絶縁層の一つである絶縁層1004にはコンタクトホ
ルが形成され、それぞれの半導体層と電気的に接続されるソース電極又はドレイン電極
若しくは、上方の配線と接続される接続電極を形成する。また、フォトセンサ1003と
電気的に接続される薄膜トランジスタ1001の信号線も同一の工程で形成される。薄膜
トランジスタ1002の信号線1014も同一の工程で形成される。

0118

次に、信号線1014を覆う絶縁層1005を形成する。なお、本実施の形態では、透
過型の液晶表示装置を例として示しているので、絶縁層1005には可視光を透過するこ
とのできる絶縁性材料を用いる。次に、絶縁層1005にコンタクトホールを形成し、絶
縁層1005上に下部電極1008を形成する。

0119

そして、下部電極1008の少なくとも一部と重なるようにフォトセンサ1003を形
成する。下部電極1008は、フォトセンサ1003と、薄膜トランジスタ1001とを
電気的に接続させる電極である。フォトセンサ1003は、n型半導体層1010、i型
半導体層1011及びp型半導体層1012が順に積層されて形成される。本実施の形態
では、プラズマCVD法を用いることで、リンを含む微結晶シリコンによりn型半導体層
1010を形成し、非晶質シリコンによりi型半導体層1011を形成し、ボロンを含む
微結晶シリコンによりp型半導体層1012を形成する。

0120

次に、フォトセンサ1003を覆う絶縁層1006を形成する。透過型の液晶表示装置
の場合は、絶縁層1006に可視光を透過することのできる絶縁性材料を用いる。その後
、絶縁層1006にコンタクトホールを形成し、絶縁層1006上に画素電極1007を
形成する。画素電極1007と同一の層によりフォトセンサ1003の上部電極であるp
型半導体層1012と電気的に接続される配線も形成する。

0121

次に、絶縁層1006上にスペーサ1025を形成する。図10では、スペーサ102
5として柱状スペーサポストスペーサ)を設けたが、球状スペーサビーズスペーサ
を用いてもよい。

0122

次に、液晶層1024としてTN液晶等を用いる場合には、画素電極1007上に配向
膜を塗布し、ラビング処理を行う。

0123

一方で、対向基板1020上にはカラーフィルタ層1022、オーバーコート層102
3、対向電極1021を形成し、対向電極1021上に配向膜を塗布し、ラビング処理を
行う。

0124

その後、基板1000の配向膜が塗布された面と、対向基板1020の配向膜が塗布さ
れた面とを、シール材により貼り合わせる。これらの基板間には液晶滴下法又は液晶注入
法により液晶を配置し、液晶層1024を形成する。

0125

なお、液晶層1024は、配向膜を用いないブルー相を示す液晶を用いて形成してもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶昇温していくと、コレステ
ック相から等方相へ転移する直前発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、液晶層1024に適用するには、温度範囲を改善するために5重量%以上
カイラル剤を混合させた液晶組成物を用いる。ブルー相を示す液晶とカイラル剤とを含
む液晶組成物は、応答速度が10μs〜100μsと短く、光学的に等方性であるため配
向処理が不要であり、視野角依存性が小さい。

0126

次に、実施の形態1〜4で説明したタッチパネルにおいて、表示素子として発光素子を
有するエレクトロルミネセンス表示装置(以下、「EL表示装置」という。)について説
明する。

0127

図11は、上記タッチパネルにおいて、発光素子としてEL素子(例えば、有機EL素
子、無機EL素子、又は有機物及び無機物を含むEL素子)を用いたEL表示素子の断面
の一例を示す図である。EL素子1127から発せられた光が被検出物である指1135
で反射し、フォトセンサ1103に照射される状態を示している。

0128

図11において、基板1100上には、薄膜トランジスタ1101、薄膜トランジスタ
1102、及びフォトセンサ1103が設けられている。フォトセンサ1103は、n型
半導体層1110、i型半導体層1111、及びp型半導体層1112が順に積層されて
設けられている。基板1100は、シール材によって対向基板1120に固定されている

0129

絶縁層1104は、薄膜トランジスタ1101及び薄膜トランジスタ1102上を覆っ
て設けられている。絶縁層1104上には絶縁層1105が設けられ、絶縁層1105上
には絶縁層1106が設けられている。EL素子1127は絶縁層1106上に設けられ
、フォトセンサ1103は絶縁層1105上に設けられている。フォトセンサ1103の
n型半導体層1110によって、絶縁層1105に設けられた開口部を介して、フォトセ
ンサ1103と薄膜トランジスタ1101とが電気的に接続されている。

0130

また、センサ用配線1109によって、p型半導体層1112と他の配線とが電気的に
接続されている。

0131

EL素子1127は、画素電極1123、発光層1124、対向電極1125が積層さ
れて設けられている。なお、バンク1126によって隣り合う画素同士の発光層が区切ら
れている。

0132

薄膜トランジスタ1101及び薄膜トランジスタ1102として、n型薄膜トランジス
タ又はp型薄膜トランジスタを用いることができる。画素電極1123が陰極として機能
する場合は、電流の向きを考慮して、画素電極1123と電気的に接続する薄膜トランジ
スタ1102をn型薄膜トランジスタとすることが好ましい。また、画素電極1123が
陽極として機能する場合は、薄膜トランジスタ1102をp型薄膜トランジスタとするこ
とが好ましい。

0133

なお本実施の形態は、実施の形態1〜4と自由に組み合わせることができる。

0134

(実施の形態6)
本実施の形態では、実施の形態1〜5で説明したタッチパネルを表示部に適用した電子
機器の一例について、図12(A)(B)、図13(A)(B)を用いて説明する。

0135

図12(A)に、上記実施の形態で説明したタッチパネルを適用したモニタ型タッチパ
ネルを示す。図12(A)に示すモニタ型タッチパネルは、筐体1211、表示部121
2、支持台1213を有する。筐体1211に上記実施の形態で説明したタッチパネルが
内蔵され、表示部1212の各画素にはフォトセンサが設けられており、表示部1212
表示機能情報入力機能を有する。上記実施の形態で説明したタッチパネルを適用する
ことで高感度な検出が可能になるため、読み取り精度の高いモニタ型タッチパネルを得る
ことができる。

0136

図12(B)に、上記実施の形態で説明したタッチパネルを適用した携帯遊技機を示
す。図12(B)に示す携帯型遊技機は、筐体1221、第1の表示部1222、第2の
表示部1223、スピーカ部1224、操作キー1225、記録媒体挿入部1226、外
接続ポート1227、LEDランプ1228、マイクロフォン1229を有する。図1
2(B)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み
出して第1の表示部1222及び第2の表示部1223に画像を表示する機能を有する。
更には、他の携帯型遊技機と無線通信を行って情報を共有することも可能である。第1の
表示部1222及び第2の表示部1223の一方又は双方に上記実施の形態で説明したタ
ッチパネルを適用することで高感度な検出が可能になる。そのため、読み取り精度が高く
セキュリティ性の向上を図ることができ、従来よりも複雑で高度なゲームを提供するこ
とができるゲーム機器を得ることができる。

0137

図13(A)(B)に、上記実施の形態で説明したタッチパネルを適用した携帯電話機
(所謂、スマートフォン)の一例を示す。図13(A)に示す携帯電話機は、筐体130
0、表示部1301、操作ボタン1302、外部接続ポート1303、スピーカ1304
及びマイク1305を有する。表示部1301を指等で触れることで、携帯電話機に情報
を入力することができる。

0138

表示部1301の画面は主として3つのモードがある。第1は、主に画像の表示を行う
表示モードであり、第2は、主に文字等の情報を入力する入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示/入力モードである。

0139

図13(B)は、入力モード時の携帯電話機の正面図を示す。図13(B)に示すよう
に、表示部1301には、キーボード1306が表示され、また、画面1307には、キ
ーボード1306から入力された文字を表示する。入力モードでは、文字の入力操作を優
先するため、表示部1301の画面のほぼ全体にキーボード1306が表示される。キー
ボード1306のキー配列は使用する言語によって、変更される。

0140

なお、図13(A)(B)に示す携帯電話機の内部に、加速度センサ等の傾きを検出す
るセンサを設けることで、携帯電話機の向き(縦か横か)を判断し、表示部1301の画
面表示を自動的に切り替えることができる。

0141

また、画面モードの切り替えは、表示部1301への接触(タッチ操作)、または操作
ボタン1302の操作により行われる。また、表示部1301に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部1301に表示する画像信号
動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えると
いった構成にすることも可能である。

0142

また、入力モードにおいて、表示部1301内に設けられたフォトセンサで検知される
信号を判定し、表示部1301へのタッチ操作による入力が一定期間行われない場合には
、画面を入力モードから表示モードに切り替える構成としてもよい。

0143

表示部1301には、上記実施の形態で説明したタッチパネルを適用することができる
。例えば、表示部1301に又は指等を触れることで、掌紋又は指紋等を撮像し、本人
認証を行うことができる。また、表示部1301に近赤外光を発光するバックライト又は
近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもで
きる。上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能にな
るため、読み取り精度の高いタッチパネルを有する携帯電話機を得ることができる。その
ため、例えば利用者の指紋を登録しておくことで、登録済みの利用者のみが使用可能な、
セキュリティ性が高い携帯電話機を得ることができる。

0144

以上のように、上記実施の形態で説明したタッチパネルを適用することにより、上記効
果を有する表示部を有する電子機器を得ることができる。

0145

なお本実施の形態は、実施の形態1〜5と自由に組み合わせることができる。

0146

100タッチパネル
101画素回路
102表示素子制御回路
103フォトセンサ制御回路
104画素
105表示素子
106フォトセンサ
107表示素子駆動回路
108 表示素子駆動回路
109フォトセンサ読み出し回路
110 フォトセンサ駆動回路
201〜209 A/D変換回路
210読み出し回路
211〜219フォトセンサ信号線
220出力信号線
221〜229 出力信号線
231〜239制御信号線
301比較回路
302 逐次変換レジスタ
303 D/A変換回路
304 出力信号線
305 出力信号線
306 出力信号線
307 出力信号線
308保持回路
309 保持回路
310イネーブル信号線
311リセット信号線
312 リセット信号線
313セット信号線
314 セット信号線
401〜410 信号
501〜515 信号
600タイミング信号生成回路
601〜615エッジセンシティブラッチ
616スタート信号線
617クロック信号線
621〜635 出力信号線
640論理和回路
641 出力信号線
642 論理和回路
643 出力信号線
644 論理和回路
645 出力信号線
651シフトレジスタ
652論理回路
701〜718 信号
900 表示素子選択回路
901〜915セレクタ
916画像信号入力線
921〜935ソース信号線
1000基板
1001薄膜トランジスタ
1002 薄膜トランジスタ
1003 フォトセンサ
1004絶縁層
1005 絶縁層
1006 絶縁層
1007画素電極
1008 下部電極
1010n型半導体層
1011 i型半導体層
1012p型半導体層
1013ゲート電極
1014信号線
1020対向基板
1021対向電極
1022カラーフィルタ層
1023オーバーコート層
1024液晶層
1025スペーサ
1035 指
1100 基板
1101 薄膜トランジスタ
1102 薄膜トランジスタ
1103 フォトセンサ
1104 絶縁層
1105 絶縁層
1106 絶縁層
1109センサ用配線
1110 n型半導体層
1111 i型半導体層
1112 p型半導体層
1120 対向基板
1123 画素電極
1124発光層
1125 対向電極
1126バンク
1127EL素子
1135 指
1211筐体
1212 表示部
1213支持台
1221 筐体
1222 表示部
1223 表示部
1224スピーカ部
1225操作キー
1226記録媒体挿入部
1227外部接続ポート
1228LEDランプ
1229マイクロフォン
1300 筐体
1301 表示部
1302 操作ボタン
1303 外部接続ポート
1304 スピーカ
1305マイク
1306キーボード
1307 画面

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 京セラ株式会社の「 電子機器、制御方法、及びプログラム」が 公開されました。( 2020/10/29)

    【課題】操作性を向上させた電子機器、制御方法、及びプログラムを提供する。【解決手段】電子機器1は、自機器に接触されないジェスチャを検出する第1センサ(近接センサ18)と、自機器に接触されるタッチを検出... 詳細

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ