図面 (/)

技術 薄膜トランジスタおよび薄膜トランジスタ基板

出願人 三菱電機株式会社
発明者 井上和式
出願日 2015年11月26日 (5年1ヶ月経過) 出願番号 2015-230617
公開日 2017年6月1日 (3年7ヶ月経過) 公開番号 2017-098459
状態 特許登録済
技術分野 薄膜トランジスタ
主要キーワード パターン端面 樹脂系絶縁材料 接続配線パターン スパッタリングパラメータ ES層 車載用表示機 断線防止 バックチャネルエッチング
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年6月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

チャネル層が加工プロセスにおけるダメージを受けることなく、また、ソース電極およびドレイン電極を構成する金属原子拡散によるダメージの影響を低減できるTFTを提供する。

解決手段

基板上に配設されたゲート電極、ソース電極およびドレイン電極と、それらの上を覆うように設けられた第1の絶縁膜と、ゲート電極、ソース電極およびドレイン電極と対向するように、第1の絶縁膜上に配設された半導体層と、ソース電極と半導体層との間の第1の絶縁膜を貫通する第1のコンタクトホールと、ドレイン電極と半導体層との間の第1の絶縁膜を貫通する第2のコンタクトホールとを備え、ゲート電極は、平面視においてソース電極とドレイン電極との間に配設され、ソース電極およびドレイン電極は、それぞれ第1および第2のコンタクトホールを介して、半導体層と電気的に接続され、半導体層におけるゲート電極と対向する領域がチャネル領域となる。

概要

背景

TFTをスイッチングデバイスとして用いたTFT基板は、例えば液晶を利用した表示装置液晶表示装置)、LED(Light Emitting Diode)を利用した表示装置(発光表示装置)等の電気光学装置に利用されている。TFT等の半導体装置は、低消費電力薄型という特徴があり、フラットパネルディスプレイへの応用が盛んになされている。

液晶表示装置(LCD)には、単純マトリックス型LCDと、TFTをスイッチングデバイスとして用いるTFT−LCDとがある。このうち、TFT−LCDは表示品位の点で単純マトリックス型LCDより優れており、モバイルコンピューターノート型パソコン、あるいはテレビジョンなどのディスプレイ製品に広く用いられている。

一般に、TFT−LCDは、アレイ状に配設された複数のTFTを備えたTFT基板と、カラーフィルタ等を備えた対向基板との間に、液晶層が挟持された構造の液晶表示パネルを有している。液晶表示パネルの前面側と背面側のそれぞれに偏光板が設けられ、そのうちの一方のさらに外側にはバックライトが設けられる。この構造によって良好なカラー表示が得られる。

液晶表示装置における液晶の駆動方式としては、TN(Twisted Nematic)モード、VA(Vertical Alignment)モードなどの縦電界方式と、IPS(In Plane Switching)モード(「IPS」は登録商標)、FFS(Fringe Field Switching)モードなどの横電界方式とがある。一般に、横電界方式の液晶表示装置は、縦電界方式のものに比べて、広視野角化に有利であり、パソコン車載用表示機器などのディスプレイ製品では主流になりつつある。

TNモードに代表される縦電界方式の液晶表示パネルでは、画像信号に応じた電圧印加される画素電極がTFT基板に配設され、一定の電位共通電位)に固定される共通電極が対向基板に配設される。従って、液晶層の液晶は、液晶表示パネルの表面に対してほぼ垂直な電界によって駆動される。

一方、横電界方式の液晶表示パネルでは、画素電極と共通電極の両方がTFT基板に配設され、液晶層の液晶は、液晶表示パネルの表面に対してほぼ水平な電界によって駆動される。特に、FFSモードのTFT基板では、画素電極と共通電極とが絶縁膜を介して上下に対向するように配設される。画素電極と共通電極はどちらを下に形成してもよいが、下側に配設される方は平板状に形成され、上側(液晶層に近い側)に配設される方はスリットを有する格子状または櫛歯状に形成される。

従来、液晶表示装置用のTFT基板のスイッチングデバイスには、TFTの活性層チャネル層)を形成するための半導体膜アモルファスシリコン(a-Si)が用いられてきた。

例えば特許文献1の図1、図2に示すように、a−Si半導体膜をチャネル層とするTFTを備えたTNモードのTFT基板を作製する場合、一般的には、(1)ゲート電極の形成工程、(2)ゲート絶縁膜およびチャネル層の形成工程、(3)ソース電極およびドレイン電極の形成工程、(4)保護絶縁膜へのコンタクトホール形成工程、(5)画素電極の形成工程、という計5回の写真製版工程を経て製造することができる。

また、例えば特許文献2の図2、図3に示すように、a−Si半導体膜をチャネル層とするTFTを備えたFFS−TFT基板を作製する場合は、(1)ゲート電極の形成工程、(2)ゲート絶縁膜およびチャネル層の形成工程、(3)ソース電極およびドレイン電極の形成工程、(4)保護絶縁膜へのコンタクトホール形成工程、(5)画素電極の形成工程、(6)層間絶縁膜へのコンタクトホール形成工程、(7)共通電極の形成工程、という計7回の写真製版工程を経て製造することができる。

近年では、活性層に酸化物半導体を用いたTFTの開発が盛んになされている。酸化物半導体は、従来のアモルファスシリコンよりも高い移動度を有しており、高性能なTFTを実現することができる。このため、パネル高精細化低消費電力化に有利であり、スマートフォンやモバイルコンピューター等の携帯機器やパソコン等への実用化が進められつつある。

酸化物半導体としては、酸化亜鉛(ZnO)系材料および酸化亜鉛に酸化ガリウム(Ga2O3)および酸化インジウム(In2O3)を添加した非晶質のInGaZnO系材料が主に用いられる。これらの技術は、特許文献1、2および非特許文献1等に開示されている。

これらの酸化物半導体材料は、一般的に、透明導電体である非晶質ITO(酸化インジウム(In2O3)+酸化すず(SnO2))および非晶質InZnO(酸化インジウム(In2O3)+酸化亜鉛(ZnO))のような酸化物導電体と同様に、シュウ酸カルボン酸などの弱酸溶液エッチングすることが可能であり、パターン加工が容易であるという利点がある。

しかし、このような酸化物半導体材料は、TFTのソース電極およびドレイン電極に用いられる一般的な金属膜(例えばCr、Ti、Mo、Ta、Al、Cuおよびこれらの合金)のエッチング加工に用いられる酸系溶液によってもエッチングダメージを受け、特性を劣化させてしまうことがある。また、酸化物半導体材料の種類によっては、これらの酸系溶液に溶けてしまうことがある。

従って、例えば特許文献4の図11の(b)部に開示されるように酸化物半導体で構成されるチャネル層の上にソース電極およびドレイン電極を直接配設したTFT(一般的に、バックチャネルエッチング(BCE)型TFTと呼ばれる)を形成する場合は、ソース電極およびドレイン電極の加工に用いる酸系溶液によってチャネル層がダメージを受け、TFT特性を劣化させてしまうことがあった。さらには、ソース電極およびドレイン電極となる金属膜を酸化物半導体膜(チャネル層)の上に成膜する際に、その界面での酸化還元反応によりチャネル層がダメージを受け、TFTの特性を劣化させてしまうことがあった。なお、特許文献1の図1、図2、特許文献2の図2、図3もBCE型TFTである。

この問題を解決するためには、例えば特許文献5の第1図、第9図に示すように、半導体膜の上層保護絶縁層を形成したTFT構造を利用することが考えられる。このTFT構造では、金属膜をソース電極およびドレイン電極に加工するためのエッチングによって、酸化物半導体膜がダメージを受けたり消失したりすることを防止できる。この構造のTFTは、一般的に、エッチングストッパまたはエッチストッパES)型TFTと呼ばれる。

例えば、ZnOのような金属酸化物半導体層に用いた特許文献3の図1、図2の(a)部には、金属酸化物で構成される半導体膜(チャネル層)上に、酸化シリコンまたは窒化シリコンで構成されるチャネル保護膜チャネル保護層)が設けられたTNモードのES型TFT基板が開示されている。

概要

チャネル層が加工プロセスにおけるダメージを受けることなく、また、ソース電極およびドレイン電極を構成する金属原子拡散によるダメージの影響を低減できるTFTを提供する。基板上に配設されたゲート電極、ソース電極およびドレイン電極と、それらの上を覆うように設けられた第1の絶縁膜と、ゲート電極、ソース電極およびドレイン電極と対向するように、第1の絶縁膜上に配設された半導体層と、ソース電極と半導体層との間の第1の絶縁膜を貫通する第1のコンタクトホールと、ドレイン電極と半導体層との間の第1の絶縁膜を貫通する第2のコンタクトホールとを備え、ゲート電極は、平面視においてソース電極とドレイン電極との間に配設され、ソース電極およびドレイン電極は、それぞれ第1および第2のコンタクトホールを介して、半導体層と電気的に接続され、半導体層におけるゲート電極と対向する領域がチャネル領域となる。

目的

本発明は以上のような課題を解決するためになされたものであり、酸化物半導体膜をチャネル層に用いたTFTにおいて、チャネル層がソース電極、ドレイン電極および保護絶縁層の加工プロセスにおけるダメージを受けることなく、また、ソース電極およびドレイン電極を構成する金属原子の拡散によるダメージの影響を低減できるTFTを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に配設されたゲート電極ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の上を覆うように設けられた第1の絶縁膜と、前記ゲート電極、前記ソース電極および前記ドレイン電極と対向するように、第1の絶縁膜上に配設された半導体層と、前記ソース電極と前記半導体層との間の前記第1の絶縁膜を貫通するように設けられた第1のコンタクトホールと、前記ドレイン電極と前記半導体層との間の前記第1の絶縁膜を貫通するように設けられた第2のコンタクトホールと、を備え、前記ゲート電極は、平面視において前記ソース電極と前記ドレイン電極との間に配設され、前記ソース電極および前記ドレイン電極は、それぞれ前記第1および第2のコンタクトホールを介して、前記半導体層と電気的に接続され、前記半導体層における前記ゲート電極と対向する領域がチャネル領域となる、薄膜トランジスタ

請求項2

前記ゲート電極、前記ソース電極および前記ドレイン電極は同一層として配設される、請求項1記載の薄膜トランジスタ。

請求項3

前記半導体層は、酸化物半導体で構成される、請求項1記載の薄膜トランジスタ。

請求項4

画素マトリックス状に複数配列された薄膜トランジスタ基板であって、基板の上に選択的に配設されたゲート電極、ソース電極およびドレイン電極と、前記基板の上に複数配設されたゲート配線および前記ゲート配線に直交する方向に延在するように複数配設されたソース配線と、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記ゲート配線および前記ソース配線を覆う第1の絶縁膜と、前記第1の絶縁膜の上に選択的に配設され、前記第1の絶縁膜を貫通するソース電極コンタクトホールおよびドレイン電極コンタクトホールをそれぞれ介して、前記ソース電極および前記ドレイン電極に接続される半導体層と、前記半導体層の上を含む前記第1の絶縁膜の上に配設された第2の絶縁膜と、前記第2の絶縁膜の上に配設され、前記第1および第2の絶縁膜を貫通する画素ドレインコンタクトホールを介して前記ドレイン電極に接続された画素電極と、前記ソース配線の上に沿って延在するように前記第2の絶縁膜の上に前記画素電極と同一層で配設され、前記第1および第2の絶縁膜を貫通するソース配線接続コンタクトホールを介して前記ソース配線と電気的に接続されるソース配線接続配線と、を備え、前記ソース配線は、平面視において前記ゲート配線との交差部手前で分断され、前記ソース配線接続配線は、分断された前記ソース配線間を電気的に接続する、薄膜トランジスタ基板。

請求項5

前記薄膜トランジスタ基板は、前記基板の上に複数配設され、前記ゲート配線と平行な方向に延在する共通電極配線と、前記共通電極配線の一部であって前記画素電極との間で電気容量を形成する共通電極と、を備え、前記共通電極配線は、前記ゲート配線に並列して設けられ、前記ソース配線接続配線は、前記共通電極配線の上方も跨ぐように設けられる、請求項4記載の薄膜トランジスタ基板。

請求項6

画素がマトリックス状に複数配列された薄膜トランジスタ基板であって、基板の上に選択的に配設されたゲート電極、ソース電極およびドレイン電極と、前記基板の上に複数配設されたゲート配線および前記ゲート配線に直交する方向に延在するように複数配設されたソース配線と、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記ゲート配線および前記ソース配線を覆う第1の絶縁膜と、前記第1の絶縁膜の上に選択的に配設され、前記第1の絶縁膜を貫通するソース電極コンタクトホールおよびドレイン電極コンタクトホールをそれぞれ介して、前記ソース電極および前記ドレイン電極に接続される半導体層と、前記半導体層の上を含む前記第1の絶縁膜の上に配設された第2の絶縁膜と、前記第2の絶縁膜の上に配設され、前記第1および第2の絶縁膜を貫通する画素ドレインコンタクトホールを介して前記ドレイン電極に接続された画素電極と、前記ゲート配線の上に沿って延在するように前記第2の絶縁膜上に前記画素電極と同一層で配設され、前記第1および第2の絶縁膜を貫通するゲート配線接続コンタクトホールを介して前記ゲート配線と電気的に接続されるゲート配線接続配線と、を備え、前記ゲート配線は、平面視において前記ソース配線との交差部手前で分断され、前記ゲート配線接続配線は、分断された前記ゲート配線間を電気的に接続する、薄膜トランジスタ基板。

請求項7

前記薄膜トランジスタ基板は、前記基板の上に複数配設され、前記ゲート配線と平行な方向に延在する共通電極配線と、前記共通電極配線の一部であって前記画素電極との間で電気容量を形成する共通電極と、前記共通電極配線の上に沿って延在するように前記第2の絶縁膜の上に前記画素電極と同一層で配設され、前記第1および第2の絶縁膜を貫通する共通電極配線接続コンタクトホールを介して前記共通電極配線と接続される共通電極配線接続配線と、を備え、前記共通電極配線は、平面視において前記ソース配線との交差部手前で分断され、前記共通電極配線接続配線は、分断された前記共通電極配線間を電気的に接続する、請求項6記載の薄膜トランジスタ基板。

請求項8

前記画素電極上および前記ゲート配線接続配線の上を含む前記第2の絶縁膜の上に配設された第3の絶縁膜と、前記第3の絶縁膜の上に前記画素電極と対向して配設された対向電極と、をさらに備え、前記対向電極は、前記共通電極配線の上方に延在するように設けられ、前記共通電極配線の上方の領域において前記第3の絶縁膜を貫通する共通電極コンタクトホールを介して前記共通電極配線接続配線に接続される、請求項7記載の薄膜トランジスタ基板。

請求項9

前記薄膜トランジスタ基板は、前記基板の上に複数配設され、前記ゲート配線と平行な方向に延在する共通電極配線と、前記共通電極配線の一部であって前記画素電極との間で電気容量を形成する共通電極と、前記画素電極上および前記ゲート配線接続配線の上を含む前記第2の絶縁膜の上に配設された第3の絶縁膜と、前記第3の絶縁膜の上に前記画素電極と対向して配設された対向電極と、をさらに備え、前記共通電極配線は、平面視において前記ソース配線との交差部手前で分断され、前記対向電極は、前記共通電極配線の上方に延在するように設けられ、前記共通電極配線の上方の領域において前記第1、第2および第3の絶縁膜を貫通する共通電極コンタクトホールを介して前記共通電極配線に接続され、分断された前記共通電極配線間を電気的に接続する、請求項6記載の薄膜トランジスタ基板。

請求項10

前記半導体層は、酸化物半導体で構成される、請求項4または請求項6記載の薄膜トランジスタ基板。

請求項11

前記第2の絶縁膜は、無機絶縁膜多層膜、または少なくとも樹脂系絶縁膜を含む多層膜で構成される、請求項4または請求項6記載の薄膜トランジスタ基板。

技術分野

0001

本発明は、薄膜トランジスタ(Thin Film Transistor:TFT)と、TFTをスイッチングデバイスとして用いたTFTアクティブマトリックス基板薄膜トランジスタ基板:以下、「TFT基板」と呼称)に関する。

背景技術

0002

TFTをスイッチングデバイスとして用いたTFT基板は、例えば液晶を利用した表示装置液晶表示装置)、LED(Light Emitting Diode)を利用した表示装置(発光表示装置)等の電気光学装置に利用されている。TFT等の半導体装置は、低消費電力薄型という特徴があり、フラットパネルディスプレイへの応用が盛んになされている。

0003

液晶表示装置(LCD)には、単純マトリックス型LCDと、TFTをスイッチングデバイスとして用いるTFT−LCDとがある。このうち、TFT−LCDは表示品位の点で単純マトリックス型LCDより優れており、モバイルコンピューターノート型パソコン、あるいはテレビジョンなどのディスプレイ製品に広く用いられている。

0004

一般に、TFT−LCDは、アレイ状に配設された複数のTFTを備えたTFT基板と、カラーフィルタ等を備えた対向基板との間に、液晶層が挟持された構造の液晶表示パネルを有している。液晶表示パネルの前面側と背面側のそれぞれに偏光板が設けられ、そのうちの一方のさらに外側にはバックライトが設けられる。この構造によって良好なカラー表示が得られる。

0005

液晶表示装置における液晶の駆動方式としては、TN(Twisted Nematic)モード、VA(Vertical Alignment)モードなどの縦電界方式と、IPS(In Plane Switching)モード(「IPS」は登録商標)、FFS(Fringe Field Switching)モードなどの横電界方式とがある。一般に、横電界方式の液晶表示装置は、縦電界方式のものに比べて、広視野角化に有利であり、パソコン車載用表示機器などのディスプレイ製品では主流になりつつある。

0006

TNモードに代表される縦電界方式の液晶表示パネルでは、画像信号に応じた電圧印加される画素電極がTFT基板に配設され、一定の電位共通電位)に固定される共通電極が対向基板に配設される。従って、液晶層の液晶は、液晶表示パネルの表面に対してほぼ垂直な電界によって駆動される。

0007

一方、横電界方式の液晶表示パネルでは、画素電極と共通電極の両方がTFT基板に配設され、液晶層の液晶は、液晶表示パネルの表面に対してほぼ水平な電界によって駆動される。特に、FFSモードのTFT基板では、画素電極と共通電極とが絶縁膜を介して上下に対向するように配設される。画素電極と共通電極はどちらを下に形成してもよいが、下側に配設される方は平板状に形成され、上側(液晶層に近い側)に配設される方はスリットを有する格子状または櫛歯状に形成される。

0008

従来、液晶表示装置用のTFT基板のスイッチングデバイスには、TFTの活性層チャネル層)を形成するための半導体膜アモルファスシリコン(a-Si)が用いられてきた。

0009

例えば特許文献1の図1図2に示すように、a−Si半導体膜をチャネル層とするTFTを備えたTNモードのTFT基板を作製する場合、一般的には、(1)ゲート電極の形成工程、(2)ゲート絶縁膜およびチャネル層の形成工程、(3)ソース電極およびドレイン電極の形成工程、(4)保護絶縁膜へのコンタクトホール形成工程、(5)画素電極の形成工程、という計5回の写真製版工程を経て製造することができる。

0010

また、例えば特許文献2の図2図3に示すように、a−Si半導体膜をチャネル層とするTFTを備えたFFS−TFT基板を作製する場合は、(1)ゲート電極の形成工程、(2)ゲート絶縁膜およびチャネル層の形成工程、(3)ソース電極およびドレイン電極の形成工程、(4)保護絶縁膜へのコンタクトホール形成工程、(5)画素電極の形成工程、(6)層間絶縁膜へのコンタクトホール形成工程、(7)共通電極の形成工程、という計7回の写真製版工程を経て製造することができる。

0011

近年では、活性層に酸化物半導体を用いたTFTの開発が盛んになされている。酸化物半導体は、従来のアモルファスシリコンよりも高い移動度を有しており、高性能なTFTを実現することができる。このため、パネル高精細化低消費電力化に有利であり、スマートフォンやモバイルコンピューター等の携帯機器やパソコン等への実用化が進められつつある。

0012

酸化物半導体としては、酸化亜鉛(ZnO)系材料および酸化亜鉛に酸化ガリウム(Ga2O3)および酸化インジウム(In2O3)を添加した非晶質のInGaZnO系材料が主に用いられる。これらの技術は、特許文献1、2および非特許文献1等に開示されている。

0013

これらの酸化物半導体材料は、一般的に、透明導電体である非晶質ITO(酸化インジウム(In2O3)+酸化すず(SnO2))および非晶質InZnO(酸化インジウム(In2O3)+酸化亜鉛(ZnO))のような酸化物導電体と同様に、シュウ酸カルボン酸などの弱酸溶液エッチングすることが可能であり、パターン加工が容易であるという利点がある。

0014

しかし、このような酸化物半導体材料は、TFTのソース電極およびドレイン電極に用いられる一般的な金属膜(例えばCr、Ti、Mo、Ta、Al、Cuおよびこれらの合金)のエッチング加工に用いられる酸系溶液によってもエッチングダメージを受け、特性を劣化させてしまうことがある。また、酸化物半導体材料の種類によっては、これらの酸系溶液に溶けてしまうことがある。

0015

従って、例えば特許文献4の図11の(b)部に開示されるように酸化物半導体で構成されるチャネル層の上にソース電極およびドレイン電極を直接配設したTFT(一般的に、バックチャネルエッチング(BCE)型TFTと呼ばれる)を形成する場合は、ソース電極およびドレイン電極の加工に用いる酸系溶液によってチャネル層がダメージを受け、TFT特性を劣化させてしまうことがあった。さらには、ソース電極およびドレイン電極となる金属膜を酸化物半導体膜(チャネル層)の上に成膜する際に、その界面での酸化還元反応によりチャネル層がダメージを受け、TFTの特性を劣化させてしまうことがあった。なお、特許文献1の図1図2、特許文献2の図2図3もBCE型TFTである。

0016

この問題を解決するためには、例えば特許文献5の第1図、第9図に示すように、半導体膜の上層保護絶縁層を形成したTFT構造を利用することが考えられる。このTFT構造では、金属膜をソース電極およびドレイン電極に加工するためのエッチングによって、酸化物半導体膜がダメージを受けたり消失したりすることを防止できる。この構造のTFTは、一般的に、エッチングストッパまたはエッチストッパES)型TFTと呼ばれる。

0017

例えば、ZnOのような金属酸化物半導体層に用いた特許文献3の図1図2の(a)部には、金属酸化物で構成される半導体膜(チャネル層)上に、酸化シリコンまたは窒化シリコンで構成されるチャネル保護膜チャネル保護層)が設けられたTNモードのES型TFT基板が開示されている。

0018

特開平10−268353号公報
特開2009−151285号公報
特開2005−77822号公報
特開2007−281409号公報
特開昭62−235784号公報
特開2003−92410号公報

先行技術

0019

Kenji Nomura等著、「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors」、Nature 2004年、第432巻、第488頁〜第492頁

発明が解決しようとする課題

0020

しかしながら、一般的なES型TFTを備えるTFT基板の製造では、酸化物半導体膜の上に酸化シリコンまたは窒化シリコンで構成される保護絶縁膜を形成してES層とするため、その製造においては少なくとも写真製版工程を1回追加する必要がある。従って、生産能力が低下し、製造コストの増加を招くこととなる。

0021

さらに、ES層のパターニング加工時のドライエッチングにより酸化物半導体膜がダメージを受け、TFT特性を劣化させるという新たな問題が発生する。

0022

以上のような酸化物半導体膜に対するTFTのプロセスダメージを解決する方法のひとつとして、例えば、特許文献6の図1に開示される半導体チャネル層有機化合物を用いた有機半導体TFTのように、ソース電極およびドレイン電極の形成後に半導体チャネル層を形成する構造が挙げられる。

0023

しかし、一般的に溶液滴下法や塗布法で形成される有機半導体膜とは異なり、スパッタリング法で形成する酸化物半導体膜の場合、このようなTFT構造を用いたとしても、ソース電極およびドレイン電極のパターン端面段差部における半導体膜のカバレッジ不良による特性劣化スパッタプロセス中のソース電極およびドレイン電極を構成する金属原子拡散による半導体チャネル層の特性劣化などにより、TFT特性が劣化するという問題が発生する。

0024

また、例えソース電極、ドレイン電極のパターン端面を膜厚が厚い(膜表面に近い)領域から薄い(膜底面に近い)領域にかけて順テーパー形状となるように加工したとしても、ソース電極およびドレイン電極に用いられる従来公知の金属膜は、一般に膜厚方向結晶成長した柱状の多結晶構造となっているため、パターン端面は、柱状構造に伴う凹凸形状が激しく、かつ結晶粒界露出した状態となっている。従って、カバレッジ性や界面の原子拡散については極めて厳しい状態になると考えられる。

0025

本発明は以上のような課題を解決するためになされたものであり、酸化物半導体膜をチャネル層に用いたTFTにおいて、チャネル層がソース電極、ドレイン電極および保護絶縁層の加工プロセスにおけるダメージを受けることなく、また、ソース電極およびドレイン電極を構成する金属原子の拡散によるダメージの影響を低減できるTFTを提供することを目的とする。

課題を解決するための手段

0026

本発明に係る薄膜トランジスタは、基板上に配設されたゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の上を覆うように設けられた第1の絶縁膜と、前記ゲート電極、前記ソース電極および前記ドレイン電極と対向するように、第1の絶縁膜上に配設された半導体層と、前記ソース電極と前記半導体層との間の前記第1の絶縁膜を貫通するように設けられた第1のコンタクトホールと、ドレイン電極と半導体層との間の第1の絶縁膜を貫通するように設けられた第2のコンタクトホールと、を備え、ゲート電極は、平面視においてソース電極とドレイン電極との間に配設され、ソース電極およびドレイン電極は、それぞれ第1および第2のコンタクトホールを介して、半導体層と電気的に接続され、半導体層におけるゲート電極と対向する領域がチャネル領域となる。

発明の効果

0027

本発明に係る薄膜トランジスタによれば、チャネル領域が形成される半導体層がソース電極、ドレイン電極および保護絶縁層の加工プロセスにおけるダメージを受けることなく、また、ソース電極およびドレイン電極を構成する原子の拡散によるダメージの影響を低減できる。

図面の簡単な説明

0028

本発明に係る実施の形態1のTFT基板の構成を示す平面図である。
本発明に係る実施の形態1のTFT基板の構成を示す断面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態1のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態1のTFT基板の変形例の構成を示す断面図である。
本発明に係る実施の形態2のTFT基板の構成を示す平面図である。
本発明に係る実施の形態2のTFT基板の構成を示す断面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態2のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態2のTFT基板の変形例の構成を示す断面図である。
本発明に係る実施の形態3のTFT基板の構成を示す平面図である。
本発明に係る実施の形態3のTFT基板の構成を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態3のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の構成を示す平面図である。
本発明に係る実施の形態4のTFT基板の構成を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す平面図である。
本発明に係る実施の形態4のTFT基板の製造方法を示す断面図である。

実施例

0029

<実施の形態1>
<TFT基板の画素の構成>
図1および図2を参照して、実施の形態1のTFT基板100の構成について説明する。なお、本発明はTFT基板に関するものであるが、特に画素の構成に特徴を有するので、以下においては画素の構成について説明する。図1は、実施の形態1に係る画素の平面構成を示す平面図であり、図2は、図1におけるA−A線での断面構成ゲート配線ソース配線交差部の断面構成)、X−X線での断面構成(TFT部、画素部および共通電極部の断面構成)、Y−Y線での断面構成(ゲート端子部の断面構成)およびZ−Z線での断面構成(ソース端子部の断面構成)を示す断面図である。なお、以下においてはTFT基板100は光透過型画像表示を行うことができるTNモードの液晶表示装置に用いるものとして説明する。

0030

図1に示すように、TFT基板100は、複数のゲート配線3(走査信号線)が平面視で横方向(X方向)に延在し、縦方向(Y方向)に延在する複数のソース配線8(表示信号線)と直交して交差し、両配線交点部分にTFT50が配設されており、TFT50のゲート電極2はゲート配線3から延在する部分で構成されている。すなわち、ゲート配線3から分岐してTFT50の形成領域(TFT部)へ延びた部分がゲート電極2を構成する。本実施の形態では、ゲート電極2は、平面視で横方向に在方するゲート配線3に対して平面視で縦方向に延在し、ソース配線8に平行している。

0031

ゲート配線3の一方の端部はゲート端子4に電気的に接続されており、ゲート端子4には、ゲート端子コンタクトホール18を介してゲート端子パッド22が接続されている。また、ソース配線8の一方の端部はソース端子9に接続されており、ソース端子9には、ソース端子コンタクトホール19を介してソース端子パッド23が接続されている。

0032

なお、隣接するゲート配線3および隣接するソース配線8に囲まれた領域が画素領域となり、TFT基板100では、画素領域がマトリックス状に配列された構成となる。そして、画素領域には、画素領域のほぼ全域を覆うように画素電極21が設けられている。

0033

また、図1に示されるようにゲート配線3に平行して延在するように共通電極配線6が設けられ、共通電極配線6のうち画素電極21と重なる部分が共通電極5となり、画素電極21との間に保持容量(補助容量)が形成される。共通電極配線6には一定の電位(共通電位)が与えられるが、当該電位を与える部分の図示は省略している。

0034

ソース配線8は、ゲート配線3および共通電極配線6と同一層で形成されており、ゲート配線3、ソース配線8および共通電極配線6は、それぞれ互いに電気的に絶縁された状態とする必要がある。そのため、本実施の形態では、ソース配線8はゲート配線3および共通電極配線6との交差部手前で分断され、短冊状(長方形)となっている。そして、短冊状のソース配線8間を電気的に接続するように、ソース配線8間を跨ぐように短冊状(長方形)のソース配線接続配線24が設けられている。なお、ソース配線8とソース配線接続配線24とはソース配線接続コンタクトホール20を介して電気的に接続されている。

0035

また、ソース配線8の一部がTFT50のソース電極7となり、ゲート電極2を間に挟んでソース電極7と対峙するように島状のドレイン電極10が画素領域に設けられている。そして、ソース電極7、ゲート電極2およびドレイン電極10の上方に跨るように、ゲート配線3に平行して延在する短冊状の半導体チャネル層14(半導体層)が設けられている。なお、半導体チャネル層14とソース電極7とは、ソース電極コンタクトホール12を介して電気的に接続され、半導体チャネル層14とドレイン電極10とは、ドレイン電極コンタクトホール13を介して電気的に接続されており、TFT50動作時には、半導体チャネル層14におけるゲート電極2と対向する領域がチャネル領域となる。

0036

このように、本発明に係るTFT50においては、ゲート電極2、ソース電極7およびドレイン電極10が基板1上に同一層として配設されており、半導体チャネル層14は、それらの上方に配設されている。また、ドレイン電極10はその一部が画素電極21で覆われ、画素ドレインコンタクトホール17を介して画素電極21と電気的に接続されている。

0037

次に、図2を用いてTFT基板100の断面構成について説明する。図2に示すように、TFT基板100は、例えば、ガラス等の透明性絶縁基板である基板1を母材とし、基板1上に、第1の導電膜で構成される、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が配設されている。

0038

本実施の形態では、第1の導電膜として遮光性を有する金属または合金、例えばモリブデン(Mo)およびアルミニウム(Al)などの金属、あるいはこれらの金属に他の元素を添加して得られる合金が用いられる。

0039

そして、これら第1の導電膜で構成される電極および配線のパターンを覆うように、絶縁膜11(第1の絶縁膜)が配設されている。絶縁膜11は、TFT部ではゲート絶縁膜として機能するのでゲート絶縁膜11と呼称する場合もある。

0040

TFT部においては、ゲート電極2を間に挟んで配置されたソース電極7およびドレイン電極10の表面の一部を露出させるように、絶縁膜11を貫通するソース電極コンタクトホール12(第1のコンタクトホール)およびドレイン電極コンタクトホール13(第2のコンタクトホール)が設けられている。

0041

そして、絶縁膜11の上には、ソース電極7、ゲート電極2およびドレイン電極10の上方に跨るように酸化物半導体で構成されるTFT50の半導体チャネル層14が配設されている。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13を介して、それぞれソース電極7およびドレイン電極10の表面と直接接続されている。

0042

本実施の形態では半導体チャネル層14は、例えば、酸化亜鉛(ZnO)系の酸化物半導体、酸化亜鉛に酸化インジウム(In2O3)および酸化すず(SnO2)を添加したInZnSnO系の酸化物半導体、または、酸化亜鉛に酸化ガリウム(Ga2O3)および酸化インジウム(In2O3)を添加したInGaZnO系の酸化物半導体などを用いることができる。半導体チャネル層14が酸化物半導体で構成されることにより、半導体チャネル層にアモルファスシリコンを用いた従来の構成よりも移動度を高めることができる。

0043

また、半導体チャネル層14および絶縁膜11を覆うように保護絶縁膜15(第2の絶縁膜)が配設されている。そして、ドレイン電極10の表面の一部を露出させる画素ドレインコンタクトホール17(第3のコンタクトホール)、ゲート端子4の表面の一部を露出させるゲート端子コンタクトホール18(第4のコンタクトホール)、ソース端子9の表面の一部を露出させるソース端子コンタクトホール19(第5のコンタクトホール)およびソース配線8の表面の一部を露出させるソース配線接続コンタクトホール20(第6のコンタクトホール)が、いずれも保護絶縁膜15および絶縁膜11を貫通するように設けられている。

0044

保護絶縁膜15の上には、画素部において、第2の導電膜で構成される画素電極21が配設されている。画素電極21は、ドレイン電極10の一部に重なるように配設され、画素ドレインコンタクトホール17を介してドレイン電極10の表面と直接接続されている。

0045

また、画素電極21は、共通電極5の少なくとも一部と重なる領域を有するように配設される。この領域は、画素電極21が絶縁膜11および保護絶縁膜15を間に挟んで共通電極5と対向しており、電気容量を形成する。この電気容量は、オン状態のTFT50を通して画素電極21に蓄積された画像表示用電荷を、TFT50がオフ状態となった後も一定時間保持して画素電極21の電位変動を抑え、良好な画像表示を得るための保持容量(補助容量)として機能する。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。

0046

また、保護絶縁膜15の上には、ゲート配線−ソース配線交差部において、第2の導電膜で構成されるソース配線接続配線24が配設されている。ソース配線接続配線24は、ゲート配線3および共通電極配線6を跨いでソース配線8間を電気的に接続する配線であり、ソース配線接続配線24は、ソース配線接続コンタクトホール20を介してソース配線8に直接接続されている。これにより、図1において、ゲート配線3との交差部手前で分断されていたソース配線8が互いに連結され、電気的にも接続された1本の連続したソース配線となる。なお、ソース配線接続コンタクトホール20は、ソース電極コンタクトホール12が設けられた半導体チャネル層14の上部も跨いでいる。

0047

また、保護絶縁膜15の上には、ソース端子部において、第2の導電膜で構成されるソース端子パッド23が配設されている。ソース端子パッド23は、ソース端子コンタクトホール19を介してソース端子9に直接接続されている。

0048

また、保護絶縁膜15の上には、ゲート端子部において、第2の導電膜で構成されるゲート端子パッド22が配設されている。ゲート端子パッド22は、ゲート端子コンタクトホール18介してゲート端子4に直接接続されている。

0049

以上説明したように、実施の形態1のTFT基板100では、TFT部の半導体チャネル層14は、第2の絶縁膜である保護絶縁膜15で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0050

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0051

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。

0052

また、半導体チャネル層14をアモルファスシリコンよりも高い移動度を有する酸化物半導体で構成しており、高性能なTFTを実現することができる。

0053

また、以上説明した実施の形態1のTFT基板100では、短冊状(長方形)のソース配線接続配線24によりソース配線8間を電気的に接続する構成を採ったが、これに限らず、例えば、ソース配線8に沿って縦方向に連続した1本のライン状のパターンとして形成しても良い。この場合、ソース配線接続配線パターンは、第2のソース配線として機能するので、例えばソース配線8がパターン不良で断線していたとしても、この部分がソース配線接続配線パターンによって補完されるため、ソース配線8の断線による表示不良を防止することができる。

0054

<製造方法>
以下、図3図10を用いて実施の形態1のTFT基板100の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図1および図2に相当する。

0055

まず、ガラス等の透明性絶縁基板である基板1を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さ0.6mmのガラス基板を基板1として用いた。そして、洗浄された基板1の一方の主面上に、ゲート電極2等の材料である第1の導電膜を形成する。なお、ゲート電極2等が設けられる方を基板1の上主面とする。

0056

第1の導電膜としては、例えばクロム(Cr)、モリブデン(Mo)、チタン(Ti)、銅(Cu)、タンタル(Ta)、タングステン(W)、アルミニウム(Al)などの金属およびこれらの金属元素を主成分として他の元素を1種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素のことを示すものとする。また、これらの金属の層または合金の層を2層以上含む多層構造としても良い。これらの金属または合金を用いることによって、比抵抗値が50μΩcm以下の低抵抗な導電膜を得ることができる。本実施の形態では、第1の導電膜としてアルミニウム(Al)合金膜を用いるものとし、アルゴン(Ar)ガスを用いたスパッタリング法で、Al合金膜を200nmの厚さに形成した。

0057

<1回目の写真製版工程>
その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。ここでは、リン酸酢酸および硝酸を含む溶液(Phosphoric-Acetic-Nitric acid:PAN薬液)によるウエットエッチングを用いた。その後、フォトレジストパターンを除去することで、図3および図4に示されるように、基板1の上主面上に、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が形成される。なお、図3に示されるように、ソース配線8は、ゲート配線3および共通電極配線6との交差部手前で分断され短冊状(長方形)となっている。

0058

次に、ゲート電極2等の第1の導電膜で構成される電極および配線のパターンを覆うように、基板1の上主面上に絶縁膜11(第1の絶縁膜)を形成する。

0059

以下、より具体的に製造方法を説明する。本実施の形態では、化学的気相成膜(Chemical Vapor Deposition:CVD)法を用いて、窒化シリコン(SiN)膜と酸化シリコン(SiO)膜をこの順に形成することで、絶縁膜11を形成した。酸化シリコン膜は、酸素(O)原子を含むため、この後の工程で絶縁膜11の上に酸化物半導体膜を形成した場合に、酸化物半導体膜からO原子が絶縁膜11の膜中へと拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性遮断性)が弱い。このため、本実施形態では、SiO膜の下にバリア性に優れるSiN膜を設けた構成としている。より具体的には、絶縁膜11を、厚さ400nmのSiN膜と厚さ50nmのSiO膜の多層膜とした。なお、絶縁膜11は、TFT部においてはゲート絶縁膜として機能する。

0060

<2回目の写真製版工程>
そして、絶縁膜11上にフォトレジスト材を塗布し、2回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、絶縁膜11をエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。またエッチング速度を高めるために、さらにArガスを添加することもできる。その後、フォトレジストパターンを除去することで、図5および図6に示されるように、絶縁膜11に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成される。

0061

次に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成された絶縁膜11上に酸化物半導体膜を形成する。絶縁膜11の上に形成する酸化物半導体膜は、本実施の形態では、InとGaとZnを含む酸化物(例:InGaZnO)を用いる。より具体的には、In:Ga:Zn:Oの原子組成比が1:1:1:4であるInGaZnOターゲット[In2O3・Ga2O3・2(ZnO)]を用いて、ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法により、InGaZnO膜を50nmの厚さに形成した。

0062

一般的なArガスを用いたスパッタリング法で酸化物ターゲットスパッタリングすると、化学量論組成に比べると酸素が欠乏した(酸素プア)状態で膜が堆積されてしまう。しかしながら、ArガスにO2ガスを添加することにより、酸化反応を伴いながら膜を堆積させることができるので、酸素欠損の少ない安定な構造の酸化物半導体膜を形成することができる。これにより、段差部におけるカバレッジ性を向上させることができ、段差部分における半導体特性劣化防止および断線防止の効果がある。また、ソース電極7およびドレイン電極10を構成する第1の導電膜からの原子拡散に起因する半導体特性の劣化を低減することができる。

0063

本実施の形態では、O2ガスの添加量をArガスとの圧力比(O2/Ar)で10%としたが、10%に限らず、2%〜30%の範囲であれば好ましい。2%以上であれば、酸素欠損の少ない酸化物半導体膜を形成することができる。一方でO2/Ar分圧比が30%を超えると、酸素過剰な不安定な構造となってしまう。なお、投入電力スパッタガス全圧などのスパッタリングパラメータは、安定なスパッタ放電が得られる範囲内で任意に設定することができる。

0064

<3回目の写真製版工程>
そして、酸化物半導体膜上にフォトレジスト材を塗布し、3回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、酸化物半導体膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。その後、フォトレジストパターンを除去することで、図7および図8に示されるように、TFT部の絶縁膜11上に、酸化物半導体で構成される半導体チャネル層14が形成される。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13にも埋め込まれ、ソース電極7およびドレイン電極10と直接接続される。

0065

次に、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成する。本実施の形態では、CVD法を用いて、SiO膜とSiN膜をこの順に形成することで、保護絶縁膜15を形成した。酸化シリコン膜は、酸素(O)原子を含むため、半導体チャネル層14の上に直接形成した場合でも、半導体チャネル層14からO原子が保護絶縁膜15の膜中へ拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の上にバリア性に優れるSiN膜を設けた構成としている。より具体的には、保護絶縁膜15を、厚さ150nmのSiO膜と、厚さ150nmのSiN膜との多層膜とした。

0066

<4回目の写真製版工程>
そして、保護絶縁膜15上にフォトレジスト材を塗布し、4回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。また、エッチング速度を高めるために、さらにArガスを添加することもできる。なお、このドライエッチングプロセス時には、半導体チャネル層14は、絶縁膜15とフォトレジストパターンで覆われているので、半導体チャネル層14がドライエッチングガスによるプロセスダメージを受けることはない。

0067

その後、フォトレジストパターンを除去することで、図9および図10に示されるように、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19およびソース配線接続コンタクトホール20が形成される。

0068

次に、画素ドレインコンタクトホール17等が形成された保護絶縁膜15上に、画素電極21等の材料である第2の導電膜を形成する。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。透明導電膜としては、ITO(酸化インジウム(In2O3)+酸化すず(SnO2))膜を用いることができ、酸化インジウムと酸化すずの混合比は、例えば90:10(重量%)とする。また、ここではスパッタリング法を用い、アルゴン(Ar)に水素(H)を含むガス、例えば、水素(H2)ガスまたは水蒸気(H2O)などを混合したガスを用い、厚さ100nmの非晶質状態ITO膜を形成した。

0069

<5回目の写真製版工程>
そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0070

その後、フォトレジストパターンを除去し、基板1全体を200℃に加熱する。この加熱により、非晶質ITO膜が結晶化し、多結晶ITO膜となる。ここでの加熱温度は200℃に限ることはなく、酸化インジウム(In2O3)が85重量%以上95重量%以下、酸化すず(SnO2)が5重量%以上15重量%以下の混合比(合計で100重量%)を有する一般的な非晶質ITO膜の場合は、140℃以上であれば結晶化させることができる。一方、高温側はTFT基板に形成されている層およびパターンに用いられる材料等の耐熱温度で任意に決めることができる。

0071

これにより、図1および図2に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子パッド22、ソース端子パッド23およびソース配線接続配線24が形成される。

0072

なお、画素電極21は、画素ドレインコンタクトホール17にも埋め込まれ、ドレイン電極10と直接接続され、ゲート端子パッド22は、ゲート端子コンタクトホール18に埋め込まれ、ゲート端子4と直接接続される。また、ソース端子パッド23は、ソース端子コンタクトホール19に埋め込まれ、ソース端子9と直接接続される。また、ソース配線接続配線24は、ソース配線接続コンタクトホール20に埋め込まれ、ソース配線8と直接接続される。

0073

以上説明した工程を経て、図1および図2に示したTFT基板100が完成する。なお、液晶表示パネルの組み立ての際は、完成したTFT基板100の表面に配向膜スペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製した、カラーフィルタ、対向電極および配向膜等を備えた対向基板を、TFT基板100と貼り合わせる。この際、スペーサによってTFT基板と対向基板との間に隙間が形成され、その隙間に液晶封止することによって、縦電界方式のTNモードあるいはVAモードの液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板駆動回路およびバックライトユニット等を配設することによって液晶表示装置が完成する。

0074

以上のように、実施の形態1ではチャネル層に高性能の酸化物半導体膜を用いた縦電界方式の液晶表示装置に用いられるTFT基板を5回の写真製版工程で製造することができる。また、図2のTFT部に示されるように、半導体チャネル層14は、保護絶縁膜15で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0075

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0076

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。このため、酸化物半導体の高性能な特性を維持した状態でTFTを形成することが可能で、信頼性の高い液晶表示装置を得ることができる。

0077

<変形例>
以上説明した実施の形態1では、保護絶縁膜15をSiO膜およびSiN膜のような無機絶縁膜で形成する構成を示したが、図11に示すように、保護絶縁膜15の上にさらに光透過性を有する樹脂系絶縁膜16を配設した多層膜を保護絶縁膜とし、樹脂系絶縁膜16上に画素電極21を形成する構成としても良い。

0078

すなわち、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成した後、保護絶縁膜15上に樹脂系絶縁材料を塗布して樹脂系絶縁膜16を形成し、4回目の写真製版工程とエッチングにより樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11をパターニングする。これにより、樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19およびソース配線接続コンタクトホール20を形成する。

0079

本変形例では、樹脂系絶縁膜16の材料として、感光性を有する有機系のアルカリ樹脂膜を用いた。より具体的には、保護絶縁膜15として、CVD法を用いて厚さ150nmのSiO膜と厚さ150nmのSiN膜をこの順に形成した後に、樹脂系絶縁膜16として感光性の有機系アルカリ樹脂膜をTFT部の直上での厚さが1.5μmとなるように塗布形成する。その後、4回目の写真製版工程で有機アルカリ樹脂膜をパターニングし、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、実施の形態1と同様にフッ素を含むガスを用いたドライエッチング法を用いることができる。

0080

樹脂系絶縁膜16の材料としては、アクリル系の有機樹脂材料の他、オレフィン系材料ノボラック系材料、ポリイミド系材料およびシロキサン系材料を用いることもできる。また、感光性を持たせることにより、コンタクトホール等の開口パターンのマスクとしても使用することができる。

0081

その後、画素ドレインコンタクトホール17等が形成された樹脂系絶縁膜16上に、画素電極21等の材料である第2の導電膜を形成する。そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングすることで、図11に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子パッド22、ソース端子パッド23およびソース配線接続配線24が形成される。

0082

このように、塗布型の樹脂系絶縁膜16を形成した場合は、表面の凹凸が少ない平坦なTFT基板が得られる。従って、画素電極21を平坦な表面形状で形成することができるので、TNモードのような縦電界方式の液晶表示装置においては、均一な液晶駆動電界を発生させることができ、液晶の配向乱れが小さくコントラストの高い高品質な表示を得ることができる。また、これら塗布型の有機絶縁材料は、誘電率が低く、配線容量を低く抑えることができる。このため、TFT基板をより低い電圧で駆動させることが可能となり低消費電力化に寄与できる。

0083

<実施の形態2>
<TFT基板の画素の構成>
図12および図13を参照して、実施の形態2のTFT基板200の構成について説明する。なお、図1および図2を用いて説明したTFT基板100と同一の構成については同一の符号を付し、重複する説明は省略する。

0084

図1および図2を用いて説明した実施の形態1のTFT基板100では、ソース配線8をゲート配線3および共通電極配線6との交差部手前で分断された短冊状とする構成を採ったが、実施の形態2のTFT基板200では、ゲート配線3および共通電極配線6を、それぞれソース配線8との交差部手前で分断されたパターンとなるように形成した構成を採る。

0085

図12は、実施の形態2に係る画素の平面構成を示す平面図であり、図13は、図12におけるB−B線での断面構成(ゲート配線−ソース配線交差部の断面構成)、X−X線での断面構成(TFT部、画素部および共通電極部の断面構成)、Y−Y線での断面構成(ゲート端子部の断面構成)およびZ−Z線での断面構成(ソース端子部の断面構成)を示す断面図である。なお、共通電極配線6もゲート配線3と同様に、ソース配線8との交差部があるが、その断面構成はB−B線での断面構成と同じであるので図示は省略する。

0086

図12に示すように、TFT基板200は、複数のゲート配線3(走査信号線)が平面視で横方向(X方向)に延在し、縦方向(Y方向)に延在する複数のソース配線8(表示信号線)と直交して交差し、両配線の交点部分にTFT50が配設されており、TFT50のゲート電極2はゲート配線3から延在する部分で構成されている。

0087

ソース配線8は、ゲート配線3および共通電極配線6と同一層で形成されており、ゲート配線3、ソース配線8および共通電極配線6は、それぞれ互いに電気的に絶縁された状態とする必要がある。そのため、本実施の形態では、ゲート配線3および共通電極配線6は、ソース配線8との交差部手前で分断され、共通電極配線6は短冊状(長方形)となっている。また、ゲート配線3は、ソース配線8に平行するゲート電極2を有するので、L字形の平面視形状となる。

0088

そして、短冊状の共通電極配線6間を電気的に接続するように、共通電極配線6間を跨ぐように短冊状(長方形)の共通電極配線接続配線28が設けられている。なお、共通電極配線6と共通電極配線接続配線28とは共通電極配線接続コンタクトホール26を介して電気的に接続されている。

0089

またL字形のゲート配線3間を電気的に接続するように、ゲート配線3間を跨ぐように短冊状(長方形)のゲート配線接続配線27が設けられている。なお、ゲート配線3とゲート配線接続配線27とはゲート配線接続コンタクトホール25を介して電気的に接続されている。

0090

また、ソース配線8の一部がTFT50のソース電極7となり、ゲート電極2を間に挟んでソース電極7と対峙するように島状のドレイン電極10が画素領域に設けられている。その他、TFT50の構成は実施の形態1と同じである。

0091

次に、図13を用いてTFT基板200の断面構成について説明する。なお、図13においてはB−B線での断面構成以外は図2と同じであるので説明は適宜省略する。

0092

図13に示すように、TFT基板200は、基板1上に、第1の導電膜で構成される、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が配設されている。

0093

本実施の形態では、第1の導電膜として遮光性を有する金属または合金、例えばモリブデン(Mo)およびアルミニウム(Al)などの金属、あるいはこれらの金属に他の元素を添加して得られる合金が用いられる。

0094

そして、これら第1の導電膜で構成される電極および配線のパターンを覆うように、絶縁膜11(第1の絶縁膜)が配設されている。

0095

絶縁膜11の上には、ソース電極7、ゲート電極2およびドレイン電極10の上方に跨るように酸化物半導体で構成されるTFT50の半導体チャネル層14が配設されている。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13を介して、それぞれソース電極7およびドレイン電極10の表面と直接接続されている。

0096

なお、半導体チャネル層14の材質は、実施の形態1において説明したものと同じであり、半導体チャネル層にアモルファスシリコンを用いた従来の構成よりも移動度を高めることができる。

0097

また、半導体チャネル層14および絶縁膜11を覆うように保護絶縁膜15(第2の絶縁膜)が配設されている。そして、ドレイン電極10の表面の一部を露出させる画素ドレインコンタクトホール17(第3のコンタクトホール)、ゲート端子4の表面の一部を露出させるゲート端子コンタクトホール18(第4のコンタクトホール)、ソース端子9の表面の一部を露出させるソース端子コンタクトホール19(第5のコンタクトホール)、ゲート配線3の表面の一部を露出させるゲート配線接続コンタクトホール25(第7のコンタクトホール)および共通電極配線6の表面の一部を露出させる共通電極配線接続コンタクトホール26(第8のコンタクトホール)が、いずれも保護絶縁膜15および絶縁膜11を貫通するように設けられている。

0098

また、保護絶縁膜15の上には、ゲート配線−ソース配線交差部において、第2の導電膜で構成されるゲート配線接続配線27が配設されている。ゲート配線接続配線27は、ソース配線8を跨いでゲート配線3間を電気的に接続する配線であり、ゲート配線接続配線27はゲート配線接続コンタクトホール25を介してゲート配線3に直接接続されている。これにより、図12において、ソース配線8との交差部手前で分断されていたゲート配線3が互いに連結され、電気的にも接続された1本の連続したゲート配線となる。なお、第2の導電膜として透明導電膜(透光性導電膜)を用いることは実施の形態1と同じである。

0099

また、図13においては図示されていないが、保護絶縁膜15の上には第2の導電膜で構成される共通電極配線接続配線28が配設されている。共通電極配線接続配線28は、ソース配線8を跨いで共通電極配線6間を電気的に接続する配線であり、共通電極配線接続配線28は、共通電極配線接続コンタクトホール26を介して共通電極配線6に直接接続されている。これにより、図12において、ソース配線8との交差部手前で分断されていた共通電極配線6が互いに連結され、電気的にも接続された1本の連続した共通電極配線となる。

0100

以上説明したように、実施の形態2のTFT基板200では、TFT部の半導体チャネル層14は、第2の絶縁膜である保護絶縁膜15で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0101

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0102

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。

0103

また、半導体チャネル層14をアモルファスシリコンよりも高い移動度を有する酸化物半導体で構成しており、高性能なTFTを実現することができる。

0104

また、以上説明した実施の形態2のTFT基板200では、短冊状(長方形)のゲート配線接続配線27によりゲート配線3間を電気的に接続する構成を採ったが、これに限らず、例えば、ゲート配線3に沿って縦方向に連続した1本のライン状のパターンとして形成しても良い。この場合、ゲート配線接続配線パターンは、第2のゲート配線として機能するので、例えばゲート配線3がパターン不良で断線していたとしても、この部分がソース配線接続配線パターンによって補完されるため、ゲート配線3の断線による表示不良を防止することができる。

0105

<製造方法>
以下、図14図21を用いて実施の形態2のTFT基板200の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図12および図13に相当する。また、実施の形態1と重複する説明は適宜省略する。

0106

まず、ガラス等の透明性絶縁基板である基板1を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さ0.6mmのガラス基板を基板1として用いた。そして、洗浄された基板1の一方の主面上に、ゲート電極2等の材料である第1の導電膜を形成する。なお、ゲート電極2等が設けられる方を基板1の上主面とする。本実施の形態では、第1の導電膜としてアルミニウム(Al)合金膜を用いるものとし、アルゴン(Ar)ガスを用いたスパッタリング法で、Al合金膜を200nmの厚さに形成した。

0107

<1回目の写真製版工程>
その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。ここでは、PAN薬液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去することで、図14および図15に示されるように、基板1の上主面上に、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が形成される。なお、図14に示されるように、ゲート配線3および共通電極配線6はソース配線8との交差部手前で分断され、ゲート配線3はL字形の平面視形状となっており、共通電極配線6は短冊状(長方形)となっている。

0108

次に、ゲート電極2等の第1の導電膜で構成される電極および配線のパターンを覆うように、基板1の上主面上に絶縁膜11(第1の絶縁膜)を形成する。

0109

本実施の形態では、CVD法を用いて、窒化シリコン(SiN)膜と酸化シリコン(SiO)膜をこの順に形成することで、絶縁膜11を形成した。酸化シリコン膜は、酸素(O)原子を含むため、この後の工程で絶縁膜11の上に酸化物半導体膜を形成した場合に、酸化物半導体膜からO原子が絶縁膜11の膜中へと拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の下にバリア性に優れるSiN膜を設けた構成としている。より具体的には、絶縁膜11を、厚さ400nmのSiN膜と厚さ50nmのSiO膜の多層膜とした。なお、絶縁膜11は、TFT部においてはゲート絶縁膜として機能する。

0110

<2回目の写真製版工程>
そして、絶縁膜11上にフォトレジスト材を塗布し、2回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、絶縁膜11をエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。またエッチング速度を高めるために、さらにArガスを添加することもできる。その後、フォトレジストパターンを除去することで、図16および図17に示されるように、絶縁膜11に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成される。

0111

次に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成された絶縁膜11上に酸化物半導体膜を形成する。絶縁膜11の上に形成する酸化物半導体膜は、本実施の形態では、InとGaとZnを含む酸化物(例:InGaZnO)を用いる。より具体的には、In:Ga:Zn:Oの原子組成比が1:1:1:4であるInGaZnOターゲット[In2O3・Ga2O3・2(ZnO)]を用いて、ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法により、InGaZnO膜を50nmの厚さに形成した。ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法を用いることで、酸素欠損の少ない安定な構造の酸化物半導体膜を形成することができる。

0112

これにより、段差部におけるカバレッジ性を向上させることができ、段差部分における半導体特性の劣化防止および断線防止の効果がある。また、ソース電極7およびドレイン電極10を構成する第1の導電膜からの原子拡散に起因する半導体特性の劣化を低減することができる。なお、O2ガスの添加量は実施の形態1において説明しているので説明は省略する。

0113

<3回目の写真製版工程>
そして、酸化物半導体膜上にフォトレジスト材を塗布し、3回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、酸化物半導体膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。その後、フォトレジストパターンを除去することで、図18および図19に示されるように、TFT部の絶縁膜11上に、酸化物半導体で構成される半導体チャネル層14が形成される。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13にも埋め込まれ、ソース電極7およびドレイン電極10と直接接続される。

0114

次に、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成する。本実施の形態では、CVD法を用いて、SiO膜とSiN膜をこの順に形成することで、保護絶縁膜15を形成した。酸化シリコン膜は、酸素(O)原子を含むため、半導体チャネル層14の上に直接形成した場合でも、半導体チャネル層14からO原子が保護絶縁膜15の膜中へ拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の上にバリア性に優れるSiN膜を設けた構成としている。より具体的には、保護絶縁膜15を、厚さ150nmのSiO膜と、厚さ150nmのSiN膜との多層膜とした。

0115

<4回目の写真製版工程>
そして、保護絶縁膜15上にフォトレジスト材を塗布し、4回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。また、エッチング速度を高めるために、さらにArガスを添加することもできる。なお、このドライエッチングプロセス時には、半導体チャネル層14は、絶縁膜15とフォトレジストパターンで覆われているので、半導体チャネル層14がドライエッチングガスによるプロセスダメージを受けることはない。

0116

その後、フォトレジストパターンを除去することで、図20および図21に示されるように、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19、ゲート配線接続コンタクトホール25および共通電極配線接続コンタクトホール26が形成される。

0117

次に、画素ドレインコンタクトホール17等が形成された保護絶縁膜15上に、画素電極21等の材料である第2の導電膜を形成する。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。透明導電膜としては、ITO(酸化インジウム(In2O3)+酸化すず(SnO2))膜を用いることができ、酸化インジウムと酸化すずの混合比は、例えば90:10(重量%)とする。また、ここではスパッタリング法を用い、アルゴン(Ar)に水素(H)を含むガス、例えば、水素(H2)ガスまたは水蒸気(H2O)などを混合したガスを用い、厚さ100nmの非晶質状態のITO膜を形成した。

0118

<5回目の写真製版工程>
そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0119

その後、フォトレジストパターンを除去し、基板1全体を200℃に加熱する。この加熱により、非晶質ITO膜が結晶化し、多結晶ITO膜となる。なお、ここでの加熱温度が200℃に限定されるものでないことは、実施の形態1において説明した通りである。

0120

これにより、図12および図13に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子パッド22、ソース端子パッド23、ゲート配線接続配線27、共通電極配線接続配線28が形成される。

0121

なお、画素電極21は、画素ドレインコンタクトホール17にも埋め込まれ、ドレイン電極10と直接接続され、ゲート端子パッド22は、ゲート端子コンタクトホール18に埋め込まれ、ゲート端子4と直接接続される。また、ソース端子パッド23は、ソース端子コンタクトホール19に埋め込まれ、ソース端子9と直接接続される。また、ゲート配線接続配線27はゲート配線接続コンタクトホール25に埋め込まれ、ゲート配線3と直接接続され、共通電極配線接続配線28は共通電極配線接続コンタクトホール26に埋め込まれ、共通電極配線6と直接接続される。

0122

以上説明した工程を経て、図12および図13に示したTFT基板200が完成する。なお、この後に行われる液晶表示パネルの組み立ておよび液晶表示装置の完成までの工程は、実施の形態1において説明しているので説明は省略する。

0123

以上のように、実施の形態2ではチャネル層に高性能の酸化物半導体膜を用いた縦電界方式の液晶表示装置に用いられるTFT基板を5回の写真製版工程で製造することができる。また、図13のTFT部に示されるように、半導体チャネル層14は、保護絶縁膜15で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0124

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0125

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。このため、酸化物半導体の高性能な特性を維持した状態でTFTを形成することが可能で、信頼性の高い液晶表示装置を得ることができる。

0126

<変形例>
以上説明した実施の形態2では、保護絶縁膜15をSiO膜およびSiN膜のような無機絶縁膜で形成する構成を示したが、図22に示すように、保護絶縁膜15の上にさらに光透過性を有する樹脂系絶縁膜16を配設した多層膜を保護絶縁膜とし、樹脂系絶縁膜16上に画素電極21を形成する構成としても良い。

0127

すなわち、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成した後、保護絶縁膜15上に樹脂系絶縁材料を塗布して樹脂系絶縁膜16を形成し、4回目の写真製版工程とエッチングにより樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11をパターニングする。これにより、樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19、ゲート配線接続コンタクトホール25および共通電極配線接続コンタクトホール26を形成する。

0128

本変形例では、樹脂系絶縁膜16の材料として、感光性を有する有機系のアルカリ樹脂膜を用いた。より具体的には、保護絶縁膜15として、CVD法を用いて厚さ150nmのSiO膜と厚さ150nmのSiN膜をこの順に形成した後に、樹脂系絶縁膜16として感光性の有機系アルカリ樹脂膜をTFT部の直上での厚さが1.5μmとなるように塗布形成する。その後、4回目の写真製版工程で有機アルカリ樹脂膜をパターニングし、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、実施の形態1と同様にフッ素を含むガスを用いたドライエッチング法を用いることができる。

0129

樹脂系絶縁膜16の材料としては、アクリル系の有機樹脂材料の他、オレフィン系材料、ノボラック系材料、ポリイミド系材料およびシロキサン系材料を用いることもできる。また、感光性を持たせることにより、コンタクトホール等の開口パターンのマスクとしても使用することができる。

0130

その後、画素ドレインコンタクトホール17等が形成された樹脂系絶縁膜16上に、画素電極21等の材料である第2の導電膜を形成する。そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングすることで、図22に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子パッド22、ソース端子パッド23、ゲート配線接続配線27、共通電極配線接続配線28が形成される。

0131

このように、塗布型の樹脂系絶縁膜16を形成した場合は、表面の凹凸が少ない平坦なTFT基板が得られる。従って、画素電極21を平坦な表面形状で形成することができるので、TNモードのような縦電界方式の液晶表示装置においては、均一な液晶駆動電界を発生させることができ、液晶の配向乱れが小さくコントラストの高い高品質な表示を得ることができる。また、これら塗布型の有機絶縁材料は、誘電率が低く、配線容量を低く抑えることができる。このため、TFT基板をより低い電圧で駆動させることが可能となり低消費電力化に寄与できる。

0132

なお、以上説明した実施の形態1、2およびこれらの変形例においては、画素電極21として透明導電膜を用いた光透過型の液晶表示装置用のTFT基板を説明したが、本発明ではこれに限られず、画素電極21として、例えば光を反射するAlまたは銀(Ag)の金属膜、およびこれらの合金膜で形成しても良い。あるいは透明導電膜と光反射膜の両方を共存させて形成しても良い。画素電極21として光を反射する金属、合金膜を形成した場合は、光反射型の液晶表示装置用のTFT基板が得られる。また透明導電膜と光反射膜を共存させて形成した場合は、いわゆる半透過型(半反射型)の液晶表示装置用のTFT基板が得られる。

0133

また、画素電極21をアノード電極として用い、この上層に少なくとも電界発光層としてのLED層カソード電極を形成することにより、発光型表示装置用のTFT基板として応用することも可能である。電界発光層として、LED層にさらにホール輸送層および電子輸送層とをさらに備えた構成としても良い。

0134

<実施の形態3>
以上説明した実施の形態1、2およびこれらの変形例においては、本発明を光透過型のTNモード(またはVAモード)の液晶表示装置に使用されるTFT基板に適用した構成を説明したが、実施の形態3では、実施の形態2で説明した構成をベースとして、本発明を光透過型のFFSモードの液晶表示装置に使用されるTFT基板に適用した構成を説明する。

0135

<TFT基板の画素の構成>
図23および図24を参照して、実施の形態3のTFT基板300の構成について説明する。なお、図12および図13を用いて説明したTFT基板200と同一の構成については同一の符号を付し、重複する説明は省略する。

0136

図23は、実施の形態3に係る画素の平面構成を示す平面図であり、図24は、図23におけるB−B線での断面構成(ゲート配線−ソース配線交差部の断面構成)、C−C線での断面構成(共通電極配線−ソース配線交差部の断面構成)、X−X線での断面構成(TFT部、画素部および共通電極部の断面構成)、Y−Y線での断面構成(ゲート端子部の断面構成)およびZ−Z線での断面構成(ソース端子部の断面構成)を示す断面図である。

0137

図23に示すように、TFT基板300は、複数のゲート配線3(走査信号線)が平面視で横方向(X方向)に延在し、縦方向(Y方向)に延在する複数のソース配線8(表示信号線)と直交して交差し、両配線の交点部分にTFT50が配設されており、TFT50のゲート電極2はゲート配線3から延在する部分で構成されている。なお、以下においてはTFT基板300は光透過型の画像表示を行うことができるFFSモードの液晶表示装置に用いるものとして説明する。

0138

ソース配線8は、ゲート配線3および共通電極配線6と同一層で形成されており、ゲート配線3、ソース配線8および共通電極配線6は、それぞれ互いに電気的に絶縁された状態とする必要がある。そのため、本実施の形態では、ゲート配線3および共通電極配線6は、ソース配線8との交差部手前で分断され、共通電極配線6は短冊状(長方形)となっている。また、ゲート配線3は、ソース配線8に平行するゲート電極2を有するので、L字形の平面視形状となる。

0139

そして、L字形のゲート配線3間を電気的に接続するように、ゲート配線3間を跨ぐように短冊状(長方形)のゲート配線接続配線27が設けられている。なお、ゲート配線3とゲート配線接続配線27とはゲート配線接続コンタクトホール25を介して電気的に接続されている。

0140

また、対向電極33が共通電極配線6間の上方を覆うように延在しており、短冊状の共通電極配線6間は、対向電極33によって電気的に接続されている。なお、共通電極配線6と対向電極33とは共通電極コンタクトホール32を介して電気的に接続されている。

0141

また、ソース配線8の一部がTFT50のソース電極7となり、ゲート電極2を間に挟んでソース電極7と対峙するように島状のドレイン電極10が画素領域に設けられている。その他、TFT50の構成は実施の形態1と同じである。

0142

そして、画素領域に設けられた画素電極21に全面的に対向するように設けられた対向電極33は、複数の格子状のスリット開口部SLを有している。また、対向電極33は、短冊状の共通電極配線6の上方を覆うように設けられると共に、共通電極配線6間の上方にも延在しており、横方向(X方向)において隣り合う対向電極33とソース配線8上を跨いで互いに接続されている。

0143

次に、図24を用いてTFT基板300の断面構成について説明する。図24に示すように、TFT基板300は、基板1上に、第1の導電膜で構成される、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が配設されている。

0144

本実施の形態では、第1の導電膜として遮光性を有する金属または合金、例えばモリブデン(Mo)およびアルミニウム(Al)などの金属、あるいはこれらの金属に他の元素を添加して得られる合金が用いられる。

0145

そして、これら第1の導電膜で構成される電極および配線のパターンを覆うように、絶縁膜11(第1の絶縁膜)が配設されている。

0146

絶縁膜11の上には、ソース電極7、ゲート電極2およびドレイン電極10の上方に跨るように酸化物半導体で構成されるTFT50の半導体チャネル層14が配設されている。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13を介して、それぞれソース電極7およびドレイン電極10の表面と直接接続されている。

0147

なお、半導体チャネル層14の材質は、実施の形態1において説明したものと同じであり、半導体チャネル層にアモルファスシリコンを用いた従来の構成よりも移動度を高めることができる。

0148

また、半導体チャネル層14および絶縁膜11を覆うように保護絶縁膜15(第2の絶縁膜)が配設されている。そして、ドレイン電極10の表面の一部を露出させる画素ドレインコンタクトホール17(第3のコンタクトホール)、ゲート端子4の表面の一部を露出させるゲート端子コンタクトホール18(第4のコンタクトホール)、ソース端子9の表面の一部を露出させるソース端子コンタクトホール19(第5のコンタクトホール)およびゲート配線3の表面の一部を露出させるゲート配線接続コンタクトホール25(第7のコンタクトホール)が、いずれも保護絶縁膜15および絶縁膜11を貫通するように設けられている。

0149

保護絶縁膜15の上には、画素部において、第2の導電膜で構成される画素電極21が配設されている。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。画素電極21は、ドレイン電極10の一部に重なるように配設され、画素ドレインコンタクトホール17を介してドレイン電極10の表面と直接接続されている。また、画素電極21は、共通電極5の少なくとも一部と重なる領域を有するように配設されている。この領域は、画素電極21が絶縁膜11および保護絶縁膜15を間に挟んで共通電極5と対向しており、電気容量を形成する。

0150

この電気容量は、オン状態のTFT50を通して画素電極21に蓄積された画像表示用の電荷を、TFT50がオフ状態となった後も一定時間保持して画素電極21の電位変動を抑え、良好な画像表示を得るための保持容量(補助容量)として機能する。

0151

また、保護絶縁膜15の上には、ゲート配線−ソース配線交差部において、第2の導電膜で構成されるゲート配線接続配線27が配設されている。ゲート配線接続配線27は、ソース配線8を跨いでゲート配線3間を電気的に接続する配線であり、ゲート配線接続配線27はゲート配線接続コンタクトホール25を介してゲート配線3に直接接続されている。これにより、図23において、ソース配線8との交差部手前で分断されていたゲート配線3が互いに連結され、電気的にも接続された1本の連続したゲート配線となる。

0152

なお、図24に示されるように、保護絶縁膜15の上には、ソース配線8を跨ぐ共通電極配線接続配線28は設けられておらず、代わりに対向電極33が共通電極配線6間の上方に設けられており、対向電極33によって共通電極配線6間が電気的に接続される。

0153

また、保護絶縁膜15および画素電極21等を覆うように、層間絶縁膜29(第3の絶縁膜)が配設されている。そして、層間絶縁膜29、保護絶縁膜15および絶縁膜11を貫通してゲート端子4の表面の一部を露出させるゲート端子コンタクトホール30(第9のコンタクトホール)、ソース端子9の表面の一部を露出させるソース端子コンタクトホール31(第10のコンタクトホール)および共通電極5の表面の一部を露出させる共通電極コンタクトホール32(第11のコンタクトホール)が形成されている。

0154

そして、層間絶縁膜29の上には、第3の導電膜で構成される対向電極33が配設されている。対向電極33は、平面視上の画素表示領域内において画素電極21と重なるように配設されており、複数の格子状のスリット開口部SLが設けられている。これにより、基板面に対して略水平方向にフリンジ電界を発生することが可能であり、液晶は、表示パネルの表面に対してほぼ水平な電界によって駆動される。なお、本実施の形態では対向電極33にスリット状の開口部を形成した構成を示したが、複数のスリットの一方端間が繋がった櫛歯状の開口部を形成するようにしても良い。

0155

また、対向電極33は、共通電極配線−ソース配線交差部に示されるように、ソース配線8の上方を跨いで横方向に隣り合う画素領域の対向電極33に接続されており、共通電極コンタクトホール32を介して共通電極配線6と直接接続されている。これにより、図23において、ソース配線8との交差部手前で分断されていた共通電極配線6が互いに連結され、電気的にも接続された1本の連続した共通電極配線となり、対向電極33に一定の共通電位が供給される。

0156

ゲート配線3間の接続配線および共通電極配線6間の接続配線をそれぞれ異なる層に設けることで、接続配線どうしが短絡するなどのパターン不良を防止でき、ゲート配線3と共通電極配線6との短絡不良を防止できる効果がある。

0157

また、ゲート端子部においては層間絶縁膜29の上に、第3の導電膜で構成されるゲート端子パッド34が配設されており、ゲート端子パッド34はゲート端子コンタクトホール30を介して、ゲート端子4に直接接続されている。

0158

また、ソース端子部においては層間絶縁膜29の上に、第3の導電膜で構成されるソース端子パッド35が配設されており、ソース端子パッド35はソース端子コンタクトホール31を介して、ソース端子9に直接接続されている。

0159

なお、対向電極33がソース配線8を跨いで重なる領域はできるだけ小さくなるように形成することが好ましい。本実施の形態では、隣り合う画素間の対向電極33を、共通電極配線6と同程度の幅のパターンで接続する構成としている。

0160

以上説明したように、実施の形態3のTFT基板300では、TFT部の半導体チャネル層14は、第2の絶縁膜である保護絶縁膜15で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0161

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0162

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。

0163

また、半導体チャネル層14をアモルファスシリコンよりも高い移動度を有する酸化物半導体で構成しており、高性能なTFTを実現することができる。

0164

なお、以上説明した実施の形態3のTFT基板300では、短冊状(長方形)のゲート配線接続配線27によりゲート配線3間を電気的に接続する構成を採ったが、これに限らず、例えば、ゲート配線3に沿って縦方向に連続した1本のライン状のパターンとして形成しても良い。この場合、ゲート配線接続配線パターンは、第2のゲート配線として機能するので、例えばゲート配線3がパターン不良で断線していたとしても、この部分がソース配線接続配線パターンによって補完されるため、ゲート配線3の断線による表示不良を防止することができる。

0165

<製造方法>
以下、図25図36を用いて実施の形態3のTFT基板300の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図23および図24に相当する。また、実施の形態1と重複する説明は適宜省略する。

0166

まず、ガラス等の透明性絶縁基板である基板1を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さ0.6mmのガラス基板を基板1として用いた。そして、洗浄された基板1の一方の主面上に、ゲート電極2等の材料である第1の導電膜を形成する。なお、ゲート電極2等が設けられる方を基板1の上主面とする。本実施の形態では、第1の導電膜としてアルミニウム(Al)合金膜を用いるものとし、アルゴン(Ar)ガスを用いたスパッタリング法で、Al合金膜を200nmの厚さに形成した。

0167

<1回目の写真製版工程>
その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。ここでは、PAN薬液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去することで、図25および図26に示されるように、基板1の上主面上に、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が形成される。なお、図25に示されるように、ゲート配線3および共通電極配線6はソース配線8との交差部手前で分断され、ゲート配線3はL字形の平面視形状となっており、共通電極配線6は短冊状(長方形)となっている。

0168

次に、ゲート電極2等の第1の導電膜で構成される電極および配線のパターンを覆うように、基板1の上主面上に絶縁膜11(第1の絶縁膜)を形成する。

0169

本実施の形態では、CVD法を用いて、窒化シリコン(SiN)膜と酸化シリコン(SiO)膜をこの順に形成することで、絶縁膜11を形成した。酸化シリコン膜は、酸素(O)原子を含むため、この後の工程で絶縁膜11の上に酸化物半導体膜を形成した場合に、酸化物半導体膜からO原子が絶縁膜11の膜中へと拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の下にバリア性に優れるSiN膜を設けた構成としている。より具体的には、絶縁膜11を、厚さ400nmのSiN膜と厚さ50nmのSiO膜の多層膜とした。なお、絶縁膜11は、TFT部においてはゲート絶縁膜として機能する。

0170

<2回目の写真製版工程>
そして、絶縁膜11上にフォトレジスト材を塗布し、2回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、絶縁膜11をエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。またエッチング速度を高めるために、さらにArガスを添加することもできる。その後、フォトレジストパターンを除去することで、図27および図28に示されるように、絶縁膜11に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成される。

0171

次に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成された絶縁膜11上に酸化物半導体膜を形成する。絶縁膜11の上に形成する酸化物半導体膜は、本実施の形態では、InとGaとZnを含む酸化物(例:InGaZnO)を用いる。より具体的には、In:Ga:Zn:Oの原子組成比が1:1:1:4であるInGaZnOターゲット[In2O3・Ga2O3・2(ZnO)]を用いて、ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法により、InGaZnO膜を50nmの厚さに形成した。ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法を用いることで、酸素欠損の少ない安定な構造の酸化物半導体膜を形成することができる。

0172

これにより、段差部におけるカバレッジ性を向上させることができ、段差部分における半導体特性の劣化防止および断線防止の効果がある。また、ソース電極7およびドレイン電極10を構成する第1の導電膜からの原子拡散に起因する半導体特性の劣化を低減することができる。なお、O2ガスの添加量は実施の形態1において説明しているので説明は省略する。

0173

<3回目の写真製版工程>
そして、酸化物半導体膜上にフォトレジスト材を塗布し、3回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、酸化物半導体膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。その後、フォトレジストパターンを除去することで、図29および図30に示されるように、TFT部の絶縁膜11上に、酸化物半導体で構成される半導体チャネル層14が形成される。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13にも埋め込まれ、ソース電極7およびドレイン電極10と直接接続される。

0174

次に、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成する。本実施の形態では、CVD法を用いて、SiO膜とSiN膜をこの順に形成することで、保護絶縁膜15を形成した。酸化シリコン膜は、酸素(O)原子を含むため、半導体チャネル層14の上に直接形成した場合でも、半導体チャネル層14からO原子が保護絶縁膜15の膜中へ拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の上にバリア性に優れるSiN膜を設けた構成としている。より具体的には、保護絶縁膜15を、厚さ150nmのSiO膜と、厚さ150nmのSiN膜との多層膜とした。

0175

<4回目の写真製版工程>
そして、保護絶縁膜15上にフォトレジスト材を塗布し、4回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。また、エッチング速度を高めるために、さらにArガスを添加することもできる。なお、このドライエッチングプロセス時には、半導体チャネル層14は、絶縁膜15とフォトレジストパターンで覆われているので、半導体チャネル層14がドライエッチングガスによるプロセスダメージを受けることはない。

0176

その後、フォトレジストパターンを除去することで、図31および図32に示されるように、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19、ゲート配線接続コンタクトホール25および共通電極配線接続コンタクトホール26が形成される。

0177

次に、画素ドレインコンタクトホール17等が形成された保護絶縁膜15上に、画素電極21等の材料である第2の導電膜を形成する。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。透明導電膜としては、ITO(酸化インジウム(In2O3)+酸化すず(SnO2))膜を用いることができ、酸化インジウムと酸化すずの混合比は、例えば90:10(重量%)とする。また、ここではスパッタリング法を用い、アルゴン(Ar)に水素(H)を含むガス、例えば、水素(H2)ガスまたは水蒸気(H2O)などを混合したガスを用い、厚さ100nmの非晶質状態のITO膜を形成した。

0178

<5回目の写真製版工程>
そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0179

その後、フォトレジストパターンを除去し、基板1全体を200℃に加熱する。この加熱により、非晶質ITO膜が結晶化し、多結晶ITO膜となる。なお、ここでの加熱温度が200℃に限定されるものでないことは、実施の形態1において説明した通りである。

0180

これにより、図33および図34に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子パッド22、ソース端子パッド23、ゲート配線接続配線27が形成される。

0181

なお、画素電極21は、画素ドレインコンタクトホール17にも埋め込まれ、ドレイン電極10と直接接続され、ゲート端子パッド22は、ゲート端子コンタクトホール18に埋め込まれ、ゲート端子4と直接接続される。また、ソース端子パッド23は、ソース端子コンタクトホール19に埋め込まれ、ソース端子9と直接接続される。また、ゲート配線接続配線27はゲート配線接続コンタクトホール25に埋め込まれ、ゲート配線3と直接接続される。

0182

次に、画素電極21上を含む保護絶縁膜15上に層間絶縁膜29となる第3の絶縁膜を形成する。本実施の形態では、CVD法を用いて、厚さ400nmの窒化シリコン膜(SiN)を形成した。

0183

<6回目の写真製版工程>
そして、層間絶縁膜29上にフォトレジスト材を塗布し、6回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、層間絶縁膜29、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。その後、フォトレジストパターンを除去することで、図35および図36に示されるように、層間絶縁膜29、保護絶縁膜15およびゲート絶縁膜11を貫通する、ゲート端子コンタクトホール30、ソース端子コンタクトホール31および共通電極コンタクトホール32が形成される。

0184

次に、ゲート端子コンタクトホール30等が形成された層間絶縁膜29上に、対向電極33の材料である第3の導電膜を形成する。本実施の形態では、第3の導電膜として、第2の導電膜の透明導電膜と同じ組成比、同じ製造方法で、厚さ100nmの非晶質ITO膜を形成した。

0185

<7回目の写真製版工程>
そして、第3の導電膜上にフォトレジスト材を塗布し、7回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第3の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0186

その後、フォトレジストパターンを除去することで、図23および図24に示されるように、複数の格子状のスリット開口部SLを有する非晶質ITO膜の対向電極33、ゲート端子パッド34およびソース端子パッド35が得られる。

0187

なお、対向電極33の一部は、共通電極コンタクトホール32を介して共通電極配線6と接続されるとともに、平面視においてソース配線8の上方を跨いで横方向に隣り合う画素領域まで連続するようなパターンで配設されている。

0188

また、ゲート端子パッド34は、ゲート端子コンタクトホール30を介してゲート端子4と直接接続され、ソース端子パッド35は、ソース端子コンタクトホール31を介して下方のソース端子9と直接接続されている。

0189

その後、基板1全体を200℃で加熱し、対向電極33、ゲート端子パッド34およびソース端子パッド35を構成する非晶質ITO膜を多結晶化させることで、図23および図24に示したTFT基板300が完成する。なお、この後に行われる液晶表示パネルの組み立ておよび液晶表示装置の完成までの工程は、実施の形態1において説明しているので説明は省略する。

0190

以上のように、実施の形態3ではチャネル層に高性能の酸化物半導体膜を用いた横電界方式の液晶表示装置に用いられるTFT基板を7回の写真製版工程で製造することができる。また、図24のTFT部に示されるように、半導体チャネル層14は、保護絶縁膜15および層間絶縁膜29で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0191

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0192

また、ソース電極7およびドレイン電極10のパターン端面は、絶縁膜11で覆われているので、半導体チャネル層14のカバレッジ不良およびパターン端面の界面における原子の拡散を低減することができる。このため、酸化物半導体の高性能な特性を維持した状態でTFTを形成することが可能で、信頼性の高い液晶表示装置を得ることができる。

0193

<実施の形態4>
以上説明した実施の形態3では、保護絶縁膜15をSiN膜のような無機絶縁膜で形成する構成を示したが、実施の形態4では、保護絶縁膜15の上に光透過性を有する樹脂系絶縁膜16を配設した多層膜を保護絶縁膜とした構成としている。

0194

<TFT基板の画素の構成>
図37および図38を参照して、実施の形態4のTFT基板400の構成について説明する。なお、図23および図24を用いて説明したTFT基板300と同一の構成については同一の符号を付し、重複する説明は省略する。

0195

図37は、実施の形態4に係る画素の平面構成を示す平面図であり、図38は、図37におけるB−B線での断面構成(ゲート配線−ソース配線交差部の断面構成)、C−C線での断面構成(共通電極配線−ソース配線交差部の断面構成)、X−X線での断面構成(TFT部、画素部および共通電極部の断面構成)、Y−Y線での断面構成(ゲート端子部の断面構成)およびZ−Z線での断面構成(ソース端子部の断面構成)を示す断面図である。

0196

図37に示すように、TFT基板400は、複数のゲート配線3(走査信号線)が平面視で横方向(X方向)に延在し、縦方向(Y方向)に延在する複数のソース配線8(表示信号線)と直交して交差し、両配線の交点部分にTFT50が配設されており、TFT50のゲート電極2はゲート配線3から延在する部分で構成されている。なお、以下においてはTFT基板400は光透過型の画像表示を行うことができるFFSモードの液晶表示装置に用いるものとして説明する。

0197

ソース配線8は、ゲート配線3および共通電極配線6と同一層で形成されており、ゲート配線3、ソース配線8および共通電極配線6は、それぞれ互いに電気的に絶縁された状態とする必要がある。そのため、本実施の形態では、ゲート配線3および共通電極配線6は、ソース配線8との交差部手前で分断され、共通電極配線6は短冊状(長方形)となっている。また、ゲート配線3は、ソース配線8に平行するゲート電極2を有するので、L字形の平面視形状となる。

0198

そして、短冊状の共通電極配線6間を電気的に接続するように、共通電極配線6間を跨ぐように短冊状(長方形)の共通電極配線接続配線28が設けられている。なお、共通電極配線6と共通電極配線接続配線28とは共通電極配線接続コンタクトホール26を介して電気的に接続されている。

0199

またL字形のゲート配線3間を電気的に接続するように、ゲート配線3間を跨ぐように短冊状(長方形)のゲート配線接続配線27が設けられている。なお、ゲート配線3とゲート配線接続配線27とはゲート配線接続コンタクトホール25を介して電気的に接続されている。

0200

また、対向電極33が共通電極配線6間の上方を覆うように延在しており、短冊状の共通電極配線6間は、対向電極33によって電気的に接続されている。なお、共通電極配線6と対向電極33とは共通電極コンタクトホール32を介して電気的に接続されている。

0201

また、ソース配線8の一部がTFT50のソース電極7となり、ゲート電極2を間に挟んでソース電極7と対峙するように島状のドレイン電極10が画素領域に設けられている。その他、TFT50の構成は実施の形態1と同じである。

0202

そして、画素領域に設けられた画素電極21に全面的に対向するように設けられた対向電極33は、複数の格子状のスリット開口部SLを有している。また、対向電極33は、短冊状の共通電極配線6の上方だけでなくソース配線8の上方を覆うように設けられ、横方向(X方向)において隣り合う対向電極33とソース配線8上を跨いで互いに接続されている。また、対向電極33は、ゲート配線3上方も覆うように設けられ、縦方向(Y方向)において隣り合う対向電極33とゲート配線3上を跨いで互いに接続されている。

0203

次に、図38を用いてTFT基板400の断面構成について説明する。図38に示すように、TFT基板400は、基板1上に、第1の導電膜で構成される、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が配設されている。

0204

本実施の形態では、第1の導電膜として遮光性を有する金属または合金、例えばモリブデン(Mo)およびアルミニウム(Al)などの金属、あるいはこれらの金属に他の元素を添加して得られる合金が用いられる。

0205

そして、これら第1の導電膜で構成される電極および配線のパターンを覆うように、絶縁膜11(第1の絶縁膜)が配設されている。

0206

絶縁膜11の上には、ソース電極7、ゲート電極2およびドレイン電極10の上方に跨るように酸化物半導体で構成されるTFT50の半導体チャネル層14が配設されている。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13を介して、それぞれソース電極7およびドレイン電極10の表面と直接接続されている。

0207

なお、半導体チャネル層14の材質は、実施の形態1において説明したものと同じであり、半導体チャネル層にアモルファスシリコンを用いた従来の構成よりも移動度を高めることができる。

0208

また、半導体チャネル層14および絶縁膜11を覆うように保護絶縁膜15(第2の絶縁膜)が配設され、保護絶縁膜15上にさらに光透過性を有する塗布型の樹脂系絶縁膜16が配設されて、多層膜を保護絶縁膜としている。樹脂系絶縁膜16の材料としては、感光性を有するアクリル系の有機樹脂材料の他、オレフィン系材料、ノボラック系材料、ポリイミド系材料およびシロキサン系材料を用いることもできる。

0209

そして、ドレイン電極10の表面の一部を露出させる画素ドレインコンタクトホール17(第3のコンタクトホール)、ゲート端子4の表面の一部を露出させるゲート端子コンタクトホール18(第4のコンタクトホール)、ソース端子9の表面の一部を露出させるソース端子コンタクトホール19(第5のコンタクトホール)およびゲート配線3の表面の一部を露出させるゲート配線接続コンタクトホール25(第7のコンタクトホール)および共通電極配線6の表面の一部を露出させる共通電極配線接続コンタクトホール26が、いずれも樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11を貫通するように設けられている。

0210

なお、図38の共通電極配線−ソース配線交差部においては、共通電極配線接続コンタクトホール26と重なるように、共通電極コンタクトホール32が設けられているが、これは、後述する層間絶縁膜29に形成されるものである。

0211

樹脂系絶縁膜16の上には、画素部において、第2の導電膜で構成される画素電極21が配設されている。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。画素電極21は、ドレイン電極10の一部に重なるように配設されており、画素ドレインコンタクトホール17を介してドレイン電極10の表面と直接接続されている。また、画素電極21は、共通電極5の少なくとも一部と重なる領域を有するように配設されている。この領域は、画素電極21が絶縁膜11、保護絶縁膜15および樹脂系絶縁膜16を間に挟んで共通電極5と対向しており、電気容量を形成する。

0212

この電気容量は、オン状態のTFT50を通して画素電極21に蓄積された画像表示用の電荷を、TFT50がオフ状態となった後も一定時間保持して画素電極21の電位変動を抑え、良好な画像表示を得るための保持容量(補助容量)として機能する。

0213

また、樹脂系絶縁膜16の上には、ゲート配線−ソース配線交差部において、第2の導電膜で構成されるゲート配線接続配線27が配設されている。ゲート配線接続配線27は、ソース配線8を跨いでゲート配線3間を電気的に接続する配線であり、ゲート配線接続配線27はゲート配線接続コンタクトホール25を介してゲート配線3に直接接続されている。これにより、図37において、ソース配線8との交差部手前で分断されていたゲート配線3が互いに連結され、電気的にも接続された1本の連続したゲート配線となる。

0214

また、樹脂系絶縁膜16の上には、共通電極配線−ソース配線交差部において、第2の導電膜で構成される共通電極配線接続配線28が配設されている。共通電極配線接続配線28は、ソース配線8を跨いで共通電極配線6間を電気的に接続する配線であり、共通電極配線接続配線28は、共通電極配線接続コンタクトホール26を介して共通電極配線6に直接接続されている。これにより、図37において、ソース配線8との交差部手前で分断されていた共通電極配線6が互いに連結され、電気的にも接続された1本の連続した共通電極配線となる。

0215

そして、画素電極21上を含む樹脂系絶縁膜16を覆うように、第3の絶縁膜で構成される層間絶縁膜29が形成されている。層間絶縁膜29には、平面視において、ゲート端子コンタクトホール18と重なる領域に上層ゲート端子コンタクトホール36(第12のコンタクトホール)が形成され、ソース端子コンタクトホール19と重なる領域に上層ソース端子コンタクトホール37(第13のコンタクトホール)が形成されている。また、共通電極配線接続コンタクトホール26と重なる領域に共通電極コンタクトホール32が形成されている。共通電極コンタクトホール32は、下方の共通電極配線接続配線28の表面が露出するように形成される。

0216

そして、層間絶縁膜29の上には、第3の導電膜で構成される対向電極33が配設されている。対向電極33は、複数のスリット開口部SLが設けられている。これにより、基板面に対して略水平方向にフリンジ電界を発生することが可能であり、液晶は、表示パネルの表面に対してほぼ水平な電界によって駆動される。なお、本実施の形態では対向電極33にスリット状の開口部を形成した構成を示したが、複数のスリットの一方端間が繋がった櫛歯状の開口部を形成するようにしても良い。

0217

また、対向電極33は、共通電極配線−ソース配線交差部に示されるように、ソース配線8の上方を跨いで横方向に隣り合う画素領域の対向電極33に接続されており、共通電極コンタクトホール32を介して共通電極配線接続配線28と接続され、一定の共通電位が供給される。

0218

本実施の形態においては、保護絶縁膜15の上にさらに塗布型の樹脂系絶縁膜16を形成しているので、上下の導電膜間での短絡不良が発生する可能性は殆どない。従って、図37に示すように、対向電極33がソース配線8上を広い面積で跨るようなパターンで、横方向に隣接する画素領域まで連続する構成を採ることができる。

0219

また、本実施の形態では、対向電極33をゲート配線3を跨いで縦方向に隣り合う画素領域まで連続するようなパターンとしている。これにより、対向電極33は、全ての画素領域に連続したパターンとして形成されるため、全画素領域に一定の共通電位を安定的に印加することができ、点欠陥等の表示不良を低減することができる。また、この場合でも、ゲート配線3の上方には、保護絶縁膜15の上にさらに塗布型の樹脂系絶縁膜16が形成されているので、対向電極33とゲート配線3との間での短絡不良が発生する可能性は殆どない。

0220

もちろん、対向電極33のパターンは、上述した形状に限られることなく、例えば、図23を用いて説明した実施の形態3のような対向電極33のパターンとしても良い。また、隣接する画素領域とは分離して、各画素で独立したパターンとしても良い。また、一方で、本実施の形態に適用した対向電極33のパターンを、実施の形態3に適用することも可能であり、機能的には問題がない。

0221

また、ゲート端子部においては、ゲート端子コンタクトホール18を介して、ゲート端子4に直接接続されるようにゲート端子取り出し電極38が設けられており、また、層間絶縁膜29貫通するように設けられた上層ゲート端子コンタクトホール36を介して、ゲート端子取り出し電極38に直接接続されるようにゲート端子パッド34が設けられている。なお、ゲート端子取り出し電極38は、TFT部の画素電極21と同じ第2の導電膜で構成され、ゲート端子パッド34は、TFT部の対向電極33と同じ第3の導電膜で構成されている。

0222

また、ソース端子部においては、ソース端子コンタクトホール19を介して、ソース端子9に直接接続されるようにソース端子取り出し電極39が設けられており、また、層間絶縁膜29貫通するように設けられた上層ソース端子コンタクトホール37を介して、ソース端子取り出し電極39に直接接続されるようにソース端子パッド35が設けられている。なお、ソース端子取り出し電極39は、TFT部の画素電極21と同じ第2の導電膜で構成され、ソース端子パッド35は、TFT部の対向電極33と同じ第3の導電膜で構成されている。

0223

以上説明したように、実施の形態4のTFT基板400では、TFT部の半導体チャネル層14は、保護絶縁膜15、樹脂系絶縁膜16および層間絶縁膜29で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0224

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

0225

また、塗布型の樹脂系絶縁膜16を形成した場合は、表面の凹凸が少ない平坦なTFT基板が得られる。従って、画素電極21を平坦な表面形状で形成することができるので、FFSモードのような横電界方式の液晶表示装置においても、均一な液晶駆動電界を発生させることができ、液晶の配向乱れが小さくコントラストの高い高品質な表示を得ることができる。また、これら塗布型の有機絶縁材料は、誘電率が低く、配線容量を低く抑えることができる。このため、TFT基板をより低い電圧で駆動させることが可能となり低消費電力化に寄与できる。

0226

また、半導体チャネル層14をアモルファスシリコンよりも高い移動度を有する酸化物半導体で構成しており、高性能なTFTを実現することができる。

0227

また、以上説明した実施の形態4のTFT基板400では、短冊状(長方形)のゲート配線接続配線27によりゲート配線3間を電気的に接続する構成を採ったが、これに限らず、例えば、ゲート配線3に沿って縦方向に連続した1本のライン状のパターンとして形成しても良い。この場合、ゲート配線接続配線パターンは、第2のゲート配線として機能するので、例えばゲート配線3がパターン不良で断線していたとしても、この部分がゲート配線接続配線パターンによって補完されるため、ゲート配線3の断線による表示不良を防止することができる。

0228

<製造方法>
以下、図39図50を用いて実施の形態4のTFT基板400の製造方法について説明する。なお、最終工程を示す平面図および断面図は、それぞれ図37および図38に相当する。また、実施の形態1と重複する説明は適宜省略する。

0229

まず、ガラス等の透明性絶縁基板である基板1を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さ0.6mmのガラス基板を基板1として用いた。そして、洗浄された基板1の一方の主面上に、ゲート電極2等の材料である第1の導電膜を形成する。なお、ゲート電極2等が設けられる方を基板1の上主面とする。本実施の形態では、第1の導電膜としてアルミニウム(Al)合金膜を用いるものとし、アルゴン(Ar)ガスを用いたスパッタリング法で、Al合金膜を200nmの厚さに形成した。

0230

<1回目の写真製版工程>
その後、第1の導電膜上にフォトレジスト材を塗布し、1回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第1の導電膜をエッチングによりパターニングする。ここでは、PAN薬液によるウエットエッチングを用いた。その後、フォトレジストパターンを除去することで、図39および図40に示されるように、基板1の上主面上に、ゲート電極2、ゲート配線3、ゲート端子4、共通電極5、共通電極配線6、ソース電極7、ソース配線8、ソース端子9およびドレイン電極10が形成される。なお、図40に示されるように、ゲート配線3および共通電極配線6はソース配線8との交差部手前で分断され、ゲート配線3はL字形の平面視形状となっており、共通電極配線6は短冊状(長方形)となっている。

0231

次に、ゲート電極2等の第1の導電膜で構成される電極および配線のパターンを覆うように、基板1の上主面上に絶縁膜11(第1の絶縁膜)を形成する。

0232

本実施の形態では、CVD法を用いて、窒化シリコン(SiN)膜と酸化シリコン(SiO)膜をこの順に形成することで、絶縁膜11を形成した。酸化シリコン膜は、酸素(O)原子を含むため、この後の工程で絶縁膜11の上に酸化物半導体膜を形成した場合に、酸化物半導体膜からO原子が絶縁膜11の膜中へと拡散する(放出される)ことによる影響を抑制することができる。一方で、SiO膜は、水分(H2O)、水素(H2)、ナトリウム(Na)、カリウム(K)のようなTFT特性に影響を及ぼす不純物元素に対するバリア性(遮断性)が弱い。このため、本実施形態では、SiO膜の下にバリア性に優れるSiN膜を設けた構成としている。より具体的には、絶縁膜11を、厚さ400nmのSiN膜と厚さ50nmのSiO膜の多層膜とした。なお、絶縁膜11は、TFT部においてはゲート絶縁膜として機能する。

0233

<2回目の写真製版工程>
そして、絶縁膜11上にフォトレジスト材を塗布し、2回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、絶縁膜11をエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。またエッチング速度を高めるために、さらにArガスを添加することもできる。その後、フォトレジストパターンを除去することで、図41および図42に示されるように、絶縁膜11に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成される。

0234

次に、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13が形成された絶縁膜11上に酸化物半導体膜を形成する。絶縁膜11の上に形成する酸化物半導体膜は、本実施の形態では、InとGaとZnを含む酸化物(例:InGaZnO)を用いる。より具体的には、In:Ga:Zn:Oの原子組成比が1:1:1:4であるInGaZnOターゲット[In2O3・Ga2O3・2(ZnO)]を用いて、ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法により、InGaZnO膜を50nmの厚さに形成した。ArガスにO2ガスを添加した混合ガスを用いたスパッタリング法を用いることで、酸素欠損の少ない安定な構造の酸化物半導体膜を形成することができる。

0235

これにより、段差部におけるカバレッジ性を向上させることができ、段差部分における半導体特性の劣化防止および断線防止の効果がある。また、ソース電極7およびドレイン電極10を構成する第1の導電膜からの原子拡散に起因する半導体特性の劣化を低減することができる。なお、O2ガスの添加量は実施の形態1において説明しているので説明は省略する。

0236

<3回目の写真製版工程>
そして、酸化物半導体膜上にフォトレジスト材を塗布し、3回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、酸化物半導体膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。その後、フォトレジストパターンを除去することで、図43および図44に示されるように、TFT部の絶縁膜11上に、酸化物半導体で構成される半導体チャネル層14が形成される。半導体チャネル層14は、ソース電極コンタクトホール12およびドレイン電極コンタクトホール13にも埋め込まれ、ソース電極7およびドレイン電極10と直接接続される。

0237

次に、半導体チャネル層14上を含む絶縁膜11上に保護絶縁膜15となる第2の絶縁膜を形成する。本実施の形態では、CVD法を用いて、SiO膜とSiN膜をこの順に形成することで、多層の保護絶縁膜15を形成した。

0238

さらに、保護絶縁膜15上に、光透過性を有する樹脂系絶縁膜16を形成する。本実施の形態では、スピン塗布法を用いて感光性の有機系アルカリ樹脂膜をTFT部の直上での厚さが1.5μmになるように形成した。

0239

<4回目の写真製版工程>
その後、4回目の写真製版工程で有機アルカリ樹脂膜をパターニングし、これをマスクとして、保護絶縁膜15および絶縁膜11を連続してエッチングしてパターニングする。このエッチングには、実施の形態1と同様にフッ素を含むガスを用いたドライエッチング法を用いることができる。またエッチング速度を高めるために、さらにArガスを添加することもできる。

0240

これにより、図45および図46に示されるように、樹脂系絶縁膜16、保護絶縁膜15および絶縁膜11を貫通する、画素ドレインコンタクトホール17、ゲート端子コンタクトホール18、ソース端子コンタクトホール19、ゲート配線接続コンタクトホール25および共通電極配線接続コンタクトホール26が形成される。

0241

なお、このドライエッチングプロセス時には、半導体チャネル層14は、保護絶縁膜15、樹脂系絶縁膜16およびフォトレジストパターンで覆われているので、半導体チャネル層14がドライエッチングガスによるプロセスダメージを受けることはない。

0242

次に、画素ドレインコンタクトホール17等が形成された保護絶縁膜15上に、画素電極21等の材料である第2の導電膜を形成する。本実施の形態では、第2の導電膜として透明導電膜(透光性導電膜)を用いる。透明導電膜としては、ITO(酸化インジウム(In2O3)+酸化すず(SnO2))膜を用いることができ、酸化インジウムと酸化すずの混合比は、例えば90:10(重量%)とする。また、ここではスパッタリング法を用い、アルゴン(Ar)に水素(H)を含むガス、例えば、水素(H2)ガスまたは水蒸気(H2O)などを混合したガスを用い、厚さ100nmの非晶質状態のITO膜を形成した。

0243

<5回目の写真製版工程>
そして、第2の導電膜上にフォトレジスト材を塗布し、5回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第2の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0244

その後、フォトレジストパターンを除去し、基板1全体を200℃に加熱する。この加熱により、非晶質ITO膜が結晶化し、多結晶ITO膜となる。なお、ここでの加熱温度が200℃に限定されるものでないことは、実施の形態1において説明した通りである。

0245

これにより、図47および図48に示されるように、透明導電膜(多結晶ITO膜)で構成される画素電極21、ゲート端子取り出し電極38、ソース端子取り出し電極39、ゲート配線接続配線27および共通電極配線接続配線28が形成される。

0246

なお、画素電極21は、画素ドレインコンタクトホール17にも埋め込まれ、ドレイン電極10と直接接続され、ゲート配線接続配線27は、ゲート配線接続コンタクトホール25を介してゲート配線3と直接接続され、共通電極配線接続配線28は、共通電極配線接続コンタクトホール26を介して共通電極配線6と直接接続されている。

0247

また、ゲート端子取り出し電極38は、ゲート端子コンタクトホール18を介してゲート端子4と直接接続され、ソース端子取り出し電極39は、ソース端子コンタクトホール19を介してソース端子9と直接接続されている。

0248

次に、画素電極21上を含む保護絶縁膜15上に層間絶縁膜29となる第3の絶縁膜を形成する。本実施の形態では、CVD法を用いて、厚さ400nmの窒化シリコン膜(SiN)を形成した。

0249

<6回目の写真製版工程>
そして、層間絶縁膜29上にフォトレジスト材を塗布し、6回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、層間絶縁膜29をエッチングしてパターニングする。このエッチングには、フッ素を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄(SF6)に酸素(O2)を加えたガスを用いたドライエッチングを行った。その後、フォトレジストパターンを除去することで、図49および図50に示されるように、層間絶縁膜29を貫通するように設けられた上層ゲート端子コンタクトホール36、上層ソース端子コンタクトホール37および共通電極コンタクトホール32が形成される。

0250

次に、上層ゲート端子コンタクトホール36等が形成された層間絶縁膜29上に、対向電極33の材料である第3の導電膜を形成する。本実施の形態では、第3の導電膜として、第2の導電膜の透明導電膜と同じ組成比、同じ製造方法で、厚さ100nmの非晶質ITO膜を形成した。

0251

<7回目の写真製版工程>
そして、第3の導電膜上にフォトレジスト材を塗布し、7回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第3の導電膜である非晶質ITO膜をエッチングしてパターニングする。このエッチングには、シュウ酸5wt%+水のシュウ酸系薬液を用いたウエットエッチング法を用いた。

0252

その後、フォトレジストパターンを除去することで、図37および図38に示されるように、複数の格子状のスリット開口部SLを有する非晶質ITO膜の対向電極33、ゲート端子パッド34およびソース端子パッド35が得られる。

0253

なお、対向電極33の一部は、共通電極コンタクトホール32を介して共通電極5と接続されるとともに、平面視においてゲート配線3およびソース配線8の上方を跨いで、それぞれ縦方向および横方向に隣り合う画素領域まで連続するようなパターンで配設されている。

0254

また、ゲート端子パッド34は、上層ゲート端子コンタクトホール36を介してゲート端子取り出し電極38と直接接続され、ソース端子パッド35は、上層ソース端子コンタクトホール37を介してソース端子取り出し電極39と直接接続されている。

0255

その後、基板1全体を200℃で加熱し、対向電極33、ゲート端子パッド34およびソース端子パッド35を構成する非晶質ITO膜を多結晶化させることで、図37および図38に示したTFT基板400が完成する。なお、この後に行われる液晶表示パネルの組み立ておよび液晶表示装置の完成までの工程は、実施の形態1において説明しているので説明は省略する。

0256

以上のように、実施の形態4ではチャネル層に高性能の酸化物半導体膜を用いた横電界方式の液晶表示装置に用いられるTFT基板を7回の写真製版工程で製造することができる。また、図38のTFT部に示されるように、半導体チャネル層14は、保護絶縁膜15、樹脂系絶縁膜16および層間絶縁膜29で覆われており、半導体チャネル層14の表面が、金属膜および絶縁膜のパターニング工程等に伴うプロセスダメージを受けることはない。

0257

また、半導体チャネル層14の裏面は、絶縁膜11に形成されたコンタクトホールを介してソース電極7およびドレイン電極10の表面と直接接続されているだけである。従って、プロセスダメージの影響が小さい半導体チャネル層14を得ることができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置、記憶装置、及び電子機器」が 公開されました。( 2020/10/29)

    【課題・解決手段】ビット線寄生容量が低減された記憶装置を提供する。記憶装置は、ビット線に電気的に接続されているセンスアンプと、センスアンプ上に積層されているメモリセルアレイとを有する。メモリセルアレイ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ