図面 (/)

技術 半導体装置の製造方法

出願人 富士電機株式会社
発明者 梶原里美仲俣伸一
出願日 2015年11月16日 (5年0ヶ月経過) 出願番号 2015-223702
公開日 2017年5月25日 (3年6ヶ月経過) 公開番号 2017-092361
状態 特許登録済
技術分野 縦型MOSトランジスタ アニール
主要キーワード 占有位置 アミン系有機溶剤 半導体チップ数 剥離箇所 加速条件 誘導結合プラズマエッチング シリコン半導体装置 SiC界面
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年5月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

イオン注入を適切に行うことができる半導体装置の製造方法を提供する。

解決手段

半導体基板110上に形成された酸化膜131と熱酸化膜121とをエッチングして、エッチングされた酸化膜131をマスクとして、高温環境下で半導体基板110にイオン注入する。また、熱酸化膜121は、半導体基板110に対して密着性が高い。

効果

半導体基板110の線膨張係数が変化して、酸化膜131の線膨張係数に差が生じても、酸化膜131は、熱酸化膜121を介して半導体基板110に形成されているために、半導体基板110から剥離することなく、また、クラックが生じることがない。

概要

背景

半導体装置では、近年、高性能化を図るために、シリコン(Si)に代わって、炭化シリコン(SiC)で構成された半導体基板が用いられている。
このような半導体装置の製造工程で行われるイオン注入は、不純物注入することにより電気的に機能領域を配置し半導体装置として動作させることを目的とする。ところが、イオン注入を行っただけでは結晶欠陥結晶性崩れ非晶質領域が生じ、半導体装置として十分に機能しなくなる場合がある。このため、イオン注入によって生じた結晶欠陥や結晶性の崩れた非晶質領域を、熱処理によって結晶性を回復させ、電気的に活性化させることが必要となる。炭化シリコンの場合、不純物が拡散しづらく、また、禁制帯幅不純物準位等の物性値の異なる結晶多形ポリタイプ)が存在する。結晶多形の混入を防止し、良好な再結晶化のために、シリコンの場合よりも高温環境下でイオン注入が行われる。このため、マスク膜は、シリコンの場合に用いられるフォトレジストに代わり、耐熱性を備える酸化膜等が用いられる(例えば、特許文献1参照)。

ところで、半導体装置の製造コストの削減を図るために、大口径の半導体ウェハを用いることで、取得可能な半導体チップ数を増加させることができる。
また、例えば、IGBT(Insulated Gate Bipolar Transistor)のように、縦方向電流が流れる半導体素子では、性能を維持、向上させるためには、半導体ウェハの薄膜化が必要となる。

概要

イオン注入を適切に行うことができる半導体装置の製造方法を提供する。半導体基板110上に形成された酸化膜131と熱酸化膜121とをエッチングして、エッチングされた酸化膜131をマスクとして、高温環境下で半導体基板110にイオンを注入する。また、熱酸化膜121は、半導体基板110に対して密着性が高い。半導体基板110の線膨張係数が変化して、酸化膜131の線膨張係数に差が生じても、酸化膜131は、熱酸化膜121を介して半導体基板110に形成されているために、半導体基板110から剥離することなく、また、クラックが生じることがない。

目的

このような半導体装置の製造工程で行われるイオン注入は、不純物を注入することにより電気的に機能領域を配置し半導体装置として動作させることを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ワイドバンドギャップ半導体で構成される半導体基板上に密着膜を形成する工程と、前記密着膜に酸化膜を形成する工程と、前記酸化膜上に、パターン化されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記酸化膜と前記密着膜とをエッチングする工程と、エッチングされた前記酸化膜をマスクとして、高温環境下で前記半導体基板にイオン注入する工程と、を有する半導体装置の製造方法。

請求項2

前記ワイドバンドギャップ半導体は、炭化シリコンである、請求項1記載の半導体装置の製造方法

請求項3

前記密着膜は、熱酸化膜である、請求項1記載の半導体装置の製造方法。

請求項4

前記密着膜の膜厚は、2nm以上、100nm以下である、請求項3記載の半導体装置の製造方法。

請求項5

前記密着膜は、5nm以上、10nm以下である、請求項4記載の半導体装置の製造方法。

請求項6

密着膜と酸化膜との合計の膜厚が0.5μm以上、3μm以下である、請求項1記載の半導体装置の製造方法。

請求項7

前記半導体基板の厚さは、350μm以上、500μm以下である、請求項1記載の半導体装置の製造方法。

請求項8

前記半導体基板の直径は、4インチ以上、6インチ以下である、請求項1記載の半導体装置の製造方法。

請求項9

前記高温環境下の温度は、300℃以上である、請求項1記載の半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置の製造方法に関する。

背景技術

0002

半導体装置では、近年、高性能化を図るために、シリコン(Si)に代わって、炭化シリコン(SiC)で構成された半導体基板が用いられている。
このような半導体装置の製造工程で行われるイオン注入は、不純物注入することにより電気的に機能領域を配置し半導体装置として動作させることを目的とする。ところが、イオン注入を行っただけでは結晶欠陥結晶性崩れ非晶質領域が生じ、半導体装置として十分に機能しなくなる場合がある。このため、イオン注入によって生じた結晶欠陥や結晶性の崩れた非晶質領域を、熱処理によって結晶性を回復させ、電気的に活性化させることが必要となる。炭化シリコンの場合、不純物が拡散しづらく、また、禁制帯幅不純物準位等の物性値の異なる結晶多形ポリタイプ)が存在する。結晶多形の混入を防止し、良好な再結晶化のために、シリコンの場合よりも高温環境下でイオン注入が行われる。このため、マスク膜は、シリコンの場合に用いられるフォトレジストに代わり、耐熱性を備える酸化膜等が用いられる(例えば、特許文献1参照)。

0003

ところで、半導体装置の製造コストの削減を図るために、大口径の半導体ウェハを用いることで、取得可能な半導体チップ数を増加させることができる。
また、例えば、IGBT(Insulated Gate Bipolar Transistor)のように、縦方向電流が流れる半導体素子では、性能を維持、向上させるためには、半導体ウェハの薄膜化が必要となる。

先行技術

0004

特開2006−324585号公報

発明が解決しようとする課題

0005

しかし、大口径化、薄膜化された、炭化シリコンで構成された半導体ウェハ(半導体基板)に対してCVD(Chemical Vaper Deposition)法等によって形成されたシリコン酸化膜等をマスク膜として利用し、高温環境下でイオン注入を行うと、前記マスク膜にクラックや剥がれが生じてしまう。炭化シリコン等の半導体基板と酸化膜とは線膨張係数が異なり、形成してパターニングした段階で残留応力が存在している。これをイオン注入時に高温(300℃から500℃)にすると、炭化シリコンと酸化膜との線膨張係数の差により、酸化膜等のマスク膜またはマスク膜と半導体基板界面にクラックや剥がれが生じる。また、炭化シリコン等の半導体基板は、ホウ素(B)、アルミニウム(Al)、リン(P)、窒素(N)やヒ素(As)等を注入することで、イオン注入した領域と注入しない領域で線膨張係数が相違する。そのため、半導体基板上に形成してパターニングした酸化膜等のマスク膜にも応力が働いて、クラックや剥がれが生じる。

0006

また、クラックや剥がれを軽減するために前記酸化膜の膜厚を薄くすることが考えられる。しかし、炭化シリコンの場合、不純物が拡散しづらく、従来のシリコン半導体装置で用いられているイオン注入の加速エネルギーより高エネルギーでより深く不純物を注入しなければならない。このため、前記シリコン酸化膜等のマスク膜の膜厚は0.5μmから3μm以上は必要となるため、これ以上は薄くすることはできない。

0007

このため、半導体基板と酸化膜との線膨張係数の差による熱応力により、酸化膜が半導体基板から剥離し、また、酸化膜にクラック等が生じてしまい、酸化膜がマスク膜としての機能を果たせなくなる。そして、半導体基板に対してイオン注入を適切に行うことができず、半導体装置の特性が低下してしまうおそれがある。

0008

また、これら課題は、大口径の半導体ウェハ、特に4インチ以上の半導体ウェハを用いる場合に、顕著となる。
本発明は、このような点に鑑みてなされたものであり、必要な膜厚を確保しつつ、密着性を向上させたイオン注入用マスクによりイオン注入を適切に行うことができる半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

0009

本発明の一観点によれば、ワイドバンドギャップ半導体で構成される半導体基板上に密着膜を形成する工程と、前記密着膜に酸化膜を形成する工程と、前記酸化膜上に、パターン化されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記酸化膜と前記密着膜とをエッチングする工程と、エッチングされた前記酸化膜をマスクとして、高温環境下で前記半導体基板にイオンを注入する工程と、を有する半導体装置の製造方法が提供される。

発明の効果

0010

開示の技術によれば、半導体装置の特性の低下を抑制することができる。

図面の簡単な説明

0011

実施の形態における半導体装置の製造方法を示すフローチャートである。
実施の形態における半導体装置のイオン注入工程を示す図(その1)である。
実施の形態における半導体装置のイオン注入工程を示す図(その2)である。
実施の形態における半導体装置の熱酸化膜及び酸化膜の観察結果を示す表である。
実施の形態における半導体装置の観察画像の要部を示す図である。

実施例

0012

以下、実施の形態について図面を用いて説明する。
半導体装置の製造方法の主要工程について、図1を用いて説明する。
図1は、実施の形態における半導体装置の製造方法を示すフローチャートである。

0013

まず、炭化シリコンにより構成される半導体ウェハ(半導体基板)が用意される。当該半導体ウェハは、Si面炭素(C)面のいずれかをおもて面にしてもよい。なお、おもて面とは、例えば、電界効果トランジスタソース領域やウェル領域の作製のために局所的なドーピングが行われる半導体装置の主面のことである。

0014

なお、炭化シリコンにより構成される半導体ウェハは、既述の通り、不純物が拡散しづらく、また、物性値の異なる結晶多形の混入が起こりやすいために、イオン注入が、例えば、500℃以上の高温環境下で行われる。また、炭化シリコンに限らず、窒化ガリウム(GaN)等のワイドバンドギャップ半導体では、同様に、イオン注入が高温環境下で行われる。なお、以降はイオン注入について説明するが、イオン注入温度はこれに限定されるものではなく、300℃以上の加熱を伴う工程ならば、よい。

0015

実施の形態では、炭化シリコンの場合を例に挙げて、半導体ウェハに対して行われる半導体装置の製造方法の主要工程について説明する。
なお、以下では、半導体装置の製造装置によって、図1のフローチャートが実行される。

0016

[ステップS100]半導体基板(半導体ウェハ)のおもて面の所定領域に対して、アライメントマークの形成を行う。
アライメントマークは、デバイス形成のための各デバイス構成の位置合わせを容易にするために、半導体基板のおもて面上にデバイス構成の場所を特定して配置される様式化されたパターンである。

0017

なお、ステップS100の処理工程の詳細については後述する。
[ステップS200]アライメントマークに基づき半導体ウェハにマスク膜を形成し、前記マスク膜を利用して、半導体基板にイオン注入を行う。

0018

これにより、半導体基板のソース(または、エミッタ形成予定領域等に、不純物を導入することができる。
なお、ステップS200の処理工程の詳細については後述する。

0019

[ステップS300]マスク膜の除去後、不純物が導入された半導体基板を、例えば、1500℃以上、1800℃以下の温度でアニールする。これにより、半導体基板に導入された不純物を活性化させることができ、半導体基板にソース(または、エミッタ)領域等の導電領域が形成される。

0020

[ステップS400]導電領域が形成された半導体基板のおもて面及び裏面の所定箇所に、電極配線等を形成する。
上記のステップS100,S200,S300,S400の処理工程を経た半導体基板をダイサーにより個片化することにより、複数の半導体チップが得られる。

0021

次いで、ステップS100のアライメントマーク形成工程の詳細について再び図1を用いて説明する。
[ステップS110] 用意した炭化シリコンにより構成される半導体基板のデバイス構造が形成されるおもて面全面にCVD(Chemical Vaper Deposition)法により、例えば、酸化シリコン(SiO2)等の酸化膜を形成する。

0022

なお、半導体基板は、例えば、その直径は、4インチ以上である。また、半導体基板の厚さは、350μm以上、500μm以下で、好ましくは、100μm以上、150μm以下である。

0023

当該酸化膜上に、フォトレジストを形成し、フォトリソグラフィ技術により、当該フォトレジストを所定のパターンに加工する。
パターン化されたフォトレジストをマスク膜として、酸化膜をドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去して、酸化膜をパターン化する。

0024

なお、ドライエッチングとウェットエッチングとの両方を行う場合には、まず、反応性イオンエッチング誘導結合プラズマエッチング等の異方性ドライエッチングで酸化膜を除去する。この際、半導体基板の表面がプラズマダメージを受けるのを防止するため、酸化膜が完全に除去される直前にドライエッチングを停止し、残りの部分を、緩衝フッ酸溶液等を用いたウェットエッチングで除去する。

0025

酸化膜のパターン化後、フォトレジストをアミン系有機溶剤や、硫酸過酸化水素水との混合液に浸漬して、酸化膜から完全に剥離して除去する。
[ステップS120] ステップS110でパターン化した酸化膜をマスク膜として、半導体基板をドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去して、半導体基板上にアライメントマークを形成する。

0026

[ステップS130]パターン化された酸化膜に基づきアライメントマークが形成された半導体基板を緩衝フッ酸溶液に浸漬して、半導体基板からパターン化された酸化膜を除去する。

0027

このようにして、半導体基板上にアライメントマークが形成される。
次いで、ステップS200のイオン注入工程の詳細について再び図1、並びに、図2及び図3を用いて説明する。

0028

図2及び図3は、実施の形態における半導体装置のイオン注入工程を示す図である。
なお、図2(A)〜図2(C)及び図3(A)〜図3(C)は、それぞれ半導体装置を製造する際に行われるイオン注入工程をそれぞれ表している。

0029

[ステップS210]図2(A)に示されるように、アライメントマーク(図示を省略)が形成された半導体基板110のおもて面(図中上面)の全面に、熱酸化により、酸化シリコン(SiO2)で構成される密着層として、熱酸化膜120を形成する。

0030

熱酸化工程では、炭化シリコンで構成される半導体基板110のおもて面を、酸素雰囲気中で、例えば、700℃以上、1100℃以下の温度で加熱する。この際、半導体基板110のおもて面のSiC界面では、炭素原子が抜けて、表出されたシリコン原子に、酸素(O)原子が結合する。このようにして、半導体基板110のおもて面側のシリコン原子と、酸素原子次々と結合する。そして、順次、内部の炭素原子が抜けて、酸素原子が次々と結合して、半導体基板110のおもて面側から、酸化シリコンで構成される熱酸化膜120が形成される。つまり、熱酸化膜120は、炭化シリコンのおもて面側から、裏面側方向に順次形成されていく。このようにして形成された熱酸化膜120は、半導体基板110に対する密着性が高く、また、高耐熱性を備える。従来のCVD法等により酸化シリコン(SiO)が積層する場合は、炭化シリコン(SiC)と酸化シリコン(SiO2)の結合が十分ではないため、熱酸化膜120に比べて、密着性が劣ると考えられる。

0031

熱酸化膜120の膜厚は、2nm以上、100nm以下であって、さらには、5nm以上、10nm以下であることが好ましい。
膜厚の2nmとは、一般的に用いられている、炭化シリコンは、4H−SiCであり、その1格子分を酸化し、六方細密充填構造の3種あるSiC対の占有位置の4層分に相当する。酸化シリコンの膜厚としては、酸化された炭化シリコンの膜厚の約2倍の膜厚に相当する。すなわち、2nmは、均一に酸化していると確認できる膜厚である。そして、熱酸化膜120が均一に形成されると、密着層としての機能を果たすことができる。つまり、前記密着層の上部に形成される酸化層130の膜厚が、0.5μm以上、3μm以下であっても、マクス膜としての密着性を損なわない。また、5nm以上であれば、より高い密着性を有する。

0032

そして、2nm以上であれば、断面TEM(Transmission Electron Microscope)像により連続膜となっていることが確認できる。
膜厚の10nmは、その膜厚の成膜時間は、2時間以上、3時間以下(酸化時間30分程度+昇降温時間)であって、実効的に望まれる膜厚である。つまり、5nm以上、10nm以下であれば、生産性と密着性を両立する為、より望ましい膜厚である。

0033

また、膜厚の100nmは、その膜厚の成膜時間は、12時間以上、24時間以下(酸化時間10時間以上、20時間以下+昇降温度時間)であり、これ以上、膜厚を厚くすると酸化レートが遅くなってしまい、生産性が低下してしまう。なお、イオン注入する際のマスクとしては、後述するが酸化シリコン膜として0.5μm以上、3μm以下の膜厚が必要である。しかしながら、この膜厚を熱酸化により形成することは、処理時間が膨大になることから現実的ではない。

0034

なお、熱酸化膜120は、酸化シリコンに限らず、また、熱酸化によって構成されるものに限らず、半導体基板110に対して高密着性を示すものであれば構わない。そのような膜として、例えば、窒化処理により形成される窒化シリコン(Si3N4)等がある。

0035

[ステップS220]図2(B)に示されるように、半導体基板110上に形成された熱酸化膜120のおもて面に、CVD法により、酸化シリコンにより構成される酸化膜130を形成する。なお、酸化膜130は、蒸着法、スパッタリング法によっても形成可能である。

0036

このような酸化膜130の膜厚は、イオン注入の注入条件によるものの、0.5μm以上、3μm以下程度が好ましい。
例えば、イオン注入する際の加速条件が300KeV以上、400KeV以下である場合なら、酸化膜130をマスクとして機能させるためには、酸化膜130の膜厚は、少なくとも、1μm以上、1.5μm以下を要する。加速条件が100KeVである場合には、酸化膜130をマスクとして機能させるためには、酸化膜130の膜厚は、少なくとも、0.5μm程度を要する。これは、上記膜厚以下の場合、注入するイオンが酸化膜130を透過してしまうからである。

0037

なお、厳密には、イオン注入用のマスクの膜厚は、密着層(熱酸化膜120)の膜厚と酸化膜130の膜厚とを合計したものである。しかし、熱酸化膜120は、酸化膜130に比べて十分に薄いことから、イオン注入用のマスクの膜厚として、酸化膜130の膜厚を規定している。

0038

一方で、酸化膜130は、その膜厚が厚すぎると、クラックが入り易くなる。これは密着層120の膜厚に比べて酸化膜130が厚すぎると、密着層の密着力を上回る残留応力が働くためではないかと考えられる。クラックが入ると、イオン注入予定領域以外の領域にイオンが注入されてしまうおそれがあり、耐圧不良、誤作動の原因となりうる。さらに、イオン注入を行う際には、イオンの注入角度が生じる。このため、酸化膜130の膜厚が厚すぎると、注入されたイオンが酸化膜130に遮蔽されてイオン注入予定領域以外の領域にイオンが注入されてしまうおそれがあり、耐圧不良、誤作動の原因となりうる。このようなことが生じないようにするためにも、酸化膜130の上限が3μm程度であることが好ましい。

0039

[ステップS230]酸化膜130の全面にフォトレジストを形成し、フォトリソグラフィ技術により、図2(C)に示されるように、酸化膜130のマスク膜として、パターン化されたフォトレジスト140に加工する。

0040

パターン化されたフォトレジスト140をマスク膜として、酸化膜130と熱酸化膜120とをドライエッチングまたはウェットエッチングの少なくとも一方により選択的に除去する。なお、ドライエッチングでは、例えば、4フッ化メタンガスプラズマが用いられる。ウェットエッチングでは、例えば、フッ酸、バッファードフッ酸が用いられる。これにより、図3(A)に示されるように、イオン注入領域が開口された、パターン化された酸化膜131と、パターン化された熱酸化膜121とが得られる。

0041

なお、この際のエッチングは、酸化膜130と熱酸化膜120とが同時に除去できるような条件で行うことで、エッチング工程を増加することなく、パターン化された酸化膜131と、パターン化された熱酸化膜121とを得ることができる。

0042

酸化膜131と熱酸化膜121とのパターン化後、フォトレジスト140をアミン系有機溶剤や、硫酸と過酸化水素水との混合液に浸漬して、酸化膜131から完全に剥離して除去する。また、フォトレジスト140は、酸素ガスとプラズマとを用いたドライ方式により除去することも可能である。

0043

[ステップS240] 500度以上の高温環境下で、図3(B)に示されるように、パターン化された酸化膜131をマスク膜として、ステップS230で開口したイオン注入予定領域に不純物(イオン)を注入する。

0044

注入するイオンは、N型導電領域を導入する場合には、リン(P)、ヒ素(As)等を用いる。P型導電領域を導入する場合には、ホウ素(B)等を用いる。
また、イオン注入条件(加速エネルギー、注入ドーズ)は、導入したい導電領域の深さ、導電領域のイオン濃度等に応じて適宜定められる。

0045

この際、高温環境下において、膜厚が350μm以上、500μm以下の半導体基板110は、イオンが注入されることで線膨張係数が変化してしまう。このため、半導体基板110と、酸化膜131とは線膨張係数に差が生じてしまう。しかしながら、酸化膜131は、半導体基板110に対して熱酸化膜121を介して形成されている。熱酸化膜121は、既述の通り、半導体基板110に対する密着性が高く、また、高耐熱性を備える。このため、酸化膜131は、半導体基板110に対して線膨張係数に差が生じても、半導体基板110から剥離することなく、また、クラックが生じることもなく、熱酸化膜121を介して半導体基板110に対する密着が維持される。すなわち、酸化膜131は、半導体基板110に対して形成された位置から位置ずれが生じずに、マスク膜として機能することができる。したがって、このような酸化膜131をイオン注入のマスク膜として用いることで、イオン注入予定領域に適切にイオンの注入を行うことができる。

0046

[ステップS241]半導体基板110のステップS240でイオン注入した別の領域に対して、ステップS240の処理と同様に、パターン化された酸化膜131をマスク膜として、イオン注入領域に不純物を注入する。

0047

このようにして、半導体基板110の全領域において、パターン化された酸化膜131をマスク膜として、イオン注入予定領域に不純物を注入する。
[ステップS242] 半導体基板110のステップS240でイオン注入した別の領域に、ステップS100の処理と同様に、アライメントマークを導入して、ステップS210〜S240の処理を実行する。

0048

[ステップS250]半導体基板110のイオン注入すべき領域に対してステップS240のイオン注入工程が終了すると、パターン化された酸化膜131と、パターン化された熱酸化膜121とが形成された半導体基板110を緩衝フッ酸溶液に浸漬する。すると、図3(C)に示されるように、所定領域にイオン注入領域150が形成された半導体基板110から酸化膜131と熱酸化膜121とが除去される。

0049

[ステップS251]半導体基板110のステップS250で酸化膜131と熱酸化膜121を除去した別の領域に、パターン化された熱酸化膜121上に形成されたパターン化された酸化膜131が残存している場合には、ステップS200の処理を再び行う。

0050

上記のステップS200の処理が全て終了すると、ステップS300のアニール工程、ステップS400の電極形成工程が順に実行される。
上記の半導体装置の製造方法では、炭化シリコンで構成される半導体基板110上に熱酸化膜120を形成する工程と、熱酸化膜120に酸化膜130を形成する工程と、酸化膜130上に、パターン化されたフォトレジスト140を形成する工程と、フォトレジスト140をマスクとして、酸化膜130と熱酸化膜120とをエッチングする工程と、エッチングされた酸化膜131をマスクとして、高温環境下で半導体基板110にイオンを注入する工程と、を備える。

0051

ここで、酸化膜131と熱酸化膜121の膜剥がれやクラックの観察結果について、図4を用いて説明する。
図4は、実施の形態における半導体装置の熱酸化膜及び酸化膜の観察結果を示す表である。

0052

熱酸化膜121及び酸化膜131の膜剥がれやクラックの観察では、イオン注入後に500倍の光学顕微鏡観察と、5000倍でSEM(Scanning Electron Microscope)観察とを行った。観察の結果、図4に示されるように、熱酸化膜121(密着膜)と酸化膜131との各膜厚において、剥離の無かったものを「○」、軽微な剥離を「△」、重大な剥離があった場合を「×」として判定した。なお、軽微な剥離とは、5μm以下の幅の剥離で、6インチウェハ内に、5か所未満の場合とした。また、重大な剥離とは、後述する図5に示すように、剥離(例えば、図5中の剥離箇所131a)が5μm以上の幅で、6インチウェハ内に、5か所以上の場合とした。

0053

また、図5は、実施の形態における半導体装置の観察画像の要部を示す図である。
なお、図5は、図3(B)等のように、マスク膜としてエッチングされた酸化膜131が形成された半導体基板110の上面の光学顕微鏡像を示している。

0054

このような半導体装置の製造方法では、半導体基板110上に形成された酸化膜130と熱酸化膜120とをエッチングして、エッチングされた酸化膜131をマスクとして、高温環境下で半導体基板110にイオンを注入する。また、熱酸化膜121は、半導体基板110に対して密着性が高い。これにより、半導体基板110の線膨張係数と酸化膜131の線膨張係数の差によって熱応力が生じても、酸化膜131は、熱酸化膜121を介して半導体基板110に形成されているために、半導体基板110から剥離することなく、また、クラックが生じることがない。このため、酸化膜131は、半導体基板110に対して形成された位置から位置ずれが生じずに、マスク膜として機能することができる。したがって、このような酸化膜131をイオン注入のマスク膜として用いることで、イオン注入予定領域に適切にイオンの注入を行うことができる。

0055

また、熱酸化膜120は半導体基板110に対して積層した膜ではないために、熱酸化膜121と半導体基板110のSiC面とは清浄な界面である。このため、熱酸化膜121の除去後、半導体基板110の導電領域に対して電極を形成すると、電極は半導体基板110の導電領域に対して良好な電気的接合が実現される。

0056

110半導体基板
120,121熱酸化膜
130,131酸化膜
140フォトレジスト
150 イオン注入領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 半導体装置」が 公開されました。( 2020/09/24)

    【課題】短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供する。【解決手段】半導体装置100は、ドリフト層6の表面に配設されたベー... 詳細

  • ルネサスエレクトロニクス株式会社の「 半導体装置とその製造方法」が 公開されました。( 2020/09/24)

    【課題】半導体装置の性能を向上させる。【解決手段】一実施の形態の半導体装置は、パワーMOSFET1と、そのドレイン・ソース間に接続されたスナバ容量とを有し、スナバ容量は、ドレインに接続された容量電極C... 詳細

  • 信越半導体株式会社の「 半導体デバイスの形成方法」が 公開されました。( 2020/09/24)

    【課題】 利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することを目的とする。【解決手段】 本発明は、上記目的を達成するためになされたものであり、半導体デバイスの形成方... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ