図面 (/)

技術 半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システム、および半導体デバイスの寄生容量の測定方法

出願人 三菱電機株式会社
発明者 平尾柾宜岡田章松尾一成
出願日 2015年11月11日 (3年8ヶ月経過) 出願番号 2015-221160
公開日 2017年5月25日 (2年1ヶ月経過) 公開番号 2017-090266
状態 特許登録済
技術分野 抵抗、インピーダンスの測定
主要キーワード 容量測定システム 電流印加端子 ブロックコンデンサ 直列共振現象 電圧ポイント 外部直流 電圧モニタ端子 容量測定器
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年5月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

小規模な構成によって、半導体デバイス寄生容量を高精度に測定することができる半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システムおよび半導体デバイスの寄生容量の測定方法を提供する。

解決手段

共振装置30は、LC回路18a〜18dを備える。LC回路18a〜18dは、インピーダンスアナライザ1の対応する端子テストフィクスチャ9の対応する端子の間に接続され、インピーダンスアナライザ1によって半導体デバイス50の寄生容量を測定する際に測定周波数共振するように構成された直列に接続されたインダクタンスLa〜LdとコンデンサCSa〜CSdとからなる。コンデンサCSa〜CSdは、テストフィクスチャ9に接続される外部電源10の印加電圧よりも高い耐圧のコンデンサである。

概要

背景

従来から半導体デバイスの特性を測定する装置が知られている。
たとえば、特許文献1(特開平2−309264号公報)に記載の装置は、複数の整合インピーダンス直列並列共振回路とスイッチの直列回路、あるいは、直列共振回路とスイッチの並列回路が接続される。スイッチは、共振回路共振周波数測定信号周波数大小関係により、その状態を変える。

概要

小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システムおよび半導体デバイスの寄生容量の測定方法を提供する。共振装置30は、LC回路18a〜18dを備える。LC回路18a〜18dは、インピーダンスアナライザ1の対応する端子テストフィクスチャ9の対応する端子の間に接続され、インピーダンスアナライザ1によって半導体デバイス50の寄生容量を測定する際に測定周波数共振するように構成された直列に接続されたインダクタンスLa〜LdとコンデンサCSa〜CSdとからなる。コンデンサCSa〜CSdは、テストフィクスチャ9に接続される外部電源10の印加電圧よりも高い耐圧のコンデンサである。

目的

本発明の目的は、小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システムおよび半導体デバイスの寄生容量の測定方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

インピーダンスアナライザと、テスト対象半導体デバイス接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、各々が、インピーダンスアナライザの対応する端子と前記テストフィクスチャの対応する端子の間に接続され、前記インピーダンスアナライザによって前記半導体デバイスの寄生容量を測定する際に測定周波数共振するように構成された直列に接続されたインダクタンスコンデンサとからなる複数のLC回路を備え、前記コンデンサは、前記テストフィクスチャに接続される外部電源印加電圧よりも高い耐圧のコンデンサである、半導体デバイスの寄生容量測定システムにおける共振装置。

請求項2

前記複数のLC回路の各々の両端に接続された複数のモニタ端子を備える、請求項1に記載の半導体デバイスの寄生容量測定システムにおける共振装置。

請求項3

第1のモニタ端子と、第2のモニタ端子と、前記複数のLC回路の一端のうちのいずれと前記第1のモニタ端子と接続するかを切替えることが可能な第1の切替器と、前記複数のLC回路の他端のうちのいずれと前記第2のモニタ端子と接続するかを切替えることが可能な第2の切替器とを備えた、請求項1に記載の半導体デバイスの寄生容量測定システムにおける共振装置。

請求項4

前記インダクタンスは、可変インダクタンスである、請求項1〜3のいずれか1項に記載の半導体デバイスの寄生容量測定システムにおける共振装置。

請求項5

前記インダクタンスは、固定の第1のインダクタンスと、可変の第2のインダクタンスとを含む、請求項1〜3のいずれか1項に記載の半導体デバイスの寄生容量測定システムにおける共振装置。

請求項6

前記可変インダクタンスは、微調整用の第1の可変インダクタンスと、粗調整用の第2の可変インダクタンスとを含む、請求項4に記載の半導体デバイスの寄生容量測定システムにおける共振装置。

請求項7

インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、前記インピーダンスアナライザの端子と前記テストフィクスチャの第1の端子との間に配置される直列に接続された第1のインダクタンスと第1のコンデンサからなる第1のLC回路と、前記インピーダンスアナライザの端子と前記テストフィクスチャの第2の端子との間に配置される直列に接続された第2のインダクタンスと第2のコンデンサからなる第2のLC回路と、前記インピーダンスアナライザの端子と前記テストフィクスチャの第3の端子との間に配置される第3のコンデンサと、前記インピーダンスアナライザの端子と前記テストフィクスチャの第4の端子との間に配置される第4のコンデンサとを備え、前記第1のLC回路は、前記インピーダンスアナライザの第1の電流印加端子および第2の電流印加端子のうちの一方に接続され、前記第3のコンデンサは、前記インピーダンスアナライザの前記第1の電流印加端子および前記第2の電流印加端子のうちの他方に接続され、前記第2のLC回路は、前記インピーダンスアナライザの第1の電圧モニタ端子および第2の電圧モニタ端子のうちの一方に接続され、前記第4のコンデンサは、前記インピーダンスアナライザの前記第1の電圧モニタ端子および前記第2の電圧モニタ端子のうちの他方に接続され、前記第1、第2、第3および第4のコンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサである、半導体デバイスの寄生容量測定システムにおける共振装置。

請求項8

インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、前記インピーダンスアナライザの第1の電流印加端子と前記テストフィクスチャの第1の端子との間に配置される直列に接続された第1のインダクタンスと第1のコンデンサからなる第1のLC回路と、前記インピーダンスアナライザの第1の電圧モニタ端子と前記テストフィクスチャの第2の端子との間に配置される直列に接続された第2のインダクタンスと第2のコンデンサからなる第2のLC回路と、前記インピーダンスアナライザの第2の電圧モニタ端子と前記テストフィクスチャの第3の端子との間に配置される第3のインダクタンスと第3コンデンサからなる第3のLC回路と、前記インピーダンスアナライザの第2の電流印加端子と前記テストフィクスチャの第4の端子との間に配置される直列に接続された第4のインダクタンスと第4のコンデンサからなる第4のLC回路と、前記第2のLC回路と前記テストフィクスチャの第2の端子との間の第1のノードと、前記第3のLC回路と前記テストフィクスチャの第3の端子との間の第2のノードとの間に配置される直列に接続された第5のインダクタンスと第5のコンデンサからなる第5のLC回路とを備え、前記第1、第2、第3および第4のコンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサであり、前記第5のインダクタンスは、共振用の可変インダクタンスである、半導体デバイスの寄生容量測定システムにおける共振装置。

請求項9

インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャと、請求項1〜8のいずれか1項に記載の共振装置とを備えた半導体デバイスの寄生容量測定システム。

請求項10

インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャと、共振装置とを備えた半導体デバイスの寄生容量測定システムを用いた半導体デバイスの寄生容量の測定方法であって、前記共振装置は、各々が、インピーダンスアナライザの対応する端子と前記テストフィクスチャの対応する端子の間に接続され、直列に接続された可変のインダクタンスとコンデンサからなる複数のLC回路と、前記複数のLC回路の各々の両端に接続された複数のモニタ端子を備え、前気コンデンサは、前記テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサであり、前記モニタ端子の出力に基づいて、前記複数のLC回路に含まれる可変のインダクタンスのインダクタンス値を調整するステップと、前記インピーダンスアナライザによって前記半導体デバイスの寄生容量を測定する際に測定周波数で前記複数のLC回路を共振させるステップとを備えた、半導体デバイスの寄生容量の測定方法。

技術分野

0001

本発明は、半導体デバイス寄生容量測定器高電圧化高精度化ユニットおよび当該ユニットを備えた測定器並びに測定方法に関する。

背景技術

0002

従来から半導体デバイスの特性を測定する装置が知られている。
たとえば、特許文献1(特開平2−309264号公報)に記載の装置は、複数の整合インピーダンス直列並列共振回路とスイッチの直列回路、あるいは、直列共振回路とスイッチの並列回路が接続される。スイッチは、共振回路共振周波数測定信号周波数大小関係により、その状態を変える。

先行技術

0003

特開平2−309264号公報

発明が解決しようとする課題

0004

ところで、IGBT(Insulated Gate Bipolar Transistor)またはパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などの寄生容量を測定する際に、テストフィクスチャおよびインピーダンスアナライザが用いられる。

0005

しかしながら、テストフィクスチャに含まれるブロックコンデンサは、外部電源からの印加電圧に耐えられる仕様でなければならず、ブロックコンデンサの容量は被測定デバイスの寄生容量よりも十分大きな値としなければならないという問題がある。そのため、外部電源からの印加電圧をさらに高電圧化しようとすると、ブロックコンデンサの寸法が大きくなってしまい、半導体デバイスの寄生容量測定システム規模が大きくなるという問題がある。

0006

それゆえに、本発明の目的は、小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる半導体デバイスの寄生容量測定システムにおける共振装置、半導体デバイスの寄生容量測定システムおよび半導体デバイスの寄生容量の測定方法を提供することである。

課題を解決するための手段

0007

上記課題を解決するために、本発明は、インピーダンスアナライザと、テスト対象の半導体デバイスに接続可能なテストフィクスチャとを備える半導体デバイスの寄生容量測定システムにおける共振装置であって、各々が、インピーダンスアナライザの対応する端子とテストフィクスチャの対応する端子の間に接続され、インピーダンスアナライザによって半導体デバイスの寄生容量を測定する際に測定周波数共振するように構成された直列に接続されたインダクタンスコンデンサとからなる複数のLC回路を備える。コンデンサは、テストフィクスチャに接続される外部電源の印加電圧よりも高い耐圧のコンデンサである。

発明の効果

0008

本発明によれば、小規模な構成によって、半導体デバイスの寄生容量を高精度に測定することができる。

図面の簡単な説明

0009

従来の半導体デバイスの寄生容量測定システムの構成を表わす図である。
テストフィクスチャと半導体デバイスの等価回路を表わす図である。
テストフィクスチャと半導体デバイスの等価回路を表わす図である。
テストフィクスチャと半導体デバイスの等価回路を表わす図である。
第1の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。
第2の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。
第3の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。
第4の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。
LC回路18aが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
LC回路18bが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
LC回路18cが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
LC回路18dが共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
第5の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。
第6の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。
経路αにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
経路βにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザの端子と、共振装置の端子との接続を表わす図である。
第7の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。
テストフィクスチャと半導体デバイスの等価回路を表わす図である。
テストフィクスチャと半導体デバイスとLC回路の等価回路を表わす図である。

実施例

0010

以下、本発明の実施の形態について図面を用いて説明する。
まず、トランジスタなどの半導体デバイスの寄生容量を測定する従来の半導体デバイスの寄生容量測定システムについて説明する。

0011

図1は、従来の半導体デバイスの寄生容量測定システムの構成を表わす図である。
被測定対象の半導体デバイス50は、IGBT(Insulated Gate Bipolar Transistor)とする。

0012

IGBTは、コレクタ端子Cと、エミッタ端子Eと、ゲート端子Gとを有する。
従来の半導体デバイスの寄生容量測定システムは、インピーダンスアナライザ1と、テストフィクスチャ9と、外部電源10とを備える。

0013

インピーダンスアナライザ1は、電流印加端子としてHC端子5およびLC端子8、電圧モニタ端子としてHP端子6およびLP端子7を備える。

0014

インピーダンスアナライザ1は、さらに、発振器2と、ベクトル電流計3と、ベクトル電圧計4とを備える。

0015

発振器2とベクトル電流計3は、HC端子5とLC端子8との間に直列に接続される。ベクトル電圧計4は、HP端子6とLP端子7との間に接続される。

0016

テストフィクスチャ9がない場合の測定動作について説明する。
発振器2から出力された正弦波電流が電流印加端子5および8を通じて、被測定物である半導体デバイス50に印加される。ベクトル電流計3は、半導体デバイス50に流れる正弦波電流の大きさを測定する。ベクトル電圧計4は、電圧モニタ端子6および7を通じて、半導体デバイス50に印加された電圧を測定する。このようにして得られた電流と電圧の位相ズレと電圧の振幅によって容量値を求めることができる。

0017

しかしながら、インピーダンスアナライザ1は、電流印加端子5および8と、電圧モニタ端子6および7しか有さないため、インピーダンスアナライザ1だけでは入力容量出力容量および帰還容量を測定する事が出来ない。

0018

そのため、テストフィクスチャ9が、インピーダンスアナライザ1と半導体デバイス50の間に接続されて、半導体デバイス50の所望のポイントの容量を観れるようにしている。

0019

たとえば、半導体デバイス50のゲートコレクタ間寄生容量CGC、ゲート−エミッタ間寄生容量CGE、コレクタ−エミッタ間寄生容量CCEの容量を測定したり、上述の組み合わせの値である入力容量(=ゲート−コレクタ間寄生容量CGC+ゲート−エミッタ間寄生容量CGE)、出力容量(=ゲート−コレクタ間寄生容量CGC+コレクタ−エミッタ間寄生容量CCE)を測定する。

0020

以下に、半導体デバイスの寄生容量測定の一例として入力容量の測定方法を示す。半導体デバイス50の寄生容量を測定する際には、半導体デバイス50のコレクタ端子Cとエミッタ端子Eにバイアス電圧を印加して、各電圧ポイント毎の値を観るために外部電源10が設けられる。外部電源10は、テストフィクスチャ9に接続され、テストフィクスチャ9を経由して半導体デバイス50に電圧が印加される。

0021

テストフィクスチャ9は、HC端子12と、LC端子15と、HP端子13と、LP端子14と、ブロックコンデンサCBa〜CBdと、インダクタンスL1〜L3と、バイパスコンデンサC1とを備える。

0022

ブロックコンデンサCBa〜CBdは、外部電源10の電圧がインピーダンスアナライザ1の電流印加端子5および8と、電圧モニタ端子6および7に印加されないようにするために設けられる。

0023

ブロックコンデンサCBaは、HC端子12と、半導体デバイス50のゲート端子Gとの間に設けられる。ブロックコンデンサCBbは、HP端子13と、半導体デバイス50のゲート端子Gとの間に設けられる。ブロックコンデンサCBcは、LP端子14と、半導体デバイス50のエミッタ端子Eとの間に設けられる。ブロックコンデンサCBdは、LC端子15と、半導体デバイス50のエミッタ端子Eとの間に設けられる。

0024

外部電源10の両端には、インダクタンスL1の一端とインダクタンスL2の一端とが接続される。インダクタンスL1の他端は、半導体デバイス50のコレクタ端子に接続する。インダクタンスL2の他端は、半導体デバイス50のエミッタ端子Eに接続する。

0025

バイパスコンデンサC1は、半導体デバイス50のコレクタ端子Cとエミッタ端子Eの間に設けられて、半導体デバイス50のコレクタ端子Cとエミッタ端子Eとを交流的にショートする。

0026

インダクタンスL1、L2、L3は、周波数が低くなるとインピーダンスが小さくなり、周波数が高くなるとインピーダンスが大きくなるという特性を有する。この特性を利用して、直流のみを通して、測定周波数帯域の信号に対してはオープン状態となるようにする。

0027

測定の際に、外部電源10からバイアス電圧が印加されると、インダクタンスL1、L2、L3を通じて、直流電圧がコレクタ端子Cとエミッタ端子Eの間に印加される。インダクタンスL3によって、半導体デバイス50のゲート端子Gとエミッタ端子Eの間はショートされ、ゲート端子Gとエミッタ端子Eの間にバイアス電圧は印加されない。その結果、半導体デバイス50はオフ状態となる。

0028

この状態で、インピーダンスアナライザ1によって容量が測定される。インダクタンスL1、L2、L3は、測定周波数帯域ではオープン状態となるので、インピーダンスアナライザ1から見ると、テストフィクスチャ9と半導体デバイス50は、図2のような等価回路で表される。

0029

図2の等価回路において、各コンデンサは、ゲート−コレクタ間寄生容量CGCと、ゲート−エミッタ間寄生容量CGEと、コレクタ−エミッタ間寄生容量CCEと、バイパスコンデンサC1を表わす。

0030

図2の等価回路では、バイパスコンデンサC1とコレクタ−エミッタ間寄生容量CCEとが並列に接続されているが、C1>>CCEなので、図2の等価回路は、図3の等価回路で近似される。ここで、C1は、バイパスコンデンサC1の容量値である。CCEは、コレクタ−エミッタ間寄生容量CCEの大きさである。

0031

さらに、図3の等価回路において、ゲート−コレクタ間寄生容量CGCとコンデンサC1とが直列に接続されているが、C1>>CGCなので、図3の等価回路は、図4の等価回路で近似される。ここで、C1は、バイパスコンデンサC1の容量値である。CGCは、コレクタ−エミッタ間寄生容量CGCの大きさである。

0032

上述の仕組みによって、インピーダンスアナライザ1には、ゲート−コレクタ間寄生容量CGCとゲート−エミッタ間寄生容量CGEのみが並列に接続された状態となり、入力容量(=CGC+CGE)を測定することができる。

0033

入力容量以外の寄生容量(出力容量、帰還容量など)の測定に関しても上述と同じような要領で測定されている。つまり、入力容量以外の寄生容量に関しても、上述のブロックコンデンサ、交流遮断インダクタンスL、コレクタエミッタ間のバイパスコンデンサは、必ず使用されている。これらの組み合わせや配線接続箇所を変更することによって、半導体デバイスの寄生容量のうち不要な寄生容量の影響を打消し、所望の寄生容量を測定することができる。さらに以下に示す内容は、例としてCissの測定を用いて説明するが、Ciss以外の全ての半導体の寄生容量の測定方法に関しても適用可能である。

0034

ブロックコンデンサCBa〜CBdは、外部電源10からの印加電圧に耐えられる仕様でなければならない。また、ブロックコンデンサCBa〜CBdの容量が測定値に影響を与えないように、ブロックコンデンサCBa〜CBdの容量は半導体デバイス50の寄生容量よりも十分大きな値としなければならない。つまり、ブロックコンデンサCBa〜CBdは、半導体デバイス50の寄生容量よりも十分大きな容量値を有し、かつ印加される外部電圧よりも十分に大きな耐圧値を有することが必要である。

0035

したがって、印加する外部電圧を高電圧化(例えば1200V)にしようとすれば、ブロックコンデンサCBa〜CBdの耐圧を大きくしなければならず、それに応じてブロックコンデンサCBa〜CBdの寸法も大きくなる。よって、設置スペース使い勝手および測定精度の関係で外部電圧の高電圧化が律束されるという問題がある。

0036

[第1の実施形態]
図5は、第1の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

0037

共振装置30が、テストフィクスチャ9とインピーダンスアナライザ1の間に設けられる。

0038

共振装置30は、LC回路18a〜18dと、HC端子21a,22aと、HP端子21b,22bと、LP端子21c,22cと、LC端子21d,22dとを備える。

0039

HC端子21aは、インピーダンスアナライザ1のHC端子5と接続する。HC端子22aは、テストフィクスチャ9のHC端子12と接続する。HP端子21bは、インピーダンスアナライザ1のHP端子6と接続する。HP端子22bは、テストフィクスチャ9のHP端子13と接続する。LP端子21cは、インピーダンスアナライザ1のLP端子7と接続する。LP端子22cは、テストフィクスチャ9のLP端子14と接続する。LC端子21dは、インピーダンスアナライザ1のLC端子8と接続する。LC端子22dは、テストフィクスチャ9のLC端子15と接続する。

0040

LC回路18aは、HC端子21aとHC端子22aとの間に設けられる。LC回路18aは、コンデンサCSaと、インダクタンスLaとを含む。HC端子21aとHC端子22aとの間に、コンデンサCSaと、インダクタンスLaとが直列に接続される。

0041

LC回路18bは、HP端子21bとHP端子22bとの間に設けられる。LC回路18bは、コンデンサCSbと、インダクタンスLbとを含む。HP端子21bとHP端子22bとの間に、コンデンサCSbと、インダクタンスLbとが直列に接続される。

0042

LC回路18cは、LP端子21cとLP端子22cとの間に設けられる。LC回路18cは、コンデンサCScと、インダクタンスLcとを含む。LP端子21cとLP端子22cとの間に、コンデンサCScと、インダクタンスLcとが直列に接続される。

0043

LC回路18dは、LC端子21dとLC端子22dとの間に設けられる。LC回路18dは、コンデンサCSdと、インダクタンスLdとを含む。LC端子21dとLC端子22dとの間に、コンデンサCSdと、インダクタンスLdとが直列に接続される。

0044

コンデンサCSaとインダクタンスLaとは、測定周波数(例えば100KHz)で共振する。コンデンサCSbとインダクタンスLbとは、測定周波数(例えば100KHz)で共振する。コンデンサCScとインダクタンスLcとは、測定周波数(例えば100KHz)で共振する。コンデンサCSdとインダクタンスLdとは、測定周波数(例えば100KHz)で共振する。

0045

コンデンサCSa〜CSdは、インピーダンスアナライザ1の接続端子5〜8を外部直流電圧から遮断するために、ブロックコンデンサCBa〜CBdと同様に高耐圧仕様のものを使用する必要がある。

0046

ただし、LC回路18a〜18dは、直列共振現象によって、交流インピーダンスから抵抗成分を差し引いたリアクタンスが0Ωとなるため、印加電圧を高電圧化しても、従来の測定方法と同じ測定精度が得られる。

0047

さらに、ブロックコンデンサCBa〜CBdの容量は半導体デバイス50の寄生容量よりも十分大きな値としなければならないのに対して、LC回路18a〜18dのコンデンサCSa〜CSdは、外部からの直流印加電圧に耐えられる耐圧のものであれば、半導体デバイス50の寄生容量よりも小さい容量でも良い。以下、この理由を説明する。

0048

たとえば、ブロックコンデンサCBaと被測定容量Cpとが直列に接続された場合、容量値Cは、以下の式で表される。

0049

C=(CBa×Cp)/(CBa+Cp)…(1)
ただし、式(1)におけるCBaはブロックコンデンサCBaの容量値、Cpは被測定容量Cpの容量値である。

0050

CBa>>Cpの場合、容量値Cは、Cpの値とほぼ等しくなる。つまり、被測定容量Cpを測定するためにCBa>>Cpの条件が成立することが必要となる。

0051

一方、LC回路18aのインピーダンスZlcは、以下の式で表される。
Zlc=ω×La−1/(ω×CSa)…(2)
ただし、式(2)におけるLaはインダクタンスLaのインダクタンス値、CSaはコンデンサCSaの容量値である。ωは、測定角周波数である。この測定角周波数は、測定周波数に2πを乗じた値である。

0052

LC回路18aに被測定容量Cpが直列に接続された場合、LC回路18aのインピーダンスZlc′は、以下の式で表される。

0053

Zlc′=ω×La−1/(ω×CSa)−1/(ω×Cp)…(3)
LC回路18aが共振するように、ω×La−1/(ω×CSa)=0となるLaとCSaを設定すると、LC回路18aのインピーダンスZlc″は、以下の式で表される。

0054

Zlc″=1/(ω×Cp)…(4)
これによって、ωの値とZlc″の値によって、被測定容量Cpの容量を測定することができる。つまり、LC回路18aを利用することによって、コンデンサCBaの容量を被測定容量Cpの容量よりもはるかに大きくしなくても、被測定容量Cpの容量を測定することができる。

0055

コンデンサCSa〜CSdの容量はブロックコンデンサCBa〜CBdよりも小さくてよいため、コンデンサCSa〜CSdをブロックコンデンサCBa〜CBdよりも小型にすることができる。

0056

外部電源10から印加される電圧は、LC回路18a〜18dのコンデンサCSa〜CSdにて遮断できるので、テストフィクスチャ9内のブロックコンデンサCBa〜CBdを外す事が可能となる。また、ブロックコンデンサCBa〜CBdを付けたままのテストフィクスチャでも、ブロックコンデンサCBa〜CBdに掛る電圧は、コンデンサCSa〜CSdによって分圧されるため高耐圧化が可能となる。たとえば、コンデンサを2つ直列に接続した場合、一方のコンデンサに掛る電圧は容量の逆数に比例するので、ブロックコンデンサCBa〜CBdに掛る電圧は、LC回路が無い場合に比べて、CSa/(CBa+CSa)、CSb/(CBb+CSb)、CSc/(CBc+CSc)、CSd/(CBd+CSd)倍となる。

0057

たとえば、テストフィクスチャ9内のブロックコンデンサCBaが存在し、LC回路18aと接続されている場合には、共振状態でも、1/(ω×CBa)のインピーダンスがテストフィクスチャ9に寄生する。

0058

これに対して、テストフィクスチャ9内のブロックコンデンサCBa〜CBdが存在しない場合には、共振状態において、テストフィクスチャ9に寄生するインピーダンスから抵抗成分を差し引いたリアクタンスは0となり、高精度な測定が可能となる。

0059

[第2の実施形態]
図6は、第2の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

0060

この半導体デバイスの寄生容量測定システムは、モニタ端子24a1〜24d1、24a2〜24d2を共振装置30内に備える。

0061

モニタ端子24a1は、HC端子21aとコンデンサCSaの間のノードND1に接続される。モニタ端子24a2は、インダクタンスLaとHC端子22aとの間のノードND2に接続される。

0062

モニタ端子24b1は、HP端子21bとコンデンサCSbの間のノードND3に接続される。モニタ端子24b2は、インダクタンスLbとHP端子22bとの間のノードND4に接続される。

0063

モニタ端子24c1は、LP端子21cとコンデンサCScの間のノードND5に接続される。モニタ端子24c2は、インダクタンスLcとLP端子22cとの間のノードND6に接続される。

0064

モニタ端子24d1は、LC端子21dとコンデンサCSdの間のノードND7に接続される。モニタ端子24d2は、インダクタンスLdとLC端子22dとの間のノードND8に接続される。

0065

測定者は、半導体デバイス50の容量を測定する前に、LC回路18a〜18dが共振しているかどうかを調べる。

0066

たとえば、LC回路18aの共振を調べるために、モニタ端子24a1をインピーダンスアナライザ1のHP端子6に接続し、モニタ端子24a2をインピーダンスアナライザ1のLP端子7に接続する。インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路18aが共振していると確認することできる。

0067

LC回路18b、18c、18dも、同様にして共振しているかどうかを確認する。
以上のように、LC回路18a〜18dが共振するように調整することができる。

0068

[第3の実施形態]
図7は、第3の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

0069

この半導体デバイスの寄生容量測定システムは、モニタ端子24の接続を電気的に切り替えるための切替器25−1,25−2を備える。

0070

切替器25−1は、端子P1,P3,P5,P7,P9を含む。
端子P9は、モニタ端子24−1と接続する。端子P1は、HC端子21aとコンデンサCSaの間のノードND1に接続される。端子P3は、HP端子21bとコンデンサCSbの間のノードND3に接続される。端子P5は、LP端子21cとコンデンサCScの間のノードND5に接続される。端子P7は、LC端子21dとコンデンサCSdの間のノードND7に接続される。端子P9は、端子P1、端子P3、端子P5、端子P7のいずれかと接続することができる。

0071

切替器25−2は、端子P2,P4,P6,P8,P10を含む。
端子P10は、モニタ端子24−2と接続する。端子P2は、インダクタンスLaとHC端子22aとの間のノードND2に接続される。端子P4は、インダクタンスLbとHP端子22bとの間のノードND4に接続される。端子P6は、インダクタンスLcとLP端子22cとの間のノードND6に接続される。端子P8は、インダクタンスLdとLC端子22dとの間のノードND8に接続される。端子P10は、端子P2、端子P4、端子P6、端子P8のいずれかと接続することができる。

0072

切替器25−1、25−2の接続の切替は、人による操作によって行われるものとしてもよい。あるいは、自動的に切替え器25−1,25−2の接続が切り替えられるものとしてもよい。

0073

測定者は、半導体デバイス50の容量を測定する前に、LC回路18a〜18dが共振しているかどうかを調べる。

0074

LC回路18aの共振を調べるために、切替器25−1の端子P9と端子P1とを接続し、切替器25−2の端子P10と端子P2とを接続し、モニタ端子24−1をインピーダンスアナライザ1のLP端子7を接続し、モニタ端子24−2をインピーダンスアナライザ1のHP端子6を接続する。インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路18aが共振していると確認することできる。

0075

切替器25−1,25−2で接続を切り替えることで、LC回路18b、18c、18dも、同様にして共振しているかどうかを確認する。

0076

以上のように、LC回路18a〜18dが共振するように調整することができる。
以上のように、第3の実施形態によれば、第2の実施形態よりも、モニタ端子を減らすことができるので、共振装置30のサイズを小さくすることができる。また、第3の実施形態によれば、第2の実施形態よりも、LP端子7およびHP端子6に接続するモニタ端子を切り替える手間を削減できる。

0077

[第4の実施形態]
図8は、第4の実施形態の半導体デバイスの寄生容量測定システムを表わす図である。

0078

第4の実施形態の半導体デバイスの寄生容量測定システムにおける共振装置30のLC回路38a〜38dは、図5の第1の実施形態のLC回路18a〜18dに含まれるインダクタンスLa〜Ldに代えて、可変インダクタンスVLa〜VLdを備える。可変インダクタンスVLa〜VLdのインダクタンス値は、共振装置30に設けられた調整用のつまみを用いて調整することができる。

0079

次に、LC回路38a〜38dが共振しているかどうかを調べる方法について説明する。以下に示す方法は、第2の実施形態で説明した方法と同様の方法である。

0080

図9は、LC回路38aが共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0081

インピーダンスアナライザ1のHC端子5と共振装置30のHC端子21aとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLC端子21dとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24a1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24a2とが接続される。

0082

モニタ端子24a1は、LC回路38aのノードND1に接続され、モニタ端子24a2は、LC回路38aのノードND2に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路38aが共振していると確認することできる。

0083

図10は、LC回路38bが共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0084

インピーダンスアナライザ1のHC端子5と共振装置30のHP端子21bとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLC端子21dとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24b1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24b2とが接続される。

0085

モニタ端子24b1は、LC回路38bのノードND3に接続され、モニタ端子24b2は、LC回路38bのノードND4に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路38bが共振していると確認することできる。

0086

図11は、LC回路38cが共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0087

インピーダンスアナライザ1のHC端子5と共振装置30のLP端子21cとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLC端子21dとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24c1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24c2とが接続される。

0088

モニタ端子24c1は、LC回路38cのノードND5に接続され、モニタ端子24c2は、LC回路38cのノードND6に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路38cが共振していると確認することできる。

0089

図12は、LC回路38dが共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0090

インピーダンスアナライザ1のHC端子5と共振装置30のHC端子21aとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLC端子21dとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24d1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24d2とが接続される。

0091

モニタ端子24d1は、LC回路38dのノードND7に接続され、モニタ端子24d2は、LC回路38dのノードND8に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、LC回路38dが共振していると確認することできる。

0092

LC回路38aが測定周波数において共振していない場合に、共振するように、調整用のつまみによって可変インダクタンスVLaのインダクタンス値を調整することができる。同様に、LC回路38b〜38dが共振していない場合に、共振するように、調整用のつまみによって可変インダクタンスVLb〜VLdのインダクタンス値を調整することができる。

0093

その後、インピーダンスアナライザ1によって半導体デバイス50の寄生容量を測定する際に各LC回路38a,38b,38c,38dのそれぞれが測定周波数で共振することになり、そのインピーダンスから抵抗成分を差し引いたリアクタンスを0Ωにすることができる。

0094

[第5の実施形態]
図13は、第5の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

0095

第5の実施形態の半導体デバイスの寄生容量測定システムは、図5の第1の実施形態のLC回路18a〜18dに代えて、LC回路48a〜48dを備える。

0096

LC回路48aは、LC回路18aに含まれるインダクタンスLaに代えて、直列に接続された租調整用の可変インダクタンスVLa1と微調整用の可変インダクタンスVLa2とを備える。

0097

LC回路48bは、LC回路18bに含まれるインダクタンスLbに代えて、直列に接続された租調整用の可変インダクタンスVLb1と微調整用の可変インダクタンスVLb2とを備える。

0098

LC回路48cは、LC回路18cに含まれるインダクタンスLcに代えて、直列に接続された租調整用の可変インダクタンスVLc1と微調整用の可変インダクタンスVLc2とを備える。

0099

LC回路48dは、LC回路18dに含まれるインダクタンスLdに代えて、直列に接続された租調整用の可変インダクタンスVLb1と微調整用の可変インダクタンスVLb2とを備える。

0100

可変インダクタンスVLa1〜VLd1、VLa2〜VLd2のインダクタンス値は、共振装置30に設けられた調整用のつまみを用いて調整することができる。

0101

租調整用と微調整用の可変インダクタンを2種類設ける事によって、共振状態にできる周波数帯域を広くできるとともに、微調整が可能となるので、LC回路48a〜48dを正確に共振状態にすることができる。

0102

なお、本実施の形態では、可変の2つのインダクタンスを直列に接続したが、これに代えて、固定のインダクタンスと微調整用の可変のインダクタンスを直列に接続するものとしてもよい。

0103

[第6の実施形態]
図14は、第6の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

0104

第6の実施形態の半導体デバイスの寄生容量測定システムは、図5の第1の実施形態のLC回路18a〜18dに代えて、コンデンサCSa、コンデンサCSb、LC回路38c、およびLC回路38dを備える。

0105

コンデンサCSaは、HC端子21aとHC端子22aとの間に設けられる。
コンデンサCSbは、HP端子21bとHP端子22bとの間に設けられる。

0106

LC回路38cは、LP端子21cとLP端子22cとの間に設けられる。LC回路38cは、コンデンサCScと、可変インダクタンスVLcとを含む。LP端子21cとLP端子22cとの間に、コンデンサCScと、可変インダクタンスVLcとが直列に接続される。

0107

LC回路38dは、LC端子21dとLC端子22dとの間に設けられる。LC回路38dは、コンデンサCSdと、可変インダクタンスVLdとを含む。LC端子21dとLC端子22dとの間に、コンデンサCSdと、可変インダクタンスVLdとが直列に接続される。

0108

コンデンサCSa〜CSdは、インピーダンスアナライザ1の接続端子5〜8を外部直流電圧から遮断するために、ブロックコンデンサCBa〜CBdと同様に外部電源10の電圧よりも高い耐圧仕様のものを使用する。

0109

モニタ端子24a1は、HC端子21aとコンデンサCSaの間のノードND1に接続される。モニタ端子24a2は、コンデンサCSaとHC端子22aとの間のノードND2に接続される。

0110

モニタ端子24b1は、HP端子21bとコンデンサCSbの間のノードND3に接続される。モニタ端子24b2は、コンデンサCSbとHP端子22bとの間のノードND4に接続される。

0111

モニタ端子24c1は、LP端子21cとコンデンサCScの間のノードND5に接続される。モニタ端子24c2は、可変インダクタンスVLcとLP端子22cとの間のノードND6に接続される。

0112

モニタ端子24d1は、LC端子21dとコンデンサCSdの間のノードND7に接続される。モニタ端子24d2は、可変インダクタンスVLdとLC端子22dとの間のノードND8に接続される。

0113

LC回路38dの可変インダクタンスVLdを調整し、HC端子5からLC端子8までの経路(以下、閉回路α)において直列共振するようにする。つまり、閉回路α上で、コンデンサCSaと、LC回路38dを構成する可変インダクタンスVLd、コンデンサCSdのトータルで共振状態にする。

0114

具体的には、閉回路αのインピーダンスZαは以下の式で表される。
Zα=ω×Ld−1/{ω×(CSa+CSd)}…(5)
共振状態となるために、インピーダンスZαから抵抗成分を差し引いたリアクタンスが0Ωとなるように、可変インダクタンスVLdを調整すれば、インピーダンスZαから抵抗成分を差し引いたリアクタンスを0にすることができる。ただし、式(5)におけるLdは可変インダクタンスVLdのインダクタンス、CSaはコンデンサCSaの容量、CSdはコンデンサCSdの容量を表わす。

0115

図15は、経路αにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0116

テストフィクスチャ9内の半導体デバイス50のコレクタ端子C、ゲート端子G、およびエミッタ端子Eがショートされる。インピーダンスアナライザ1のHC端子5と共振装置30のHC端子21aとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLC端子21dとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24a1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24d1とが接続される。

0117

モニタ端子24a1は、HC端子21aとコンデンサCSaの間のノードND1に接続され、モニタ端子24d1は、LC端子21dとコンデンサCSdの間のノードND7に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、閉回路αが共振していると確認することできる。

0118

さらに、LC回路38cの可変インダクタンスVLcを調整し、HP端子6からLP端子7までの経路(以下、閉回路β)において直列共振するようにする。つまり、閉回路β上で、コンデンサCSbと、LC回路38cを構成する可変インダクタンスVLc、コンデンサCScのトータルで共振状態にする。

0119

具体的には、閉回路βのインピーダンスZβは以下の式で表される。
Zβ=ω×Lc−1/{ω×(CSb+CSc)}…(6)
共振状態となるために、インピーダンスZβから抵抗成分を差し引いたリアクタンスが0Ωとなるように、可変インダクタンスVLcを調整すれば、インピーダンスZβから抵抗成分を差し引いたリアクタンスを0にすることができる。ただし、式(6)におけるLcは可変インダクタンスVLcのインダクタンス、CSbはコンデンサCSbの容量、CScはコンデンサCScの容量を表わす。

0120

図16は、閉回路βにおいて共振しているかどうかを調べる場合におけるインピーダンスアナライザ1の端子と、共振装置30の端子との接続を表わす図である。

0121

テストフィクスチャ9内の半導体デバイス50のコレクタ端子C、ゲート端子G、およびエミッタ端子Eがショートされる。インピーダンスアナライザ1のHC端子5と共振装置30のHP端子21bとが接続される。インピーダンスアナライザ1のLC端子8と共振装置30のLP端子21cとが接続される。インピーダンスアナライザ1のHP端子6と共振装置30のモニタ端子24b1とが接続される。インピーダンスアナライザ1のLP端子7と共振装置30のモニタ端子24c1とが接続される。

0122

モニタ端子24b1は、HC端子21bとコンデンサCSbの間のノードND3に接続され、モニタ端子24c1は、LC端子21cとコンデンサCScの間のノードND5に接続されるので、インピーダンスアナライザ1によって、容量が0ファラッドになっているか或いはリアクタンスが0Ωになっている場合に、閉回路βが共振していると確認することできる。

0123

以上のように、第6の実施形態によれば、テストフィクスチャ9内部の寄生インピーダンスから抵抗成分を差し引いたリアクタンスが0Ωになる様に調整する事により、テストフィクスチャ9に寄生する配線インダクタンスの影響を受けずに測定できる。これによって、上述の実施の形態に比べてさらに精度を上げる事ができる。

0124

なお、本実施の形態では、テストフィクスチャ9が、ブロックコンデンサCBa〜CBdを含む場合でも、ブロックコンデンサCBa〜CBdを含めて共振状態にすることが可能であり、テストフィクスチャ9内のブロックコンデンサCBa〜CBdの有無に関わらず、精度の良い測定が可能となる。

0125

なお、本実施の形態では、LC回路をLP端子7に接続される端子とLC端子8に接続される端子に接続し、コンデンサをHC端子5に接続される端子とHP端子6に接続される端子に接続したが、これに限定されるものではない。

0126

LC回路をHC端子5およびLC端子8のうちのいずれか一方に接続し、コンデンサをHC端子5およびLC端子8のうちの他方に接続し、LC回路をHP端子6およびLP端子7のうちのいずれか一方に接続し、コンデンサをHP端子6およびLC端子7のうちの他方に接続するものとしてもよい。

0127

[第7の実施形態]
図17は、第7の実施形態の半導体デバイスの寄生容量測定システムの構成を表わす図である。

0128

第7の実施形態の半導体デバイスの寄生容量測定システムの共振装置30は、図8の共振装置30の構成に加えて、LC回路65を備える。

0129

LC回路65は、LC回路38bと、テストフィクスチャ9の端子13との間のノードND4と、LC回路38cとテストフィクスチャ9の端子14との間のノードND6との間に配置される。

0130

LC回路65は、直列に接続されたコンデンサCkと、可変インダクタンスVLkとを備える。コンデンサCkは、ノードND4に接続し、可変インダクタンスVLkは、ノードND6に接続する。

0131

可変インダクタンスVLkのインダクタンス値を調整することによって、LC回路65が、テストフィクスチャ9内部の寄生容量と並列共振するようにすることができる。以下、この理由を説明する。

0132

図18は、共振装置30がLC回路65を備えない場合のテストフィクスチャ9および半導体デバイス50の等価回路を表す図である。

0133

テストフィクスチャ9の内部のゲート端子Gに接続される配線ラインとエミッタ端子Eに接続される配線ラインに浮遊容量Cm1(容量値Cm1)が存在し、テストフィクスチャ9の内部のゲート端子Gに接続される配線ラインとコレクタ端子Cに接続される配線ラインに浮遊容量Cm2(容量値Cm2)が存在し、テストフィクスチャ9の内部のエミッタ端子Eに接続される配線ラインとコレクタ端子Cに接続される配線ラインに浮遊容量Cm3(容量値Cm3)が存在する。

0134

この状態で容量を測定した場合に、高周波なので、L1、L2、L3は上述の通り、オープン状態となる、また、浮遊容量Cm3は、コンデンサC1と並列に接続されており、Cm3<<C1なのでcm3は無視できる。さらに、Cm2<<C1なので、入力容量Cissは、以下の式で表される。

0135

Ciss=CGC+CGE+Cm1+Cm2…(7)
よって、測定される入力容量は、実際の入力容量(CGC+CGE)よりもCm1+Cm2だけ大きくなる。

0136

図19は、共振装置30がLC回路65を備える場合のテストフィクスチャ9、半導体デバイス50およびLC回路65の等価回路を表わす図である。

0137

LC回路65が、ゲート端子Gとエミッタ端子E間に接続されると、アドミッタンスは以下のようになる。

0138

Y=j×ω×(Ciss+Cm1+Cm2)+j×(ω×Ck−1/(ω×Lk)…(8)
式(8)を変形すると以下のようになる。

0139

Y=j×ω×Ciss+j×ω×(Cm1+Cm2+Ck)−1/(ω×Lk)…(9)
ここで、ω×(Cm1+Cm2+Ck)−1/(ω×Lk)=0となるように、Lkを調整すれば、アドミッタンスY′は、以下の式で表される。

0140

Y′=j×ω×Ciss…(10)
よって、浮遊容量の影響のない正確な測定が可能となる。

0141

なお、調整の際には、コレクタ端子C、ゲート端子G、エミッタ端子Eをオープンの状態とω×(Cm1+Cm2+Ck)−1/(ω×Lk)=が0となるように、可変インダクタンスVLkのインダクタンス値Lkが調整される。

0142

第6の実施形態では、測定回路に寄生する直列インピーダンスの影響をリジェクトする事ができるが、測定回路に浮遊容量による並列アドミタンスが寄生している場合には効果が低い。特に、被測定デバイスが小型化し寄生容量が低くなるに従って、または測定周波数が高周波化することにより、テストフィクスチャ内部の浮遊容量が無視出来なくなる場合が考えられる。

0143

第7の実施形態では、テストフィクスチャ9の半導体デバイス50のゲート端子Gが接続される端子と、テストフィクスチャ9の半導体デバイス50のエミッタ端子Eが接続される端子との間に並列共振用回路を接続し、テストフィクスチャ9の浮遊容量を並列共振させることにより、テストフィクスチャ9内部の浮遊容量の影響を打ち消すことが可能となる。

0144

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0145

1インピーダンスアナライザ、2発振器、3ベクトル電流計、4ベクトル電圧計、5,12,21a,22a HC端子、6,13,21b,22bHP端子、7,14,21c,22cLP端子、8,15,21d,22d LC端子、9テストフィクスチャ、10外部電源、24−1,24−2,24a1,24a2,24b1,24b2,24c1,24c2,24d1,24d2モニタ端子、18a〜18d,38a〜38d,48a〜48d,65LC回路、25−1,25−2切替器、30共振装置、50半導体デバイス、P1〜P10 端子、ND1〜ND8ノード、C1,CSa〜CSd,CBa〜CBd,Ckコンデンサ、L1,L2,L3,La〜Ld,VLa〜VLd,VLa1〜VLd1,VLa2〜VLd2,VLkインダクタンス。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ