図面 (/)

技術 グラフィック機能を有する外部機器と接続可能な数値制御装置

出願人 ファナック株式会社
発明者 羽田浩二宮崎義人佐古田恭庸吉田幸平
出願日 2015年10月30日 (6年1ヶ月経過) 出願番号 2015-214388
公開日 2017年5月18日 (4年7ヶ月経過) 公開番号 2017-084247
状態 特許登録済
技術分野 数値制御
主要キーワード 保守品 モータ動作指令 外部オプション 動作用メモリ 製造個数 ハイエンド機 モータ数 低価格機
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年5月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

グラフィックススケーラビリティを維持し、保守品低減の観点から制御基板が共通化された数値制御装置を実現する。

解決手段

数値制御部1は、モータ動作指令を生成するCPU11と、集積回路12と、CPU11と集積回路12とを接続するシリアル通信部13と、CPU11及び集積回路12と同一基板上にあるグラフィックスロット14とを備え、集積回路12は、アドレスに応じて第1アドレス通信及びグラフィックスロット14に接続されたグラフィックカードとの間で入出力を行う第2アドレス通信に切り替えるシリアル通信スイッチ22と、第1アドレス通信の入出力を行うシリアルインタフェース23と、グラフィックエンジン24と、グラフィックエンジン24で生成されたデータ及びグラフィックカードで生成されたデータのいずれかを選択する第1のセレクタ25と、CPU11との通信及びグラフィックカードとの通信のいずれかを選択する第2のセレクタ26とを有する。

概要

背景

近年、プロセッサは、マルチコア化が進められている。また、IC(集積回路)間の通信の一部は、従来のパラレル通信から高品質シリアル通信への変更が行われている。このようなマルチコア化したプロセッサやシリアルインタフェース(以下、インタフェースについては「I/F」と表記することがある。)を使用して、モータ制御およびロボット制御ロボットコントローラ)等に要求される仕様満足する数値制御装置を実現している。

一般に、数値制御装置では、制御する軸数モータ数に対応し、仕様に応じて制御対象のモータ数が変化するため、サーボ制御部は個別のサーボ制御ICとし、仕様に応じて接続するサーボ制御ICの個数を変化させることが望ましい。そのため、これまでの数値制御装置では、全体の制御を行う主制御部と機械への信号の入出力を制御するシーケンス機能を有するPLC部を1個のメインICに搭載し、サーボ制御部を搭載したサーボ制御ICを、通信経路を介して接続することが行われてきた。

例えばサーボ制御ICは、製造個数の関係でASICと呼ばれる特定用途向けに設計されたICで実現されるのが一般的である。サーボ制御ICを設計する場合、サーボ制御部のみを搭載してもよいが、さらに他の機能部分を合わせて搭載することによりサーボ制御ICの多機能化を図ることが考えられ、中でもグラフィック機能を搭載することは、数値制御装置をスケーラブルに実現するためにも重要である。例えば、数値制御装置のロウエンド機(低価格機)では、画像処理専用CPUコアを搭載することはコストの関係で難しく、CNC(Computerized Numerical CONTROL)の制御を担うCPUコアを搭載したサーボ制御ICで描画処理を行うことが求められる。また、数値制御装置においてはグラフィカルユーザインタフェースGUI)を装備可能にすることが求められる。GUIは、グラフィック機能を有し、比較的簡単なものから高機能のものまで各種あり、それに応じてグラフカルエンジンの性能および規模が変わる。

例えば、ASICやCPUで構成された画像処理装置内部で生成した画像データと外部装置からの画像データとのうちのいずれかを選択するセレクタを備える画像形成装置がある(例えば、特許文献1参照。)。

また例えば、マルチコアCPUを含むコントロールボードとグラフィック機能を備えたASICを含むエンジンとが、高速シリアルインタフェースであるPCIExpess(登録商標)で接続される画像形成装置がある(例えば、特許文献2参照。)。

また例えば、CPUコアを含むIC(ASIC)が、画像データ用RAM(VRAM)のインタフェースと、外部オプション(他のASIC)との接続インタフェースを有し、低速機(ロウエンド機)と高速機(ミドルエンド機またはハイエンド機)で共通のソフト/ハードを採用する画像処理装置がある(例えば、特許文献3参照。)。

概要

グラフィックススケーラビリティを維持し、保守品低減の観点から制御基板が共通化された数値制御装置を実現する。数値制御部1は、モータ動作指令を生成するCPU11と、集積回路12と、CPU11と集積回路12とを接続するシリアル通信部13と、CPU11及び集積回路12と同一基板上にあるグラフィックスロット14とを備え、集積回路12は、アドレスに応じて第1アドレス通信及びグラフィックスロット14に接続されたグラフィックカードとの間で入出力を行う第2アドレス通信に切り替えるシリアル通信スイッチ22と、第1アドレス通信の入出力を行うシリアルインタフェース23と、グラフィックエンジン24と、グラフィックエンジン24で生成されたデータ及びグラフィックカードで生成されたデータのいずれかを選択する第1のセレクタ25と、CPU11との通信及びグラフィックカードとの通信のいずれかを選択する第2のセレクタ26とを有する。

目的

本発明の目的は、上記問題に鑑み、表示機能の高度化に対処するグラフィックスのスケーラビリティを維持しつつ、保守品低減の観点から制御基板が共通化された数値制御装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

実行する装置動作に基づいてモータ動作指令を生成するCPUと、集積回路と、前記CPUと前記集積回路との間の通信を行うシリアル通信部と、前記CPUおよび前記集積回路と同一基板上に設けられる、グラフィックカードを接続するためのグラフィックスロットと、を備え、前記集積回路は、前記シリアル通信部との間の通信を、アドレスに応じて第1アドレス通信および前記グラフィックスロットに接続されたグラフィックカードとの間で入出力を行う第2アドレス通信に切り分けて入出力するシリアル通信スイッチと、前記シリアル通信スイッチに接続され、前記第1アドレス通信の入出力を行うシリアルインタフェースと、グラフィック機能に関係する処理を実行するグラフィックエンジンと、前記グラフィックエンジンにより生成されたデータおよび前記グラフィックスロットに接続されたグラフィックカードにより生成されたデータのうちのいずれかを選択する第1のセレクタと、前記CPUとの通信および前記グラフィックスロットに接続されたグラフィックカードとの通信のうちのいずれかを選択する第2のセレクタと、を有することを特徴とする数値制御装置

請求項2

前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備える請求項1に記載の数値制御装置。

請求項3

前記モータ動作指令に基づいて生成したモータ電流指令値サーボインタフェースを介してサーボアンプに出力するとともに、前記サーボアンプからのセンサ信号を前記サーボインタフェースを介して受信するサーボ制御部を備える請求項1に記載の数値制御装置。

請求項4

前記サーボ制御部と前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備える請求項3に記載の数値制御装置。

請求項5

前記第1のセレクタに接続され、前記第1のセレクタにより選択されたデータを外部に出力する表示インタフェースと、前記第2のセレクタに接続され、前記第2のセレクタにより選択された通信の入出力を行う通信インタフェースと、を備える請求項1〜4のいずれか一項に記載の数値制御装置。

請求項6

前記集積回路は、特定用途向け集積回路である請求項1〜5のいずれか一項に記載の数値制御装置。

技術分野

0001

本発明は、モータ制御およびロボット制御等に使用される数値制御装置に関し、特にグラフィック機能を有する外部機器接続可能な数値制御装置に関する。

背景技術

0002

近年、プロセッサは、マルチコア化が進められている。また、IC(集積回路)間の通信の一部は、従来のパラレル通信から高品質シリアル通信への変更が行われている。このようなマルチコア化したプロセッサやシリアルインタフェース(以下、インタフェースについては「I/F」と表記することがある。)を使用して、モータ制御およびロボット制御(ロボットコントローラ)等に要求される仕様満足する数値制御装置を実現している。

0003

一般に、数値制御装置では、制御する軸数モータ数に対応し、仕様に応じて制御対象のモータ数が変化するため、サーボ制御部は個別のサーボ制御ICとし、仕様に応じて接続するサーボ制御ICの個数を変化させることが望ましい。そのため、これまでの数値制御装置では、全体の制御を行う主制御部と機械への信号の入出力を制御するシーケンス機能を有するPLC部を1個のメインICに搭載し、サーボ制御部を搭載したサーボ制御ICを、通信経路を介して接続することが行われてきた。

0004

例えばサーボ制御ICは、製造個数の関係でASICと呼ばれる特定用途向けに設計されたICで実現されるのが一般的である。サーボ制御ICを設計する場合、サーボ制御部のみを搭載してもよいが、さらに他の機能部分を合わせて搭載することによりサーボ制御ICの多機能化を図ることが考えられ、中でもグラフィック機能を搭載することは、数値制御装置をスケーラブルに実現するためにも重要である。例えば、数値制御装置のロウエンド機(低価格機)では、画像処理専用CPUコアを搭載することはコストの関係で難しく、CNC(Computerized Numerical CONTROL)の制御を担うCPUコアを搭載したサーボ制御ICで描画処理を行うことが求められる。また、数値制御装置においてはグラフィカルユーザインタフェースGUI)を装備可能にすることが求められる。GUIは、グラフィック機能を有し、比較的簡単なものから高機能のものまで各種あり、それに応じてグラフカルエンジンの性能および規模が変わる。

0005

例えば、ASICやCPUで構成された画像処理装置内部で生成した画像データと外部装置からの画像データとのうちのいずれかを選択するセレクタを備える画像形成装置がある(例えば、特許文献1参照。)。

0006

また例えば、マルチコアCPUを含むコントロールボードとグラフィック機能を備えたASICを含むエンジンとが、高速シリアルインタフェースであるPCIExpess(登録商標)で接続される画像形成装置がある(例えば、特許文献2参照。)。

0007

また例えば、CPUコアを含むIC(ASIC)が、画像データ用RAM(VRAM)のインタフェースと、外部オプション(他のASIC)との接続インタフェースを有し、低速機(ロウエンド機)と高速機(ミドルエンド機またはハイエンド機)で共通のソフト/ハードを採用する画像処理装置がある(例えば、特許文献3参照。)。

先行技術

0008

特開2011−252978号公報
特開2012−038065号公報
特開2012−239015号公報

発明が解決しようとする課題

0009

サーボ制御部を有する数値制御装置では産業機器として長期間の保守が要求される。保守負担の低減のためには、制御基板を極力共通化し、保守品数を減らすことが有効である。その一方で、装置としては、ロウエンド(低価格帯)からハイエンド(高価格帯)まで、表示機能の高度化に対処するグラフィックスのスケーラブルに構成することも要求されている。

0010

本発明の目的は、上記問題に鑑み、表示機能の高度化に対処するグラフィックスのスケーラビリティを維持しつつ、保守品低減の観点から制御基板が共通化された数値制御装置を提供することにある。

課題を解決するための手段

0011

上記目的を実現するために、本発明においては、数値制御部は、実行する装置動作に基づいてモータ動作指令を生成するCPUと、集積回路と、CPUと集積回路との間の通信を行うシリアル通信部と、CPUおよび集積回路と同一基板上に設けられる、グラフィックカードを接続するためのグラフィックスロットと、を備え、集積回路は、シリアル通信部との間の通信を、アドレスに応じて第1アドレス通信およびグラフィックスロットに接続されたグラフィックカードとの間で入出力を行う第2アドレス通信に切り分けて入出力するシリアル通信スイッチと、シリアル通信スイッチに接続され、第1アドレス通信の入出力を行うシリアルインタフェースと、グラフィック機能に関係する処理を実行するグラフィックエンジンと、グラフィックエンジンにより生成されたデータおよびグラフィックスロットに接続されたグラフィックカードにより生成されたデータのうちのいずれかを選択する第1のセレクタと、CPUとの通信およびグラフィックスロットに接続されたグラフィックカードとの通信のうちのいずれかを選択する第2のセレクタと、を有する。

0012

また、数値制御部は、グラフィックエンジンと上記シリアルインタフェースとを接続する内部バスを備えてもよい。

0013

また、数値制御部は、モータ動作指令に基づいて生成したモータ電流指令値サーボインタフェースを介してサーボアンプに出力するとともに、サーボアンプからのセンサ信号をサーボインタフェースを介して受信するサーボ制御部を備える。

0014

ここで、数値制御部は、サーボ制御部と前記グラフィックエンジンと前記シリアルインタフェースとを接続する内部バスを備えてもよい。

0015

また、数値制御部は、第1のセレクタに接続され、第1のセレクタにより選択されたデータを外部に出力する表示インタフェースと、第2のセレクタに接続され、第2のセレクタにより選択された通信の入出力を行う通信インタフェースと、を備えるのが好ましい。

0016

また、集積回路は、特定用途向け集積回路であってもよい。

発明の効果

0017

本発明によれば、表示機能の高度化に対処するグラフィックスのスケーラビリティを維持しつつ、保守品低減の観点から制御基板が共通化された数値制御装置を実現することができる。

0018

本発明によれば、サーボ制御部を有するIC(集積回路)とメインCPUと同一基板上に、グラフィックカードが接続されるグラフィックスロットが設けられる。そして、グラフィックエンジンについてはIC内に設けられるものとグラフィックスロットに接続されたグラフィックカード内に設けられるものを切り替えて、データを1つの表示インタフェースを介して外部に出力する。周辺機器と通信するための通信インタフェースについては、メインCPUに設けられるものとグラフィックスロットに接続されたグラフィックカード内に設けられるものを切り替え、選択された通信の入出力を1つの通信インタフェースを介して行う。このように、制御基板が共通化されるので、保守品数の低減を図ることができる。サーボ制御部を有する数値制御装置では産業機器として長期間の保守が要求されるが、本発明によれば保守負担を低減することができる。また、要求される描画性能に応じたグラフィックエンジンの切替えを容易に行うことができるので、共通のアーキテクチャで様々な品質レベルに対応するグラフィックスケーラビリティを実現することができる。

0019

なお、特許文献1(特開2011−252978号公報)に記載された技術は、同一装置内で生成されるローエンドからハイエンドの画像データを切り換えるものではないので、本発明のような効果を達成することはできない。また、特許文献2(特開2012−038065号公報)に記載された技術は、コントロールボードのマルチコアCPUは描画処理をするものではなく、すなわちグラフィック機能を備えたASICを含むエンジンにおける描画処理とグラフィックカードのグラフィックエンジンとを切り替えるものではないので、本発明のような効果を達成することはできない。また、特許文献3(特開2012−239015号公報)に記載された発明は、数値制御装置に関するものではなく、複数のASICが接続された場合に複数のASICが連携して高速機用の表示機能を実現するものであり、サーボ制御ICに表示機能を統合するという数値制御装置への適用は難しいので、本発明のような効果を達成することはできない。

図面の簡単な説明

0020

本発明の実施例による数値制御部の概略構成図である。
図1に示すICを使用して高度な表示機能を実現した実施例の数値制御装置の概略構成図である。
グラフィックエンジンを搭載したグラフィックカードの構成例を示す図である。

実施例

0021

図1は、本発明の実施例による数値制御部の概略構成図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。

0022

本発明の実施例による数値制御装置1は、メインのCPU11と、IC(集積回路)12と、シリアル通信部13と、グラフィックスロット14と、表示インタフェース(表示I/F)15と、通信インタフェース(通信I/F)16と、DRAM17と、ストレージデバイス18と、SRAM19と、グラフィックスロット14に接続されるシリアル通信部41と、を備える。CPU11は、シリアル通信部13を介してIC12に接続される。サーボ制御部21、シリアルインタフェース23、グラフィックエンジン24およびペリフェラル28は、IC12内において内部バス27に接続される。グラフィックエンジン24には第1のセレクタ25が接続される。数値制御装置1は、モータ制御およびロボット制御(ロボットコントローラ)等に用いられる。

0023

CPU11は、ソフトウェアにより形成される主制御部31およびPLC(Programmable Logic CONTROL)部(図示せず)と、周辺機器と通信を行うためのペリフェラル32と、を備える。

0024

CPU11内の主制御部31は、加工プログラムまたはロボット動作プログラム等から指令される動作指令解釈して各軸のサーボモータに対する移動指令を計算する機能および動作指令を解釈して機械との間でON/OFF信号送受信を行う機能等を実行する。PLC部は、機械への信号の入出力を制御するシーケンス機能を実行する。主制御部31とPLC部は、CPU11内のそれぞれ対応するコア・プロセッサで実現される。

0025

CPU11内のペリフェラル32は、外部接続されるSDおよびUSB等の記憶デバイスとのデータ入出力およびRS232C(232C#1&#2)等を介しての通信によるデータ入出力を行うためのインタフェースを含み、外部接続された機器との通信を行う。なお、CPU11は、さらに高速シリアル通信I/F(例えば、PCIExpress(登録商標))等の機能を有してもよい。

0026

DRAM17は、CPU11が処理を実行するのに使用する主記憶メモリである。

0027

グラフィックスロット14は、グラフィックカード(図1では図示せず)を接続するためのものであり、CPU11およびIC12と同一基板上に設けられる。

0028

CPU11とIC12とはシリアル通信部13を介して接続される。シリアル通信部13の例としてはPCIExpress(登録商標)がある。

0029

IC(集積回路)12は、例えばASIC(特定用途向け集積回路)として実現される。あるいは、IC12として、プリント基板上に複数の集積回路を搭載したものとして実現してもよい。

0030

IC12は、サーボ制御部21と、シリアル通信スイッチ22と、シリアルインタフェース23と、グラフィックエンジン24と、第1のセレクタ25と、第2のセレクタ26と、内部バス27と、ペリフェラル28と、を備える。IC12は、図示した以外に、RAMを内蔵してもよい。

0031

内部バス27で接続されるシリアルインタフェース23以外の各要素にはアドレスが割り当てられ、シリアルインタフェース23は、CPU11から送信されたシリアル信号に含まれる送信先のアドレスを検出し、データおよびアドレスをパラレルデータに変換した後、内部バス27を介して送信先の要素に送る。また、シリアルインタフェース23は、各要素から内部バス27に出力されたCPU11を送信先アドレスとするデータをシリアル変換してCPU11に送る。

0032

シリアル通信スイッチ22は、シリアル通信部13との間の通信を、アドレスに応じて第1アドレス通信およびグラフィックスロット14に接続されたグラフィックカードとの間で入出力を行う第2アドレス通信に切り分けて入出力する。より具体的には次の通りである。シリアル通信スイッチ22は、CPU11から送信されたシリアルデータの各パケットのアドレスを読み取る。シリアル通信スイッチ22は、読み取ったアドレスがIC12に含まれる要素のアドレスであればシリアルインタフェース23に出力する。グラフィックスロット14にグラフィックカードが接続された場合においては、シリアル通信スイッチ22は、読み取ったアドレスがグラフィックカードのアドレスであればIC12に接続されるグラフィックカードへのシリアル通信部41に出力する。IC12に含まれる要素がCPU11にデータを送信する場合には、シリアルインタフェース23がシリアルデータに変換し、シリアル通信スイッチ22に送る。グラフィックスロット14にグラフィックカードが接続された場合においては、グラフィックカードがCPU11にデータを送信する場合には、シリアル通信部41を介してシリアルデータをシリアル通信スイッチ22に送る。シリアル通信スイッチ22は、送信先のアドレスがCPU11である場合には、受信したデータをシリアル通信部13を介してCPU11に送る。

0033

IC12内の各要素およびグラフィックカードへのCPU11からのデータ送信、シリアルインタフェース23からCPU11へのデータ送信およびグラフィックカードからのデータ送信が同時に発生する場合があり得る。そこで、シリアル通信スイッチ22は、各データ通信優先度に応じて通信するデータの順番調停するアービタ、およびこれらのデータを一時的に保持するバッファメモリを有する。数値制御装置1では、サーボ制御に関係するデータ信号の優先度が高く、サーボ制御に関係するデータ信号は周期的に発生するので、サーボ制御に関係するデータ信号の通信を優先する。しかし、これに限定されず、より緊急性の高いデータ通信をさらに優先するようにしてもよい。

0034

サーボ制御部21は、CPU11からの移動指令値からモータ電流指令値を生成し、サーボインタフェース(サーボI/F)を介してサーボアンプに出力する。サーボ制御部21に外部で接続されるサーボインタフェースは、サーボアンプ/スピンドルアンプを接続するためのインタフェースである。サーボアンプ/スピンドアンプには、工作機械(またはロボット)の各軸を動作させるサーボモータ/スピンドルモータへの動力線と、各モータの位置/速度を検出するフィードバック入力信号が接続される。

0035

サーボ制御部21の処理動作についてより詳細に説明すると次の通りである。サーボ制御部21の内蔵のRAM領域(図示せず)には、CPU11からの移動指令値がシリアル通信部13、シリアル通信スイッチ22、シリアルインタフェース23および内部バス27を介して書き込まれる。サーボ制御部21は、移動指令値からアンプ(図示せず)に対する電流指令値を生成し、サーボインタフェースを介してアンプに送る。なお、移動指令値から電流指令値を生成する処理は、多くの演算処理が必要で高速に行う必要がある。したがって、IC12にマルチコアDSP(図示せず)が接続されるのが好ましく、この場合は、IC12内のサーボ制御部21の指示に基づいて、移動指令値を読み取り、モータを指令値の位置に移動させるための制御に必要なモータの電流指令値の演算処理を行う。

0036

アンプは、受け取った電流指令値に基づき例えばPWM信号による電流制御を行うとともに、アンプに内蔵された電流センサの値をサーボインタフェースに通じてサーボ制御部21に送る。また、モータからのフィードバック信号も、サーボインタフェースを通じてサーボ制御部21に送る。サーボ制御部21は、受け取った電流センサの値やフィードバック信号の値を元に、次の電流制御指令値演算する。サーボ制御部21は、演算した次の電流制御指令値を、サーボインタフェースを介してアンプに送る。サーボ制御部21は、このような電流制御を繰り返し行うことでモータを制御し、CPU11から指示された移動指令値に各軸を到達させる。フィードバック信号の値はサーボ制御部21に書き込まれ、CPU11はこの値を読み取り、移動指令値に軸が到達したことを確認する。

0037

ストレージデバイス18は、サーボ制御部21が動作するのに必要なソフトウェア(プログラム)を格納するものであり、ペリフェラル28によってその動作が制御される。なお、図示していないが、IC12にはブートローダソフトを格納したブートROMが接続されており、IC12は、起動時にブートローダソフトを読み取り、自身の初期設定等を行うとともに、ストレージデバイス18に格納されているソフトウェアをローディングし、内蔵のDRAMに展開する。ストレージデバイス18の例としては、EMMC(登録商標)、SD、ESSDなどがある。

0038

SRAM19は、サーボ制御部21の処理における算出値等を記憶する動作用メモリとして機能するものであり、バッテリバックアップされた不揮発性メモリである。

0039

ペリフェラル28は、キーボードアナログ出力センサデータ入力(例えば、実行中の加工プログラムをスキップさせるためのスキップ信号入力、タッチセンサ信号の入力等)、およびRTC(リアルタイムデジタルクロック)(バッテリやキャパシタで動作する水晶発振器とそのカウント回路で構成されるクロック回路クロック信号)等の信号のインタフェースを有している。さらに、ペリフェラル28は、上述のストレージデバイス18およびSRAM19のインタフェースも有している。

0040

グラフィックエンジン24は、グラフィック機能に関係する処理を実行するものであり、SVGAまたはXGALCD等の表示器インタフェースを制御するためのコントローラや制御に必要なビデオRAM(VRAM)を有している。

0041

IC12内のグラフィックエンジン24では、例えばロウエンド向けの簡単な表示機能が実現される。グラフィックエンジン24では、描画データを生成し、生成された描画データに基づいてVRAMに画像を展開する。VRAMに展開された画像データは、後述する表示インタフェース(SVGAまたはXGALCD)15に適合した形式の信号に変換されて出力され、表示器において表示が行われる。ただし、IC12に内蔵されるRAM(動作メモリ)の容量は小さく、グラフィックエンジン24で生成できる描画データは低レベルに制限される。

0042

一方で、近年、ユーザインタフェースの一層の向上が求められており、ハイエンドの数値制御装置においては、ICに内蔵されたグラフィックエンジンで生成する描画データでは所望の高度な表示が行えない場合がある。このような場合は、グラフィックスロット14にグラフィックカードを接続し、このグラフィックカードに高度な表示機能を分担させる。図2は、図1に示すICを使用して高度な表示機能を実現した実施例の数値制御装置の概略構成図である。

0043

図2に示すように、グラフィックスロット14にグラフィックカード42を接続すると、シリアル通信スイッチ22に接続されるシリアル通信部41に、グラフィックカード42に搭載されたシリアルインタフェース43が接続される。これにより、グラフィックカード42に搭載されたグラフィックエンジンは、CPU11と通信可能となる。シリアル通信部41の例としてはPCIExpress(登録商標)がある。

0044

図2に示す数値制御装置1では、グラフィック機能に関係する処理は、グラフィックカード42に搭載されたグラフィックエンジンにより行われるので、IC12内のグラフィックエンジン24は描画に関係する処理を行う必要は無く、処理能力をより一層数値制御処理に割り当てることができるので数値制御処理の性能が向上する。

0045

グラフィックカード42が接続されることはシステム構築時に決定され、CPU11のアドレス空間にはグラフィックカード42に搭載されたグラフィックエンジンのアドレスが割り当てられる。

0046

図3は、グラフィックエンジンを搭載したグラフィックカードの構成例を示す図である。グラフィックカード42は、GUI(Graphical User Interface)CPU51と、DRAM53と、ペリフェラル61と、を有する。DRAM53およびペリフェラル61は、GUI CPU51に接続される。

0047

GUICPU51は、ソフトウェアにより実現され、CPU11からの指令に基づいて、高度なグラフィカルユーザインタフェースを実現するグラフィックエンジン52を実現する。さらに、GUI CPU51は、ユーザが開発したアプリケーションなども実行する。DRAM53は、GUI CPU51の動作メモリである。なお、図3では示していないが、GUI CPU51には、図2に示したシリアルインタフェース43が設けられる。グラフィックエンジン52は、第1のセレクタ25を介してVGA/SVGA/XGA/SXGA等の表示インタフェース15に接続される。

0048

また、GUICPU51は、例えばイーサネット(Ethernet)(登録商標)、232C#1&2等のネットワーク接続用インタフェース、あるいはUSB端子等のユーザインタフェースを有してもよい。

0049

ペリフェラル61は、例えばSDカードコネクタ、CF(コンパクトフラッシュ(登録商標)カード)コネクタ、USB(Multi−TP)コネクタ、PCMCIAカードコネクタ等を有するインタフェースを搭載し、GUICPU51のユーザインタフェースや外部接続機能を拡張する。例えば、CFは、グラフィックエンジン52のOSやソフトウェアを格納するストレージで、起動時に読み出され、DRAM53に展開される。

0050

図3に示すグラフィックカード42を用いることにより、図1および図2に示す数値制御装置1では、CPU11に設けられたネットワーク通信機能およびユーザインタフェースの一部または全部をグラフィックカード42で実行することができる。

0051

このようにグラフィックエンジンについてはIC12内に設けられるもの(参照符号24)とグラフィックスロット14に接続されたグラフィックカード42内に設けられるもの(参照符号54)の2種類があり、また、通信インタフェースについては、CPU11内に設けられるもの(参照符号32)とグラフィックスロット14に接続されたグラフィックカード42内に設けられるもの(参照符号61)の2種類がある。本発明では、これらの切替えをIC12内の第1のセレクタ25および第2のセレクタ26によって行い、外部機器とのインタフェースを、表示インタフェース15および通信インタフェース16に集約する。

0052

第1のセレクタ25は、IC12内のグラフィックエンジン24により生成されたデータの出力およびグラフィックスロット14に接続されたグラフィックカード42内のグラフィックエンジン52により生成されたデータの出力のうちのいずれかを選択する。第1のセレクタ25には表示インタフェース15が接続される。表示インタフェース15は、第1のセレクタ25により選択されたデータをディスプレイ信号として外部に出力する。

0053

第2のセレクタ26は、CPU11内のペリフェラル32との通信およびグラフィックスロット14に接続されたグラフィックカード42に設けられたペリフェラル61との通信のうちのいずれかを選択する。第2のセレクタ26には1つの通信インタフェース16が接続される。この通信インタフェース16は、第2のセレクタ26により選択された通信の入出力を行う。

0054

以上説明したように、本発明の実施例では、グラフィックスロット14はメインCPU(主制御IC)11およびIC12と同一基板上に設けられる。そして、グラフィックエンジンについてはIC12内に設けられるもの(参照符号24)とグラフィックスロット14に接続されたグラフィックカード42内に設けられるもの(参照符号54)とを第1のセレクタ25によって切り替え、第1のセレクタ25により選択されたデータを1つの表示インタフェース15を介して外部に出力する。外部機器との通信のための通信インタフェースについては、CPU11内に設けられるもの(参照符号32)とグラフィックスロット14に接続されたグラフィックカード42内に設けられるもの(参照符号61)とを第2のセレクタ26によって切り替え、第2のセレクタ26により選択された通信の入出力を1つの通信インタフェース16を介して行う。このように、本発明の実施例によれば制御基板が共通化されるので、保守品数の低減を図ることができる。また、要求される描画性能に応じたグラフィックエンジンの切替えを容易に行うことができるので、共通のアーキテクチャで様々な品質レベルに対応するグラフィックスケーラビリティを実現することができる。

0055

以上、本発明の実施例を説明したが、各種の変形例があり得るのはいうまでもない。例えば、各ICにどのような機能部分を統合するかは、仕様に応じて適宜定められるべきであり、それに応じて各種の変形例があり得る。

0056

1数値制御装置
11 CPU
12 IC(集積回路)
13、41シリアル通信部
14グラフィックスロット
15表示インタフェース
16通信インタフェース
17DRAM
18ストレージデバイス
19 SRAM
21サーボ制御部
22 シリアル通信スイッチ
23、43シリアルインタフェース
24、52グラフィックエンジン
25 第1のセレクタ
26 第2のセレクタ
27内部バス
28、32、61ペリフェラル
31 主制御部
42グラフィックカード
51GUICPU
53 DRAM

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ