図面 (/)

技術 音楽再生装置

出願人 オンキヨー株式会社
発明者 中西芳徳淺尾勁川口剛吉田誠塩崎尚徳
出願日 2015年9月30日 (3年9ヶ月経過) 出願番号 2015-192405
公開日 2017年4月6日 (2年3ヶ月経過) 公開番号 2017-069732
状態 特許登録済
技術分野 ヘッドホーン・イヤホーン 増幅器一般
主要キーワード ミュート端子 イコライザー処理 Fi規格 バランス出力 デジタルオーディオプレーヤー パイポ 正側電源 アナログオーディオデータ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年4月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

簡易な構成で、バランス出力端子から異音が発生することを防止すること。

解決手段

AP1は、増幅回路10とバランス出力端子16のネガティブ端子との間でグラウンドに接続されるバイポーラトランジスタQ4、Q5と、DAC7と増幅回路9とに電源電圧を供給するリニアレギュレーター14と、DAC8と増幅回路10とに電源電圧を供給するリニアレギュレーター15と、アンバランス出力の場合、リニアレギュレーター15をシャットダウンするCPU2と、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とするバイポーラトランジスタQ1と、を備える。

概要

背景

ヘッドホン音声信号を出力する音楽再生装置において、ヘッドホン出力には、アンバランスバランスと呼ばれる方式がある(例えば、特許文献1参照。)。アンバランス方式では、「正相信号」、「グラウンド」で音声信号を伝送する。一方、バランス方式では、「正相信号」、「逆相信号」で信号を伝送する。外来ノイズが発生した場合、「正相信号」、「逆相信号」双方に同じ位相ノイズが乗ることになり、外来ノイズは打ち消しあう。このため、バランス方式は、ノイズに強い。

図6は、出願人による特願2015−171945に記載の音楽再生装置(デジタルオーディオプレーヤー)が備えるDAC(D/Aコンバーター)、増幅回路、及びこれらの周辺回路を示す図である。ポジティブ側(非反転信号用)のDAC7には、I2S形式のLR(左右)2チャンネルデジタルオーディオデータデジタル音声信号)が入力される。DAC7は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータアナログ音声信号)に変換する。ポジティブ側(非反転信号用)の増幅回路9は、DAC7がD/A変換したLR2チャンネルのアナログオーディオデータを増幅する。増幅回路9は、2つの増幅器18、19を含む。増幅器18は、Lチャンネルのアナログオーディオデータを増幅する。増幅器19は、Rチャンネルのアナログオーディオデータを増幅する。増幅回路9が増幅したアナログオーディオデータは、バランス出力端子16、アンバランス出力端子17に出力される。

ネガティブ側(反転信号用)のDAC8には、I2S形式のLR2チャンネルのデジタルオーディオデータが入力される。DAC8は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータにD/A変換する。ネガティブ側(反転信号用)の増幅回路10には、DAC8がD/A変換したLR2チャンネルのアナログオーディオデータを反転したLR2チャンネルの反転アナログオーディオデータが入力される。増幅回路10は、LR2チャンネルの反転アナログオーディオデータを増幅する。増幅回路10は、2つの増幅器20、21を含む。増幅器20は、Lチャンネルの反転アナログオーディオデータを増幅する。増幅器21は、Rチャンネルの反転アナログオーディオデータを増幅する。増幅回路10が増幅した反転アナログオーディオデータは、バランス出力端子16に出力される。

バランス出力の場合、CPUは、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。また、CPUは、リニアレギュレーター15からの電源電圧をDAC8と増幅回路10とに供給する。アンバランス出力の場合、CPUは、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。一方、CPUは、リニアレギュレーター15をシャットダウンする。このため、リニアレギュレーター15と、DAC8と、増幅回路10とは、シャットダウンする。これにより、アンバランス出力の場合、動作していない回路をシャットダウンして、高効率を実現することができる。

概要

簡易な構成で、バランス出力端子から異音が発生することを防止すること。DAP1は、増幅回路10とバランス出力端子16のネガティブ端子との間でグラウンドに接続されるバイポーラトランジスタQ4、Q5と、DAC7と増幅回路9とに電源電圧を供給するリニアレギュレーター14と、DAC8と増幅回路10とに電源電圧を供給するリニアレギュレーター15と、アンバランス出力の場合、リニアレギュレーター15をシャットダウンするCPU2と、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とするバイポーラトランジスタQ1と、を備える。

目的

本発明の目的は、簡易な構成で、バランス出力端子から異音が発生することを防止することである

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

バランス出力アンバランス出力とを有する音楽再生装置であって、左右2チャンネルデジタル音声信号を左右2チャンネルのアナログ音声信号にD/A変換する第1D/Aコンバーターと、前記第1D/AコンバーターがD/A変換した左右2チャンネルのアナログ音声信号を増幅する第1増幅回路と、左右2チャンネルのデジタル音声信号を左右2チャンネルのアナログ音声信号にD/A変換する第2D/Aコンバーターと、前記第2D/AコンバーターがD/A変換した左右2チャンネルのアナログ音声信号を反転した左右2チャンネルの反転アナログ音声信号を増幅する第2増幅回路と、前記第2増幅回路とバランス出力端子との間でグラウンドに接続されるスイッチと、前記第1D/Aコンバーターと前記第1増幅回路とに電源電圧を供給する第1電源回路と、前記第2D/Aコンバーターと前記第2増幅回路とに電源電圧を供給する第2電源回路と、アンバランス出力の場合、前記第2電源回路をシャットダウンする制御部と、前記第2電源回路のシャットダウンを検出した場合に、前記スイッチをオンの状態とする検出回路と、を備えることを特徴とする音楽再生装置。

請求項2

前記検出回路は、ベースが、前記第2電源回路の正側電源に接続され、エミッタが、正電源に接続され、コレクタが、前記スイッチに接続された、pnp型の第1バイポーラトランジスタであることを特徴とする請求項1に記載の音楽再生装置。

請求項3

前記スイッチは、ベースが、前記第1バイポーラトランジスタのコレクタに接続され、エミッタが、前記グラウンドに接続され、コレクタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする請求項2に記載の音楽再生装置。

請求項4

前記スイッチは、ベースが、前記第1バイポーラトランジスタのコレクタに接続され、コレクタが、前記グラウンドに接続され、エミッタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする請求項2に記載の音楽再生装置。

請求項5

前記検出回路は、ゲートが、前記第2電源回路の正側電源に接続され、ソースが、正電源に接続され、ドレインが、前記スイッチに接続された、Pチャネル型MOSFETであることを特徴とする請求項1に記載の音楽再生装置。

請求項6

前記スイッチは、ベースが、前記MOSFETのドレインに接続され、エミッタが、前記グラウンドに接続され、コレクタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする請求項5に記載の音楽再生装置。

請求項7

前記スイッチは、ベースが、前記MOSFETのドレインに接続され、コレクタが、前記グラウンドに接続され、エミッタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする請求項5に記載の音楽再生装置。

技術分野

0001

本発明は、音声信号を出力する音楽再生装置に関する。

背景技術

0002

ヘッドホンに音声信号を出力する音楽再生装置において、ヘッドホン出力には、アンバランスバランスと呼ばれる方式がある(例えば、特許文献1参照。)。アンバランス方式では、「正相信号」、「グラウンド」で音声信号を伝送する。一方、バランス方式では、「正相信号」、「逆相信号」で信号を伝送する。外来ノイズが発生した場合、「正相信号」、「逆相信号」双方に同じ位相ノイズが乗ることになり、外来ノイズは打ち消しあう。このため、バランス方式は、ノイズに強い。

0003

図6は、出願人による特願2015−171945に記載の音楽再生装置(デジタルオーディオプレーヤー)が備えるDAC(D/Aコンバーター)、増幅回路、及びこれらの周辺回路を示す図である。ポジティブ側(非反転信号用)のDAC7には、I2S形式のLR(左右)2チャンネルデジタルオーディオデータデジタル音声信号)が入力される。DAC7は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータアナログ音声信号)に変換する。ポジティブ側(非反転信号用)の増幅回路9は、DAC7がD/A変換したLR2チャンネルのアナログオーディオデータを増幅する。増幅回路9は、2つの増幅器18、19を含む。増幅器18は、Lチャンネルのアナログオーディオデータを増幅する。増幅器19は、Rチャンネルのアナログオーディオデータを増幅する。増幅回路9が増幅したアナログオーディオデータは、バランス出力端子16、アンバランス出力端子17に出力される。

0004

ネガティブ側(反転信号用)のDAC8には、I2S形式のLR2チャンネルのデジタルオーディオデータが入力される。DAC8は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータにD/A変換する。ネガティブ側(反転信号用)の増幅回路10には、DAC8がD/A変換したLR2チャンネルのアナログオーディオデータを反転したLR2チャンネルの反転アナログオーディオデータが入力される。増幅回路10は、LR2チャンネルの反転アナログオーディオデータを増幅する。増幅回路10は、2つの増幅器20、21を含む。増幅器20は、Lチャンネルの反転アナログオーディオデータを増幅する。増幅器21は、Rチャンネルの反転アナログオーディオデータを増幅する。増幅回路10が増幅した反転アナログオーディオデータは、バランス出力端子16に出力される。

0005

バランス出力の場合、CPUは、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。また、CPUは、リニアレギュレーター15からの電源電圧をDAC8と増幅回路10とに供給する。アンバランス出力の場合、CPUは、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。一方、CPUは、リニアレギュレーター15をシャットダウンする。このため、リニアレギュレーター15と、DAC8と、増幅回路10とは、シャットダウンする。これにより、アンバランス出力の場合、動作していない回路をシャットダウンして、高効率を実現することができる。

先行技術

0006

特開2013−005291号公報

発明が解決しようとする課題

0007

アンバランス出力の場合、バランス出力端子16のネガティブ端子にアナログオーディオデータを出力する増幅回路10の電源は、オフされている。しかし、ネガティブ端子がオープン状態等の不安定になることにより、バランス出力端子16から異音が発生するという問題がある。これを解決する従来手法としては、ミュート回路等によりネガティブ端子をグラウンドに接続することで、上記の問題を解決することができる。しかし、そのためには、マイクロコンピューター等から、従来のミュート端子とは別の制御信号が必要となってしまう。

0008

本発明の目的は、簡易な構成で、バランス出力端子から異音が発生することを防止することである。

課題を解決するための手段

0009

第1の発明の音楽再生装置は、バランス出力とアンバランス出力とを有する音楽再生装置であって、左右2チャンネルのデジタル音声信号を左右2チャンネルのアナログ音声信号にD/A変換する第1D/Aコンバーターと、前記第1D/AコンバーターがD/A変換した左右2チャンネルのアナログ音声信号を増幅する第1増幅回路と、左右2チャンネルのデジタル音声信号を左右2チャンネルのアナログ音声信号にD/A変換する第2D/Aコンバーターと、前記第2D/AコンバーターがD/A変換した左右2チャンネルのアナログ音声信号を反転した左右2チャンネルの反転アナログ音声信号を増幅する第2増幅回路と、前記第2増幅回路とバランス出力端子との間でグラウンドに接続されるスイッチと、前記第1D/Aコンバーターと前記第1増幅回路とに電源電圧を供給する第1電源回路と、前記第2D/Aコンバーターと前記第2増幅回路とに電源電圧を供給する第2電源回路と、アンバランス出力の場合、前記第2電源回路をシャットダウンする制御部と、前記第2電源回路のシャットダウンを検出した場合に、前記スイッチをオンの状態とする検出回路と、を備えることを特徴とする。

0010

本発明では、検出回路は、第2電源回路のシャットダウンを検出した場合に、スイッチをオンの状態とする。このため、シャットダウンされた第2増幅回路の出力がグラウンドに接続される。これにより、アンバランス出力の場合に、バランス出力端子から異音が発生することが防止される。また、第2電源回路がシャットダウンされることを利用することで、マイクロコンピューターからの制御信号を用いずに制御が可能となり、マイクロコンピューターからの別系統制御信号は必要とならない。このように、本発明によれば、簡易な構成で、バランス出力端子から異音が発生することが防止される。

0011

第2の発明の音楽再生装置は、第1の発明の音楽再生装置において、前記検出回路は、ベースが、前記第2電源回路の正側電源に接続され、エミッタが、正電源に接続され、コレクタが、前記スイッチに接続された、pnp型の第1バイポーラトランジスタであることを特徴とする。

0012

第3の発明の音楽再生装置は、第2の発明の音楽再生装置において、前記スイッチは、ベースが、前記第1バイポーラトランジスタのコレクタに接続され、エミッタが、前記グラウンドに接続され、コレクタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする。

0013

第4の発明の音楽再生装置は、第2の発明の音楽再生装置において、前記スイッチは、ベースが、前記第1バイポーラトランジスタのコレクタに接続され、コレクタが、前記グラウンドに接続され、エミッタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする。

0014

第3及び第4の発明では、第2電源回路がシャットダウンされ、正側電源の電源電圧が降下すると、pnp型の第1バイポーラトランジスタのベース電圧が降下する。pnp型の第1バイポーラトランジスタは、ベース電圧が降下すると、オンの状態となる。また、第1バイポーラトランジスタがオンの状態となると、npn型の第2バイポーラトランジスタのベース電圧が上昇する。npn型の第2バイポーラトランジスタは、ベース電圧が上昇すると、オンの状態となる。このため、シャットダウンされた第2増幅回路の出力がグラウンドに接続される。第3及び第4の発明によれば、検出回路及びスイッチを、バイポーラトランジスタを用いた簡易な構成とすることができる。

0015

第5の発明の音楽再生装置は、第1の発明の音楽再生装置において、前記検出回路は、ゲートが、前記第2電源回路の正側電源に接続され、ソースが、正電源に接続され、ドレインが、前記スイッチに接続された、Pチャネル型MOSFETであることを特徴とする。

0016

第6の発明の音楽再生装置は、第5の発明の音楽再生装置において、前記スイッチは、ベースが、前記MOSFETのドレインに接続され、エミッタが、前記グラウンドに接続され、コレクタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする。

0017

第7の発明の音楽再生装置は、第5の発明の音楽再生装置において、前記スイッチは、ベースが、前記MOSFETのドレインに接続され、コレクタが、前記グラウンドに接続され、エミッタが、前記第2増幅回路と前記バランス出力端子との間に接続された、npn型の第2バイポーラトランジスタであることを特徴とする。

0018

第6及び第7の発明では、第2電源回路がシャットダウンされ、正側電源の電源電圧が降下すると、Pチャネル型のMOSFETのゲート電圧が降下する。Pチャネル型のMOSFETは、ゲート電圧が降下すると、オンの状態となる。また、MOSFETがオンの状態となると、npn型の第2バイポーラトランジスタのベース電圧が上昇する。npn型の第2バイポーラトランジスタは、ベース電圧が上昇すると、オンの状態となる。このため、シャットダウンされた第2増幅回路の出力がグラウンドに接続される。第7及び第8の発明によれば、検出回路及びスイッチを、MOSFET、バイポーラトランジスタを用いた簡易な構成とすることができる。

発明の効果

0019

本発明によれば、簡易な構成で、バランス出力端子から異音が発生することが防止される。

図面の簡単な説明

0020

本発明の実施形態に係るデジタルオーディオプレーヤーの構成を示すブロック図である。
DAC、増幅回路、及びこれらの周辺回路を示す図である(第1実施形態)。
DAC、増幅回路、及びこれらの周辺回路を示す図である(第2実施形態)。
DAC、増幅回路、及びこれらの周辺回路を示す図である(第3実施形態)。
DAC、増幅回路、及びこれらの周辺回路を示す図である(第4実施形態)。
従来のデジタルオーディオプレーヤーが備えるDAC、増幅回路、及びこれらの周辺回路を示す図である。

実施例

0021

以下、本発明の実施形態について説明する。図1は、本発明の実施形態に係るデジタルオーディオプレーヤー(以下、「DAP」という。)の構成を示すブロック図である。DAP1(音楽再生装置)は、ヘッドホン101、102にアナログオーディオデータ(アナログ音声信号)を出力する。ヘッドホン101、102は、アナログオーディオデータに基づいて、音声を外部に出力する。ヘッドホン101は、バランス用のヘッドホンであり、バランス出力端子に接続される。ヘッドホン102は、アンバランス用のヘッドホンであり、アンバランス出力端子に接続される。DAP1は、バランス出力とアンバランス出力とを有する。

0022

図1に示すように、DAP1は、CPU2、記憶部3、表示部4、操作部5、DSP6、D/Aコンバーター(以下、「DAC」という。)7、8、増幅回路9、10、無線モジュール11、USBインターフェース(以下、「USB I/F」という。)12を備える。

0023

CPU(Central Processing Unit)2(制御部)は、制御プログラムOSプログラムアプリケーションプログラムに従って、DAP1を構成する各部を制御する。記憶部3は、CPU2の主メモリとして機能するRAM(Random Access Memory)、制御プログラムを記憶するROM(Read Only Memory)、OSプログラム、アプリケーションプログラム等のプログラム、デジタルオーディオデータ等の各種データを記憶するフラッシュメモリから構成されている。なお、記憶部3は、例示する構成に限られず、HDD(Hard Disk Drive)等を含んでいてもよい。

0024

表示部4は、種々の画像(静止画像動画像を含む)を表示するものであり、液晶パネルにより構成されている。操作部5は、各種設定を行うための操作キー、及び、表示部4と連動したタッチパネルを備えている。ユーザーは、操作部5を介して、各種の文字入力、設定などを行うことが可能である。

0025

DSP(Digital Signal Processor)6は、デジタルオーディオデータに、イコライザー処理等の信号処理を行う。DAC7、8は、デジタルオーディオデータをアナログオーディオデータにD/A変換する。増幅回路9、10は、DAC7、8がD/A変換したアナログオーディオデータを増幅し、ヘッドホン101又はヘッドホン102に出力する。DAC7、8、増幅回路9、10の詳細については、後述する。無線モジュール11は、Bluetooth(登録商標規格、Wi−Fi規格に従った無線通信を行うためのものである。USB I/F12は、USB規格に従った通信を行うためのものである。

0026

(第1実施形態)
図2は、DAC7、8、増幅回路9、10及びこれらの周辺回路を示す図である。図2に示すように、DAP1は、さらに、DC/DCコンバーター13、リニアレギュレーター14、15、バイポーラトランジスタQ1〜Q5を備える。DC/DCコンバーター13は、バッテリーから供給される電圧を昇圧し、昇圧した電圧をリニアレギュレーター14、15に供給する。リニアレギュレーター14(第1電源回路)は、DAC7(第1D/Aコンバーター)と増幅回路9(第1増幅回路)とに電源電圧を供給する。リニアレギュレーター15(第2電源回路)は、DAC8(第2D/Aコンバーター)と増幅回路10(第2増幅回路)とに電源電圧を供給する。なお、リニアレギュレーター14、15は、DC/DCコンバーター13からの電圧を降圧して、各回路に供給する。

0027

ポジティブ側(非反転信号用)のDAC7には、I2S形式のLR(左右)2チャンネルのデジタルオーディオデータ(デジタル音声信号)が入力される。DAC7は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータ(アナログ音声信号)に変換する。ポジティブ側(非反転信号用)の増幅回路9は、DAC7がD/A変換したLR2チャンネルのアナログオーディオデータを増幅する。増幅回路9は、2つの増幅器18、19を含む。増幅器18は、Lチャンネルのアナログオーディオデータを増幅する。増幅器19は、Rチャンネルのアナログオーディオデータを増幅する。増幅回路9が増幅したアナログオーディオデータは、バランス出力端子16、アンバランス出力端子17に出力される。

0028

ネガティブ側(反転信号用)のDAC8には、I2S形式のLR2チャンネルのデジタルオーディオデータが入力される。DAC8は、LR2チャンネルのデジタルオーディオデータを、LR2チャンネルのアナログオーディオデータにD/A変換する。ネガティブ側(反転信号用)の増幅回路10には、DAC8がD/A変換したLR2チャンネルのアナログオーディオデータを反転したLR2チャンネルの反転アナログオーディオデータが入力される。増幅回路10は、LR2チャンネルの反転アナログオーディオデータを増幅する。増幅回路10は、2つの増幅器20、21を含む。増幅器20は、Lチャンネルの反転アナログオーディオデータを増幅する。増幅器21は、Rチャンネルの反転アナログオーディオデータを増幅する。増幅回路10が増幅した反転アナログオーディオデータは、バランス出力端子16に出力される。

0029

バイポーラトランジスタQ1(検出回路、第1バイポーラトランジスタ)は、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とする。バイポーラトランジスタQ1は、pnp型、すなわち、ベースの電圧が、エミッタの電圧に対して、ローレベル電位となることでオンの状態となるバイポーラトランジスタである。バイポーラトランジスタQ1は、ベースが、リニアレギュレーター15の正側電源(+3.3V)に接続されている。また、バイポーラトランジスタQ1は、エミッタが、正電源(+1.8V)に接続されている。また、バイポーラトランジスタQ1は、コレクタが、バイポーラトランジスタQ4、Q5のベースに接続されている。

0030

バイポーラトランジスタQ2〜Q5は、ミュートトランジスタである。バイポーラトランジスタQ2、Q3は、増幅回路9とバランス出力端子16のポジティブ端子との間でグラウンドに接続されている。また、バイポーラトランジスタQ2、Q3は、増幅回路9とアンバランス出力端子17との間でグラウンドに接続されている。バイポーラトランジスタQ2、Q3は、npn型、すなわち、ベースの電圧が、エミッタの電圧に対して、ハイレベルの電位でオンの状態となるバイポーラトランジスタである。

0031

バイポーラトランジスタQ2、Q3は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ2、Q3は、コレクタが、増幅回路9とバランス出力端子16のポジティブ端子との間、また、増幅回路9とアンバランス出力端子17との間に接続されている。また、バイポーラトランジスタQ2、Q3は、エミッタが、グラウンドに接続されている。

0032

バイポーラトランジスタQ4、Q5(スイッチ、第2バイポーラトランジスタ)は、増幅回路10とバランス出力端子16のネガティブ端子との間でグラウンドに接続されている。バイポーラトランジスタQ4、Q5は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ4、Q5は、ベースが、バイポーラトランジスタQ1のコレクタにも接続されている。また、バイポーラトランジスタQ4、Q5は、コレクタが、増幅回路10とバランス出力端子16のネガティブ端子との間に接続されている。また、バイポーラトランジスタQ4、Q5は、エミッタが、グラウンドに接続されている。

0033

通常のミュート処理では、マイクロコンピューター(不図示)は、ミュート端子をハイレベルとする。このため、バイポーラトランジスタQ2〜Q5は、ベースの電圧が、ハイレベルとなり、オンの状態となる。バイポーラトランジスタQ2〜Q5がオンの状態となることで、増幅回路9、10の出力がグラウンドに接続され、ミュート状態となる。

0034

ここで、バランス出力の場合、CPU2は、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。また、CPU2は、リニアレギュレーター15からの電源電圧をDAC8と増幅回路10とに供給する。アンバランス出力の場合、CPU2は、リニアレギュレーター14からの電源電圧をDAC7と増幅回路9とに供給する。一方、CPU2は、リニアレギュレーター15をシャットダウンする。このため、リニアレギュレーター15と、DAC8と、増幅回路10とは、シャットダウンする。

0035

リニアレギュレーター15がシャットダウンされ、正側電源(+3.3V)の電源電圧が降下すると、pnp型のバイポーラトランジスタQ1のベース電圧が降下する。pnp型のバイポーラトランジスタQ1は、ベース電圧が降下すると、オンの状態となる。また、バイポーラトランジスタQ1がオンの状態となると、npn型のバイポーラトランジスタQ4、Q5のベース電圧が上昇する。npn型のバイポーラトランジスタQ4、Q5は、ベース電圧が上昇すると、オンの状態となる。このようにして、バイポーラトランジスタQ1は、リニアレギュレーター14のシャットダウンを検出し、バイポーラトランジスタQ4、Q5をオンの状態とする。バイポーラトランジスタQ4、Q5がオンの状態となると、シャットダウンされた増幅回路10の出力がグラウンドに接続される。

0036

(第2実施形態)
図3は、DAC7、8、増幅回路9、10及びこれらの周辺回路を示す図である。第1実施形態と比較して、バイポーラトランジスタQ2、Q3、バイポーラトランジスタQ4、Q5(スイッチ、第2バイポーラトランジスタ)の接続が異なる。バイポーラトランジスタQ2、Q3は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ2、Q3は、エミッタが、増幅回路9とバランス出力端子16のポジティブ端子との間、また、増幅回路9とアンバランス出力端子17との間に接続されている。また、バイポーラトランジスタQ2、Q3は、コレクタが、グラウンドに接続されている。

0037

バイポーラトランジスタQ4、Q5は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ4、Q5は、ベースが、バイポーラトランジスタQ1のコレクタにも接続されている。また、バイポーラトランジスタQ4、Q5は、エミッタが、増幅回路10とバランス出力端子16のネガティブ端子との間に接続されている。また、バイポーラトランジスタQ4、Q5は、コレクタが、グラウンドに接続されている。

0038

リニアレギュレーター15がシャットダウンされ、正側電源(+3.3V)の電源電圧が降下すると、pnp型のバイポーラトランジスタQ1のベース電圧が降下する。pnp型のバイポーラトランジスタQ1は、ベース電圧が降下すると、オンの状態となる。また、バイポーラトランジスタQ1がオンの状態となると、npn型のバイポーラトランジスタQ4、Q5のベース電圧が上昇する。npn型のバイポーラトランジスタQ4、Q5は、ベース電圧が上昇すると、オンの状態となる。このようにして、バイポーラトランジスタQ1は、リニアレギュレーター15のシャットダウンを検出し、バイポーラトランジスタQ4、Q5をオンの状態とする。バイポーラトランジスタQ4、Q5がオンの状態となると、シャットダウンされた増幅回路10の出力がグラウンドに接続される。

0039

以上説明したように、第1及び第2実施形態では、バイポーラトランジスタQ1は、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とする。このため、シャットダウンされた増幅回路10の出力がグラウンドに接続される。これにより、アンバランス出力の場合に、バランス出力端子16から異音が発生することが防止される。また、リニアレギュレーター15がシャットダウンされることを利用することで、マイクロコンピューターからの制御信号を用いずに制御が可能となり、マイクロコンピューターからの別系統制御信号が必要とならない。このように、第1及び第2実施形態によれば、簡易な構成で、バランス出力端子16から異音が発生することが防止される。

0040

また、第1及び第2実施形態では、リニアレギュレーター15がシャットダウンされ、正側電源(+3.3V)の電源電圧が降下すると、pnp型のバイポーラトランジスタQ1のベース電圧が降下する。pnp型のバイポーラトランジスタQ1は、ベース電圧が降下すると、オンの状態となる。また、バイポーラトランジスタQ1がオンの状態となると、npn型のバイポーラトランジスタQ4、Q5のベース電圧が上昇する。npn型のバイポーラトランジスタQ4、Q5は、ベース電圧が上昇すると、オンの状態となる。このため、シャットダウンされた増幅回路10の出力がグラウンドに接続される。第1及び第2実施形態によれば、バイポーラトランジスタQ1、Q4、Q5を用いた簡易な構成で、バランス出力端子16から異音が発生することが防止される。

0041

(第3実施形態)
図4は、DAC7、8、増幅回路9、10及びこれらの周辺回路を示す図である。第1実施形態と比較して、パイポラトランジスタQ1に替えて、MOSトランジスタM1(検出回路、MOSFET)が用いられている構成が異なる。MOSトランジスタM1は、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とする。MOSトランジスタM1は、Pチャネル型、すなわち、ゲートの電圧が、ローレベルの電位となることでオンの状態となるMOSトランジスタである。MOSトランジスタM1は、ゲートが、リニアレギュレーター15の正側電源(+3.3V)に接続されている。また、MOSトランジスタM1は、ソースが、正電源(+1.8V)に接続されている。また、MOSトランジスタM1は、ドレインが、バイポーラトランジスタQ4、Q5のベースに接続されている。

0042

(第4実施形態)
図5は、DAC7、8、増幅回路9、10及びこれらの周辺回路を示す図である。第3実施形態と比較して、バイポーラトランジスタQ2、Q3、バイポーラトランジスタQ4、Q5(スイッチ、第2バイポーラトランジスタ)の接続が異なる。バイポーラトランジスタQ2、Q3は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ2、Q3は、エミッタが、増幅回路9とバランス出力端子16のポジティブ端子との間、また、増幅回路9とアンバランス出力端子17との間に接続されている。また、バイポーラトランジスタQ2、Q3は、コレクタが、グラウンドに接続されている。

0043

バイポーラトランジスタQ4、Q5は、ベースが、ミュート端子に接続されている。また、バイポーラトランジスタQ4、Q5は、ベースが、MOSトランジスタM1のドレインにも接続されている。また、バイポーラトランジスタQ4、Q5は、エミッタが、増幅回路10とバランス出力端子16のネガティブ端子との間に接続されている。また、バイポーラトランジスタQ4、Q5は、コレクタが、グラウンドに接続されている。

0044

リニアレギュレーター15がシャットダウンされ、正側電源(+3.3V)の電源電圧が降下すると、Pチャネル型のMOSトランジスタM1のゲート電圧が降下する。Pチャネル型のMOSトランジスタM1は、ゲート電圧が降下すると、オンの状態となる。また、MOSトランジスタM1がオンの状態となると、npn型のバイポーラトランジスタQ4、Q5のベース電圧が上昇する。npn型のバイポーラトランジスタQ4、Q5は、ベース電圧が上昇すると、オンの状態となる。このようにして、MOSトランジスタM1は、リニアレギュレーター15のシャットダウンを検出し、バイポーラトランジスタQ4、Q5をオンの状態とする。バイポーラトランジスタQ4、Q5がオンの状態となると、シャットダウンされた増幅回路10の出力がグラウンドに接続される。

0045

以上説明したように、第3及び第4実施形態では、MOSトランジスタM1は、リニアレギュレーター15のシャットダウンを検出した場合に、バイポーラトランジスタQ4、Q5をオンの状態とする。このため、シャットダウンされた増幅回路10の出力がグラウンドに接続される。これにより、アンバランス出力の場合に、バランス出力端子16から異音が発生することが防止される。また、リニアレギュレーター15がシャットダウンされることを利用することで、マイクロコンピューターからの制御信号を用いずに制御が可能となり、マイクロコンピューターからの別系統制御信号が必要とならない。このように、第3及び第4実施形態によれば、簡易な構成で、バランス出力端子16から異音が発生することが防止される。

0046

また、第3及び第4実施形態では、リニアレギュレーター15がシャットダウンされ、正側電源(+3.3V)の電源電圧が降下すると、Pチャネル型のMOSトランジスタM1のベース電圧が降下する。Pチャネル型のMOSトランジスタM1は、ゲート電圧が降下すると、オンの状態となる。また、MOSトランジスタM1がオンの状態となると、npn型のバイポーラトランジスタQ4、Q5のベース電圧が上昇する。npn型のバイポーラトランジスタQ4、Q5は、ベース電圧が上昇すると、オンの状態となる。このため、シャットダウンされた増幅回路10の出力がグラウンドに接続される。第3及び第4実施形態によれば、MOSトランジスタM1、バイポーラトランジスタQ4、Q5を用いた簡易な構成で、バランス出力端子16から異音が発生することが防止される。

0047

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

0048

上述の実施形態においては、音楽再生装置として、DAPを例示した。これに限らず、スマートフォンタブレットPC、USB DAC等であってもよい。

0049

本発明は、音声信号を出力する音楽再生装置に好適に採用され得る。

0050

1 DAP(音楽再生装置)
2 CPU(制御部)
7 DAC(第1D/Aコンバーター)
8 DAC(第2D/Aコンバーター)
9増幅回路(第1増幅回路)
10 増幅回路(第2増幅回路)
14リニアレギュレーター(第1電源回路)
15 リニアレギュレーター(第2電源回路)
16バランス出力端子
17アンバランス出力端子
101ヘッドホン
102 ヘッドホン
Q1バイポーラトランジスタ(検出回路、第1バイポーラトランジスタ)
Q2、Q3 バイポーラトランジスタ
Q4、Q5 バイポーラトランジスタ(スイッチ、第2バイポーラトランジスタ)
M1MOSトランジスタ(検出回路、MOSFET)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ローム株式会社の「 積分回路」が 公開されました。( 2019/05/23)

    【課題】出力放電時に回路内部のノード電圧が大きく負に振れない積分回路を提供する。【解決手段】積分回路10は、非反転入力端(+)と反転入力端(−)がイマジナリショートするように出力端から出力電圧Voを出... 詳細

  • サムソンエレクトロ−メカニックスカンパニーリミテッド.の「 エンベロープトラッキングバイアス回路及び電力増幅装置」が 公開されました。( 2019/05/23)

    【課題】RF信号のエンベロープまたはET動作電圧の1つを選択的に用いて電力増幅器のバイアス信号を提供することができるエンベロープトラッキングバイアス回路及び電力増幅装置を提供する。【解決手段】エンベロ... 詳細

  • 株式会社発明屋の「 音響装置」が 公開されました。( 2019/05/23)

    【課題】耳への装着感が良好な音響装置を提供する。【解決手段】音響装置は、左右の耳にそれぞれ装着される一対の球形の耳装着体と、両耳装着体を互いに連結する紐状体と、を有する。紐状体は、前記耳装着体の球形の... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ