図面 (/)

技術 テストシステム

出願人 新東工業株式会社
発明者 瀧田伸幸坂本陽一
出願日 2015年9月29日 (5年1ヶ月経過) 出願番号 2015-191900
公開日 2017年4月6日 (3年7ヶ月経過) 公開番号 2017-067555
状態 特許登録済
技術分野 個々の半導体装置の試験 電子回路の試験
主要キーワード 切離し回路 ユニット定義 静特性試験 N端子 リレー信号 動特性試験 電流測定精度 各電流経路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年4月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

課題

ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なパワー半導体テストシステムを提供する。

解決手段

パワー半導体テストシステム1は、DUT2の静特性試験の測定に用いられる複数の静特性ユニットと、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニット着脱可能に構成された換装ユニット24と、を備える。

概要

背景

従来、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)等のパワー半導体モジュール検査を行うための試験装置がある。例えば、特許文献1には、被試験デバイス(DUT:Device Under Test)の良否の判定を行う半導体試験装置が記載されている。

概要

ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なパワー半導体テストシステムを提供する。パワー半導体テストシステム1は、DUT2の静特性試験の測定に用いられる複数の静特性ユニットと、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニット着脱可能に構成された換装ユニット24と、を備える。

目的

つまり、特許文献1に記載の半導体試験装置は、要求仕様に含まれるDUTの試験項目及び試験内容に必要十分な構成とするためには、個別に設計される必要があるので、半導体試験装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

被試験デバイス静特性試験を含む試験を実施するテストシステムであって、静特性試験の測定に用いられる複数の静特性ユニットと、前記複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニット着脱可能に構成された換装ユニットと、を備える、テストシステム。

請求項2

前記特定ユニットは、前記被試験デバイスに第1電圧印加するための第1電圧ユニットと、前記被試験デバイスに第1電圧よりも小さい第2電圧を印加するための第2電圧ユニットと、前記被試験デバイスに電流を供給するための電流ソースユニットと、を含み、前記第1電圧ユニット、前記第2電圧ユニット、及び前記電流ソースユニットは、要求される測定項目に応じて、前記換装ユニットに装着される、請求項1に記載のテストシステム。

請求項3

前記電流ソースユニットは、前記被試験デバイスに第1電流量の電流を供給する複数の電流ソースサブユニットを含み、前記測定項目が前記電流ソースユニットを必要とする測定項目である場合、当該測定項目に必要な電流量に応じて、前記複数の電流ソースサブユニットのうち必要な数の電流ソースサブユニットが、前記換装ユニットに装着される、請求項2に記載のテストシステム。

請求項4

前記被試験デバイスの動特性試験を行うための複数の動特性ユニットをさらに備える、請求項1〜請求項3のいずれか一項に記載のテストシステム。

請求項5

前記複数の静特性ユニット及び前記複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、前記被試験デバイスの測定精度に及ぼす影響度が大きいほど前記被試験デバイスに近い位置に配置される、請求項4に記載のテストシステム。

請求項6

第1筐体、第2筐体及び第3筐体をさらに備え、前記第1筐体、前記第2筐体及び前記第3筐体は、その順に前記被試験デバイスから離れた位置に配置され、前記各ユニットは、前記影響度に応じて、前記第1筐体、前記第2筐体及び前記第3筐体のいずれかに収容される、請求項5に記載のテストシステム。

請求項7

前記複数の静特性ユニットは、前記第2筐体に収容される、請求項6に記載のテストシステム。

請求項8

前記複数の動特性ユニットは、前記動特性試験を行うための動特性測定回路と、前記動特性試験の予め定められた測定パターンに応じて、前記動特性測定回路及び前記被試験デバイスを制御する動特性コントローラと、前記動特性試験において異常状態を検出した場合に、前記動特性測定回路及び前記被試験デバイスを制御するインターセプタと、を備え、前記インターセプタは、前記動特性コントローラよりも前記被試験デバイスに近い位置に配置される、請求項4〜請求項7のいずれか一項に記載のテストシステム。

請求項9

前記被試験デバイスの種類に応じた物理的な差異を吸収するためのインターフェース基板をさらに備え、前記インターフェース基板は、前記被試験デバイスの電極電気的に接続されるプローブを備え、前記プローブの数及び配置は、前記被試験デバイスの種類に応じて定められる、請求項1〜請求項8のいずれか一項に記載のテストシステム。

請求項10

前記被試験デバイスは、パワー半導体モジュールである、請求項1〜請求項9のいずれか一項に記載のテストシステム。

技術分野

0001

本開示は、テストシステムに関する。

背景技術

0002

従来、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)等のパワー半導体モジュール検査を行うための試験装置がある。例えば、特許文献1には、被試験デバイス(DUT:Device Under Test)の良否の判定を行う半導体試験装置が記載されている。

先行技術

0003

特開2009−92562号公報

発明が解決しようとする課題

0004

ユーザの要求仕様に応じて、DUTの試験項目及び試験内容が異なることがある。例えば、静特性試験では、電圧の供給が必要な測定、電流の供給が必要な測定、電圧及び電流の供給が必要な測定がある。特許文献1に記載の半導体試験装置では、このような要求仕様に柔軟に対応できない。つまり、特許文献1に記載の半導体試験装置は、要求仕様に含まれるDUTの試験項目及び試験内容に必要十分な構成とするためには、個別に設計される必要があるので、半導体試験装置を提供するために要する時間が大きくなる。

0005

本技術分野では、ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なテストシステムが望まれている。

課題を解決するための手段

0006

本発明の一側面に係るテストシステムは、被試験デバイスの静特性試験を含む試験を実施するテストシステムである。このテストシステムは、静特性試験の測定に用いられる複数の静特性ユニットと、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニット着脱可能に構成された換装ユニットと、を備える。

0007

このテストシステムでは、静特性試験の測定項目に応じて、選択的に用いられる特定ユニットが、着脱可能とされている。このため、例えば、要求される静特性試験の測定項目に応じて、必要な特定ユニットを換装ユニットに装着し、不要な特定ユニットを換装ユニットから取り外すことができる。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にテストシステムを設計する必要がなく、特定ユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なテストシステムを提供することが可能となる。

0008

一実施形態において、特定ユニットは、被試験デバイスに第1電圧を印加するための第1電圧ユニットと、被試験デバイスに第1電圧よりも小さい第2電圧を印加するための第2電圧ユニットと、被試験デバイスに電流を供給するための電流ソースユニットと、を含んでもよい。第1電圧ユニット、第2電圧ユニット、及び電流ソースユニットは、要求される測定項目に応じて、換装ユニットに装着されてもよい。静特性試験では、電圧の供給が必要な測定、電流の供給が必要な測定、電圧及び電流の供給が必要な測定がある。このため、要求される静特性試験の測定項目に応じて、第1電圧ユニット、第2電圧ユニット、及び電流ソースユニットのうち、必要なユニットを換装ユニットに装着し、不要な特定ユニットを換装ユニットから取り外すことができる。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にテストシステムを設計する必要がなく、第1電圧ユニット、第2電圧ユニット、及び電流ソースユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なテストシステムを提供することが可能となる。

0009

一実施形態において、電流ソースユニットは、被試験デバイスに第1電流量の電流を供給する複数の電流ソースサブユニットを含んでもよい。測定項目が電流ソースユニットを必要とする測定項目である場合、当該測定項目に必要な電流量に応じて、複数の電流ソースサブユニットのうち必要な数の電流ソースサブユニットが、換装ユニットに装着されてもよい。静特性試験の測定項目に応じて、必要となる電流の大きさが異なる場合がある。このため、測定項目が電流ソースユニットを必要とする測定項目である場合、要求される測定に必要な電流量に応じて、電流ソースユニットを個別に設計する必要がなく、必要な数の電流ソースサブユニットを装着するだけの簡単な作業で要求仕様に対応可能なテストシステムを提供することが可能となる。

0010

一実施形態において、テストシステムは、被試験デバイスの動特性試験を行うための複数の動特性ユニットをさらに備えてもよい。この場合、静特性試験に加えて動特性試験を行うことが可能となる。

0011

一実施形態において、複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、被試験デバイスの測定精度に及ぼす影響度が大きいほど被試験デバイスに近い位置に配置されてもよい。この場合、被試験デバイスの測定精度に及ぼす影響度が大きい信号を送受信するユニットが、被試験デバイスの近くに配置されることにより、当該ユニットと被試験デバイスとの間の配線の長さを短くすることができる。このため、被試験デバイスの測定精度に及ぼす影響度が大きい信号を伝搬する配線のインダクタンス成分を抑制することができ、被試験デバイスの測定精度を向上することが可能となる。

0012

一実施形態において、テストシステムは、第1筐体、第2筐体及び第3筐体をさらに備えてもよい。第1筐体、第2筐体及び第3筐体は、その順に被試験デバイスから離れて配置されてもよい。各ユニットは、上記影響度に応じて、第1筐体、第2筐体及び第3筐体のいずれかに収容されてもよい。例えば、被試験デバイスの近傍に配置される筐体に全てのユニットを収容した場合、筐体が大型化し、テストシステムを使用する際の配置が制限されてしまう。これに対し、ユニットが送受信する信号の、被試験デバイスの測定精度に及ぼす影響度に応じて、各ユニットを第1筐体、第2筐体及び第3筐体に分散して収容することにより、被試験デバイスの測定精度の低下を抑制しつつ、被試験デバイスの近傍に配置される第1筐体を小型化することが可能となる。その結果、テストシステムを使用する際の配置の自由度を向上することが可能となる。

0013

一実施形態において、複数の静特性ユニットは、第2筐体に収容されてもよい。この場合、静特性試験では、動特性試験よりもインダクタンス成分の影響を受けにくいので、静特性ユニットは、被試験デバイスからある程度離れた位置に配置されてもよい。これにより、第1筐体に収容されるユニットの数を減らすことができる。その結果、測定精度を低下させることなく、第1筐体を小型化することが可能となる。

0014

一実施形態において、複数の動特性ユニットは、動特性試験を行うための動特性測定回路と、動特性試験の予め定められた測定パターンに応じて、動特性測定回路及び被試験デバイスを制御する動特性コントローラと、動特性試験において異常状態を検出した場合に、動特性測定回路及び被試験デバイスを制御するインターセプタと、を備えてもよい。インターセプタは、動特性コントローラよりも被試験デバイスに近い位置に配置されてもよい。この場合、インターセプタと被試験デバイスとの間の配線を短くすることができ、異常状態における制御を通常状態の制御よりも高速に行うことが可能となる。

0015

一実施形態において、テストシステムは、被試験デバイスの種類に応じた物理的な差異を吸収するためのインターフェース基板をさらに備えてもよい。インターフェース基板は、被試験デバイスの電極電気的に接続されるプローブを備えてもよく、プローブの数及び配置は、被試験デバイスの種類に応じて定められてもよい。この構成によれば、試験対象となる被試験デバイスの種類に応じたインターフェース基板を用いることで、異なる種類の被試験デバイスごとに、テストシステムを設計することが不要となる。つまり、テストシステムのインターフェース基板を除く部分を、被試験デバイスの種類によらず、共通化することができる。

0016

一実施形態において、被試験デバイスは、パワー半導体モジュールであってもよい。この場合、ユーザごとに要求される試験項目が異なる場合であっても、個別にパワー半導体モジュールのテストシステムを設計する必要がなく、特定ユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なパワー半導体モジュールのテストシステムを提供することが可能となる。

発明の効果

0017

本発明の各側面及び各実施形態によれば、ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なパワー半導体テストシステムを提供することができる。

図面の簡単な説明

0018

一実施形態に係るパワー半導体テストシステムを概略的に示す外観図である。
図1のパワー半導体テストシステムを概略的に示す構成図である。
図1のパワー半導体テストシステムが備える第1装置の構成例を示す図である。
図1の第1装置が備えるDIBの機能を説明するための図である。
図1の第1装置が備える動特性測定回路及びコンデンサバンク回路図の一例である。
図1の第2装置が備える換装ユニットの概略構成図である。
図6の換装ユニットが備える電圧用マザーボードの概略構成図である。
図6の換装ユニットが備える電流用のマザーボードの概略構成図である。
図6の換装ユニットに着脱可能な特定ユニットの概略構成図である。
図8のマザーボードと図9の特定ユニットとの接続を説明するための図である。
各測定に用いられるユニットを示す図である。
図1のパワー半導体テストシステムの配置例を示す図である。
P出力端子及びN出力端子の配線例を示す図である。
図1の第1装置が備えるコンデンサバンクの一例を概略的に示す図である。
図1の第1装置が備えるコンデンサバンクの別の例を概略的に示す図である。

実施例

0019

以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明を省略する。

0020

図1は、一実施形態に係るパワー半導体テストシステムを概略的に示す外観図である。図2は、図1のパワー半導体テストシステムを概略的に示す構成図である。図1及び図2に示されるパワー半導体テストシステム1は、DUT2の静特性(DC:Direct Current)試験及び動特性(AC:AlternatingCurrent)試験を含む各種試験を行うためのテストシステムである。DUT2は、被試験デバイスであって、例えば電気的に直列に接続された2つの半導体素子の組を含むパワー半導体モジュールである。DUT2は、例えば、2in1タイプ、4in1タイプ、6in1タイプ、及び8in1タイプ等のパワー半導体モジュールである。DUT2に含まれる半導体素子としては、例えば、IGBTが挙げられる。DUT2は、P端子N端子O端子及び制御端子(電極)を備えている。

0021

静特性試験として、コレクタ遮断電流Ices、ゲートエミッタ閾値電圧Vge(th)、ゲート−エミッタ間漏れ電流Iges、及びコレクタエミッタ間飽和電圧Vce(sat)等の特性が測定され得る。動特性試験として、スイッチング測定及び短絡耐量測定(SC測定)等が行われる。具体的には、全ゲート電荷Qg、ターンオン遅れ時間td(on)、ターンオン上昇時間tr、ターンオフ遅れ時間td(off)、ターンオフ下降時間tf、逆回復時間trr、逆回復電荷Qrr、及びエミッタ−コレクタ間電圧Vec等の特性が測定され得る。これらの測定項目は、ユーザの要求仕様に応じて適宜選択される。

0022

パワー半導体テストシステム1は、静特性試験の測定に用いられる複数の静特性ユニットと、動特性試験の測定に用いられる複数の動特性ユニットと、を備えている。複数の静特性ユニットは、後述の静特性測定回路21、ゲートサーボ22、大電流測定回路23、トリガマトリクス25、高圧ユニット71、低圧ユニット72、及び大電流ソースユニット73を含む。複数の動特性ユニットは、後述の動特性測定回路14、コンデンサバンク15、駆動ドライバ16、電流センサ17、電圧センサ18、インターセプタ26、デジタイザ27、チャージ電源32、動特性コントローラ33を含む。

0023

複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号がDUT2の測定精度に及ぼす影響度に応じて配置される。各ユニットは、例えば、DUT2の測定精度に及ぼす影響度が小さいほどDUT2から離れた位置に配置され、DUT2の測定精度に及ぼす影響度が大きいほどDUT2に近い位置に配置される。パワー半導体テストシステム1は、第1装置10と、第2装置20と、第3装置30と、を備えている。パワー半導体テストシステム1では、図2に示される各ユニットが管理レベルに応じて第1装置10、第2装置20及び第3装置30に分配されている。第1装置10、第2装置20及び第3装置30は、その順にDUT2から離れた位置に配置される。第1装置10には、管理レベルLv1のユニットが配置される。第2装置20には、管理レベルLv2のユニットが配置される。第3装置30には、管理レベルLv3のユニットが配置される。

0024

管理レベルとは、各ユニットが送受信する信号に要求される精度を示す基準であり、DUT2の測定精度に及ぼす影響度に応じて設定される。管理レベルLv1は、インダクタンス管理レベルである。具体的には、管理レベルLv1のユニットが送受信する信号には、高速かつ高精度が要求される。管理レベルLv2は、ノイズ管理レベルである。具体的には、管理レベルLv2のユニットが送受信する信号には、管理レベルLv1のユニットが送受信する信号よりも精度は要求されず、管理レベルLv3のユニットが送受信する信号よりも精度が要求される。管理レベルLv2のユニットが送受信する信号としては、微小アナログ信号が挙げられる。管理レベルLv3は、通常の管理レベルである。具体的には、管理レベルLv3のユニットが送受信する信号には、管理レベルLv1及び管理レベルLv2のユニットが送受信する信号よりも精度は要求されず、通信エラーが生じない程度の精度が要求される。管理レベルLv3のユニットが送受信する信号としては、デジタル信号、及び精度が要求されない信号が挙げられる。つまり、管理レベルLv3、管理レベルLv2、及び管理レベルLv1の順に高い精度が要求される。

0025

図1及び図2に加えて図3図5を参照して、第1装置10を詳細に説明する。図3は、第1装置10の構成例を示す図である。図4は、第1装置10が備えるDIBの機能を説明するための図であり、図4の(a)はDUT2が2in1タイプのパワー半導体モジュールである場合のDIBの機能を説明するための図、図4の(b)はDUT2が6in1タイプのパワー半導体モジュールである場合のDIBの機能を説明するための図である。図5は、第1装置10が備える動特性測定回路及びコンデンサバンクの回路図の一例である。図1図3に示されるように、第1装置10は、DIB(Device Interface board)11(インターフェース基板)と、テストヘッド12と、を備えている。

0026

DIB11は、DUT2の種類に応じた物理的な差異を吸収するためのユニットである。DIB11は、DUT2とテストヘッド12とのインターフェースを提供する。DIB11は、DUT2の種類ごとに準備される。DIB11は、支持部材13を介してテストヘッド12上に載置されている。DIB11は、基板61と、プローブ62と、コンタクト部63と、を備えている。プローブ62の数及び配置は、DUT2の種類に応じて定められる。この例では、プローブ62は、DUT2のP端子、N端子、O端子及び制御端子と電気的に接続される。コンタクト部63は、テストヘッド12の端子と電気的に接続される。コンタクト部63は、DUT2の種類によらず同一である。なお、ここでは、DUT2としてパワー半導体モジュールについて説明しているが、図2のDIB11及び動特性測定回路14が単体の半導体素子に対応している場合には、パワー半導体テストシステム1は、半導体素子用のテストシステムとすることができる。換言すると、パワー半導体テストシステム1は、半導体素子の試験(静特性及び動特性試験)を実施するテストシステムにも適用可能である。

0027

図3及び図4の(a)には、DUT2が2in1タイプのパワー半導体モジュールである場合のDIB11が示されている。この場合、DUT2は、トランジスタQdp,Qdnと、ダイオードDdp,Ddnと、を含む。トランジスタQdp,QdnはIGBTである。トランジスタQdpのエミッタとトランジスタQdnのコレクタとは互いに電気的に接続されている。トランジスタQdp,QdnのコレクタにそれぞれダイオードDdp,Ddnのカソードが電気的に接続され、トランジスタQdp,QdnのエミッタにそれぞれダイオードDdp,Ddnのアノードが電気的に接続されている。つまり、トランジスタQdp,Qdnは同じ向きで電気的に直列に接続されており、ダイオードDdpはトランジスタQdpに電気的に並列に接続された還流ダイオードであり、ダイオードDdnはトランジスタQdnに電気的に並列に接続された還流ダイオードである。DUT2は、P端子、O端子、及びN端子を有している。P端子はトランジスタQdpのコレクタ及びダイオードDdpのカソードに電気的に接続され、N端子はトランジスタQdnのエミッタ及びダイオードDdnのアノードに電気的に接続され、O端子はトランジスタQdpのエミッタ、トランジスタQdnのコレクタ、ダイオードDdpのアノード及びダイオードDdnのカソードに電気的に接続されている。つまり、O端子は、トランジスタQdp,Qdnを電気的に接続する接続部Cd(図5参照)に電気的に接続されている。

0028

プローブ62は、プローブ62p、プローブ62n、プローブ62o及びプローブ62gを含む。プローブ62gは、プローブ62gp及びプローブ62gnを含む。プローブ62pは、その先端がDUT2のP端子と接触を成すことによって、DUT2のP端子に電気的に接続される。プローブ62nは、その先端がDUT2のN端子と接触を成すことによって、DUT2のN端子に電気的に接続される。プローブ62oは、その先端がDUT2のO端子と接触を成すことによって、DUT2のO端子に電気的に接続される。プローブ62gpは、その先端がDUT2のトランジスタQdp用の制御端子と接触を成すことによって、DUT2のトランジスタQdp用の制御端子に電気的に接続される。プローブ62gnは、その先端がDUT2のトランジスタQdn用の制御端子と接触を成すことによって、DUT2のトランジスタQdn用の制御端子に電気的に接続される。

0029

コンタクト部63は、コンタクト部63p、コンタクト部63n、コンタクト部63o、及びコンタクト部63gを含む。コンタクト部63gは、コンタクト部63gp及びコンタクト部63gnを含む。コンタクト部63pは、テストヘッド12のP出力端子Tpと接触を成す。コンタクト部63nは、テストヘッド12のN出力端子Tnと接触を成す。コンタクト部63oは、テストヘッド12のO出力端子Toと接触を成す。コンタクト部63gは、テストヘッド12の制御出力端子Tgと接触を成す。

0030

基板61は、板状の部材であり、主面61a及び主面61aと反対側の面である裏面61bを有している。主面61aには、DUT2が載置される。主面61aには、プローブ62p,62n,62o,62gp,62gnが主面61aの法線軸方向に突出して設けられている。プローブ62p,62n,62o,62gp,62gnは、DUT2が主面61a上に載置された場合に、DUT2のP端子、N端子、O端子、トランジスタQdp用の制御端子及びトランジスタQdn用の制御端子とそれぞれ接触を成す位置に配置されている。裏面61bには、コンタクト部63p,63n,63o,63gが設けられている。コンタクト部63p,63n,63o,63gは、DIB11がテストヘッド12上の所定の位置に載置された場合に、テストヘッド12のP出力端子Tp、N出力端子Tn、O出力端子To及び制御出力端子とそれぞれ接触を成す位置に配置されている。

0031

基板61は、DUT2に含まれる半導体素子の端子をテストヘッド12の出力端子に電気的に接続するための選択回路64及び配線を有する。具体的には、基板61は、プローブ62pとコンタクト部63pとを電気的に接続する配線、及びプローブ62nとコンタクト部63nとを電気的に接続する配線を有する。選択回路64は、DUT2に含まれる複数組の半導体素子のうち、試験対象となる半導体素子の組を選択するための回路である。具体的には、選択回路64は、DUT2のうち、試験対象となる半導体素子の組のO端子及び制御端子を選択する。選択回路64は、例えば、リレー等のスイッチを含む。

0032

図4の(a)に示されるように、DUT2が2in1タイプのパワー半導体モジュールである場合、半導体素子の組を選択する必要がないので、選択回路64は、プローブ62oとコンタクト部63oとを電気的に接続し、プローブ62gpとコンタクト部63gpとを電気的に接続し、プローブ62gnとコンタクト部63gnとを電気的に接続する。

0033

図4の(b)には、DUT2が6in1タイプのパワー半導体モジュールである場合のDIB11が示されている。この場合、DUT2は、2in1タイプのトランジスタQdp,Qdn及びダイオードDdp,Ddnの組を並列に3相(U,V,W相)分有している。つまり、DUT2は、U相用としてトランジスタQdpu,Qdnu及びダイオードDdpu,Ddnuを有し、V相用としてトランジスタQdpv,Qdnv及びダイオードDdpv,Ddnvを有し、W相用としてトランジスタQdpw,Qdnw及びダイオードDdpw,Ddnwを有している。DUT2は、P端子、U端子、V端子、W端子、及びN端子を有している。P端子はトランジスタQdpu,Qdpv,Qdpwのコレクタに電気的に接続され、N端子はトランジスタQdnu,Qdnv,Qdnwのエミッタに電気的に接続されている。U端子はトランジスタQdpuのエミッタ及びトランジスタQdnuのコレクタに電気的に接続され、V端子はトランジスタQdpvのエミッタ及びトランジスタQdnvのコレクタに電気的に接続され、W端子はトランジスタQdpwのエミッタ及びトランジスタQdnwのコレクタに電気的に接続されている。

0034

6in1タイプのパワー半導体モジュール用のDIB11は、2in1タイプのパワー半導体モジュール用のDIB11と比較して、プローブ62の配置及び数において異なる。具体的には、プローブ62oが、プローブ62ou、プローブ62ov及びプローブ62owを含む点、プローブ62gが、プローブ62gpu、プローブ62gnu、プローブ62gpv、プローブ62gnv、プローブ62gpw、及びプローブ62gnwを含む点において異なる。

0035

プローブ62ouは、その先端がDUT2のU端子と接触を成すことによって、DUT2のU端子に電気的に接続される。プローブ62ovは、その先端がDUT2のV端子と接触を成すことによって、DUT2のV端子に電気的に接続される。プローブ62owは、その先端がDUT2のW端子と接触を成すことによって、DUT2のW端子に電気的に接続される。プローブ62gpuは、その先端がDUT2のトランジスタQdpu用の制御端子と接触を成すことによって、DUT2のトランジスタQdpu用の制御端子に電気的に接続される。プローブ62gnuは、その先端がDUT2のトランジスタQdnu用の制御端子と接触を成すことによって、DUT2のトランジスタQdnu用の制御端子に電気的に接続される。プローブ62gpvは、その先端がDUT2のトランジスタQdpv用の制御端子と接触を成すことによって、DUT2のトランジスタQdpv用の制御端子に電気的に接続される。プローブ62gnvは、その先端がDUT2のトランジスタQdnv用の制御端子と接触を成すことによって、DUT2のトランジスタQdnv用の制御端子に電気的に接続される。プローブ62gpwは、その先端がDUT2のトランジスタQdpw用の制御端子と接触を成すことによって、DUT2のトランジスタQdpw用の制御端子に電気的に接続される。プローブ62gnwは、その先端がDUT2のトランジスタQdnw用の制御端子と接触を成すことによって、DUT2のトランジスタQdnw用の制御端子に電気的に接続される。

0036

プローブ62ou,62ov,62ow,62gpu,62gnu,62gpv,62gnv,62gpw,62gnwは、DUT2が主面61a上に載置された場合に、DUT2のU端子、V端子、W端子、トランジスタQdpu用の制御端子、トランジスタQdnu用の制御端子、トランジスタQdpv用の制御端子、トランジスタQdnv用の制御端子、トランジスタQdpw用の制御端子、及びトランジスタQdnw用の制御端子とそれぞれ接触を成す位置に配置されている。

0037

DUT2が6in1タイプのパワー半導体モジュールである場合、3組の半導体素子から1組の半導体素子を選択する必要がある。このため、選択回路64は、プローブ62ou,62ov,62owのいずれかとコンタクト部63oとを電気的に接続し、プローブ62gpu,62gpv,62gpwのいずれかとコンタクト部63gpとを電気的に接続し、プローブ62gnu,62gnv,62gnwのいずれかとコンタクト部63gnとを電気的に接続する。具体的には、選択回路64は、U相を選択する場合には、プローブ62ouとコンタクト部63oとを電気的に接続し、プローブ62gpuとコンタクト部63gpとを電気的に接続し、プローブ62gnuとコンタクト部63gnとを電気的に接続する。選択回路64は、V相を選択する場合には、プローブ62ovとコンタクト部63oとを電気的に接続し、プローブ62gpvとコンタクト部63gpとを電気的に接続し、プローブ62gnvとコンタクト部63gnとを電気的に接続する。選択回路64は、W相を選択する場合には、プローブ62owとコンタクト部63oとを電気的に接続し、プローブ62gpwとコンタクト部63gpとを電気的に接続し、プローブ62gnwとコンタクト部63gnとを電気的に接続する。

0038

以上のように、DIB11では、DUT2の種類に応じてプローブ62の数及び配置が変更されることにより、パワー半導体テストシステム1のDIB11を除く部分の変更を不要としている。つまり、DIB11は、DUT2の種類によるDUT2の物理的な形状の違いを吸収しているので、テストヘッド12、第2装置20及び第3装置30は、DUT2の種類によらず、基本的には共通の構成を有している。以下の説明では、DUT2として2in1タイプのパワー半導体モジュールを用いる。

0039

なお、上記説明では省略しているが、プローブ62は、動特性試験用のプローブ62p、プローブ62n、及びプローブ62oと、静特性試験用のプローブ62p、プローブ62n、及びプローブ62oと、を含み、それぞれのプローブがDUT2の各端子と接触を成す。さらに、DIB11は、不図示の切離し回路を備えている。切離し回路は、静特性試験用のプローブ62p、プローブ62n、及びプローブ62oと、静特性測定回路21とを電気的に切り離すための回路である。切離し回路は、静特性試験の測定を行う場合には、静特性試験用のプローブ62p、プローブ62n、及びプローブ62oと、静特性測定回路21とを電気的に接続し、動特性試験の測定を行う場合には、静特性試験用のプローブ62p、プローブ62n、及びプローブ62oと、静特性測定回路21とを電気的に切り離す。なお、プローブ62gは、動特性試験及び静特性試験で共通に用いられる。

0040

テストヘッド12は、動特性測定回路14と、コンデンサバンク15と、駆動ドライバ16と、電流センサ17と、電圧センサ18と、筐体19(第1筐体)と、を備えている。テストヘッド12では、動特性測定回路14、コンデンサバンク15、駆動ドライバ16、電流センサ17、及び電圧センサ18は、筐体19に収容されている。筐体19は、箱型形状を有しており、筐体19の上面から、P出力端子Tp、N出力端子Tn、O出力端子To及び制御出力端子Tgが上方に突出するように設けられている。

0041

動特性測定回路14は、DUT2の動特性試験を行うための回路である。コンデンサバンク15は、動特性試験のための電流を動特性測定回路14に供給する電源である。図5には、DUT2が2in1タイプのパワー半導体モジュールである場合の動特性測定回路14及びコンデンサバンク15が示されている。図5に示されるように、動特性測定回路14は、選択回路41と、過電流防止回路42と、高速遮断回路43と、選択回路44と、リアクトルLと、を備えている。コンデンサバンク15は、コンデンサ51と、メインスイッチ部52と、を備えている。

0042

コンデンサ51としては、例えば、周波数特性の優れたフィルムコンデンサが用いられる。コンデンサ51は、蓄積されているエネルギー電荷)が減少すると、チャージ電源32に接続され、チャージ電源32によって充電される。

0043

メインスイッチ部52は、コンデンサ51からDUT2(トランジスタQdpまたはトランジスタQdn)への電流の供給及び遮断切り替える回路である。メインスイッチ部52は、トランジスタQpと、ダイオードDpと、を含む。トランジスタQpはIGBTである。トランジスタQpのコレクタにダイオードDpのカソードが電気的に接続され、トランジスタQpのエミッタにダイオードDpのアノードが電気的に接続されている。つまり、ダイオードDpはトランジスタQpに電気的に並列に接続された還流ダイオードである。トランジスタQpのコレクタはコンデンサ51の+端子(正極端子)に電気的に接続され、トランジスタQpのエミッタは後述のトランジスタQhpのコレクタ、ダイオードDhpのカソード、スイッチSWpの一端、及びDUT2のP端子に電気的に接続されている。

0044

選択回路41は、DUT2に含まれるトランジスタQdp,Qdnのうちいずれかをスイッチング測定の対象として選択するための回路である。選択回路41は、トランジスタQhp,Qhnと、ダイオードDhp,Dhnと、を含む。トランジスタQhp,QhnはIGBTである。トランジスタQhp,QhnのコレクタにそれぞれダイオードDhp,Dhnのカソードが電気的に接続され、トランジスタQhp,QhnのエミッタにそれぞれダイオードDhp,Dhnのアノードが電気的に接続されている。つまり、ダイオードDhpはトランジスタQhpに電気的に並列に接続された還流ダイオードであり、ダイオードDhnはトランジスタQhnに電気的に並列に接続された還流ダイオードである。トランジスタQhpのエミッタとトランジスタQhnのコレクタとは互いに電気的に接続されており、後述のトランジスタQcfのコレクタ及びダイオードDcfのカソードに電気的に接続されている。つまり、トランジスタQhp,Qhnは同じ向きで電気的に直列に接続されており、トランジスタQhp,Qhnを電気的に接続する接続部Csは高速遮断回路43及びリアクトルLを介してDUT2のO端子に電気的に接続されている。トランジスタQhpのコレクタは、トランジスタQpのエミッタ、ダイオードDpのアノード、スイッチSWpの一端、及びDUT2のP端子に電気的に接続されている。トランジスタQhnのエミッタは、コンデンサ51の−端子(負極端子)、スイッチSWnの他端、及びDUT2のN端子に電気的に接続されている。

0045

過電流防止回路42は、リアクトルLに蓄積されたエネルギーを消費するための回路である。過電流防止回路42は、リアクトルLに電気的に並列に設けられる。過電流防止回路42は、トランジスタQif,Qirと、ダイオードDif,Dirと、を含む。トランジスタQif,QirはIGBTである。トランジスタQif,QirのコレクタにそれぞれダイオードDif,Dirのカソードが電気的に接続され、トランジスタQif,QirのエミッタにそれぞれダイオードDif,Dirのアノードが電気的に接続されている。つまり、ダイオードDifはトランジスタQifに電気的に並列に接続された還流ダイオードであり、ダイオードDirはトランジスタQirに電気的に並列に接続された還流ダイオードである。トランジスタQifのエミッタとトランジスタQirのエミッタとは互いに電気的に接続されている。つまり、トランジスタQif,Qirは互いに逆向きで電気的に直列に接続されている。トランジスタQifのコレクタは、後述のトランジスタQcrのコレクタ、ダイオードDcrのカソード及びリアクトルLの一端に電気的に接続されている。トランジスタQirのコレクタは、リアクトルLの他端、スイッチSWpの他端、スイッチSWnの一端、及びDUT2のO端子に電気的に接続されている。

0046

高速遮断回路43は、リアクトルLに蓄積されたエネルギーを過電流防止回路42によって高速に消費させるための回路である。高速遮断回路43は、リアクトルLに電気的に直列に設けられる。高速遮断回路43は、トランジスタQcf,Qcrと、ダイオードDcf,Dcrと、を含む。トランジスタQcf,QcrはIGBTである。トランジスタQcf,QcrのコレクタにそれぞれダイオードDcf,Dcrのカソードが電気的に接続され、トランジスタQcf,QcrのエミッタにそれぞれダイオードDcf,Dcrのアノードが電気的に接続されている。つまり、ダイオードDcfはトランジスタQcfに電気的に並列に接続された還流ダイオードであり、ダイオードDcrはトランジスタQcrに電気的に並列に接続された還流ダイオードである。トランジスタQcfのエミッタとトランジスタQcrのエミッタとは互いに電気的に接続されている。つまり、トランジスタQcf,Qcrは互いに逆向きで電気的に直列に接続されている。トランジスタQcfのコレクタは、トランジスタQhpのエミッタ、トランジスタQhnのコレクタ、ダイオードDhpのアノード及びダイオードDhnのカソードに電気的に接続されている。トランジスタQcrのコレクタは、トランジスタQifのコレクタ、ダイオードDifのカソード及びリアクトルLの一端に電気的に接続されている。

0047

選択回路44は、DUT2に含まれるトランジスタQdp,Qdnのいずれかを短絡耐量測定の対象として選択するための回路である。選択回路44は、スイッチSWp,SWnを含む。スイッチSWp,SWnはリレーである。スイッチSWpの一端は、トランジスタQpのエミッタ、ダイオードDpのアノード、トランジスタQhpのコレクタ、ダイオードDhpのカソード及びDUT2のP端子に電気的に接続されている。スイッチSWpの他端とスイッチSWnの一端とは互いに電気的に接続されており、リアクトルLの他端、トランジスタQirのコレクタ、ダイオードDirのカソード、及びDUT2のO端子に電気的に接続されている。スイッチSWnの他端は、コンデンサ51の−端子、トランジスタQhnのエミッタ、ダイオードDhnのアノード、及びDUT2のN端子に電気的に接続されている。

0048

リアクトルLは、動特性試験の負荷である。つまり、リアクトルLは、トランジスタQdp,Qdnの負荷となる。リアクトルLの一端はトランジスタQcrのコレクタ及びダイオードDcrのカソードに電気的に接続され、リアクトルLの他端はDUT2のO端子に電気的に接続されている。

0049

駆動ドライバ16は、トランジスタQp,Qhp,Qhn,Qif,Qir,Qcf,Qcr,Qdp,Qdn及びスイッチSWp,SWnのオン状態導通状態)とオフ状態遮断状態)とを切り替える。駆動ドライバ16は、インターセプタ26または動特性コントローラ33からの指示に応じて、トランジスタQp,Qhp,Qhn,Qif,Qir,Qcf,Qcr,Qdp,Qdnにそれぞれゲート信号を出力することによって、各トランジスタのオン状態とオフ状態とを切り替える。駆動ドライバ16は、インターセプタ26または動特性コントローラ33からの指示に応じて、スイッチSWp,SWnにそれぞれリレー信号を出力することによって、各スイッチのオン状態とオフ状態とを切り替える。なお、トランジスタのオン状態とは、コレクタ−エミッタ間が電気的に導通状態であることを意味し、トランジスタのオフ状態とは、コレクタ−エミッタ間が電気的に遮断状態であることを意味する。また、トランジスタがIGBTである場合、ゲート−エミッタ間電圧によってオン状態とオフ状態とが切り替えられる。

0050

電流センサ17は、DUT2のP端子及びN端子に流れる電流の電流値を検出するセンサである。電流センサ17は、P出力端子Tp及びN出力端子Tnに設けられる。電流センサ17は、検出した電流値をインターセプタ26及びデジタイザ27に出力する。電圧センサ18は、DUT2のP端子及びN端子の電圧の電圧値を検出するセンサである。電圧センサ18は、P出力端子Tp及びN出力端子Tnに設けられる。電圧センサ18は、検出した電圧値をインターセプタ26及びデジタイザ27に出力する。電流センサ17及び電圧センサ18とインターセプタ26及びデジタイザ27とは、アナログ電圧による通信が行われる。

0051

次に、図1及び図2を参照して第2装置20を詳細に説明する。第2装置20は、静特性測定回路21と、ゲートサーボ22と、大電流測定回路23と、換装ユニット24と、トリガマトリクス25と、インターセプタ26と、デジタイザ27と、筐体28(第2筐体)と、を備えている。第2装置20では、静特性測定回路21、ゲートサーボ22、大電流測定回路23、換装ユニット24、トリガマトリクス25、インターセプタ26及びデジタイザ27は、筐体28に収容されている。筐体28は箱型形状を有している。

0052

静特性測定回路21は、DUT2の静特性試験を行うための回路である。静特性測定回路21は、例えば、リレーマトリクス回路と、抵抗素子、コンデンサ、及びリアクトル等の受動素子を含む回路と、を備えている。リレーマトリクス回路は、高圧ユニット71及び低圧ユニット72の各ユニットとDUT2の各端子とをどのように接続するかを決めるための回路である。受動素子を含む回路は、ゲートのクランプ及び静特性測定の安定化のための回路である。

0053

ゲートサーボ22は、静特性試験においてゲート−エミッタ間閾値電圧Vge(th)の測定に用いられるユニットである。ゲートサーボ22は、例えば、オペアンプ及び複数の抵抗素子を含む。ゲートサーボ22は、DUT2のトランジスタQdp,Qdnのうち測定対象素子ゲート電圧を調整することによって、測定対象の素子のコレクタ電流が所定の電流になるように制御する。ゲートサーボ22は、静特性測定回路21に着脱可能な基板として実装されている。

0054

大電流測定回路23は、静特性試験のうち大電流(例えば、800A程度)を要する測定を行うための回路である。大電流測定回路23は、例えば、静特性試験のコレクタ−エミッタ間飽和電圧Vce(sat)及び動特性試験のエミッタ−コレクタ間電圧Vecの測定に用いられる。大電流測定回路23は、例えば、静特性測定回路21と同様の回路構成を有し、リレーマトリクス回路と、抵抗素子、コンデンサ、及びリアクトル等の受動素子を含む回路と、を備えている。大電流測定回路23では、リレーマトリクス回路は、大電流ソースユニット73とDUT2の各端子とをどのように接続するかを決めるための回路である。大電流測定回路23は、例えば、複数のスイッチを含み、スイッチのオン状態とオフ状態とを切り替えることにより、DUT2のトランジスタQdn,Qdpのうちのいずれかを測定対象として選択する。

0055

換装ユニット24は、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニットを着脱可能に構成されている。着脱可能な特定ユニットとしては、高圧ユニット71(第1電圧ユニット)、低圧ユニット72(第2電圧ユニット)、及び大電流ソースユニット73(電流ソースユニット)が挙げられる。つまり、高圧ユニット71、低圧ユニット72、及び大電流ソースユニット73は、要求される測定項目に応じて、換装ユニット24に装着される。高圧ユニット71は、DUT2の測定対象に第1電圧を印加する。第1電圧は、例えば1500V程度の高電圧である。低圧ユニット72は、DUT2の測定対象に第1電圧よりも小さい第2電圧を印加する。第2電圧は、例えば150V程度の低電圧である。なお、高圧ユニット71及び低圧ユニット72は、DUT2の測定対象に0.1A程度の電流を供給する。大電流ソースユニット73は、DUT2の測定対象に電流を供給する。大電流ソースユニット73は、例えば500A程度の電流及び10V程度の電圧を供給する。換装ユニット24の具体的な構成については後述する。

0056

トリガマトリクス25は、ユニットが発したトリガを受信し、受信したトリガの出力先を制御する。トリガマトリクス25は、例えば光ファイバを介して、動特性測定回路14、静特性測定回路21、大電流測定回路23、チャージ電源32、動特性コントローラ33、高圧ユニット71、低圧ユニット72及び大電流ソースユニット73と通信可能に接続されており、これらのユニットからトリガを受信し、出力先のユニットにトリガを出力する。トリガマトリクス25は、統合コントローラ31によって予め設定されたマトリクスに従って、出力先のユニットを決定し、出力先のユニットにトリガを出力する。トリガマトリクス25は、ユニットを同期させるための同期パルスを、トリガマトリクス25と通信可能に接続されている全ユニットに分配する。

0057

インターセプタ26は、動特性試験において異常状態を検出した場合に、動特性測定回路14、コンデンサバンク15及びDUT2を制御する。インターセプタ26は、動特性測定回路14、コンデンサバンク15及びDUT2に含まれるトランジスタのオン状態及びオフ状態を切り替えるように、駆動ドライバ16に指示する。インターセプタ26は、例えば、電流センサ17によって検出された電流値が過電流閾値を超えるか否かを判定し、電流センサ17によって検出された電流値が過電流閾値を超えた場合、過電流(異常状態)を検出する。過電流閾値は、過電流を検出するために予め定められた値である。インターセプタ26は、過電流を検出すると、過電流防止処理を行わせるように駆動ドライバ16に指示する。インターセプタ26は、過電流防止処理として、過電流防止回路42を動作させる。過電流防止処理については後述する。

0058

デジタイザ27は、動特性試験において用いられ、電流センサ17によって検出された電流値及び電圧センサ18によって検出された電圧値をサンプリングしてデジタル値に変換する。デジタイザ27は、デジタル値に変換した電流値及び電圧値を統合コントローラ31に出力する。デジタイザ27と統合コントローラ31とは、例えば、光ファイバ等によって接続されており、デジタイザ27と統合コントローラ31とは光通信によってデータの送受信を行う。

0059

次に、図1及び図2を参照して第3装置30を詳細に説明する。第3装置30は、統合コントローラ31と、チャージ電源32と、動特性コントローラ33と、筐体34(第3筐体)と、を備えている。筐体34は、筐体34aと、筐体34bと、を備えている。第3装置30では、チャージ電源32は筐体34aに収容され、統合コントローラ31及び動特性コントローラ33は筐体34bに収容されている。筐体34a及び筐体34bは、箱型形状を有している。筐体34a及び筐体34bは一体化されていてもよい。

0060

統合コントローラ31は、パワー半導体テストシステム1の全体を制御するための制御装置である。統合コントローラ31は、各ユニットを制御するためのコマンド等を各ユニットに出力する。統合コントローラ31は、例えば、汎用パーソナルコンピュータに、パワー半導体テストシステム1の制御プログラムソフトウェア)をインストールすることによって実現される。統合コントローラ31は、動特性測定回路14、静特性測定回路21、トリガマトリクス25、チャージ電源32、動特性コントローラ33、高圧ユニット71、低圧ユニット72及び大電流ソースユニット73と、例えばLAN(Local Area Network)を介して通信可能に接続されている。なお、図2では、統合コントローラ31と、動特性測定回路14及び静特性測定回路21と、の間の接続の図示を省略している。この場合、統合コントローラ31には、LANに接続されているユニットに応じて、ユニット定義ファイルが設定される。ユニット定義ファイルは、ユニットのIP(Internet Protocol)アドレス、機能及びコマンド等を定義したファイルである。これにより、統合コントローラ31は、LANに接続されているユニットを認識する。

0061

チャージ電源32は、コンデンサバンク15のコンデンサ51を充放電するための電源である。チャージ電源32は、例えば、高圧電源である。チャージ電源32は、動特性試験を実施するために、コンデンサ51を充電する。チャージ電源32は、動特性試験終了後に、コンデンサ51を放電する。

0062

動特性コントローラ33は、予め定められた動特性試験の測定パターンに応じて、動特性測定回路14、コンデンサバンク15及びDUT2を制御する。動特性コントローラ33は、予め定められた動特性試験の測定パターンに応じて、トランジスタQp,Qhp,Qhn,Qif,Qir,Qcf,Qcr,Qdp,Qdn及びスイッチSWp,SWnのオン状態及びオフ状態を切り替えるように、駆動ドライバ16に指示をする。なお、動特性コントローラ33は、インターセプタ26を経由して駆動ドライバ16と光信号で接続されている。

0063

次に、図5を参照して、インターセプタ26の過電流防止処理の一例を説明する。例えば、トランジスタQdnのスイッチング測定(「N側スイッチング測定」と称することがある。)において、DUT2のQdnがオフ状態にならずに、N出力端子Tnにおいて過電流が検出されたことに応じて、インターセプタ26は、過電流防止回路42を動作させるように駆動ドライバ16に指示する。つまり、インターセプタ26は、トランジスタQcf,Qcr,Qir,Qdnをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ16に指示する。この場合、トランジスタQcf、トランジスタQcr、リアクトルL、トランジスタQdn、及びダイオードDhnを順に巡回する電流経路が形成されるとともに、リアクトルL、トランジスタQir、及びダイオードDifを順に巡回する電流経路が形成される。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、各電流経路に流れる。そして、各電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が0になる。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、過電流防止回路42によって消費され、N側スイッチング測定において、DUT2にさらなる過電流が流れることが防止される。

0064

同様に、トランジスタQdpのスイッチング測定(「P側スイッチング測定」と称することがある。)において、DUT2のQdpがオフ状態にならずに、P出力端子Tpにおいて過電流が検出されたことに応じて、インターセプタ26は、過電流防止回路42を動作させるように駆動ドライバ16に指示する。つまり、インターセプタ26は、トランジスタQcf,Qcr,Qif,Qdpをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ16に指示する。この場合、リアクトルL、トランジスタQcr、トランジスタQcf、ダイオードDhp、及びトランジスタQdpを順に巡回する電流経路が形成されるとともに、リアクトルL、トランジスタQif、及びダイオードDirを順に巡回する電流経路が形成される。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、各電流経路に流れる。そして、各電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が0になる。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、過電流防止回路42によって消費され、P側スイッチング測定において、DUT2にさらなる過電流が流れることが防止される。

0065

また、N側スイッチング測定において、過電流のさらなる高速な遮断が要求される場合には、インターセプタ26は、N出力端子Tnにおいて過電流が検出されたことに応じて、過電流防止回路42に加えて、高速遮断回路43を動作させるように駆動ドライバ16に指示してもよい。つまり、インターセプタ26は、トランジスタQir,Qdnをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ16に指示してもよい。この場合、リアクトルL、トランジスタQir、及びダイオードDifを順に巡回する電流経路のみが形成される。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、電流経路に流れる。そして、上記電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が0になる。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、過電流防止回路42によって消費され、N側スイッチング測定において、DUT2にさらなる過電流が流れることが防止される。

0066

同様に、P側スイッチング測定において、過電流のさらなる高速な遮断が要求される場合には、インターセプタ26は、P出力端子Tpにおいて過電流が検出されたことに応じて、過電流防止回路42に加えて、高速遮断回路43を動作させるように駆動ドライバ16に指示してもよい。つまり、インターセプタ26は、トランジスタQif,Qdpをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ16に指示してもよい。この場合、リアクトルL、トランジスタQif、及びダイオードDirを順に巡回する電流経路のみが形成される。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、電流経路に流れる。そして、上記電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が0になる。これにより、過電流が生じたときにリアクトルLに蓄積されているエネルギーは、過電流防止回路42によって消費され、P側スイッチング測定において、DUT2にさらなる過電流が流れることが防止される。

0067

なお、高速遮断回路43を動作させない場合と比較して、高速遮断回路43を動作させた場合には、過電流の消費に寄与する抵抗値が大きくなるので、リアクトルLに蓄積されているエネルギーが短時間で消費される。このため、スイッチング測定において、DUT2にさらなる過電流が流れることがさらに確実に防止される。

0068

次に、図6図10を参照して、換装ユニット24の具体的な構成について説明する。図6は、換装ユニット24の概略構成図である。図7は、換装ユニット24が備える電圧用のマザーボードの概略構成図である。図8は、換装ユニット24が備える電流用のマザーボードの概略構成図である。図9は、換装ユニット24に着脱可能な特定ユニットの概略構成図であり、図9の(a)は特定ユニットの平面図、図9の(b)は特定ユニットの側面図である。図10は、図8のマザーボードと図9の特定ユニットとの接続を説明するための図である。

0069

図6に示されるように、換装ユニット24は、マザーボードMB1と、マザーボードMB2と、を備えている。マザーボードMB1は、電圧用のマザーボードである。マザーボードMB2は、電流用のマザーボードである。マザーボードMB1及びマザーボードMB2は、それぞれ方向Xに沿って延び、方向Xと交差する方向Yにおいて互いに並設されいる。マザーボードMB1には、高圧ユニット71、低圧ユニット72及び中間電圧ユニット74が着脱可能である。中間電圧ユニット74は、高圧ユニット71に1500V程度の電圧を供給し、低圧ユニット72に150V程度の電圧を供給するためのユニットである。中間電圧ユニット74は、測定に直接係るユニットではなく、高圧ユニット71及び低圧ユニット72に従属して使用される。

0070

マザーボードMB2には、大電流ソースユニット73が着脱可能である。大電流ソースユニット73は、1台の大電流マスタ75と、複数台の大電流ブースター76(複数の電流ソースサブユニット)と、を含む。大電流マスタ75は、大電流ソースユニット73を要するDUT2の測定を制御する。大電流マスタ75は、例えば1A程度の電流を供給可能である。大電流ブースター76は、測定に必要な電流量に応じて適宜用いられ、第1電流量の電流を供給可能である。第1電流量は、例えば125A程度である。大電流マスタ75は、例えば、統合コントローラ31から指定されたタイミングで各大電流ブースター76に電流指令を送信する。各大電流ブースター76は、大電流マスタ75から送信された電流指令を受信し、電流指令に従って電流を供給する。また、大電流マスタ75は、統合コントローラ31から指定されたタイミングで電圧及び電流を測定する。

0071

測定項目が大電流ソースユニット73を必要とする測定項目である場合、1台の大電流マスタ75及び1台の大電流ブースター76は必ず換装ユニット24に装着される。測定に必要な電流量に応じて、複数台の大電流ブースター76のうち必要な数(例えば、1〜4台)の大電流ブースター76が換装ユニット24に装着される。なお、測定に必要な電流量が1台の大電流マスタ75及び4台の大電流ブースター76によって供給可能な電流量(この例では、約500A)を超える場合、換装ユニット24には、さらにマザーボードMB2が増設されてもよい。増設されたマザーボードMB2に、必要な数の大電流ブースター76が装着されることにより、大電流ソースユニット73は、測定に必要な電流量を供給可能となる。

0072

図7に示されるように、マザーボードMB1は、第2装置20の電源に電気的に接続されるコネクタCN1と、静特性測定回路21に電気的に接続される複数のコネクタCN2と、各特定ユニットと電気的に接続するための複数のコネクタCN3と、を備えている。コネクタCN1、コネクタCN2及びコネクタCN3は、マザーボードMB1の一方の面MB1aに設けられている。コネクタCN1及びコネクタCN2は、マザーボードMB1の方向Xにおける一端において、方向Yに沿って配置されている。マザーボードMB1に装着された高圧ユニット71、低圧ユニット72及び中間電圧ユニット74には、コネクタCN1を介して制御用電源電圧が供給される。マザーボードMB1に装着された高圧ユニット71及び低圧ユニット72は、コネクタCN2を介して静特性測定回路21に電気的に接続される。各特定ユニットと接続するためのコネクタCN3及びガイド機構G(図10参照)によって、スロットが形成される。具体的には、マザーボードMB1は、特定ユニットを着脱可能なスロットSL1〜SL5を備えている。スロットSL1〜SL5は、その順に方向Xに沿って配置されている。スロットSL1,SL2は、高圧ユニット71用のスロットである。スロットSL3は、中間電圧ユニット74用のスロットである。スロットSL4,SL5は、低圧ユニット72用のスロットである。

0073

コネクタCN3は、コネクタCN31と、コネクタCN32と、コネクタCN33と、コネクタCN34と、コネクタCN35と、を含む。コネクタCN31は、コネクタCN1を介して供給される電源電圧を各特定ユニットに供給するためのコネクタである。コネクタCN32は、中間電圧ユニット74から高圧ユニット71に電圧を供給するためのコネクタである。コネクタCN33は、中間電圧ユニット74から低圧ユニット72に電圧を供給するためのコネクタである。コネクタCN34は、コネクタCN2を介して静特性測定回路21と高圧ユニット71とを電気的に接続するためのコネクタである。コネクタCN35は、コネクタCN2を介して静特性測定回路21と低圧ユニット72とを電気的に接続するためのコネクタである。スロットSL1,SL2は、コネクタCN31,CN32,CN34によって形成され、スロットSL3は、コネクタCN31,CN32,CN33によって形成され、スロットSL4,SL5は、コネクタCN31,CN33,CN35によって形成される。

0074

図8に示されるように、マザーボードMB2は、第2装置20の電源に電気的に接続されるコネクタCN4と、静特性測定回路21に電気的に接続されるコネクタCN5と、各特定ユニットと接続するための複数のコネクタCN6と、を備えている。コネクタCN4、コネクタCN5及びコネクタCN6は、マザーボードMB2の一方の面MB2aに設けられている。コネクタCN4及びコネクタCN5は、マザーボードMB2の方向Xにおける一端において、方向Yに沿って配置されている。マザーボードMB2に装着された大電流マスタ75及び大電流ブースター76には、コネクタCN4を介して制御用の電源電圧が供給される。マザーボードMB2に装着された大電流マスタ75及び大電流ブースター76は、コネクタCN5を介して大電流測定回路23に電気的に接続される。各特定ユニットと接続するためのコネクタCN6及びガイド機構G(図10参照)によって、スロットが形成される。具体的には、マザーボードMB2は、特定ユニットを着脱可能なスロットSL6〜SL10を備えている。スロットSL6〜SL10は、その順に方向Xに沿って配置されている。スロットSL6は、大電流マスタ75用のスロットである。スロットSL7〜SL10は、大電流ブースター76用のスロットである。

0075

コネクタCN6は、コネクタCN61と、コネクタCN62と、コネクタCN63と、コネクタCN64と、コネクタCN65と、を含む。コネクタCN61は、コネクタCN4を介して供給される電源電圧を大電流マスタ75に供給するためのコネクタである。コネクタCN62は、コネクタCN5を介して大電流測定回路23と大電流マスタ75とを電気的に接続するためのコネクタである。コネクタCN63は、コネクタCN4を介して供給される電源電圧を大電流ブースター76に供給するとともに、コネクタCN5を介して大電流測定回路23と大電流ブースター76とを電気的に接続するためのコネクタである。コネクタCN64及びコネクタCN65は、大電流ブースター76からの電流出力用コネクタである。コネクタCN64は+出力用コネクタであり、コネクタCN65は−出力用コネクタである。スロットSL6は、コネクタCN61,CN62によって形成され、スロットSL7〜10は、コネクタCN63,CN64,CN65によって形成される。なお、マザーボードMB2は、一方の面MB2aとは反対側の面に、外部の低電圧電源に接続される不図示のコネクタを有している。

0076

高圧ユニット71、低圧ユニット72、中間電圧ユニット74、大電流マスタ75及び大電流ブースター76は、いずれも同様の構成を有している。ここでは、図9及び図10を用いて、大電流マスタ75を例として、特定ユニットの構成及びマザーボードとの接続を説明する。図9に示されるように、大電流マスタ75は、制御基板81と、パワー基板82と、コネクタ83と、コネクタ84と、コネクタ85と、を備えている。制御基板81は、所望の電圧及び電流を得るためにパワー基板82を制御するための基板である。なお、制御基板81は、制御基板81のマザーボードMB2とは反対側の端部に、統合コントローラ31に通信可能に接続するためのコネクタ(例えば、LANコネクタ)、及びトリガマトリクス25に通信可能に接続するためのコネクタ(例えば、光通信用コネクタ)を備えている。制御基板81は、高圧ユニット71、低圧ユニット72、中間電圧ユニット74、大電流マスタ75及び大電流ブースター76で共通に用いられる。パワー基板82は、高圧ユニット71、低圧ユニット72、中間電圧ユニット74、大電流マスタ75及び大電流ブースター76ごとにそれぞれ異なる。高圧ユニット71及び低圧ユニット72のパワー基板82は、中間電圧ユニット74によって生成された定電圧を所望の電圧及び電流に変換するための電力変換を行う。大電流ソースユニット73のパワー基板82は、第2装置20の電源電圧を所望の電圧及び電流に変換するための電力変換を行う。

0077

コネクタ83は、大電流マスタ75をマザーボードMB2のコネクタCN61に接続するためのコネクタである。コネクタ84は、大電流マスタ75をマザーボードMB2のコネクタCN62に接続するためのコネクタである。コネクタ83及びコネクタ84は、パワー基板82の一端82aに設けられ、パワー基板82の一端82aの端縁に沿って配置されている。コネクタ85は、制御基板81とパワー基板82とを電気的に接続するためのコネクタである。制御基板81の一方の主面とパワー基板82の一方の主面とは、コネクタ85を介して互いに対向しており、制御基板81とパワー基板82とが重なり合うように配置されている。

0078

図10に示されるように、換装ユニット24は、ガイド機構Gを備えている。ガイド機構Gは、マザーボードMB2の一方の面MB2aと交差する方向Zに延びる一対の部材である。ガイド機構Gは、大電流マスタ75のパワー基板82の延在方向に沿った両端を摺動可能に保持する。大電流マスタ75をマザーボードMB2に装着する作業は、大電流マスタ75をガイド機構Gに沿ってスロットSL6に挿入することによって行われる。このとき、パワー基板82の一端82aがマザーボードMB2の一方の面MB2aに対向した状態で、大電流マスタ75はスロットSL6に挿入される。そして、コネクタ83及びコネクタ84が、マザーボードMB2のコネクタCN61及びコネクタCN62にそれぞれ嵌め合わされるまで、大電流マスタ75をガイド機構Gに沿って挿入する。一方、大電流マスタ75をマザーボードMB2から取り外す作業は、大電流マスタ75をガイド機構Gに沿ってスロットSL6から抜き取ることによって行われる。

0079

図11は、各測定に用いられるユニットを示す図である。図11には、パワー半導体テストシステム1で実施可能な静特性試験及び動特性試験の一部が示されている。図11に示されるように、全ての測定には、統合コントローラ31とトリガマトリクス25とが用いられる。動特性試験の各測定には、統合コントローラ31及びトリガマトリクス25に加えて、テストヘッド12、動特性測定回路14、コンデンサバンク15、駆動ドライバ16、電流センサ17、電圧センサ18、インターセプタ26、デジタイザ27、チャージ電源32、及び動特性コントローラ33が用いられる。エミッタ−コレクタ間電圧Vecの測定には、さらに大電流測定回路23が用いられる。

0080

一方、静特性試験では、測定ごとに用いられるユニットが異なる。例えば、コレクタ遮断電流Icesの測定には、統合コントローラ31及びトリガマトリクス25に加えて、静特性測定回路21及び高圧ユニット71が用いられる。ゲート−エミッタ間閾値電圧Vge(th)の測定には、統合コントローラ31及びトリガマトリクス25に加えて、静特性測定回路21、ゲートサーボ22、低圧ユニット72、及び大電流ソースユニット73が用いられる。ゲート−エミッタ間漏れ電流Igesの測定には、統合コントローラ31及びトリガマトリクス25に加えて、静特性測定回路21及び低圧ユニット72が用いられる。コレクタ−エミッタ間飽和電圧Vce(sat)の測定には、統合コントローラ31及びトリガマトリクス25に加えて、静特性測定回路21、大電流測定回路23、低圧ユニット72、及び大電流ソースユニット73が用いられる。

0081

パワー半導体テストシステム1では、静特性試験の測定項目に応じて選択的に用いられる特定ユニット(高圧ユニット71、低圧ユニット72及び大電流ソースユニット73)が換装ユニット24に着脱可能とされている。このため、要求される静特性試験の測定項目に応じて、必要な特定ユニットを換装ユニット24に装着し、不要な特定ユニットを換装ユニット24から取り外すことができる。また、ゲートサーボ22が静特性測定回路21に着脱可能とされている。このため、要求される静特性試験の測定項目に応じて、ゲートサーボ22を静特性測定回路21に装着し、または、ゲートサーボ22を静特性測定回路21から取り外す。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にパワー半導体テストシステム1を設計する必要がなく、特定ユニット及びゲートサーボ22を着脱するだけの簡単な作業で、要求仕様に対応可能なパワー半導体テストシステム1を提供することが可能となる。

0082

また、静特性試験の測定項目及びユーザの要求仕様に応じて、必要となる電流の大きさが異なる場合がある。測定項目が大電流ソースユニット73を必要とする測定項目である場合、1台の大電流マスタ75及び1台の大電流ブースター76が、換装ユニット24に装着されるが、1台の大電流ブースター76によって供給可能な第1電流量が、測定に必要な電流量よりも小さい場合、さらに必要な数の大電流ブースター76が、換装ユニット24に装着される。これにより、要求される測定に必要な電流量に応じて、大電流ソースユニット73を個別に設計する必要がなく、必要な数の大電流ブースター76を装着するだけの簡単な作業で要求仕様に対応可能なパワー半導体テストシステム1を提供することが可能となる。

0083

また、静特性試験の測定項目及びユーザの要求仕様に応じて、必要となる電圧の大きさが異なる場合がある。測定項目が高圧ユニット71を必要とする測定項目である場合、測定に必要な電圧値に応じて、必要な数の高圧ユニット71が換装ユニット24に装着される。同様に、測定項目が低圧ユニット72を必要とする測定項目である場合、測定に必要な電圧値に応じて、必要な数の低圧ユニット72が換装ユニット24に装着される。これにより、要求される測定に必要な電圧値に応じて、高圧ユニット71及び低圧ユニット72を個別に設計する必要がなく、必要な数の高圧ユニット71及び低圧ユニット72を装着するだけの簡単な作業で要求仕様に対応可能なパワー半導体テストシステム1を提供することが可能となる。

0084

このように、要求仕様に応じて、必要なユニットが換装ユニット24に装着され、不要なユニットは換装ユニット24から取り外される。このとき、統合コントローラ31では、換装ユニット24に着脱されたユニットに応じて、ユニット定義ファイルが追加及び削除される。統合コントローラ31は、ユニット定義ファイルに含まれるIPアドレスに、当該ユニット定義ファイルで指定されたユニットが存在しない場合には、システム構成エラーを検出する。これにより、統合コントローラ31は、換装ユニット24に装着されているユニットを認識することが可能となる。なお、大電流ソースユニット73では、大電流マスタ75にIPアドレスが割り当てられ、大電流ブースター76にはIPアドレスは割り当てられなくてもよい。つまり、大電流ソースユニット73全体で1つのIPアドレスが割り当てられてもよい。

0085

また、複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、DUT2の測定精度に及ぼす影響度が大きいほどDUT2に近い位置に配置されている。この場合、DUT2の測定精度に及ぼす影響度が大きい信号を送受信するユニットが、DUT2の近くに配置されることにより、ユニットとDUT2との間の配線の長さを短くすることができる。言い換えると、上記影響度が大きいほど、ユニットとDUT2との間の配線の長さが短くなるように、各ユニットは配置されている。このため、DUT2の測定精度に及ぼす影響度が大きい信号を伝搬する配線のインダクタンス成分を低減することができ、DUT2の測定精度を向上することが可能となる。

0086

上記実施形態のパワー半導体テストシステム1では、複数の静特性ユニット及び複数の動特性ユニットの各ユニットが、管理レベルLvに応じて第1装置10、第2装置20及び第3装置30に分配されている。つまり、各ユニットは筐体19、筐体28及び筐体34のいずれかに収容される。また、管理レベルLv1のユニットでは、DUT2からの距離(DUT2との配線長)は、例えば10〜100mm程度とされ、管理レベルLv2のユニットでは、DUT2からの距離(DUT2との配線長)は、例えば10〜100cm程度とされ、管理レベルLv3のユニットでは、DUT2からの距離(DUT2との配線長)は、例えば10〜100m程度とされる。このため、第1装置10、第2装置20及び第3装置30は、その順にDUT2から離れた位置に配置される。言い換えると、第2装置20は、第1装置10よりもDUT2から離れた位置に配置される。また、第3装置30は、第2装置20よりもDUT2から離れた位置に配置される。つまり、筐体19、筐体28及び筐体34は、その順にDUT2から離れて配置される。

0087

例えば、DUT2の近傍に配置される筐体19に全てのユニットを収容した場合、筐体19が大型化し、パワー半導体テストシステム1を使用する際の配置が制限されてしまう。これに対し、ユニットが送受信する信号の、DUT2の測定精度に及ぼす影響度に応じて、各ユニットを筐体19、筐体28及び筐体34に分散して収容することにより、DUT2の測定精度の低下を抑制しつつ、DUT2の近傍に配置される筐体19を小型化することが可能となる。

0088

例えば、図12に示されるように、DUT2を搬送する一対のコンベア3の間に筐体19(第1装置10)を配置し、一対のコンベア及び第1装置10によって形成される搬送ラインの近傍に筐体28(第2装置20)を配置し、搬送ラインから離れた位置に筐体34(第3装置30)を配置することができる。このように、DUT2の搬送ライン上に小型化された第1装置10を配置することにより、搬送ラインの上流に位置するコンベア3からパワー半導体テストシステム1へのDUT2の供給、及びパワー半導体テストシステム1から搬送ラインの下流に位置するコンベア3へのDUT2の排出において、DUT2の移動距離を短くすることができる。つまり、第1装置10が大型化すると、DUT2の搬送間隔を大きくする必要があり、搬送ラインが大きくなるが、第1装置10を小型化することにより、搬送間隔を短縮することができ、搬送ラインを小型化することが可能となる。このため、搬送ラインが大きくなることを回避するために、移載用のロボット等を設けることが不要となる。これにより、DUT2の試験を効率化することが可能となる。このように、パワー半導体テストシステム1を使用する際の配置の自由度を向上することが可能となる。

0089

また、インターセプタ26が電流センサ17及び電圧センサ18の近傍に配置されることにより、電流センサ17及び電圧センサ18とインターセプタ26との配線を短くすることができ、異常状態の検出精度を向上することが可能となる。また、動特性コントローラ33と駆動ドライバ16とが、インターセプタ26を経由して光信号で接続されているので、動特性コントローラ33がインターセプタ26よりも遠くに配置されていても、高速制御が可能となる。さらに、デジタイザ27が電流センサ17及び電圧センサ18の近傍に配置されることにより、電流センサ17及び電圧センサ18とデジタイザ27との配線を短くすることができ、測定精度を向上することが可能となる。

0090

また、複数の静特性ユニット(静特性測定回路21、ゲートサーボ22、大電流測定回路23、トリガマトリクス25、高圧ユニット71、低圧ユニット72及び大電流ソースユニット73)は、筐体28に収容されている。静特性試験では、動特性試験よりもインダクタンス成分の影響を受けにくいので、静特性ユニットを、DUT2からある程度離れた位置に配置することができる。これにより、筐体19に収容されるユニットの数を減らすことができる。その結果、DUT2の測定精度を低下させることなく、筐体19を小型化することが可能となる。

0091

また、試験対象となるDUT2の種類に応じたDIB11を用いることで、異なる種類のDUT2ごとに、パワー半導体テストシステム1を設計することが不要となる。つまり、パワー半導体テストシステム1のDIB11を除く部分を、DUT2の種類によらず、共通化することができる。

0092

なお、本発明に係るパワー半導体テストシステムは上記実施形態に限定されない。例えば、DUT2に含まれる半導体素子は、IGBTに限られない。DUT2に含まれる半導体素子は、電界効果トランジスタFET:Field Effect Transistor)及びダイオード等であってもよい。このようなDUT2であっても、DIB11のプローブ62の数及び配置がDUT2の端子に応じて適切に設計されることにより、DIB11を除いてパワー半導体テストシステム1の設計を変更する必要はない。

0093

また、静特性測定回路21は、要求仕様に含まれる静特性試験の測定項目に応じて、設計変更されてもよい。また、大電流測定回路23は、DUT2に含まれる測定対象を選択する必要があるので、DUT2の種類に応じたDUT2に含まれる測定対象となる素子の数等の違いをDIB11によって吸収できない場合には、大電流測定回路23の回路構成は、DUT2に含まれる測定対象の素子の数等に応じて変更されてもよい。上述の構成であれば、顧客にテストシステムを供給する際に、換装ユニット24に装着される特定ユニットを適宜変更し、静特性測定回路21及び大電流測定回路23の設計変更を行うことで顧客の要望に対応することが可能となる。換言すると、主に第2装置20を変更することで顧客の要望に対応することができる。なお、第2装置20以外については、例えば、統合コントローラ31などのソフトウェアについて微修正で対応することができる。これにより、様々な要望を持つ顧客に対して、迅速にテストシステムを供給することが可能となるとともに、コストを低減することが可能となる。

0094

また、換装ユニット24に装着されるユニットは、プラグアンドプレイで認識されてもよい。この場合、統合コントローラ31は、システム定義ファイルにより認識されたユニットと、プラグアンドプレイで認識されたユニットとが異なる場合、システム構成エラーを検出してもよい。

0095

また、P出力端子TpとN出力端子Tnとは平行化されていてもよい。例えば、図13に示されるように、P出力端子Tp及びN出力端子Tnはそれぞれ、円筒部91と、平板部92と、を備えている。円筒部91は、金属製のバスバーであって、円環状の電流センサ17に挿通されている。円筒部91の外径は、電流センサ17の内径と同じか電流センサ17の内径よりも僅かに小さい。このような形状とすることで、電流密度を低減しつつ、電流測定精度を向上している。円筒部91は、端部91a及び端部91bを有する。端部91aは、円筒部91の一端に位置し、半円筒状である。端部91aの円筒部91の軸芯に沿った面91cは、コンデンサバンク15の基板53の一方の面と接触を成す。P出力端子Tpの面91cは、基板53の面53aと接触を成す。N出力端子Tnの面91cは、基板53の面53aとは反対の面である面53bと接触を成す。

0096

端部91bは、円筒部91の他端に位置する。平板部92は、端部91bに電気的に接続されている。P出力端子Tpの平板部92とN出力端子Tnの平板部92とは、絶縁体を挟んだ平編導線によって形成された平行平板として構成されている。絶縁体は、例えば、絶縁紙または絶縁性熱収縮チューブである。この場合、P出力端子Tpの平板部92及びN出力端子Tnの平板部92は平行化され、P出力端子Tpの平板部92とN出力端子Tnの平板部92とには逆方向の電流が流れるので、P出力端子Tp及びN出力端子Tnのインダクタンスを低減することができる。その結果、動特性試験の測定精度を向上することが可能となる。さらに、平板部92の可撓性を実現することもできる。

0097

さらに、P出力端子Tpとコンデンサバンク15との接続パターン及びN出力端子Tnとコンデンサバンク15との接続パターンが、平行化されてもよい。図14は、コンデンサバンク15の一例を概略的に示す図であり、図14の(a)はコンデンサバンク15の一断面図、図14の(b)は図14の(a)のXIVb−XIVb線に沿っての端面図である。図14に示されるように、コンデンサバンク15は、複数のコンデンサ51と、メインスイッチ部52と、基板53と、を備えている。基板53は、多層プリント基板である。図14に示される例では、基板53は、4層のプリント基板である。基板53は、面53aと、面53aと反対側の面である面53bと、を有している。基板53は、板状の絶縁体であるベース54を備え、配線層として、第1層55、第2層56、第3層57及び第4層58を有している。第1層55、第2層56、第3層57及び第4層58は、銅箔等の導電性材料によって構成されている。第1層55、第2層56、第3層57及び第4層58にはそれぞれ、配線パターンが形成されている。

0098

ベース54は、面54aと、面54aと反対側の面である面54bと、を有している。第1層55は、面54a上に設けられている。第2層56及び第3層57は、ベース54の内部に設けられている。第2層56には、コンデンサ51の+端子、メインスイッチ部52、及びP出力端子Tpが電気的に接続され、第2層56の配線はP出力配線を成している。第3層57には、コンデンサ51の−端子、及びN出力端子Tnが電気的に接続され、第3層57の配線はN出力配線を成している。第4層58は、面54b上に設けられている。面53aは、第1層55が設けられた面54aに相当し、面53bは、第4層58が設けられた面54bに相当する。

0099

基板53の端部53cにおいて、基板53を挟むようにP出力端子Tpの端部91a及びN出力端子Tnの端部91aが配置される。第1層55は、端部53cにおいて、P出力端子Tpの端部91aを電気的に接続するための接続パターン55aを有している。第4層58は、端部53cにおいて、N出力端子Tnの端部91aを電気的に接続するための接続パターン58aを有している。接続パターン55aと接続パターン58aとは、平行に配置されている。

0100

ベース54には、IVH(Interstitial Via Hole)59が設けられている。IVH59は、ベース54を貫通していない穴の壁面に導電性材料が設けられることによって、基板53の層間を電気的に接続する構造である。IVH59は、IVH59a及びIVH59bを含む。IVH59aは、面54aからベース54の内部に向かって延び、第1層55の接続パターン55aと第2層56とを電気的に接続している。IVH59bは、面54bからベース54の内部に向かって延び、第3層57と第4層58の接続パターン58aとを電気的に接続している。

0101

図15に示されるように、IVHではなく、通常のスルーホールビア159を用いた場合には、端部53cにベース54を貫通する孔が設けられる。このスルーホールビア159の周囲では電位差が大きくなるので、スルーホールビア159から絶縁間隔をとって配線パターンを設ける必要がある。このため、スルーホールビア159の周囲に配線パターンを設けることができないので、基板53の端部53cにおいて、接続パターン55aと接続パターン58aとを十分に平行化することはできず、その分インダクタンスが増加する。

0102

このように、IVH59を用いることによって、基板53の端部53cにおいても、接続パターン55aと接続パターン58aとを平行に配置できる。このため、接続パターン55aを含むP出力配線と、接続パターン58aを含むN出力配線と、のインダクタンスをさらに低減することができる。その結果、動特性試験の測定精度をさらに向上することが可能となる。

0103

また、第2層56及び第3層57の厚さは、第1層55及び第4層58の厚さよりも大きくしてもよい。この場合、第2層56及び第3層57に流れる電流を増加させることができる。第2層56と第3層57との間隔は、第1層55と第2層56との間隔、及び第3層57と第4層58との間隔よりも小さくしてもよい。この場合、P出力配線とN出力配線とのインダクタンスをさらに低減することができ、動特性試験の測定精度をさらに向上することが可能となる。

0104

1…パワー半導体テストシステム(テストシステム)、2…DUT(被試験デバイス)、10…第1装置、11…DIB(インターフェース基板)、12…テストヘッド、14…動特性測定回路(動特性ユニット)、15…コンデンサバンク(動特性ユニット)、16…駆動ドライバ(動特性ユニット)、17…電流センサ(動特性ユニット)、18…電圧センサ(動特性ユニット)、19…筐体(第1筐体)、20…第2装置、21…静特性測定回路(静特性ユニット)、22…ゲートサーボ(静特性ユニット)、23…大電流測定回路(静特性ユニット)、24…換装ユニット(静特性ユニット)、25…トリガマトリクス、28…筐体(第2筐体)、26…インターセプタ(動特性ユニット)、27…デジタイザ(動特性ユニット)、30…第3装置、31…統合コントローラ、32…チャージ電源(動特性ユニット)、33…動特性コントローラ(動特性ユニット)、34,34a,34b…筐体(第3筐体)、62,62p,62n,62o,62g…プローブ、71…高圧ユニット(静特性ユニット、特定ユニット、第1電圧ユニット)、72…低圧ユニット(静特性ユニット、特定ユニット、第2電圧ユニット)、73…大電流ソースユニット(静特性ユニット、特定ユニット、電流ソースユニット)、75…大電流マスタ、76…大電流ブースター(電流ソースサブユニット)。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ