図面 (/)

技術 スイッチトキャパシタ電源回路

出願人 株式会社東芝東芝デバイス&ストレージ株式会社
発明者 テーチェンコン
出願日 2015年9月2日 (4年6ヶ月経過) 出願番号 2015-172909
公開日 2017年3月9日 (3年0ヶ月経過) 公開番号 2017-050995
状態 特許登録済
技術分野 DC‐DCコンバータ
主要キーワード 周波数計数回路 運転数 並行運転 閾値周波数 接続ノード間 閾値回数 滞在時間算出 デッドタイム生成回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年3月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

広範な入力電圧に対応して所望の出力電圧を効率良く得ることが出来るスイッチトキャパシタ電源回路を提供することを目的とする。

解決手段

一つの実施形態によれば、スイッチトキャパシタ電源回路は、複数のキャパシタを備え、前記複数のキャパシタ間接続構成切替えて前記複数のキャパシタの充放電を行うことで入力電圧を所定の変換倍率で変換した電圧を出力電圧として出力端子に供給するスイッチトキャパシタ電源回路部を備える。前記出力電圧に応じて前記複数のキャパシタ間の接続構成を切替えて前記変換倍率を変更させる制御信号を前記スイッチトキャパシタ電源回路部に供給する制御回路を備える。

概要

背景

従来、スイッチング素子キャパシタを配置し、そのスイッチング素子を制御してキャパシタの接続構成切替ることにより、所望の出力電圧を得るスイッチトキャパシタ電源回路が開示されている。スイッチトキャパシタ電源回路は、入力電圧を変換して所望の出力電圧を得る為、広範な入力電圧に対応して所望の出力電圧を効率良く得られる構成が望まれる。また、出力電流が小さいという弱点を補うことが出来るスイッチトキャパシタ電源回路が望まれる。

概要

広範な入力電圧に対応して所望の出力電圧を効率良く得ることが出来るスイッチトキャパシタ電源回路を提供することを目的とする。一つの実施形態によれば、スイッチトキャパシタ電源回路は、複数のキャパシタを備え、前記複数のキャパシタ間の接続構成を切替えて前記複数のキャパシタの充放電を行うことで入力電圧を所定の変換倍率で変換した電圧を出力電圧として出力端子に供給するスイッチトキャパシタ電源回路部を備える。前記出力電圧に応じて前記複数のキャパシタ間の接続構成を切替えて前記変換倍率を変更させる制御信号を前記スイッチトキャパシタ電源回路部に供給する制御回路を備える。

目的

特開2009−148150号公報
特開2011−217561号公報
特表2003−525009号公報






一つの実施形態は、広範な入力電圧に対応して所望の出力電圧を効率良く得ることが出来るスイッチトキャパシタ電源回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力電圧印加される入力端子と、出力電圧を出力する出力端子と、第1の接続ノードと、第2の接続ノードと、第3の接続ノードと、第4の接続ノードと、第5の接続ノードと、第6の接続ノードと、前記第3の接続ノードと前記第4の接続ノード間に接続される第1のキャパシタと、前記第5の接続ノードと前記第6の接続ノード間に接続される第2のキャパシタと、前記第1の接続ノードと前記第2の接続ノード間に接続される第3のキャパシタと、前記第4の接続ノードと接地間に接続される第1のスイッチング素子と、前記出力端子と前記第6の接続ノード間に接続される第2のスイッチング素子と、前記第6の接続ノードと前記接地間に接続される第3のスイッチング素子と、前記出力端子と前記第3の接続ノード間に接続される第4のスイッチング素子と、前記出力端子と前記第5の接続ノード間に接続される第5のスイッチング素子と、前記出力端子と前記第4の接続ノード間に接続される第6のスイッチング素子と、前記第1の接続ノードと前記第5の接続ノード間に接続される第7のスイッチング素子と、前記入端子と前記第1の接続ノード間に接続される第8のスイッチング素子と、前記入力端子と前記第2の接続ノード間に接続される第9のスイッチング素子と、前記第2の接続ノードと前記第3の接続ノード間に接続される第10のスイッチング素子と、を有するスイッチトキャパシタ電源回路部を具備することを特徴とするスイッチトキャパシタ電源回路。

請求項2

前記スイッチトキャパシタ電源回路部は、前記第3の接続ノードと前記第5の接続ノード間に接続される第11のスイッチング素子を更に有することを特徴とする請求項1に記載のスイッチトキャパシタ電源回路。

請求項3

前記スイッチトキャパシタ電源回路部は、前記入力端子と前記第6の接続ノード間に接続される第12のスイッチング素子と、前記入力端子と前記第4の接続ノード間に接続される第13のスイッチング素子と、を更に有することを特徴とする請求項2に記載のスイッチトキャパシタ電源回路。

請求項4

前記入力電圧を所定の変換倍率で変換して前記出力電圧を出力する為に、前記スイッチング素子の内の選択したスイッチング素子を前記所定の変換倍率を維持する間オン状態にする第1の駆動信号と、前記スイッチング素子の内で選択されなかったスイッチング素子を所定のタイミングでオンオフさせる第2の駆動信号を供給する制御回路を具備することを特徴とする請求項1から3のいずれか一項に記載のスイッチトキャパシタ電源回路。

請求項5

複数のキャパシタを備え、前記複数のキャパシタ間接続構成切替えて前記複数のキャパシタの充放電を行うことで入力電圧を所定の変換倍率で変換した電圧を出力電圧として出力端子に供給するスイッチトキャパシタ電源回路部と、前記出力電圧に応じて前記複数のキャパシタ間の接続構成を切替えて前記変換倍率を変更させる制御信号を前記スイッチトキャパシタ電源回路部に供給する制御回路と、を具備することを特徴とするスイッチトキャパシタ電源回路。

請求項6

前記制御回路は、前記複数のキャパシタ間に接続される複数のスイッチング素子の内で前記所定の変換倍率を維持する期間の間オン状態にするスイッチング素子の組み合わせを前記入力電圧に応じて変更して、前記変換倍率を変更することを特徴とする請求項5に記載のスイッチトキャパシタ電源回路。

請求項7

前記スイッチトキャパシタ電源回路部の出力電圧を第1の出力端子と第2の出力端子に切替えて供給するスイッチ回路を具備することを特徴とする請求項1から6のいずれか一項に記載のスイッチトキャパシタ電源回路。

請求項8

前記第1の出力端子の電圧と第1の参照電圧を比較する第1の比較回路と、前記第2の出力端子の電圧と第2の参照電圧を比較する第2の比較回路と、を具備し、前記第1の比較回路の出力信号に応じて前記スイッチトキャパシタ電源回路部の出力電圧が第1の出力端子に供給される時の前記スイッチトキャパシタ電源回路部の変換倍率を第1の変換倍率に設定し、前記第2の比較回路の出力信号に応じて前記スイッチトキャパシタ電源回路部の出力電圧が前記第2の出力端子に供給される時の前記スイッチトキャパシタ電源回路部の変換倍率を第2の変換倍率に設定することを特徴とする請求項7に記載のスイッチトキャパシタ電源回路。

請求項9

前記スイッチトキャパシタ電源回路部は、前記入力電圧が印加される入力端子と、前記出力電圧を出力する出力端子と、第1の接続ノードと、第2の接続ノードと、第3の接続ノードと、第4の接続ノードと、第5の接続ノードと、第6の接続ノードと、前記第3の接続ノードと前記第4の接続ノード間に接続される第1のキャパシタと、前記第5の接続ノードと前記第6の接続ノード間に接続される第2のキャパシタと、前記第1の接続ノードと前記第2の接続ノード間に接続される第3のキャパシタと、前記第4の接続ノードと接地間に接続される第1のスイッチング素子と、前記出力端子と前記第6の接続ノード間に接続される第2のスイッチング素子と、前記第6の接続ノードと前記接地間に接続される第3のスイッチング素子と、前記出力端子と前記第3の接続ノード間に接続される第4のスイッチング素子と、前記出力端子と前記第5の接続ノード間に接続される第5のスイッチング素子と、前記出力端子と前記第4の接続ノード間に接続される第6のスイッチング素子と、前記第1の接続ノードと前記第5の接続ノード間に接続される第7のスイッチング素子と、前記入力端子と前記第1の接続ノード間に接続される第8のスイッチング素子と、前記入力端子と前記第2の接続ノード間に接続される第9のスイッチング素子と、前記第2の接続ノードと前記第3の接続ノード間に接続される第10のスイッチング素子と、前記第3の接続ノードと前記第5の接続ノード間に接続される第11のスイッチング素子と、前記入力端子と前記第6の接続ノード間に接続される第12のスイッチング素子と、前記入力端子と前記第4の接続ノード間に接続される第13のスイッチング素子と、を有することを特徴とする請求項5に記載のスイッチトキャパシタ電源回路。

請求項10

複数のキャパシタを有し、前記複数のキャパシタ間の接続構成を切替えて前記複数のキャパシタを充放電させて入力電圧を第1の変換倍率で変換した第1の出力電圧を出力する第1のスイッチトキャパシタ電源回路部と、複数のキャパシタを有し、前記複数のキャパシタ間の接続構成を切替えて前記複数のキャパシタを充放電させて前記入力電圧を第2の変換倍率で変換した第2の出力電圧を出力する第2のスイッチトキャパシタ電源回路部と、前記第1のスイッチトキャパシタ電源回路部を駆動する第1の駆動信号と前記第2のスイッチトキャパシタ電源回路部を駆動する第2の駆動信号を供給する制御回路と、を具備することを特徴とするスイッチトキャパシタ電源回路。

請求項11

前記第1のスイッチトキャパシタ電源回路部の出力電圧と前記第2のスイッチトキャパシタ電源回路部の出力電圧は、共通の出力端子に供給されることを特徴とする請求項10に記載のスイッチトキャパシタ電源回路。

請求項12

前記出力端子の電圧を所定の参照電圧と比較する比較回路を備え、前記比較回路の出力信号に応じて前記第1のスイッチトキャパシタ電源回路部と前記第2のスイッチトキャパシタ電源回路部の両方を動作させるか、または一方の動作を停止させることを特徴とする請求項11に記載のスイッチトキャパシタ電源回路。

請求項13

前記出力端子の電圧が前記所定の参照電圧よりも低い滞在時間が所定の閾値滞在時間よりも長くなった時に前記第1のスイッチトキャパシタ電源回路部と前記第2のスイッチトキャパシタ電源回路部の両方を動作させ、前記出力端子の電圧が前記所定の参照電圧よりも低くなる単位時間当たりの回数が所定の閾値回数よりも少なくなった時に前記第1のスイッチトキャパシタ電源回路部と前記第2のスイッチトキャパシタ電源回路部の一方の動作を停止させることを特徴とする請求項12に記載のスイッチトキャパシタ電源回路。

請求項14

前記第1のスイッチトキャパシタ電源回路部の第1の出力電圧が供給される第1の入力ノードと、前記第2のスイッチトキャパシタ電源回路部の第2の出力電圧が供給される第2の入力ノードと、第1の出力端子と、第2の出力端子と、前記第1の入力ノードと前記第2の入力ノードを、前記第1の出力端子と前記第2の出力端子に切替えて接続するスイッチ回路と、を具備することを特徴とする請求項10に記載のスイッチトキャパシタ電源回路。

請求項15

前記第1のスイッチトキャパシタ電源回路部は、前記入力電圧が印加される入力端子と、前記第1の出力電圧を出力する出力端子と、第1の接続ノードと、第2の接続ノードと、第3の接続ノードと、第4の接続ノードと、第5の接続ノードと、第6の接続ノードと、前記第3の接続ノードと前記第4の接続ノード間に接続される第1のキャパシタと、前記第5の接続ノードと前記第6の接続ノード間に接続される第2のキャパシタと、前記第1の接続ノードと前記第2の接続ノード間に接続される第3のキャパシタと、前記第4の接続ノードと接地間に接続される第1のスイッチング素子と、前記出力端子と前記第6の接続ノード間に接続される第2のスイッチング素子と、前記第6の接続ノードと前記接地間に接続される第3のスイッチング素子と、前記出力端子と前記第3の接続ノード間に接続される第4のスイッチング素子と、前記出力端子と前記第5の接続ノード間に接続される第5のスイッチング素子と、前記出力端子と前記第4の接続ノード間に接続される第6のスイッチング素子と、前記第1の接続ノードと前記第5の接続ノード間に接続される第7のスイッチング素子と、前記入力端子と前記第1の接続ノード間に接続される第8のスイッチング素子と、前記入力端子と前記第2の接続ノード間に接続される第9のスイッチング素子と、前記第2の接続ノードと前記第3の接続ノード間に接続される第10のスイッチング素子と、前記第3の接続ノードと前記第5の接続ノード間に接続される第11のスイッチング素子と、前記入力端子と前記第6の接続ノード間に接続される第12のスイッチング素子と、前記入力端子と前記第4の接続ノード間に接続される第13のスイッチング素子と、を有することを特徴とする請求項10に記載のスイッチトキャパシタ電源回路。

技術分野

0001

本実施形態は、スイッチトキャパシタ(Switched capacitor)電源回路に関する。

背景技術

0002

従来、スイッチング素子キャパシタを配置し、そのスイッチング素子を制御してキャパシタの接続構成切替ることにより、所望の出力電圧を得るスイッチトキャパシタ電源回路が開示されている。スイッチトキャパシタ電源回路は、入力電圧を変換して所望の出力電圧を得る為、広範な入力電圧に対応して所望の出力電圧を効率良く得られる構成が望まれる。また、出力電流が小さいという弱点を補うことが出来るスイッチトキャパシタ電源回路が望まれる。

先行技術

0003

特開2009−148150号公報
特開2011−217561号公報
特表2003−525009号公報

発明が解決しようとする課題

0004

一つの実施形態は、広範な入力電圧に対応して所望の出力電圧を効率良く得ることが出来るスイッチトキャパシタ電源回路を提供することを目的とする。

課題を解決するための手段

0005

一つの実施形態によれば、スイッチトキャパシタ電源回路は、複数のキャパシタを備え、前記複数のキャパシタ間の接続構成を切替えて前記複数のキャパシタの充放電を行うことで入力電圧を所定の変換倍率で変換した電圧を出力電圧として出力端子に供給するスイッチトキャパシタ電源回路部を備える。前記出力電圧に応じて前記複数のキャパシタ間の接続構成を切替えて前記変換倍率を変更させる制御信号を前記スイッチトキャパシタ電源回路部に供給する制御回路を備える。

図面の簡単な説明

0006

図1は、第1の実施形態のスイッチトキャパシタ電源回路部の構成を示す図である。
図2は、変換倍率と供給するゲート信号との関係を示す図である。
図3は、第2の実施形態のスイッチトキャパシタ電源回路部の構成を示す図である。
図4は、回路動作を説明する為の図である。
図5は、入力電圧と変換倍率の設定の関係を説明する為の図である。
図6は、第3の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図7は、第4の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図8は、第5の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図9は、第6の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図10は、その制御のフローを示す図である。
図11は、第7の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図12は、その制御のフローを示す図である。
図13は、第8の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図14は、その制御のフローを示す図である。
図15は、第9の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図16は、第10の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図17は、その状態遷移を示す図である。
図18は、第11の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図19は、第12の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図20は、第13の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。
図21は、第14の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。

実施例

0007

以下に添付図面を参照して、実施形態にかかるスイッチトキャパシタ電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

0008

(第1の実施形態)
図1は、第1の実施形態のスイッチトキャパシタ電源回路の構成を示す図であり、キャパシタとスイッチング素子で構成されるコア部(以降、スイッチトキャパシタ電源回路部という)の一つの実施形態の構成を示す図である。本実施形態のスイッチトキャパシタ電源回路部10は、入力端子1を有する。入力端子1には、直流の入力電圧Vinが印加される。第1の接続ノード3と第2の接続ノード4の間には、キャパシタC3が接続される。第1の接続ノード3と入力端子1間には、スイッチング素子S8が接続される。入力端子1と第2の接続ノード4間には、スイッチング素子S9が接続される。

0009

第2の接続ノード4と第3の接続ノード5間には、スイッチング素子S10が接続される。第3の接続ノード5と第4の接続ノード6の間に、キャパシタC1が接続される。入力端子1と第4の接続ノード6間には、スイッチング素子S13が接続される。

0010

第1の接続ノード3と第5の接続ノード7間にスイッチング素子S7が接続される。第3の接続ノード5と第5の接続ノード7間にスイッチング素子S11が接続される。第3の接続ノード5と出力端子2間に、スイッチング素子S4が接続される。第5の接続ノード7と出力端子2間にスイッチング素子S5が接続される。

0011

第4の接続ノード6と出力端子2の間には、スイッチン素子S6が接続される。第4の接続ノード6と接地間に、スイッチング素子S1が接続される。

0012

第6の接続ノード8と出力端子2間に、スイッチング素子2が接続される。第6の接続ノード8と接地間にスイッチング素子S3が接続される。第6の接続ノード8と第5の接続ノード7間にキャパシタC2が接続される。入力端子1と第6の接続ノード8間にスイッチング素子S12が接続される。

0013

本実施形態のスイッチトキャパシタ電源回路部10は、入力端子1に供給される直流の入力電圧Vinを所定の変換倍率で変換して、直流の出力電圧Voutを出力端子2から出力する。本実施形態によれば、スイッチング素子(S1〜S13)のオンオフを制御することで3つのキャパシタC1〜C3の接続構成を切り替え、これらのキャパシタ(C1〜C3)の充放電を行うことで9種類の変換倍率を得ることが出来る。

0014

図2(A)は、入力電圧Vinと出力電圧Voutの変換倍率(Vin/Vout)と、各スイッチング素子(S1〜S13)に印加するゲート信号の関係を示す一覧表である。図2(A)において、左欄の数字は変換倍率を示す。9種類の変換倍率が得られることを示している。図2(A)において、「off」は、スイッチング素子をオフ状態にするゲート制御信号(off)が印加されるスイッチング素子を示す。例えば、変換倍率1/3の場合には、スイッチング素子S10には、スイッチトキャパシタ電源回路部10の変換倍率を1/3に維持する期間の間、スイッチング素子S10をオフさせるゲート制御信号(off)が供給される。同様に、「on」は、スイッチング素子をオン状態にするゲート制御信号(on)が印加されるスイッチング素子を示す。例えば、変換倍率1/3の場合には、スイッチトキャパシタ電源回路部10の変換倍率を1/3に維持する期間の間、スイッチング素子S9をオン状態にするゲート制御信号(on)がスイッチング素子S9に供給される。以上の様に、スイッチトキャパシタ電源回路部10に供給されるゲート信号には、変換倍率を設定する為に選択したスイッチング素子に供給されるゲート制御信号(on、off)と、それ以外のスイッチング素子を所定の周期でオン/オフさせるゲート駆動信号(φ1、φ2)を含む。

0015

図2(A)において「φ1」「φ2」は、夫々、相補的にHレベルとLレベルを有するゲート駆動信号(φ1、φ2)が供給されるスイッチング素子の対応関係を示す。例えば、変換倍率が1/3の場合には、スイッチング素子S8には、ゲート駆動信号φ1が供給され、スイッチング素子S7には、ゲート駆動信号φ2が供給される。尚、ゲート駆動信号(φ1、φ2)は、コンデンサ(C1〜C3)の充放電動作を行う為に、所定のタイミングでHレベルとLレベルが切替えられて対応するスイッチング素子に供給される。

0016

同図(B)は、ゲート駆動信号(φ1、φ2)を示す。相補関係にある信号として、対応するスイッチング素子に供給される。スイッチング素子(S1〜S13)は、NMOSトランジスタ、あるいは、PMOSトランジスタで構成することが出来る。ゲート駆動信号φ1が、例えば、Hレベルの時に、図2(A)においてゲート駆動信号φ1が印加される各スイッチング素子がオンする構成で有れば良い。

0017

(第2の実施形態)
図3は、第2の実施形態のスイッチトキャパシタ電源回路部10の構成を示す図である。既述した実施形態に対応する構成には同一の符号を付している。本実施形態は、変換倍率(Vout/Vin)を1/2にする実施形態を示す。

0018

図2で説明した通り、変換倍率を1/2にする場合には、図1に示す実施形態において、選択したスイッチング素子(S13、S12、S11)にゲート制御信号(off)を印加してこれらのスイッチング素子(S13、S12、S11)をオフ状態にする。図3は、これらのスイッチング素子をオフ状態、すなわち、開放状態にして図1の実施形態を書き直した構成に相当する。

0019

図4は、図3の実施形態の回路動作を説明する為の図である。同図(A)は、ゲート駆動信号(φ1)がHレベルの時の状態を示す。すなわち、ゲート駆動信号φ1が印加されるスイッチング素子(S10、S8、S6、S5、S3)がオン状態の場合のキャパシタ(C1〜C3)の接続構成を示す。同図(B)は、ゲート駆動信号φ2がHレベルの時の状態を示す。同様に、ゲート駆動信号φ2が印加されるスイッチング素子(S9、S7、S4、S2、S1)がオン状態の時のキャパシタ(C1〜C3)の接続構成を示す。

0020

キャパシタ(C1〜C3)に印加される電圧は、以下の式(1)〜式(3)の通りとなる。尚、各々の式において、左辺は、φ1がHレベルの時、右辺はφ2がHレベルの時の電圧を示す。

0021

キャパシタC3の両端に印加される電圧は、式(1)で示される。
Vin−V4=V7−Vin ・・・ (1)
ここで、V4は第2の接続ノード4の電圧、V7は、第5の接続ノード7の電圧を示す。

0022

同様に、キャパシタC1の両端に印加される電圧は、式(2)の通りとなる。
V4—Vout=Vout−0 ・・・ (2)

0023

キャパシタC2の両端に印加される電圧は、式(3)の通りとなる。
Vout−0=V7−Vout ・・・ (3)

0024

上記式(1)〜式(3)より、Vout=0.5×Vinが得られる。すなわち、ゲート駆動信号(φ1、φ2)により、図3に示すスイッチング素子をオン/オフさせて第1〜第3のキャパシタ(C1〜C3)を充放電させることにより、1/2の変換倍率を有するスイッチトキャパシタ電源回路部10が構成される。同様にして、図1に示す第1の実施形態のスイッチトキャパシタ電源回路部10の各スイッチング素子(S1〜S13)に図2に示す対応関係でゲート信号を印加することにより、左欄に示す変換倍率を得ることが出来る。

0025

尚、図3の実施形態は、既述の通り、図1の実施形態においてスイッチング素子(S11〜S13)を開放状態にした実施形態、すなわち、スイッチング素子(S11〜S13)を取り除いた実施形態に相当する。例えば、図2の一覧表が示す様に、図3の実施形態に、更に、第3の接続ノード5と第5の接続ノード7間にスイッチング素子S11を接続する実施形態、換言すれば、図1の実施形態の構成からスイッチング素子(S12、13)を取り除く実施形態にした場合には、スイッチング素子(S1〜S11)に対して、図2に示す一覧表の対応関係でゲート駆動信号(φ1、φ2)及びゲート制御信号(on、off)を供給することにより5種類の変換倍率成(1/3、2/5、1/2、2/3、1/1)を得ることが出来る。必要とする変換倍率に応じて、図2の一覧表を用いて実施形態の構成を適宜変更することが出来る。

0026

図5は、入力電圧Vinと変換倍率の設定の関係を説明する為の図である。横軸は、直流の入力電圧Vin、縦軸は入力電圧Vinから出力電圧Voutへの変換効率を示す。図1に示す第1の実施形態のスイッチトキャパシタ電源回路部10においては、既述した通り、スイッチング素子(S1〜S13)をオン/オフさせて第1から第3のキャパシタ(C1〜C3)の接続を切替えると共に、ゲート駆動信号(φ1、φ2)を印加して、キャパシタ(C1〜C3)を充放電させることにより、9種類の変換倍率(1/3、2/5、1/2、2/3、3/4、1/1、4/3、3/2、2/1)を得ることが出来る。

0027

図5は、出力電圧Voutとして1.0V(ボルト)を得る場合の変換倍率の設定方法を示す。変換効率は、入力電圧Vinを所定の変換倍率で変換した電圧をそのまま出力電圧Voutとして出力する場合に変換効率が高い。換言すれば、入力電圧Vinを所定の変換倍率で変換して、その変換倍率によって変換された電圧を出力電圧Voutとして出力できる構成とすることで変換効率を高い値に維持することが出来る。従って、入力電圧Vinに応じて変換倍率を切替え、所望の出力電圧Voutを得る構成とすることにより、高い変換効率で所望の出力電圧Voutを得ることが出来る。

0028

例えば、入力電圧Vinが2.0Vの時には、変換倍率を1/2とすることにより、1.0Vの出力電圧Voutを得ることが出来る。同様に、入力電圧Vinが3V以上になった場合には、変換倍率を1/3に変更することで、目標値1.0Vの出力電圧Voutを高い変換効率で得ることが出来る。また、同様に、入力電圧Vinが1.0Vよりも低くなった場合には、入力電圧Vinに応じて、変換倍率を1より大きい、例えば、変換倍率3/2、あるいは、変換倍率2/1に切替えることにより、入力電圧Vinを昇圧して出力電圧Voutを得る構成にすることで高い変換効率で所望の出力電圧Voutを得ることが出来る。図1に示す実施形態によれば、昇圧から降圧まで、9種類の変換倍率を得ることが出来る為、広範な入力電圧Vinに対して高い変換効率を有するスイッチトキャパシタ電源回路部10を提供することが出来る。

0029

(第3の実施形態)
図6は、第3の実施形態のスイッチトキャパシタ電源回路の構成を示す図で有る。既述した実施形態に対応する構成には同一の符号を付している。本実施形態は、入力端子1に供給される直流の入力電圧Vinが供給されるスイッチトキャパシタ電源回路部10を備える。スイッチトキャパシタ電源回路部10は、例えば、既述した図1に示す第1の実施形態の構成を備える。

0030

本実施形態は、出力電圧Voutと参照電圧Vrefが印加される比較回路11を有する。比較回路11は、例えば、出力電圧Voutが参照電圧Vrefよりも低くなった時にHレベルの出力信号requestを出力する。

0031

本実施形態は、比較回路11の出力信号requestに応答する制御回路12を有する。例えば、比較回路11からのHレベルの出力信号requestに応答して、スイッチトキャパシタ電源回路部10にゲート信号gate_driveを供給する。ゲート信号gate_driveは、例えば、既述した図2に示すゲート駆動信号(φ1、φ2)と、選択したスイッチング素子に供給されて変換倍率を設定するゲート制御信号(φ1、φ2)を含む。スイッチトキャパシタ電源回路部10は、ゲート信号gate_driveに応答して、キャパシタ(図示せず)の充放電を行い、変換倍率に応じた出力電圧Voutを出力する。

0032

図6(B)を用いて、本実施形態の制御のタイミングを説明する。比較回路11が出力電圧Voutと参照電圧Vrefの比較を行い、出力電圧Voutが参照電圧Vrefより低くなるタイミング61で、例えば、Hレベルの出力信号request(図示せず)を出力する。

0033

制御回路12は、比較回路11からのHレベルの出力信号requestに応答して、スイッチトキャパシタ電源回路部10に供給されるゲート信号gate_driveをHレベルにする。既述の通り、ゲート信号gate_driveは、図2に示すゲート駆動信号(φ1、φ2)と、各スイッチング素子をオン状態、あるいはオフ状態にして変換倍率を設定するゲート制御信号(on、off)を含むが、ゲート駆動信号φ1に相当する信号を便宜的に示している。従って、ゲート信号gate_driveがHレベルの時、ゲート駆動信号φ1がHレベルになり、ゲート駆動信号φ2は、Lレベルになる。ゲート信号gate_driveが供給されることによりスイッチトキャパシタ電源回路部10は充放電動作を行い、変換倍率に応じて出力電圧Voutが上昇する。

0034

出力電圧Voutが参照電圧Vrefより低くなるタイミング62で、再び、比較回路11は、Hレベルの出力信号requestを出力する。制御回路12は、比較回路11のHレベルの出力信号erquestに応答して、スイッチトキャパシタ電源回路部10に供給されるゲート信号gate_driveをLレベルにする。これにより、ゲート駆動信号φ2がHレベル、ゲート駆動信号φ1がLレベルになり、スイッチトキャパシタ電源回路部10が充放電動作を行い、出力電圧Voutが変換倍率に応じて上昇する。

0035

本実施形態によれば、出力電圧Voutが所定の参照電圧Vrefよりも低下すると制御回路12がスイッチトキャパシタ電源回路部10の充放電動作を行わせるゲート信号gate_driveをスイッチトキャパシタ電源回路部10に供給する。この制御により、出力電圧Voutを参照電圧Vrefに維持することが出来る。

0036

(第4の実施形態)
図7は、第4の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、比較回路11の出力信号requestが供給されるクロック管理回路20を備える。クロック管理回路20には、クロック信号CLKが供給される。クロック管理回路20は、クロック信号CLKが供給された時にだけ比較回路11の出力信号requestに応答してクロック出力信号clk_swを出力する。クロック管理回路20は、例えば、クロック信号CLKと比較回路11の出力信号requestが供給されるAND回路(図示せず)を有する。

0037

クロック管理回路20のクロック出力信号clk_swは、相補的なゲート駆動信号(φ1、φ2)に相当する信号を含む。

0038

ゲートドライバ回路22は、クロック管理回路20からのクロック出力信号clk_swを増幅して、ゲート信号gate_driveを出力する。ゲート信号gate_driveは、スイッチトキャパシタ電源回路部10に供給される。ゲート信号gate_driveは、既述の実施形態における相補的なゲート駆動信号(φ1、φ2)を含む。相補的なゲート駆動信号(φ1、φ2)に、所謂、デッドタイムを設けてスイッチトキャパシタ電源回路部10に供給する構成とすることが出来る。スイッチトキャパシタ電源回路部10の入力端子1と接地間、あるいは、出力端子2と接地間に直列に接続されるスイッチング素子(図示せず)が同時にオンして、貫通電流が流れる事態を回避する為である。デッドタイム生成回路(図示せず)は、クロック管理回路20、あるいは、ゲートドライブ回路22に設けることが出来る。

0039

本実施形態によれば、クロック信号CLKに同期した制御が行われる。すなわち、クロック信号CLKにより制御された期間にのみ制御動作を行わせることにより、消費電力を軽減させることが出来る。

0040

(第5の実施形態)
図8は、第5の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、直流の入力電圧Vinが供給されるADコンバータ30を有する。ADコンバータ30は、直流の入力電圧Vinをデジタル値に変換して変換倍率選択回路31に供給する。

0041

変換倍率選択回路31は、ADコンバータ30からの入力信号に応じて変換倍率を選択する。変換倍率は、例えば、図5に示す様に、入力電圧Vinに応じて、入力電圧Vinがどの範囲の電圧レベルにあるかに応じて変換倍率を選択し、選択した変換倍率を示す信号modeを制御回路12に供給する。例えば、入力電圧Vinと変換倍率を対応付けたテーブルを変換倍率選択回路31に設け、入力電圧Vinに応じて変換倍率を選択する構成とすることが出来る。

0042

比較回路11は、出力電圧Voutを参照電圧Vrefと比較し、例えば、出力電圧Voutが参照電圧Vrefよりも低くなるとHレベルの出力信号requestを制御回路12に供給する。

0043

制御回路12は、変換倍率選択回路31からの信号modeに応じて、スイッチトキャパシタ電源回路部10の変換倍率を所定の変換倍率に選択して設定するゲート制御信号(on、off)と、スイッチトキャパシタ電源回路部10を充放電させて出力電圧Voutを変換倍率に応じて上昇させるゲート駆動信号(φ1、φ2)を含むゲート信号gate_driveをスイッチトキャパシタ電源回路部10に供給する。

0044

本実施形態によれば、入力電圧Vinのレベルに応じて所望の出力電圧Voutを得る為に、スイッチトキャパシタ電源回路部10の変換倍率が適宜選択される。換言すれば、入力電圧Vinに応じて変換倍率を適宜選択して、所望の電圧に近い出力電圧Voutを出力させることによりロスを抑制することが出来る。これにより、変換効率を高い状態に維持することが出来る。既述した第1の実施形態のスイッチトキャパシタ電源回路部10をスイッチトキャパシタ電源回路部10として用いることにより、例えば、昇圧から降圧まで、9種種類の変換倍率を用いて入力電圧Vinに応じた制御を行うことが出来る。また、出力電圧Voutが参照電圧Vrefより低くなった場合には、スイッチトキャパシタ電源回路部10を充放電させて出力電圧Voutを上昇させるゲート駆動信号(φ1、φ2)が供給される為、出力電圧Voutを参照電圧Vrefに維持する制御を同時に行うことが出来る。

0045

(第6の実施形態)
図9は、第6の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、比較回路11からの出力信号requestが供給される滞在時間算出回路40を有する。

0046

滞在時間算出回路40は、例えば、比較回路11からの出力信号requestがHレベルの状態にある滞在時間の長さを算出して、その滞在時間を示す滞在信号duration_Dを出力する。滞在信号duration_Dは、変換倍率選択回路31に供給される。

0047

図10は、本実施形態の制御のフローを示す。本実施形態においては、既述した第5の実施形態による入力電圧Vinに応じた制御も同時に行われるが、便宜の為、本実施形態の特有の制御のみを示す。スイッチトキャパシタ電源回路部10の変換倍率が入力電圧Vinに応じて所定の値に設定される(S101)。比較回路11の出力信号requestのHレベルの期間、すなわち、出力電圧Voutが参照電圧Vrefよりも低い滞在時間Dの長さを算出する(S102)。滞在時間Dと閾値滞在時間Dthを比較し(S103)、滞在時間Dが所定の閾値滞在時間Dthよりも長い場合には変換倍率を変更する(S104)。滞在時間Dが所定の閾値滞在時間Dthよりも長い場合、高負荷状態と判断して、例えば、出力電圧Voutを高める変換倍率に変更する。滞在時間Dが所定の閾値滞在時間Dthよりも長くない場合には、現状の変換倍率を維持する(S105)。

0048

本実施形態においては、入力電圧Vinに応じて変換倍率を設定する制御に加え、出力電圧Voutに応じて変換倍率を変更する制御を同時に行うことが出来る。この為、負荷状態に応じて迅速に出力電圧Voutの制御を行うことが出来る。

0049

(第7の実施形態)
図11は、第7の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、比較回路11の出力信号requestが供給されるVref制御回路50を有する。Vref制御回路50は、参照電圧Vrefを制御する制御信号Vref_codeを出力する。制御信号Vref_codeは、DAコンバータ51に供給される。DAコンバータ51は、制御信号Vref_codeに応じた参照電圧Vrefを比較回路11に供給する。

0050

Vref制御回路50は、参照電圧Vrefの状態に応じて変換倍率を設定する設定信号Vref_stateを変換倍率選択回路31に供給する。

0051

図12は、本実施形態の制御のフローを示す。本実施形態においては、既述した第5の実施形態による入力電圧Vinに応じた制御も同時に行われるが、便宜の為、本実施形態の特有の制御のみを示す。例えば、参照電圧Vrefが参照電圧Vref1に設定される(S121)。出力電圧Voutを参照電圧Vref1と比較する(S122)。出力電圧Voutが参照電圧Vref1より低くなった場合には、参照電圧Vrefを参照電圧Vref2に変更する(S123)。参照電圧Vref2は、参照電圧Vref1よりも低い電圧である。参照電圧Vref2と出力電圧Voutを比較する(S124)。出力電圧Voutが参照電圧Vref2よりも低い場合には、変換倍率を変更する(S125)。出力電圧Voutが参照電圧Vref2よりも低い場合には、高負荷状態と判断して、出力電圧Voutを高くする変換倍率に変更する。変換倍率を変更して、参照電圧Vrefを参照電圧Vref1に戻す。出力電圧Voutが参照電圧Vref2より低くない場合には、現状の変換倍率を維持したまま(S126)、参照電圧Vrefを参照電圧Vref1に戻す。尚、出力電圧Voutが参照電圧Vref1より低くなった場合には、比較回路11から出力信号requestが制御回路12に供給され、スイッチトキャパシタ電源回路部10にゲート駆動信号(φ1、φ2)(図示せず)が供給されてスイッチトキャパシタ電源回路部10が充放電動作を行い、出力電圧Voutを変換倍率に応じて上昇させる制御が行われるのは既述した実施形態と同様である。

0052

本実施形態においては、入力電圧Vinに応じて変換倍率を設定する制御に加え、出力電圧Voutの状態に応じて変換倍率を変更する制御を同時に行うことが出来る。出力電圧Voutが当初の参照電圧Vref1より低くなった時に、参照電圧Vref1よりも低い参照電圧Vref2に変更して、負荷が高負荷状態か否かを判断する。出力電圧Voutが参照電圧Vref2より低くなった場合には、高負荷状態と判断して出力電圧Voutを高くする変換倍率に変更する。高負荷状態と判断した時にのみ変換倍率を変更することで、当初、入力電圧Vinと所望の出力電圧Voutの関係から設定した変換倍率を出来るだけ維持することにより変換効率を高い状態に維持することが出来る。比較回路11に供給する参照電圧Vrefを切替える構成とすることで、一つの比較回路11により2つの参照電圧(Vref1、Vref2)と出力電圧Voutの比較が出来る為、回路構成が簡略化され、また、一つの比較回路11で構成することにより、消費電力も軽減される。尚、出力電圧Voutが参照電圧Vref1より低くなった場合には、比較回路11の出力信号requestに応答して制御回路12がゲート駆動信号(φ1、φ2)を供給してスイッチトキャパシタ電源回路部10を充放電させ、出力電圧Voutを変換倍率に応じて上昇させる制御を行う。

0053

(第8の実施形態)
図13は、第8の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、クロック管理回路20のクロック出力信号clk_swが供給される周波数計数回路60を有する。周波数計数回路60は、クロック管理回路20のクロック出力信号clk_swの周波数fをカウントして、所定の閾値周波数fthと比較し、その比較結果に応じて制御信号frequency_fを変換倍率選択回路31に供給する。クロック出力信号clk_swは、出力電圧Voutと参照電圧Vrefとの比較を行う比較回路11の出力信号requestに応じて出力される。従って、クロック出力信号clk_swの周波数fは、例えば、単位時間内に出力電圧Voutが参照電圧Vrefよりも低くなった回数を示す。

0054

図14は、本実施形態の制御のフローを示す。本実施形態においては、既述した第5の実施形態による入力電圧Vinに応じた変換倍率の設定の制御も同時に行われるが、便宜の為、本実施形態の特有の制御のみを示す。クロック管理回路20のクロック出力信号clk_swの周波数fを所定の閾値周波数fthと比較する(S141)。周波数fが閾値周波数fthよりも高い場合には、変換倍率を変更する(S142)。周波数fが所定の閾値周波数fthより高くなった場合には、単位時間内に出力電圧Voutが参照電圧Vrefより低くなる回数が多くなったことを示す為、高負荷状態になったと判断して出力電圧Voutを高くする変換倍率に変更する制御を行う。周波数fが閾値周波数fthを上回らない場合には、現状の変換倍率を維持する(S143)。

0055

本実施形態においては、入力電圧Vinに応じて変換倍率を設定する制御に加え、出力電圧Voutの状態に応じて変換倍率を変更する制御を同時に行うことが出来る。出力電圧Voutが参照電圧Vrefより低くなった回数を示すクロック出力信号clk_swの周波数fが所定の閾値周波数fthより大きくなった場合に、出力電圧Voutを高くする変換倍率に変更することにより、高負荷状態の時にも出力電圧Voutを迅速に上昇させ、出力電圧Voutを参照電圧Vrefに維持させることが出来る。

0056

(第9の実施形態)
図15は、第9の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101を有する。夫々のスイッチトキャパシタ電源回路部(100、101)は、既述した図1の実施形態のスイッチトキャパシタ電源回路部10により構成することが出来る。

0057

比較回路11は、出力電圧Voutを参照電圧Vrefと比較し、例えば、出力電圧Voutが参照電圧Vrefより低くなった時に、Hレベルの出力信号requestを出力する。制御回路12は、第1と第2のゲート信号(gate_drive1、gate_drive2)を生成する。第1のゲート信号gate_drive1は、第1のスイッチトキャパシタ電源回路部100に供給され、第2のゲート信号gate_drive2は、第2のスイッチトキャパシタ電源回路部101に供給される。第1のゲート信号gate_drive1と、第2のゲート信号gate_drive2は、夫々、相補的な関係を有するゲート駆動信号(φ1、φ2)(図示せず)を含む。第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101は、夫々、第1のゲート信号gate_drive1と第2のゲート信号gate_drive2に応答して充放電動作を行い、夫々の出力電圧(Vout1、Vout2)を参照電圧Vrefに維持する動作を行う。

0058

本実施形態においては、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101の出力が合算されて、出力端子2に供給される。複数のスイッチトキャパシタ電源回路部(100、101)を並列運転させて出力電流を合算させることにより、出力電流を増大させて負荷に供給することが出来る。

0059

(第10の実施形態)
図16は、第10の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、比較回路11の出力信号requestがHレベルの滞在時間Dを算出する滞在時間算出回路40を有する。出力信号requestは、例えば、出力電圧Voutが参照電圧Vrefよりも低い場合にHレベルとなる。滞在時間算出回路40は、算出結果を滞在信号duration_Dとして有限オートマトン70に供給する。

0060

クロック管理回路20は、第1のクロック出力信号clk_sw1と第2のクロック出力信号clk_sw2を出力する。ドライバ回路80は、第1のクロック出力信号clk_sw1と第2のクロック出力信号clk_sw2に応答して第1のゲート信号gate_drive1と第2のゲート信号gate_drive2を生成し、夫々、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101に供給する。第1のゲート信号gate_drive1と第2のゲート信号gate_drive2は、夫々、既述の実施形態における相補的なゲート駆動信号(φ1、φ2)を含む。

0061

周波数計数回路60は、例えば、第1のクロック出力信号clk_sw1の周波数fをカウントして、その結果を周波数信号frequency_fとして出力し、有限オートマトン70に供給する。

0062

有限オートマトン70は、例えば、滞在時間Dの閾値滞在時間Dthと周波数fの閾値周波数fthを保持しており、滞在信号duration_Dが示す滞在時間Dと周波数信号frequency_fが示す周波数fを、夫々の閾値(Dth、fth)と比較する。有限オートマトン70は、その比較結果に応じて、ドライバ回路80とクロック管理回路20を制御する。

0063

本実施形態の制御方法図17を用いて説明する。図17は、その状態遷移を示す図である。定常状態では、例えば、スイッチトキャパシタ電源回路部100のみを運転させる(170)。滞在時間Dが閾値滞在時間Dth以下の状態の時には、スイッチトキャパシタ電源回路部100の単独運転の状態を維持する(171)。

0064

滞在時間Dが閾値滞在時間Dthより長くなった場合(178)には、スイッチトキャパシタ電源回路部101も運転させ、運転数2の並列運転に移行する(180)。滞在時間Dは、出力電圧Voutが参照電圧Vrefよりも低い期間を示す為、滞在時間Dが所定の閾値滞在時間Dthよりも長くなり、出力電圧Voutが参照電圧Vrefよりも低い状態の期間が長くなった場合には、高負荷状態になったとして、並列運転に移行させる制御を行う。

0065

クロック出力信号clk_sw1の周波数fが閾値周波数fth以上の状態の時には、並列運転を維持する(181)。クロック出力信号clk_sw1の周波数fが閾値周波数fthよりも低くなった時(187)には、単独運転に移行させる(170)。クロック出力信号clk_sw1の周波数fは、単位時間内に出力電圧Voutが参照電圧Vrefよりも低くなる回数を示す為、クロック出力信号clk_sw1の周波数fが閾値周波数fthよりも低くなり、出力電圧Voutが参照電圧Vrefを下回る状態が減った場合には、軽負荷になったと判断して、単独運転に移行させる制御を行う。例えば、スイッチトキャパシタ電源回路部100による単独運転の場合には、有限オートマトン70はクロック管理回路20を制御して、第2のクロック出力信号clk_sw2の生成を停止させ、並行運転に移行する場合には第2のクロック出力信号clk_sw2の生成を再開させる制御を行う。

0066

本実施形態によれば、出力電圧Voutの状態に応じて単独運転と並列運転の切替を行う制御を行うことが出来る。高負荷状態の時には、並行運転とすることで出力電流を増大させて負荷(図示せず)に供給することが出来る。また、単独運転から並列運転への移行の要否を滞在時間Dで判断し、並列運転から単独運転への移行の要否を周波数fで判断する構成としている。滞在時間Dが短くなるとその算出が難しくなるが、クロック出力信号clk_sw1の周波数fが少なくなっても周波数fのカウントは、例えば、カウンタ(図示せず)を用いて比較的に容易に行うことが出来るので、並行運転から単独運転に移行させる判断を行う際の参照値として有効である。

0067

(第11の実施形態)
図18は、第11の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、スイッチトキャパシタ電源回路部10の出力を受けるスイッチ回路201を有する。スイッチ回路201は、制御回路200からの切替信号switchに応答して第1の入力ノード210の接続先を切替え、スイッチトキャパシタ電源回路部10の出力電圧Voutの供給先を第1の出力ノード211と第2の出力ノード221の間で切替えて供給する。第1の出力ノード211は、第1の出力端子121に接続され、第2の出力ノード221は第2の出力端子122に接続される。第1の出力端子121から第1の出力電圧Vout1が第1の負荷(図示せず)に供給され、第2の出力端子122から第2の出力電圧Vout2が第2の負荷(図示せず)に供給される。

0068

制御回路200は、スイッチトキャパシタ電源回路部10を駆動するゲート信号gate_driveを生成し、スイッチトキャパシタ電源回路部10に供給する。ゲート信号gate_driveは、例えば、スイッチトキャパシタ電源回路部10の変換倍率を設定するゲート制御信号(on、off)を含んで構成される。第1の出力端子121から出力する第1の出力電圧Vout1と第2の出力端子122から出力する第2の出力電圧Vout2を異なる電圧に設定する場合には、スイッチ回路201の第1の入力ノード210の接続先を切替えるタイミングに応じてスイッチトキャパシタ電源回路部10の変換倍率を異なる値に設定するゲート制御信号(on、off)を含むゲート信号gate_driveをスイッチトキャパシタ電源回路部10に供給する構成とすることが出来る。

0069

制御回路200が供給するゲート信号gate_driveは、相補的にHレベルとなるゲート駆動信号(φ1、φ2)を含む。ゲート信号gate_driveが供給されることでスイッチトキャパシタ電源回路部10は充放電動作を行い、出力電圧を変換倍率に応じて上昇させる。

0070

本実施形態によれば、スイッチトキャパシタ電源回路部10を共有して、その出力電圧を時分割で複数の出力端子(121、122)に供給し、複数の負荷に出力電圧(Vout1、Vout2)を供給することが出来る。また、スイッチトキャパシタ電源回路部10の出力電圧の供給先を切替える際にスイッチトキャパシタ電源回路部10の変換倍率を切替える制御を行うことで、例えば負荷に応じて異なる電圧の出力電圧(Vout1、Vout2)を供給することが出来る。

0071

(第12の実施形態)
図19は、第12の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101を有する。第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101の出力は、スイッチ回路201に供給される。スイッチ回路201は、制御回路200からの切替信号switchに応じて、第1の入力ノード210と第2の入力ノード220の接続先を、第1の出力ノード211と第2の出力ノード221の間で切替える。

0072

制御回路200は、第1のスイッチトキャパシタ電源回路部100を駆動する第1のゲート信号gate_drive1と第2のスイッチトキャパシタ電源回路部101を駆動する第2のゲート信号gate_drive2を生成し、夫々、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101に供給する。

0073

制御回路200が供給する第1のゲート信号gate_drive1と第2のスイッチトキャパシタ電源回路部101を駆動する第2のゲート信号gate_drive2は、相補的にHレベルとなるゲート駆動信号(φ1、φ2)を含む。第1のゲート信号gate_drive1と第2のゲート信号gate_drive2が供給されることで第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101は、夫々充放電動作を行い、出力電圧を変換倍率に応じて上昇させる。

0074

本実施形態によれば、例えば、第1の出力端子121に接続される負荷(図示せず)が高負荷の場合に、第1の出力端子121に対しては、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101の並列運転で出力電圧Vout1を供給し、第2の出力端子122に対しては、どちらか一方のスイッチトキャパシタ電源回路部(100、101)を動作させる単独運転により出力電圧Vout2を供給することが出来る。並列運転とすることで、高負荷状態の時に出力電流を増やして供給することが出来る。また、軽負荷の場合には、単独運転とすることで、動作させるスイッチトキャパシタ電源回路部(100、101)を減らし、低消費電力化を図ることが出来る。尚、第1のゲート信号gate_drive1と第2のゲート信号gate_drive2に、変換倍率を異ならせる為のゲート制御信号(on、off)を含ませ、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101の出力電圧を異ならせる構成とすることも出来る。異なる出力電圧とすることで、第1のスイッチトキャパシタ電源回路部100と第2のスイッチトキャパシタ電源回路部101の出力の組み合わせの汎用性が増し、負荷状態に応じたより細かい制御を行うことが出来る。

0075

(第13の実施形態)
図20は、第13の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、第1の出力端子121の出力電圧Vout1と第1の参照電圧Vref1を比較する第1の比較回路111と、第2の出力端子122の出力電圧Vout2と第2の参照電圧Vref2を比較する第2の比較回路112を有する。第1の比較回路111は、例えば、第1の出力電圧Vout1が第1の参照電圧Vref1よりも低くなるとHレベルの出力信号request1を出力する。第2の比較回路112は、例えば、第2の出力電圧Vout2が第2の参照電圧Vref2よりも低くなるとHレベルの出力信号request2を出力する。第1の比較回路111の出力信号request1と第2の比較回路112の出力信号request2は制御回路12に供給される。

0076

制御回路12は、スイッチ回路201の第1の入力ノード210の接続先を第1の出力ノード211と第2の出力ノード221との間で切替える切替信号switchをスイッチ回路201に供給する。第1の入力ノード210が第1の出力ノード211に接続されている状態の時に、第1の出力電圧Vout1と第1の参照電圧Vref1との比較が行われ、第1の入力ノード210が第2の出力ノード221に接続されている状態の時に、第2の出力電圧Vout2と第2の参照電圧Vref2との比較が行われる。第1の比較回路111と第2の比較回路112は、その比較結果に応じて出力信号(request1、request2)を出力する。

0077

制御回路12は、スイッチトキャパシタ電源回路部10を駆動するゲート信号gate_driveを生成し、スイッチトキャパシタ電源回路部10に供給する。制御回路12が供給するゲート信号gate_driveは、相補的にHレベルとなるゲート駆動信号(φ1、φ2)を含む。ゲート信号gate_driveが供給されることでスイッチトキャパシタ電源回路部10は充放電動作を行い、出力電圧を変換倍率に応じて上昇させる。

0078

本実施形態によれば、一つのスイッチトキャパシタ電源回路部10の出力電圧をスイッチ回路201を介して時分割で第1の出力端子121と第2の出力端子122に供給することが出来る。従って、複数の負荷(図示せず)に、その負荷状態に応じて個別に出力電圧(Vout1、Vout2)を供給することが出来る。夫々の出力電圧(Vout1、Vout2)はそれぞれの参照電圧(Vref1、Vref2)と比較され、夫々の出力電圧(Vout1、Vout2)が夫々の参照電圧(Vref1、Vref2)よりも低下した場合には、スイッチトキャパシタ電源回路部10の出力電圧を上昇させ、出力電圧(Vout1、Vout2)を参照電圧(Vref1、Vref2)に維持させる制御を行う事が出来る。尚、既述した実施形態の制御を用い、例えば、第1の入力ノード210の接続先を切替る際に、切替に応じてスイッチトキャパシタ電源回路部10における変換倍率を異ならせる制御を行うことも出来る。第1の入力ノード210が、第1の出力ノード211、または第2の出力ノード221に接続されていた時の変換倍率の情報をその接続先の情報と共に制御回路12に保持しておき、第1の入力ノード210の接続先を第1の出力ノード211と第2の出力ノード221の間で切替る際に保持していた変換倍率の情報に応じてスイッチトキャパシタ電源回路部10の変換倍率を変更する構成とすることが出来る。この場合には、制御回路12から出力されるゲート信号gate_driveに、スイッチトキャパシタ電源回路部10の変換倍率を変更させるゲート制御信号(on、off)を含ませる。図2を用いて説明した様に、スイッチトキャパシタ電源回路部10を構成する各スイッチング素子(S1〜S13)に供給するゲート制御信号(on、off)の組み合わせを変えることで、変換倍率を変更することが出来る。

0079

(第14の実施形態)
図21は、第14の実施形態のスイッチトキャパシタ電源回路の構成を示す図である。既述の実施形態に対応する構成には同一符号を付している。本実施形態は、第1の比較回路111の出力信号request1と、第2の比較回路112の出力信号request2が供給されるクロック管理回路300を有する。クロック管理回路300には、クロック信号CLKが供給され、クロック管理回路300は、クロック信号CLKが供給された期間のみ動作する。

0080

クロック管理回路300は、スイッチ回路201の第1の入力ノード210の接続先を変更する為の切替クロック信号clk_chnを生成し、スイッチ制御回路301に供給する。スイッチ制御回路301は、切替クロック信号clk_chnに応答して、スイッチ回路201の第1の入力ノード210の接続先を変更する切替信号switchを生成し、スイッチ回路201に供給する。

0081

クロック管理回路300は、クロック信号CLKが供給された時にだけ比較回路111と比較回路112の出力信号(request1、request2)に応答してクロック出力信号clk_swを出力する。

0082

クロック管理回路300のクロック出力信号clk_swは、ゲートドライバ回路302に供給される。ゲートドライバ回路302は、ゲート信号gate_driveを生成し、スイッチトキャパシタ電源回路部10に供給する。ゲート信号gate_driveは、既述の実施形態における相補的なゲート駆動信号(φ1、φ2)を含む。

0083

本実施形態によれば、一つのスイッチトキャパシタ電源回路部10の出力電圧をスイッチ回路201を介して時分割で第1の出力端子121と第2の出力端子122に供給することが出来る。従って、複数の負荷(図示せず)に個別に出力電圧を供給することが出来る。また、夫々の出力電圧(Vout1、Vout2)はそれぞれの参照電圧(Vref1、Vref2)と比較され、夫々の参照電圧よりも低下した場合には、スイッチトキャパシタ電源回路部10の出力電圧を上昇させ、出力電圧(Vout1、Vout2)を参照電圧(Vref1、Vref2)に維持させる制御を行う事が出来る。また、クロック管理回路300をクロック信号CLKが供給された時にのみ動作させることで、消費電力を軽減させることが出来る。尚、本実施形態においても、既述した実施形態の制御を用い、例えば、第1の出力電圧Vout1と第2の出力電圧Vout2の切替に応じてスイッチトキャパシタ電源回路部10における変換倍率を異ならせ、第1の出力電圧Vout1と第2の出力電圧Vout2を異なる電圧とする制御を行うことも出来る。

0084

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0085

1入力端子、2出力端子、10スイッチトキャパシタ電源回路部、31変換倍率選択回路、40滞在時間算出回路、60周波数計数回路、201スイッチ回路。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ