図面 (/)

技術 電力変換回路の制御方法

出願人 住友電気工業株式会社
発明者 築野孝
出願日 2015年8月25日 (4年0ヶ月経過) 出願番号 2015-165973
公開日 2017年3月2日 (2年6ヶ月経過) 公開番号 2017-046414
状態 特許登録済
技術分野 電力変換一般
主要キーワード 低電圧ライン 高電圧入力端子 高電圧ライン 電力変換モジュール 絶縁ゲート型バイポーラ 高耐圧性 単相インバータ回路 動作スイッチ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年3月2日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (3)

課題

誤動作を抑制し得る電力変換回路制御方法を提供する。

解決手段

一形態に係る電力変換回路の制御方法では、上アームに含まれる第1トランジスタスイッチ素子Tr1をオンにすると共に、下アームに含まれる第2トランジスタスイッチ素子Tr2をオフにする際に、第1トランジスタスイッチ素子用の第1ゲート抵抗R1と第1ゲートの間に一端が接続され他端が第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子Tr3をオフにすると共に、第2トランジスタスイッチ素子用の第2ゲート抵抗R2と第2ゲートとの間に一端が接続され他端が第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子Tr4をオンにし、第1トランジスタスイッチ素子をオンにすると共に、第2トランジスタスイッチ素子をオンにする際に、第1バイパス用スイッチ素子をオンにすると共に、第2バイパス用スイッチ素子をオフにする。

概要

背景

インバータ回路のような電力変換回路は、上アームに含まれるトランジスタスイッチ素子と、下アームに含まれるトランジスタスイッチ素子とを有する。上アーム及び下アームそれぞれのトランジスタスイッチ素子は、ゲート駆動回路(例えば非特許文献1参照)からゲート抵抗を介して入力されるゲート信号に応じて、オン状態オフ状態切り替え動作が行われる。

概要

誤動作を抑制し得る電力変換回路の制御方法を提供する。一形態に係る電力変換回路の制御方法では、上アームに含まれる第1トランジスタスイッチ素子Tr1をオンにすると共に、下アームに含まれる第2トランジスタスイッチ素子Tr2をオフにする際に、第1トランジスタスイッチ素子用の第1ゲート抵抗R1と第1ゲートの間に一端が接続され他端が第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子Tr3をオフにすると共に、第2トランジスタスイッチ素子用の第2ゲート抵抗R2と第2ゲートとの間に一端が接続され他端が第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子Tr4をオンにし、第1トランジスタスイッチ素子をオンにすると共に、第2トランジスタスイッチ素子をオンにする際に、第1バイパス用スイッチ素子をオンにすると共に、第2バイパス用スイッチ素子をオフにする。

目的

本発明は、誤動作を抑制し得る電力変換回路の制御方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

アームに含まれる第1トランジスタスイッチ素子と、前記上アームと対をなす下アームに含まれており前記第1トランジスタスイッチ素子に直列接続される第2トランジスタスイッチ素子とを有する電力変換回路制御方法であって、前記第1トランジスタスイッチ素子の第1ゲートに、第1ゲート抵抗を介して入力される第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオン状態からオフ状態切り替えると共に、前記第2トランジスタスイッチ素子の第2ゲートに、第2ゲート抵抗を介して入力される第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1工程と、前記第1ゲート信号に応じて前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、前記第2ゲート信号に応じて前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える第2工程と、を備え、前記第1工程では、前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第1ゲート抵抗と前記第1ゲートの間に一端が接続され他端が前記第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子をオフ状態からオン状態に切り替え、前記第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、前記第2ゲート抵抗と前記第2ゲートとの間に一端が接続され他端が前記第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子をオン状態からオフ状態に切り替え、前記第2工程では、前記第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第1バイパス用スイッチ素子をオン状態からオフ状態に切り替え、前記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、前記第2バイパス用スイッチ素子をオフ状態からオン状態に切り替える、電力変換回路の制御方法。

請求項2

前記第1及び第2トランジスタスイッチ素子は、ワイドバンドギャップ半導体を含む、請求項1に記載の電力変換回路の制御方法。

請求項3

前記第1及び第2バイパス用スイッチ素子は、ワイドバンドギャップ半導体を含む、請求項2に記載の電力変換回路の制御方法。

請求項4

前記第1及び第2バイパス用スイッチ素子の少なくとも一方は、前記電力変換回路を含む電力変換モジュール内に配置されている、請求項1〜3の何れか一項に記載の電力変換回路の制御方法。

請求項5

前記第1及び第2バイパス用スイッチ素子それぞれはトランジスタスイッチ素子である、請求項1〜4の何れか一項に記載の電力変換回路の制御方法。

請求項6

前記第1トランジスタスイッチ素子と前記第1バイパス用スイッチ素子とは一つの半導体チップを構成している、請求項5に記載の電力変換回路の制御方法。

請求項7

前記第2トランジスタスイッチ素子と前記第2バイパス用スイッチ素子とは一つの半導体チップを構成している、請求項5又は6に記載の電力変換回路の制御方法。

技術分野

0001

本発明は電力変換回路制御方法に関する。

背景技術

0002

インバータ回路のような電力変換回路は、上アームに含まれるトランジスタスイッチ素子と、下アームに含まれるトランジスタスイッチ素子とを有する。上アーム及び下アームそれぞれのトランジスタスイッチ素子は、ゲート駆動回路(例えば非特許文献1参照)からゲート抵抗を介して入力されるゲート信号に応じて、オン状態オフ状態切り替え動作が行われる。

先行技術

0003

富士電機株式会社、”富士電機アプリケーションマニュアル「第7章ゲートドライブ回路設計方法」”、[online]、[平成27年7月7日検索]、インターネット(URL: https://www.fujielectric.co.jp/products/semiconductor/model/igbt/application/)

発明が解決しようとする課題

0004

電力変換回路において、上アーム及び下アームのオンオフ切り替える際、両アームがオン状態になることを避けるために、通常、両アームともオフ状態とするデッドタイムを設けている。このデッドタイムを経て、上アーム及び下アームの一方のアームに含まれるトランジスタスイッチ素子(以下、「動作スイッチ素子」と称す)をオン状態にすると、それに伴い、他方のアームに含まれるトランジスタスイッチ素子(以下、「非動作スイッチ素子」と称す)に電圧変動が生じ得る。このような電圧変動が生じると、非動作スイッチ素子内の帰還容量充放電され、その影響で非動作スイッチ素子のゲート電流が流れる。ゲートは、ゲート抵抗を介してゲートドライバ回路に接続されていることから、ゲートに流れる電流はゲート抵抗に流れる。ゲート抵抗に電流が流れると、電位差が生じるので、その結果、非動作スイッチ素子のゲートにおいて電圧変動が生じる。このゲートに生じた電圧変動により、電力変換回路に誤動作が生じる場合がある。

0005

そこで、本発明は、誤動作を抑制し得る電力変換回路の制御方法を提供することを目的とする。

課題を解決するための手段

0006

本発明の一側面に係る電力変換回路の制御方法は、上アームに含まれる第1トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第1トランジスタスイッチ素子に直列接続される第2トランジスタスイッチ素子とを有する電力変換回路の制御方法である。この制御方法は、第1トランジスタスイッチ素子の第1ゲートに、第1ゲート抵抗を介して入力される第1ゲート信号に応じて第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、第2トランジスタスイッチ素子の第2ゲートに、第2ゲート抵抗を介して入力される第2ゲート信号に応じて第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1工程と、上記第1ゲート信号に応じて第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、上記第2ゲート信号に応じて第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える第2工程と、を備える。上記第1工程では、第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第1ゲート抵抗と上記第1ゲートの間に一端が接続され他端が上記第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子をオフ状態からオン状態に切り替え、第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、上記第2ゲート抵抗と上記第2ゲートとの間に一端が接続され他端が上記第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第2工程では、第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第1バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、第2バイパス用スイッチ素子をオフ状態からオン状態に切り替える。

発明の効果

0007

本発明によれば、誤動作を抑制し得る電力変換回路の制御方法を提供し得る。

図面の簡単な説明

0008

図1は、電力変換回路を含む電力変換システムの模式図である。
図2(a)は、第1トランジスタスイッチ素子のオン/オフ動作タイミングチャートを示しており、図2(b)は、第1バイパス用スイッチ素子のオン/オフ動作のタイミングチャートを示しており、図2(c)は、第2トランジスタスイッチ素子のオン/オフ動作のタイミングチャートを示しており、図2(d)は、第2バイパス用スイッチ素子のオン/オフ動作のタイミングチャートを示している。

実施例

0009

以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。

0010

[本発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。

0011

(1)本発明の一側面に係る電力変換回路の制御方法は、上アームに含まれる第1トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第1トランジスタスイッチ素子に直列接続される第2トランジスタスイッチ素子とを有する電力変換回路の制御方法である。この制御方法は、第1トランジスタスイッチ素子の第1ゲートに、第1ゲート抵抗を介して入力される第1ゲート信号に応じて第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、第2トランジスタスイッチ素子の第2ゲートに、第2ゲート抵抗を介して入力される第2ゲート信号に応じて第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える第1工程と、上記第1ゲート信号に応じて第1トランジスタスイッチ素子をオン状態からオフ状態に切り替えると共に、上記第2ゲート信号に応じて第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える第2工程と、を備える。上記第1工程では、第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第1ゲート抵抗と上記第1ゲートの間に一端が接続され他端が上記第1ゲートのオフ電圧に接続されている第1バイパス用スイッチ素子をオフ状態からオン状態に切り替え、第2トランジスタスイッチ素子をオフ状態からオン状態に切り替える際に、上記第2ゲート抵抗と上記第2ゲートとの間に一端が接続され他端が上記第2ゲートのオフ電圧に接続されている第2バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第2工程では、第1トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、上記第1バイパス用スイッチ素子をオン状態からオフ状態に切り替え、上記第2トランジスタスイッチ素子をオン状態からオフ状態に切り替える際に、第2バイパス用スイッチ素子をオフ状態からオン状態に切り替える。

0012

上記制御方法では、第1工程及び第2工程を有するため、第1及び第2トランジスタスイッチ素子を交互にオン/オフ動作させ得る。これにより、上アームに含まれる第1トランジスタスイッチ素子と上アームと対をなす下アームに含まれる第2トランジスタスイッチ素子とを有する電力変換回路に直流電力(例えば直流電圧)を印加している場合において、第1トランジスタスイッチ素子と第2トランジスタスイッチ素子との接続ノードから交流電力(例えば、交流電圧)を取り出せる。すなわち、上記制御方法により、直流電力を交流電力(例えば、直流電圧を交流電圧)に変換できる。

0013

上記制御方法では、第1及び第2トランジスタスイッチ素子をそれぞれオン状態からオフ状態に切り替える際、第1及び第2バイパス用スイッチ素子をそれぞれオフ状態からオン状態に切り替える。第1及び第2バイパス用スイッチ素子の一端は、それぞれ第1及び第2バイパス用スイッチ素子の第1及び第2ゲートと第1及び第2ゲート抵抗との間に接続されており、第1及び第2バイパス用スイッチ素子の他端は、それぞれ上記第1及び第2ゲートのオフ電圧に接続されている。よって、第1及び第2バイパス用スイッチ素子がオン状態になることで、第1及び第2トランジスタスイッチ素子の第1ゲート及び第2ゲートは、第1及び第2ゲート抵抗を介さずに、オフ電圧に短絡又は低抵抗(第1及び第2ゲート抵抗より小さい抵抗)で接続される。

0014

以下、説明のために、第1及び第2トランジスタスイッチ素子のうちオフ状態のトランジスタスイッチ素子を「非動作スイッチ素子」と称し、オン状態のトランジスタスイッチ素子を「動作スイッチ素子」と称す。

0015

この場合、第1及び第2トランジスタスイッチ素子のうちの一方のトランジスタスイッチ素子をオフ状態にし、他方のトランジスタスイッチ素子をオン状態にすると、動作スイッチ素子となるトランジスタスイッチ素子のオン状態への切り替えの影響で非動作スイッチ素子に電圧変動が生じ得る。そして、この電圧変動と非動作スイッチ素子に含まれる帰還容量との影響で非動作スイッチ素子のゲートに電流が流れる場合が生じ得る。

0016

上記制御方法によれば、第1及び第2バイパス用スイッチ素子のうち非動作スイッチ素子に対応するバイパス用スイッチ素子はオン状態になっていることから、非動作スイッチ素子のゲートは、そのゲートのオフ電圧に短絡又は低抵抗で接続されている。よって、非動作スイッチのゲートには安定したオフ電圧が供給されるので、非動作スイッチの誤動作が生じにくい。

0017

一方、第1及び第2バイパス用スイッチ素子のうち動作スイッチ素子に対応するバイパス用スイッチ素子はオフ状態になっていることから、動作スイッチ素子のゲートには、対応するゲート抵抗を介してゲート信号(この場合はオン電圧)が供給される。これにより、動作スイッチ素子のゲートに供給されるオン電圧の変動が抑制されるので、誤点弧が生じにくい。したがって、動作スイッチ素子の誤動作も生じにくい。そのため、上記制御方法では、電力変換回路の誤動作を抑制し得る。

0018

(2)上記第1及び第2トランジスタスイッチ素子は、ワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体は高耐圧性を有する。そのため、第1及び第2トランジスタスイッチ素子がワイドバンドギャップ半導体を含む場合、電力変換回路を例えば高電圧を扱う電源の制御などに適用し得る。

0019

(3)第1及び第2トランジスタスイッチ素子が、ワイドバンドギャップ半導体を含む形態において、第1及び第2バイパス用スイッチ素子は、ワイドバンドギャップ半導体を含んでもよい。第1及び第2トランジスタスイッチ素子並びに第1及び第2バイパス用スイッチ素子がワイドバンドギャップ半導体を含む場合、それらは、例えば、ワイドバンドギャップ半導体よりバンドギャップ幅が狭いシリコンを含む場合より、高温下で正常に動作し得る。よって、電力変換回路を例えば高電圧を扱う電源の制御などに適用した場合において、第1及び第2トランジスタスイッチ素子の温度が高くなる場合があっても、第1及び第2バイパス用スイッチ素子がワイドバンドギャップ半導体を含んでいれば、第1及び第2トランジスタスイッチ素子の近くに第1及び第2バイパス用スイッチ素子を配置し得る。

0020

このような配置では、第1バイパス用スイッチ素子の一端と第1トランジスタスイッチ素子の第1ゲートとの配線距離及び第2バイパス用スイッチ素子の一端と第2トランジスタスイッチ素子の第2ゲートとの配線距離を短くでき、それらの配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

0021

(4)上記第1及び第2バイパス用スイッチ素子の少なくとも一方は、上記電力変換回路を含む電力変換モジュール内に配置されてもよい。この場合、第1及び第2トランジスタスイッチ素子の近くに第1及び第2バイパス用スイッチ素子が配置され得る。よって、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

0022

(5)上記第1及び第2バイパス用スイッチ素子それぞれはトランジスタスイッチ素子であってもよい。

0023

(6)上記第1トランジスタスイッチ素子と上記第1バイパス用スイッチ素子とは一つの半導体チップを構成していてもよい。この場合も、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

0024

(7)上記第2トランジスタスイッチ素子と上記第2バイパス用スイッチ素子とは一つの半導体チップを構成していてもよい。この場合も、上述した配線距離に起因する抵抗成分が小さくなる。その結果、上記抵抗成分によるゲートへの影響を低減できるので、結果として、電力変換回路の誤動作をより一層抑制できる。

0025

本願発明の実施形態の詳細]
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

0026

図1は、一実施形態に係る電力変換回路の制御方法で制御される電圧変換回路を含む電力変換システムの構成を概略的に示す模式図である。電力変換システム1は、電力変換モジュール10と、第1〜第4ゲート駆動回路(ゲート駆動部)20a,20b,20c,20dと、制御回路(制御部)30とを備える。

0027

電力変換モジュール10は、一対の上アーム及び下アームを有する電力変換回路11がケース12内に配置されて構成されている。図1では、ケース12を破線で模式的に示している。電力変換回路11の一例は、単相インバータ回路である。

0028

図1に示したように、電力変換回路11は、第1スイッチ素子Tr1と、第2スイッチ素子Tr2とを備える。電力変換回路11は、第3スイッチ素子(第1バイパス用スイッチ素子)Tr3と、第4スイッチ素子(第2バイパス用スイッチ素子)Tr4を備えてもよい。第1〜第4スイッチ素子Tr1〜Tr4は、トランジスタスイッチ素子である。第1〜第4スイッチ素子Tr1〜Tr4は、ワイドバンドギャップ半導体を有するトランジスタスイッチ素子であってもよい。第1〜第4スイッチ素子Tr1〜Tr4は、トランジスタを利用したスイッチ素子であれば特に限定されないが、例えば、金属酸化物半導体電界効果トランジスタMOSFET,Metal-Oxide-Semiconductor Field-effect Transistor)又は絶縁ゲート型バイポーラトランジス(IGBT,Insulated Gate Bipolor Transistor)である。以下では、特に断らない限り、第1〜第4スイッチ素子Tr1〜Tr4は、MOSFETである。

0029

電力変換回路11は、例えば、第1〜第4スイッチ素子Tr1〜Tr4が配線基板上に実装されることによって構成されている。一実施形態において、第1スイッチ素子Tr1と第3スイッチ素子Tr3とは、一つの半導体チップを構成していてもよい。換言すれば、第1スイッチ素子Tr1と第3スイッチ素子Tr3とは、共通の半導体基板上に作り込まれていてもよい。同様に、第2スイッチ素子Tr2と第4スイッチ素子Tr4とは、一つの半導体チップを構成していてもよい。換言すれば、第2スイッチ素子Tr2と第4スイッチ素子Tr4とは、共通の半導体基板上に作り込まれていてもよい。

0030

第1スイッチ素子Tr1は、上アームに含まれており、第2スイッチ素子Tr2は、下アームに含まれている。第1スイッチ素子Tr1と第2スイッチ素子Tr2とは、電力変換モジュール10の高電圧入力端子T1と低電圧入力端子T2との間に直列接続されている。具体的には、第1スイッチ素子Tr1のソースと第2スイッチ素子Tr2のドレインとが接続されており、第1スイッチ素子Tr1のドレインは、高電圧入力端子T1に接続されており、第2スイッチ素子Tr2のソースは、低電圧入力端子T2に接続されている。

0031

一実施形態において、高電圧入力端子T1は、電力変換システム1における高電圧ラインL1に接続されている。高電圧ラインL1は、例えば、電力変換回路11に対して正電圧(例えば、+300V)を供給するために直流電源(不図示)の正極に接続されている。低電圧入力端子T2は、電力変換システム1における低電圧ラインL2に接続されている。低電圧ラインL2は、例えば、電力変換回路11に対して負電圧(例えば、−300V)を供給するために、上記直流電源の負極に接続されている。

0032

直列接続された第1及び第2スイッチ素子Tr1,Tr2において、それらの接続ノードは、出力端子T3に接続されている。すなわち、出力端子T3は、第1スイッチ素子Tr1のソースと第2スイッチ素子Tr2のドレインとの接続ラインに接続されている。よって、出力端子T3を利用して、電力変換回路11で直流から交流に変換された電力が出力され得る。

0033

一実施形態において、第1スイッチ素子Tr1には、ダイオードD1が逆並列接続されていてもよい。具体的には、ダイオードD1のカソード及びアノードがそれぞれ第1スイッチ素子Tr1のドレイン及びソースに電気的に接続されていてもよい。ダイオードD1は、第1スイッチ素子Tr1と共に上アームを構成する。同様に、第2スイッチ素子Tr2には、ダイオードD2が並列接続されていてもよい。具体的には、ダイオードD2のカソード及びアノードがそれぞれ第2スイッチ素子Tr2のドレイン及びソースに電気的に接続されていてもよい。ダイオードD2は、第2スイッチ素子Tr2と下アームを構成する。この形態では、ダイオードD1,D2は、還流ダイオードとして機能する。

0034

第1スイッチ素子Tr1のゲートは、電力変換モジュール10の端子T4に接続されている。端子T4とゲートとの間、すなわち、それらを接続する接続ライン(配線)には、第3スイッチ素子Tr3のドレイン側の端が接続されている。換言すれば、端子T4とゲートの接続ノードは、第3スイッチ素子Tr3のドレインと接続されている。第3スイッチ素子Tr3のゲート及びソースは、それぞれ電力変換モジュール10の端子T5及び端子T6に接続されている。

0035

第2スイッチ素子Tr2のゲートは、電力変換モジュール10の端子T7に接続されている。端子T7とゲートとの間、すなわち、それらを接続する接続ライン(配線)には、第4スイッチ素子Tr4のドレイン側の端が接続されている。換言すれば、端子T7とゲートの接続ノードは、第4スイッチ素子Tr4のドレインと接続されている。第4スイッチのゲート及びソースは、それぞれ電力変換モジュール10の端子T8及び端子T9に接続されている。

0036

電力変換システム1において、端子T4には、ゲート抵抗R1を介して第1ゲート駆動回路20aが接続されている。具体的には、ゲート抵抗R1の一端は端子T4に接続され、ゲート抵抗R1の他端は第1ゲート駆動回路20aに接続されている。

0037

第1ゲート駆動回路20aは、第1スイッチ素子Tr1のゲート(第1ゲート)に、第1スイッチ素子Tr1のオン状態及びオフ状態を切り替えるための第1ゲート信号を供給する回路である。第1ゲート信号は、第1スイッチ素子Tr1をオン状態にするためのゲート電圧であるオン電圧及び第1スイッチ素子Tr1をオフ状態にするためのゲート電圧であるオフ電圧で構成され得る。

0038

第1ゲート駆動回路20aは、第1スイッチ素子Tr1をオン状態にするためのオン電圧を第1ゲート駆動回路20aに供給するオン電圧ラインL3と、第1スイッチ素子Tr1をオフ状態にするためのオフ電圧を第1ゲート駆動回路20aに供給するオフ電圧ラインL4とに接続されている。オン電圧ラインL3は、例えば、第1ゲート駆動回路20aにオン電圧として10Vを供給するように直流電源(不図示)に接続されており、オフ電圧ラインL4は、第1ゲート駆動回路20aにオフ電圧として0Vを供給するように接地されている。

0039

電力変換システム1において、端子T7には、ゲート抵抗R2を介して第2ゲート駆動回路20bが接続されている。具体的には、ゲート抵抗R2の一端は端子T7に接続され、ゲート抵抗R2の他端は第2ゲート駆動回路20bに接続されている。

0040

第2ゲート駆動回路20bは、第2スイッチ素子Tr2のゲート(第2ゲート)に第2ゲート信号を供給する回路である。第2ゲート信号は、第2スイッチ素子Tr2をオン状態にするためのゲート電圧であるオン電圧及び第2スイッチ素子Tr2をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。

0041

第2ゲート駆動回路20bは、第2スイッチ素子Tr2をオン状態にするためのオン電圧を第2ゲート駆動回路20bに供給するオン電圧ラインL5と、第2スイッチ素子Tr2をオフ状態にするためのオフ電圧を第2ゲート駆動回路20bに供給するオフ電圧ラインL6とに接続されている。オン電圧ラインL5は、例えば、第2ゲート駆動回路20bにオン電圧として10Vを供給するように直流電源に接続されており、オフ電圧ラインL6は、第2ゲート駆動回路20bにオフ電圧として0Vを供給するように接地されている。オン電圧ラインL5は、オン電圧ラインL3と共通でもよく、オフ電圧ラインL6は、オフ電圧ラインL4と共通でもよい。

0042

電力変換システム1において、端子T5には、ゲート抵抗R3を介して第3ゲート駆動回路20cが接続されている。具体的には、ゲート抵抗R3の一端は端子T5に接続され、ゲート抵抗R3の他端は第3ゲート駆動回路20cに接続されている。

0043

第3ゲート駆動回路20cは、第3スイッチ素子Tr3のゲートに第3ゲート信号を供給する回路である。第3ゲート信号は、第3スイッチ素子Tr3をオン状態にするためのゲート電圧であるオン電圧及び第3スイッチ素子Tr3をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。第3ゲート駆動回路20cは、オン電圧ラインL3と、オフ電圧ラインL4に接続されている。よって、第3ゲート信号が有するオン電圧及びオフ電圧は、第1ゲート信号が有するオン電圧及びオフ電圧と同様である。

0044

電力変換システム1において、端子T8には、ゲート抵抗R4を介して第4ゲート駆動回路20dが接続されている。具体的には、ゲート抵抗R4の一端は端子T8に接続され、ゲート抵抗R4の他端は第4ゲート駆動回路20dに接続されている。

0045

第4ゲート駆動回路20dは、第4スイッチ素子Tr4のゲートに第4ゲート信号を供給する回路である。第4ゲート信号は、第4スイッチ素子Tr4をオン状態にするためのゲート電圧であるオン電圧及び第4スイッチ素子Tr3をオフ状態にするためのゲート電圧であるオフ電圧とで構成され得る。第4ゲート駆動回路20dは、オン電圧ラインL5と、オフ電圧ラインL6に接続されている。よって、第4ゲート信号が有するオン電圧及びオフ電圧は、第2ゲート信号が有するオン電圧及びオフ電圧と同様である。

0046

電力変換システム1において、端子T6及び端子T9は、それぞれオフ電圧ラインL4,L6に接続されている。よって、電力変換システム1の構成では、第3スイッチ素子Tr3及び第4スイッチ素子Tr4のソースは、第3スイッチ素子Tr3及び第4スイッチ素子Tr4をオフ状態にするためのオフ電圧に接続されている。

0047

制御回路30は、第1〜第4ゲート駆動回路20a〜20dにそれぞれ接続されている。制御回路30は、第1〜第4スイッチ素子Tr1〜Tr4が所定のタイミングでそれぞれオン/オフ動作させるためのゲート信号を第1〜第4ゲート駆動回路20a〜20dが出力するように、第1〜第4ゲート駆動回路20a〜20dそれぞれにゲート駆動用の制御信号を供給する。したがって、制御回路30により、電力変換回路11における第1〜第4スイッチ素子Tr1〜Tr4のオン/オフ動作が制御される。

0048

前述したように、端子T4及び端子T7には、ゲート抵抗R1及びゲート抵抗R2が接続されており、端子T6及び端子T9は、オフ電圧ラインL4及びオフ電圧ラインL6に接続されている。よって、図1に示した構成では、第3スイッチ素子Tr3の一端(ドレイン側の端)は、ゲート抵抗R1と第1スイッチ素子Tr1のゲートとの間に接続されており、第3スイッチ素子Tr3の他端(ソース側の端)は、オフ電圧ラインL4、すなわち、オフ電圧に接続されていることになる。同様に、第4スイッチ素子Tr4の一端(ドレイン側の端)は、ゲート抵抗R2と第2スイッチ素子Tr2のゲートとの間に接続されており、第4スイッチ素子Tr4の他端(ソース側の端)は、オフ電圧ラインL6、すなわち、オフ電圧に接続されていることになる。

0049

次に、電力変換システム1における電力変換回路11の制御方法について、図2を利用して説明する。図2は、制御回路30からのゲート駆動用の制御信号に基づく、第1〜第4スイッチ素子Tr1〜Tr4のオン/オフ動作のタイミングチャートを示している。詳細には、図2(a)は、第1スイッチ素子Tr1のオン/オフ動作のタイミングチャートを示している。図2(b)は、第3スイッチ素子Tr3のオン/オフ動作のタイミングチャートを示している。図2(c)は、第2スイッチ素子Tr2のオン/オフ動作のタイミングチャートを示している。図2(d)は、第4スイッチ素子Tr4のオン/オフ動作のタイミングチャートを示している。

0050

ここでは、図2(a)に示したように、第1スイッチ素子Tr1が時刻t1において、オン状態からオフ状態に切り替えられた後の動作について説明する。時刻t1の直前には、第1スイッチ素子Tr1はオン状態である。この場合、図2(b)〜図2(d)に示したように、第3スイッチ素子Tr3及び第2スイッチ素子Tr2はオフ状態であり、第4スイッチ素子Tr4もオン状態である。

0051

図2(a)に示したように、時刻t1で第1スイッチ素子Tr1をオン状態からオフ状態に切り替えた後、デッドタイム(例えば、1μ秒〜数μ秒)を設けて、図2(c)に示したように、時刻t3に第2スイッチ素子Tr2をオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻t1と時刻t3との間の時刻t2において、図2(b)及び図2(d)に示したように、第3スイッチ素子Tr3をオフ状態からオン状態に切り替えると共に、第4スイッチ素子Tr4をオン状態からオフ状態に切り替える。図2(b)及び図2(d)では、第3及び第4スイッチ素子Tr3,Tr4を同じタイミングでオン/オフ切り替えを行っているが、デッドタイムの時間内であれば、第3及び第4スイッチ素子Tr3,Tr4の切り替えタイミングは、ずれていてもよい。以下の説明においても同様である。

0052

その後、図2(c)に示したように、時刻t4において、第2スイッチ素子Tr2をオン状態からオフ状態に切り替えた後、デットタイムを設けて、図2(a)に示したように、時刻t6に第1スイッチ素子Tr1をオフ状態からオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻t4と時刻t6との間の時刻t5において、図2(b)及び図2(d)に示したように、第3スイッチ素子Tr3をオン状態からオフ状態に切り替えると共に、第4スイッチ素子Tr4をオフ状態からオン状態に切り替える。

0053

以後、第1〜第4スイッチ素子Tr1〜Tr4を同様の方法で切り替える。すなわち、例えば、時刻t7で第1スイッチ素子Tr1をオン状態からオフ状態に切り替えた後、デッドタイムを設けて時刻t9に第2スイッチ素子Tr2をオン状態に切り替える。そして、このデッドタイムの間に、すなわち、時刻t7と時刻t9との間の時刻t8において、第3スイッチ素子Tr3をオン状態に切り替えると共に、第4スイッチ素子Tr4をオフ状態に切り替える。

0054

上記制御方法では、第1及び第2スイッチ素子Tr1,Tr2を交互にオン/オフ動作させている。すなわち、第1スイッチ素子Tr1をオン状態からオフ状態に切り替えると共に、第2スイッチ素子Tr2をオフ状態からオン状態に切り替える工程(第1工程)と、第1スイッチ素子Tr1をオフ状態からオン状態に切り替えると共に、第2スイッチ素子Tr2をオン状態からオフ状態に切り替える工程(第2工程)と、を有し、第1及び第2工程を交互に繰り返すように、制御回路30によって電力変換回路11を制御している。これにより、高電圧入力端子T1及び低電圧入力端子T2に印加される直流電圧(直流電力)が、出力端子T3から交流電圧(交流電力)として出力され得る。

0055

上記制御方法では、上記第1工程において、第1スイッチ素子Tr1をオン状態からオフ状態に切り替える際に、第3スイッチ素子Tr3をオフ状態からオン状態に切り替える。第3スイッチ素子Tr3の一端は、オフ電圧ラインL4に接続されている。よって、第3スイッチ素子Tr3がオン状態になることで、第1スイッチ素子Tr1のゲートは、ゲート抵抗R1を介さずに、オフ電圧ラインL4、すなわち、オフ電圧に短絡又は低抵抗(ゲート抵抗R1より小さい抵抗)で接続される。この状態で、第2スイッチ素子Tr2がオフ状態からオン状態に切り替えられる。

0056

第2スイッチ素子Tr2がオフ状態からオン状態に切り替えられると、第1スイッチ素子Tr1に電圧変動が生じ得る。この電圧変動に基づく帰還容量(具体的には、ドレイン及びゲート間の寄生容量)への充放電によって第1スイッチ素子Tr1のゲートに電流が流れる場合がある。このようにオフ状態である第1スイッチ素子Tr1のゲートに電流が流れても、この電流は、オン状態の第3スイッチ素子Tr3を介してオフ電圧ラインL4に流れ、ゲート抵抗R1には流れない。よって、上記帰還容量の影響により生じた電流がゲート抵抗R1に流れた場合の電位差に起因するゲートの電圧変動は生じない又は上記電流がゲート抵抗R1を流れる場合より小さい。したがって、第1スイッチ素子Tr1のゲート(第1ゲート)における電圧変動が実質的に生じない。換言すれば、オフ状態となるべき第1スイッチ素子Tr1に安定したオフ電圧を供給できる。その結果、第1スイッチ素子Tr1における誤動作が生じにくい。

0057

一方、第2スイッチ素子Tr2をオフ状態からオン状態に切り替える際には、第4スイッチ素子Tr4は、オフ状態に切り替えられている。よって、第2スイッチ素子Tr2がオン状態、すなわち、動作状態では、第2スイッチ素子Tr2のゲート(第2ゲート)には、ゲート抵抗R2を介してゲート信号(動作状態ではオン電圧)が供給される。これにより、ゲートに供給されるオン電圧(ゲート電圧)の変動が抑制されるので、誤点弧が生じにくい。したがって、第2スイッチ素子Tr2が動作している場合において、第2スイッチ素子Tr2の誤動作も生じにくい。

0058

ここでは、第1スイッチ素子Tr1をオン状態からオフ状態に切り替え、第2スイッチ素子Tr2をオフ状態からオン状態に切り替える場合(第1工程)を例にして上記制御方法の作用効果を主に説明したが、第1スイッチ素子Tr1をオフ状態からオン状態に切り替え、第2スイッチ素子Tr2をオン状態からオフ状態に切り替える場合(第2工程)も同様である。

0059

したがって、第1〜第4スイッチ素子Tr1〜Tr4を、図2(a)〜図2(d)に示したようなタイミングでオン/オフ動作させるように、電力変換回路11を制御することにより、電力変換回路11の誤動作を抑制しながら、電力変換を行うことができる。

0060

上記制御方法では、第1スイッチ素子Tr1のゲートには、オン状態ではゲート抵抗R1を介してゲート信号(オン電圧)が供給される一方、オフ状態では、第1スイッチ素子Tr1のゲートは、オフ電圧ラインL4(ゲートのオフ電圧)にゲート抵抗R1を介さず接続されている。同様に、第2スイッチ素子Tr2のゲートには、オン状態ではゲート抵抗R2を介してゲート信号(オン電圧)が供給される一方、オフ状態では、第2スイッチ素子Tr1のゲートは、オフ電圧ラインL6(ゲートのオフ電圧)にゲート抵抗R2を介さず接続されている。

0061

すなわち、上記制御方法では、見かけ上、第1及び第2スイッチ素子Tr1,Tr2のオン/オフ動作に応じて、第3及び第4スイッチ素子Tr3,Tr4をオン/オフ動作させることによって、第1及び第2スイッチ素子Tr1,Tr2に接続されるゲート抵抗の値を切り替えていることになる。よって、ゲート抵抗R1及びゲート抵抗R2を、第1及び第2スイッチ素子Tr1,Tr2がオン状態のときに、第1及び第2スイッチ素子Tr1,Tr2が適正に動作するように選択しながら、第1及び第2スイッチ素子Tr1,Tr2がオフ状態における電力変換回路11の誤動作も抑制できる。

0062

図1に例示した形態では、第3及び第4スイッチ素子Tr3,Tr4が、第1及び第2スイッチ素子Tr1,Tr2と共に電力変換回路11を構成しており、ケース12内に配置されている。すなわち、第3及び第4スイッチ素子Tr3,Tr4は、第1及び第2スイッチ素子Tr1,Tr2と共に電力変換モジュール10を構成している。

0063

このような形態では、第3及び第4スイッチ素子Tr3,Tr4を電力変換モジュール10の外部に設けている場合に比べて、第3スイッチ素子Tr3のドレインと第1スイッチ素子Tr1のゲートとの配線距離及び第4スイッチ素子Tr4のドレインと第2スイッチ素子Tr2のゲートとの配線距離をそれぞれ短くできる。そのため、上記配線距離に起因する抵抗成分の影響が小さくなるので、より一層、電力変換回路11の誤動作を抑制しながら、電力変換回路11を動作し得る。

0064

ワイドバンドギャップ半導体は、高耐圧性を有しておりパワー半導体として機能する。そのため、第1及び第2スイッチ素子Tr1,Tr2がワイドバンドギャップ半導体を利用した半導体素子である形態では、電力変換回路11を、高電圧を扱う電源の制御などに好適に適用できる。このように第1及び第2スイッチ素子Tr1,Tr2がワイドバンドギャップ半導体を利用した半導体素子である場合、第1及び第2スイッチ素子Tr1,Tr2は、それらの温度が上昇してもシリコンを利用している半導体素子の場合より適切に動作し得る。この観点でも、第1及び第2スイッチ素子Tr1,Tr2がワイドバンドギャップ半導体を含む場合、電力変換回路11を、高電圧を扱う電源の制御などに好適に適用できる。

0065

第1及び第2スイッチ素子Tr1,Tr2がワイドバンドギャップ半導体を有する場合、第3及び第4スイッチ素子Tr3,Tr4がワイドバンドギャップ半導体を利用した半導体素子であることは有効である。この点について説明する。

0066

ワイドバンドギャップ半導体を有する第1及び第2スイッチ素子Tr1,Tr2を備えた電力変換回路11を、高電圧を扱う電源の制御に適用した場合、第1及び第2スイッチ素子Tr1,Tr2の温度が高くなる場合がある。このような場合でも、第3及び第4スイッチ素子Tr3,Tr4がワイドバンドギャップ半導体を有していれば、第1及び第2スイッチ素子Tr1,Tr2の近くに第3及び第4スイッチ素子Tr3,Tr4を配置可能である。よって、1及び第2スイッチ素子Tr1,Tr2の温度が高くなるような状況下で電力変換回路11を使用する場合においても、前述した配線距離に起因する抵抗成分の影響が小さくすることができ、電力変換回路11の誤動作をより一層抑制することができる。

0067

第1スイッチ素子Tr1と第3スイッチ素子Tr3とが一つの半導体チップを構成している形態では、前述した配線距離に起因する抵抗成分の影響を小さくすることができるので、より一層、電力変換回路11の誤動作を抑制できる。同様に、第2スイッチ素子Tr2と第4スイッチ素子Tr4とが一つの半導体チップを構成している形態においても、より一層、電力変換回路11の誤動作を抑制できる。

0068

以上、本発明に係る種々の実施形態について説明したが、本発明は、これまで説明した種々の形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。

0069

電力変換回路は、上アームに含まれる第1トランジスタスイッチ素子と、上アームと対をなす下アームに含まれており第1トランジスタスイッチ素子と直列接続される第2トランジスタスイッチ素子とを有してればよい。したがって、第3スイッチ素子Tr3及び第4スイッチ素子Tr4の少なくとも一方は、電力変換回路11を使用する際に、電力変換回路11に取付けられてもよい。換言すれば、第3スイッチ素子Tr3及び第4スイッチ素子Tr4の少なくとも一方は、電力変換モジュール10と別体に設けられてもよい。

0070

例えば、第3スイッチ素子Tr3が、電力変換モジュール10と別体に設けられる場合(或いは、電力変換回路11に外付けされる場合)、第3スイッチ素子Tr3のドレインは、ゲート抵抗R1と、第1スイッチ素子Tr1のゲートとの間、すなわち、それらの接続ラインに接続されていればよく、第3スイッチ素子Tr3のゲートは、ゲート抵抗R3に接続されていればよく、第3スイッチ素子Tr3のソースは、オフ電圧ラインL4に接続されていればよい。同様に、第4スイッチ素子Tr4が、電力変換モジュール10と別体に設けられる場合(或いは、電力変換回路11に外付けされる場合)、第4スイッチ素子Tr4のドレインは、ゲート抵抗R2と、第2スイッチ素子Tr2のゲートとの間、すなわち、それらの接続ラインに接続されていればよく、第4スイッチ素子Tr4のゲートは、ゲート抵抗R4に接続されていればよく、第4スイッチ素子Tr4のソースは、オフ電圧ラインL6に接続されていればよい。

0071

上記実施形態では、一対の上アーム及び下アームを有する単相(一相)のインバータ回路としての電力変換回路を例示したが、電力変換回路は、例示した一対の上アーム及び下アームを2つ有し、それらが並列接続された構成(例えば、2相のインバータ回路)を有してもよいし、例示した一対の上アーム及び下アームを3つ有し、それらが並列接続された構成(例えば、3相のインバータ回路)を有してもよい。このように、一対の上アーム及び下アームを複数有する形態では、一対の上アーム及び下アーム毎に、上記制御方法を適用すればよい。

0072

第1トランジスタスイッチ素子及び第2トランジスタスイッチ素子はMOSFETに限定されず、例示したように、IGBTでもよい。同様に、第1バイパス用スイッチ素子及び第2バイパス用スイッチ素子はMOSFETに限定されず、例示したように、IGBTでもよい。MOSFETの代わりにIGBTを用いる場合、上記説明におけるドレイン及びソースはIGBTのコレクタ及びエミッタに対応する。第1トランジスタスイッチ素子及び第2トランジスタスイッチ素子がIGBTである場合、例えば、第1バイパス用スイッチ素子及び第2バイパス用スイッチ素子はMOSFETでもよい。

0073

第1バイパス用スイッチ素子は、トランジスタスイッチ素子に限定されず、第1ゲート抵抗と第1ゲートとの間と、第1ゲートのオフ電圧との間に接続されたスイッチ素子であればよい。同様に、第2バイパス用スイッチ素子は、トランジスタスイッチ素子に限定されず、第2ゲート抵抗と第2ゲートとの間と、第2ゲートのオフ電圧との間に接続されたスイッチ素子であればよい。

0074

11…電力変換回路、12…ケース、Tr1…第1スイッチ素子(第1トランジスタスイッチ素子)、Tr2…第2スイッチ素子(第2トランジスタスイッチ素子)、Tr3…第3スイッチ素子(第1バイパス用スイッチ素子)、Tr4…第4スイッチ素子(第2バイパス用スイッチ素子)、R1…ゲート抵抗(第1ゲート抵抗)、R2…ゲート抵抗(第2ゲート抵抗)。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 新電元工業株式会社の「 電源装置、および、電源装置の制御方法」が 公開されました。( 2019/08/08)

    【課題・解決手段】電源装置は、電源から電力を供給され、電流を出力する出力回路と、出力回路の電流の出力動作を制御する駆動回路と、出力回路の過電流を検出すると検出信号を第1ノードに出力する過電流検出回路と... 詳細

  • 三菱電機株式会社の「 電力用半導体素子の駆動回路」が 公開されました。( 2019/08/08)

    【課題・解決手段】本開示に係る電力用半導体素子の駆動回路(100)は、電力用半導体素子(101)のターンオン指令を出力する制御指令部(102)と、制御指令部(102)がターンオン指令を出力してからゲー... 詳細

  • 三菱電機株式会社の「 信号伝達回路および電力変換装置」が 公開されました。( 2019/07/18)

    【課題・解決手段】第1回路(100)は、入力される第1信号(IN)の論理値の変化に応じて第1コイル(11)の第1端(P1)、および第2端(P2)への送信信号を生成して出力する。検出回路(260)は、第... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ