図面 (/)

技術 スイッチング電源の制御装置

出願人 富士電機株式会社
発明者 藤井優孝
出願日 2015年7月31日 (3年11ヶ月経過) 出願番号 2015-151797
公開日 2017年2月9日 (2年5ヶ月経過) 公開番号 2017-034827
状態 特許登録済
技術分野 DC‐DCコンバータ 半導体集積回路
主要キーワード 誤動作要因 ブラウンアウト スイッチ切替信号 DC電圧出力 パルス形 出力電圧情報 ドライブ出力 外部周辺
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年2月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

ブラウンイン誤動作の防止を図る。

解決手段

分圧回路1aは、入力電圧Vinが一端に印加する抵抗R1と、抵抗R1の他端に一端が接続する抵抗R2とで入力電圧Vinを分圧して分圧電圧Vdを生成する。検出回路1bは、分圧電圧Vdと、分圧電圧Vdがブラウンイン電圧に達しているか否かを判別するためのブラウンイン検出閾値Binthとを比較し、分圧電圧Vdがブラウンイン検出閾値Binth以上の期間では、Hレベル検出信号s1を出力し、分圧電圧Vdがブラウンイン検出閾値Binth未満の期間では、Lレベルを出力する。ブラウンインタイマ1cは、検出信号s1のタイミングから第1の所定時間を経過した後検出信号s2を出力する。ラッチ回路1dは、検出回路1bからの出力を、検出信号s2でラッチする。論理素子1eは、少なくとも、ラッチ回路1dの出力と、PWM信号との論理積演算を行う。

概要

背景

スイッチング電源を制御する制御IC(IntegratedCircuit)には、スイッチング電源の動作を安定して制御するためのブラウンインアウト検出機能が備えられている。
ブラウンアウト(brown out)とは、スイッチング電源への入力電圧落ち込んで、スイッチング電源の動作が正常維持できなくなる状態のことをいう。ブラウンアウトが生じると、スイッチング動作が停止し、負荷を正常に駆動できなくなる。このため、制御ICにおいて、機能停止に至る前にブラウンアウトが検出される。

また、ブラウンイン(brown in)とは、入力電圧が低い電圧の状態から所定電圧まで上昇する状態のことをいう(ブラウンアウト解除)。この場合、入力電圧が十分な電圧に達していないうちに、スイッチング動作を復帰させてしまうブラウンイン誤動作が生じると、スイッチング動作が不安点になってしまう。

このため、制御ICでは、入力電圧が低い電圧の状態から所定電圧(ブラウンイン電圧)に達したことを精度よく検出することが重要となる。
従来のスイッチング動作の安定化技術としては、例えば、スイッチング動作による電源ノイズ発生期間におけるデジタル信号の取り込みを回避するためのマスク信号パルス制御信号から生成して、スイッチング誤動作を抑制する技術が提案されている(特許文献1)。

概要

ブラウンイン誤動作の防止をる。分圧回路1aは、入力電圧Vinが一端に印加する抵抗R1と、抵抗R1の他端に一端が接続する抵抗R2とで入力電圧Vinを分圧して分圧電圧Vdを生成する。検出回路1bは、分圧電圧Vdと、分圧電圧Vdがブラウンイン電圧に達しているか否かを判別するためのブラウンイン検出閾値Binthとを比較し、分圧電圧Vdがブラウンイン検出閾値Binth以上の期間では、Hレベル検出信号s1を出力し、分圧電圧Vdがブラウンイン検出閾値Binth未満の期間では、Lレベルを出力する。ブラウンインタイマ1cは、検出信号s1のタイミングから第1の所定時間を経過した後検出信号s2を出力する。ラッチ回路1dは、検出回路1bからの出力を、検出信号s2でラッチする。論理素子1eは、少なくとも、ラッチ回路1dの出力と、PWM信号との論理積演算を行う。

目的

本発明はこのような点に鑑みてなされたものであり、ブラウンイン電圧を高精度に検出して、ブラウンイン誤動作を防止したスイッチング電源の制御装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力電圧が一端に印加する第1の抵抗と、前記第1の抵抗の他端に一端が接続する第2の抵抗とによって、前記入電圧分圧して分圧電圧を生成する分圧回路と、前記分圧電圧と、前記分圧電圧がブラウンイン電圧に達しているか否かを判別するためのブラウンイン検出閾値とを比較し、前記分圧電圧が前記ブラウンイン検出閾値以上の期間では、高電位レベルの第1の検出信号を出力し、前記分圧電圧が前記ブラウンイン検出閾値未満の期間では、低電位レベルを出力する検出回路と、前記第1の検出信号を受信後第1の所定時間を経過した後、第2の検出信号を出力するブラウンインタイマと、前記検出回路からの出力を、前記第2の検出信号でラッチするラッチ回路と、少なくとも、前記ラッチ回路の出力と、スイッチング電源スイッチング素子を制御するためのパルス幅変調信号との論理積演算を行う論理素子と、を有することを特徴とするスイッチング電源の制御装置

請求項2

前記制御装置は、前記入力電圧が印加される入力電圧端子と、外付け電源コンデンサの一端が接続されており、定常状態では前記スイッチング電源から供給される電源電圧が印加される電源電圧端子と、前記入力電圧端子と、前記電源電圧端子との接続をオンオフする起動スイッチと、前記電源コンデンサにチャージされるチャージ電圧と、閾値とを比較する電源電圧検出コンパレータと、前記検出回路の出力端と、前記ブラウンインタイマおよび前記ラッチ回路の入力端との接続をオン、オフするスイッチ回路と、をさらに有することを特徴とする請求項1記載のスイッチング電源の制御装置。

請求項3

前記電源電圧検出コンパレータは、前記チャージ電圧が前記閾値未満の場合は、第1の信号を出力し、前記チャージ電圧が前記閾値以上の場合は、第2の信号を出力し、前記起動スイッチは、前記第1の信号を受信した場合は、前記入力電圧端子と前記電源電圧端子との接続をオンして、前記入力電圧で前記電源コンデンサをチャージし、チャージされた電圧で当該制御装置を起動し、前記第2の信号を受信した場合は、前記入力電圧端子と前記電源電圧端子との接続をオフして、前記スイッチング電源から供給される前記電源電圧で当該制御装置を動作させ、前記スイッチ回路は、前記第1の信号を受信した場合は、前記検出回路の出力端と、前記ブラウンインタイマおよび前記ラッチ回路の入力端との接続をオフし、前記第2の信号を受信した場合は、前記検出回路の出力端と、前記ブラウンインタイマおよび前記ラッチ回路の入力端との接続をオンする、ことを特徴とする請求項2記載のスイッチング電源の制御装置。

請求項4

前記ブラウンインタイマは、前記起動スイッチと前記第1の抵抗との間の容量性結合によって生じる浮遊容量の容量値と、前記第2の抵抗の抵抗値と、から算出されるCR時定数にもとづいて、前記第1の所定時間が設定されていることを特徴とする請求項2記載のスイッチング電源の制御装置。

技術分野

0001

本技術は、スイッチング電源制御装置に関する。

背景技術

0002

スイッチング電源を制御する制御IC(IntegratedCircuit)には、スイッチング電源の動作を安定して制御するためのブラウンインアウト検出機能が備えられている。
ブラウンアウト(brown out)とは、スイッチング電源への入力電圧落ち込んで、スイッチング電源の動作が正常維持できなくなる状態のことをいう。ブラウンアウトが生じると、スイッチング動作が停止し、負荷を正常に駆動できなくなる。このため、制御ICにおいて、機能停止に至る前にブラウンアウトが検出される。

0003

また、ブラウンイン(brown in)とは、入力電圧が低い電圧の状態から所定電圧まで上昇する状態のことをいう(ブラウンアウト解除)。この場合、入力電圧が十分な電圧に達していないうちに、スイッチング動作を復帰させてしまうブラウンイン誤動作が生じると、スイッチング動作が不安点になってしまう。

0004

このため、制御ICでは、入力電圧が低い電圧の状態から所定電圧(ブラウンイン電圧)に達したことを精度よく検出することが重要となる。
従来のスイッチング動作の安定化技術としては、例えば、スイッチング動作による電源ノイズ発生期間におけるデジタル信号の取り込みを回避するためのマスク信号パルス制御信号から生成して、スイッチング誤動作を抑制する技術が提案されている(特許文献1)。

先行技術

0005

特開2012−182622号公報

発明が解決しようとする課題

0006

ブラウンインおよびブラウンアウトを検出するための抵抗であるブラウンイン/アウト検出抵抗は、入力電圧が印加される端子常時接続されていることにより、電力損失が発生するので、その部分での電力損失を低減するために、ブラウンイン/アウト検出抵抗は高抵抗化されている。

0007

また、制御ICのチップサイズは、省スペース化されているために、ブラウンイン/アウト検出抵抗と、ブラウンイン/アウト検出抵抗周辺回路素子とが近傍に設置された構造になっている。

0008

このような制御ICの構造により、ブラウンイン/アウト検出抵抗と、ブラウンイン/アウト検出抵抗周辺の回路素子との間に容量性の結合が生じ、この浮遊容量の影響によって、ブラウンイン/アウト検出抵抗から得られる検出電圧は、変動を受けやすくなっている。

0009

このため、従来では、ブラウンイン電圧を高精度に検出することができず、ブラウンイン誤動作を確実に防止することが困難であった。
本発明はこのような点に鑑みてなされたものであり、ブラウンイン電圧を高精度に検出して、ブラウンイン誤動作を防止したスイッチング電源の制御装置を提供することを目的とする。

課題を解決するための手段

0010

上記課題を解決するために、スイッチング電源の制御装置が提供される。制御装置は、分圧回路検出回路、ブラウンインタイマラッチ回路および論理素子を備える。分圧回路は、入力電圧が一端に印加する第1の抵抗と、第1の抵抗の他端に一端が接続する第2の抵抗とによって、入力電圧を分圧して分圧電圧を生成する。検出回路は、分圧電圧と、分圧電圧がブラウンイン電圧に達しているか否かを判別するためのブラウンイン検出閾値とを比較し、分圧電圧がブラウンイン検出閾値以上の期間では、高電位レベルの第1の検出信号を出力し、分圧電圧がブラウンイン検出閾値未満の期間では、低電位レベルを出力する。ブラウンインタイマは、第1の検出信号を受信した後第1の所定時間経過後、第2の検出信号を出力する。ラッチ回路は、検出回路からの出力を、第2の検出信号でラッチする。論理素子は、少なくとも、ラッチ回路の出力と、スイッチング電源のスイッチング素子を制御するためのパルス幅変調信号との論理積演算を行う。

発明の効果

0011

ブラウンイン電圧を高精度に検出して、ブラウンイン誤動作を防止することが可能になる。

図面の簡単な説明

0012

(a)スイッチング電源の制御装置の構成例を示す図である。(b)ブラウンイン電圧の誤検出回避の動作を示す図である。
入力電圧の分圧点で電圧変動が生じる要因を説明するための図である。
制御ICの実装構造を示す図である。
ブラウンイン電圧を正常に検出する場合の動作を示す図である。
ブラウンイン誤動作が生じた場合の波形を示す図である。
スイッチング電源の構成例を示す図である。
スイッチング電源の制御装置の構成例を示す図である。
ブラウンイン誤動作の防止を図った制御装置の動作波形を示す図である。
オーバーシュート観測波形を示す図である。
ブラウンインタイマに設定される第1の所定時間を示す図である。

実施例

0013

以下、実施の形態について図面を参照して説明する。図1(a)はスイッチング電源の制御装置の構成例を示す図である。制御装置1は、分圧回路1a、検出回路1b、ブラウンインタイマ1c、ラッチ回路1dおよび論理素子1eを備える。

0014

分圧回路1aは、入力電圧Vinが一端に印加する抵抗R1(第1の抵抗)と、抵抗R1の他端に一端が接続する抵抗R2(第2の抵抗)とで入力電圧Vinを分圧して、分圧点P1において分圧電圧Vdを生成する。

0015

検出回路1bは、分圧電圧Vdと、分圧電圧Vdがブラウンイン電圧に達しているか否かを判別するためのブラウンイン検出閾値Binthとを比較する。
そして、分圧電圧Vdがブラウンイン検出閾値Binth以上の期間では、高電位レベル(Hレベル)の検出信号s1(第1の検出信号)を出力する。また、分圧電圧Vdがブラウンイン検出閾値Binth未満の期間では、低電位レベル(Lレベル)を出力する。

0016

ブラウンインタイマ1cは、検出信号s1をトリガー信号としてタイマー動作を開始し、第1の所定時間経過後に、検出信号s2(第2の検出信号)を出力する。ラッチ回路1dは、検出回路1bからの出力を、検出信号s2でラッチする。

0017

論理素子1eは、少なくとも、ラッチ回路1dの出力と、スイッチング電源のスイッチング素子を制御するためのパルス幅変調信号(PWM(Pulse Width Modulation)信号)との論理積演算を行う。なお、論理素子1eを3入力以上にして、ラッチ回路1dの出力と、PWM信号と、その他の条件信号との論理積演算を行ってもよい。

0018

図1(b)はブラウンイン電圧の誤検出回避の動作を示す図である。縦軸は電圧、横軸は時間である。波形g1は、分圧電圧Vdである。また、分圧点P1の電圧変動期間において、分圧電圧Vdに対してオーバーシュートosが発生している状態を示している。

0019

オーバーシュートosは、ブラウンイン検出閾値Binthを超えているので、波形g2に示すように、検出回路1bは、検出信号s1を出力する。
検出信号s1は、波形g3に示すように、ブラウンインタイマ1cによって第1の所定時間td経過した後、ブラウンインタイマ1cは、検出信号s2を出力する。

0020

ここで、検出信号s1は、分圧点P1の電圧変動期間で発生したオーバーシュートosを検出したものであり、分圧電圧Vdがブラウンイン電圧に達したことを検出したものではない。

0021

したがって、本発明の制御装置1では、検出信号s1から第1の所定時間を経過した後の検出信号s2で、検出回路1bの出力をラッチすることで、電圧変動期間におけるブラウンイン電圧誤検出を回避している。これにより、ブラウンイン電圧を高精度に検出して、ブラウンイン誤動作を防止することが可能になる。

0022

次に本発明の技術の詳細を説明する前に、解決すべき課題について説明する。図2は入力電圧の分圧点で電圧変動が生じる要因を説明するための図である。制御IC100は、電源部3のスイッチング制御を行う。

0023

制御IC100内部には、抵抗R1、R2、起動回路11および出力制御部101が配置されている。また、入力端子VHの外側には、ダイオードD0と抵抗R0が配置されている。

0024

ダイオードD0のアノードには、入力電圧Vinとして、半波整流されたAC(Alternate Current)電圧が印加する(全波整流されたAC電圧でも直流DC電圧であってもよい)。

0025

ダイオードD0のカソードは、抵抗R0の一端に接続し、抵抗R0の他端は、制御IC100の端子VHに接続している。なお、抵抗R0は、電流制限抵抗であり、制御IC100に入力する電流を制限するために設けられている。

0026

また、端子VHは、起動回路11の入力端と、抵抗R1の一端とに接続し、抵抗R1の他端は、抵抗R2の一端と、出力制御部101の入力端とに接続し、抵抗R2の他端はGNDに接続する。

0027

起動回路11の出力端は、端子VCCを介して、電源コンデンサC0の一端および電源部3に接続し、電源コンデンサC0の他端は、GNDに接続する。端子OUTは、電源部3に接続する。

0028

なお、抵抗R1、R2により分圧された、分圧点P1における分圧電圧Vdは、出力制御部101に入力される。出力制御部101では、ブラウンイン/アウト検出処理や、PWM制御などが行われる。また、生成されたPWM号は、端子OUTから出力され、電源部3内のスイッチング素子(MOSFET(Metal Oxide Semiconductor Field Effect Transistor))に入力される。

0029

ここで、抵抗R1は、ブラウンイン/アウトを検出するためのブラウンイン/アウト検出抵抗に該当する。ブラウンイン/アウト検出抵抗R1は、入力電圧Vinが印加する端子VHに常時接続されているために電力損失が発生する。

0030

これにより、その部分での電力損失を低減するために例えば、抵抗R1には、120MΩといった高い値が設定されている(なお、GND側に接続される抵抗R2は、例えば、1MΩである)。

0031

また、ブラウンイン/アウト検出抵抗R1は、制御IC100のチップサイズの省スペース化のため、起動回路11内の起動スイッチ11aの近傍に配置された構造になっている(起動スイッチ11aの動作の詳細は後述する)。

0032

図3は制御ICの実装構造を示す図である。ブラウンイン/アウト検出抵抗R1と起動スイッチ11aとの位置関係を示している。制御IC100の基板110上に起動スイッチ11aが設けられ、起動スイッチ11aの上に、円状の領域に周回してコイル状に形成された抵抗体であるブラウンイン/アウト検出抵抗R1が設けられている。

0033

このように、ブラウンイン/アウト検出抵抗R1と、起動回路11内の起動スイッチ11aとは、互いに近接した位置に配置された構造になっている。
このような制御IC100の構造により、ブラウンイン/アウト検出抵抗R1と、起動スイッチ11aとの間に容量性の結合が生じ、図2に示すような浮遊容量(寄生容量)Cfが形成されてしまう。すると、浮遊容量Cfの影響によって、ブラウンイン/アウト検出抵抗R1と、抵抗R2との分圧点P1における分圧電圧Vdは、電圧変動を受けやすくなる。

0034

特に、入力電圧Vinの印加時に、分圧電圧Vdにおいてオーバーシュートが生じると、本来は、ブラウンインとはみなさない電圧であるのに、オーバーシュートによる電圧値によって、ブラウンイン電圧として誤って検出してしまうおそれがあった。

0035

次にブラウンイン電圧を正常に検出する場合の動作について説明する。図4はブラウンイン電圧を正常に検出する場合の動作を示す図である。縦軸は電圧、横軸は時間tである。波形g11は、端子VHに印加される入力電圧Vinを抵抗R1、R2で抵抗分圧した分圧点P1における分圧電圧Vdの変化を示している。波形g12は、制御IC100の端子OUTから出力されるPWM信号s0を示している。

0036

〔t0≦t<tr〕分圧電圧Vdは、ブラウンイン検出閾値Binthを下回っている。この場合、端子OUTからはPWM信号s0は出力されない(Lレベル出力)。
〔tr≦t〕分圧電圧Vdがブラウンイン検出閾値Binth以上になる。この場合、端子OUTからはPWM信号s0が出力され、電源部3のスイッチング素子に送信される。PWM信号s0は、スイッチング素子(パワーMOSFET)のゲート信号になり、PWM信号s0のパルス幅によってスイッチング制御が行われる。

0037

次にブラウンイン電圧が誤検出され、ブラウンイン誤動作が生じた場合について説明する。図5はブラウンイン誤動作が生じた場合の波形を示す図である。縦軸は電圧、横軸は時間である。

0038

波形g21は、分圧電圧Vdを示し、波形g22は、検出信号s1を示す。波形g23は、検出信号s1のラッチ出力であるラッチ信号s1aを示す。
波形g24は、制御IC100の端子OUTから出力されるPWM信号s0を示す。波形g25は、制御IC100内の内部クロックであるクロック信号ckを示す。

0039

ここで、分圧電圧Vdがブラウンイン検出閾値Binth以上になると、検出信号s1が出力される。また、分圧電圧Vdがブラウンイン検出閾値Binth未満の場合、検出信号s1は出力されることはない。

0040

しかし、上述したように、抵抗R1と、起動スイッチ11aとの間に形成される浮遊容量Cfの影響によって、分圧電圧Vdが変動を受け、図5では、オーバーシュートosが発生した状態になっている。

0041

このオーバーシュートosがブラウンイン検出閾値Binthを超えてしまうことにより、ブラウンイン電圧に達したものと誤検出される。この場合、出力された検出信号s1がラッチされて、Hレベルのラッチ信号s1aが出力される。

0042

ラッチ信号s1aは、PWM出力イネーブルになるので、波形g24に示すように、クロック信号ckにもとづくPWM信号s0が、端子OUTから出力されることになる。なお、図5では、クロック信号ckとPWM信号s0とのデューティ比が、共に50%の例を示している。

0043

上記のように、本来は、分圧電圧Vdは、ブラウンイン検出閾値Binthを下回るため、ブラウンインできない電圧であるにもかかわらず、分圧電圧Vdに発生したオーバーシュートosが、ブラウンイン検出閾値Binthよりも大きくなる場合がある。

0044

すると、検出信号s1のパルス立ち上がるが(L→Hレベルに変化)、従来では、このパルスにもとづき、ブラウンイン電圧に達したものと判断してしまったためにブラウンイン誤動作が生じていた。

0045

すなわち、分圧電圧Vdが十分な電圧に達していないうちに、PWM信号が電源部3のスイッチング素子に送信されてしまうブラウンイン誤動作が生じることになる。
なお、制御IC100の電力損失低減のため、ブラウンイン/アウト検出抵抗R1には、120MΩのような高抵抗を用いる必要があることから、このような誤動作がより生じやすくなっていた。

0046

本技術はこのような点に鑑みてなされたものであり、ブラウンイン/アウト検出抵抗と、その周辺回路との間に浮遊容量が発生して、ブラウンインの検出電圧が変動した場合であっても、ブラウンイン誤動作を確実に防止したスイッチング電源の制御装置を提供するものである。

0047

次に本発明の技術であるスイッチング電源の制御装置の構成および動作について説明する。最初にスイッチング電源の全体構成の概略について説明する。
図6はスイッチング電源の構成例を示す図である。スイッチング電源30は、例えば、フライバック方式の電源であり、ブリッジ回路31、コンデンサC0〜C2、抵抗R0、Rd、ダイオードD0、D1、Ds、トランス32、スイッチング素子M1、DC(Direct Current)電圧出力端子33および制御装置10を備える。

0048

スイッチング素子M1には、例えば、NMOS(N channel Metal Oxide Semiconductor Field Effect Transistor)トランジスタが使用される。また、トランス32は、1次巻線L1、2次巻線L2を含み、さらに補助巻線Lauxを有している。なお、制御装置10は、図1の制御装置1の機能を実現する。

0049

回路素子の接続関係を記すと、ブリッジ回路31の一方の入力端子は、AC電圧源a1に接続し、他方の入力端子は、AC電圧源a1とダイオードD0のアノードに接続する。
ブリッジ回路31の正極側出力端子は、コンデンサC1の一端およびトランス32の1次巻線L1の一端に接続する。ブリッジ回路31の負極側出力端子は、コンデンサC1の他端とGNDと接続する。ダイオードD0のカソードは、抵抗R0の一端に接続し、抵抗R0の他端は、制御装置10の端子VHに接続する。

0050

NMOSトランジスタM1のドレインは、1次巻線L1の他端に接続し、NMOSトランジスタM1のゲートは、制御装置10の端子OUTに接続し、NMOSトランジスタM1のソースは、GNDに接続する。

0051

補助巻線Lauxの一端は、ダイオードD1のアノードに接続し、補助巻線Lauxの他端は、GNDに接続する。ダイオードD1のカソードは、制御装置10の端子VCCと、電源コンデンサC0の一端に接続し、電源コンデンサC0の他端はGNDに接続する。

0052

2次巻線L2の一端は、ダイオードDsのアノードに接続し、ダイオードDsのカソードは、コンデンサC2の一端、抵抗Rdの一端およびDC電圧出力端子33の一方の端子に接続する。

0053

2次巻線L2の他端は、コンデンサC2の他端、抵抗Rdの他端およびDC電圧出力端子33の他方の端子およびGNDに接続する。なお、DC電圧出力端子33の2つの端子には、接地された負荷5が接続される。

0054

ここで、ブリッジ回路31は、AC電圧源a1から入力されたAC電圧を整流する。コンデンサC1は、整流電圧平滑化して直流電圧に変換し、1次巻線L1に電圧V1が生じる。

0055

2次側に配置されたダイオードDsは、2次巻線L2で発生した電圧V2を整流する。コンデンサC2は、整流電圧を平滑化し、平滑化後の電圧は、負荷5に供給される。制限抵抗Rdは、負荷5に流れる電流制限を行う。

0056

また、1次巻線L1に発生する電圧V1と、2次巻線L2に発生する電圧V2とは逆極性であり、補助巻線Lauxに発生する電圧Vauxと、2次巻線L2に発生する電圧V2とは同極性になっている。

0057

ここで、スイッチング電源30では、2次巻線L2と同じ方向に巻かれ、1次側のGNDに接地した補助巻線Lauxを有しており、補助巻線Lauxの両端電圧(またはその分圧電圧)が、定常状態において、制御装置10の端子VCCに送られる。

0058

制御装置10は、端子ISに入力されるNMOSトランジスタM1をドライブするための電流情報と、端子FBに入力される2次側の出力電圧情報とにもとづいて、PWM信号を生成し、端子OUTからPWM信号を出力する。

0059

PWM信号は、ゲート信号として、NMOSトランジスタM1のゲートに入力され、NMOSトランジスタM1は、PWM信号にもとづいてオンオフする。このような動作により、出力電圧目標値に整定させるPWM制御が行われる。

0060

次に制御装置10の構成について説明する。図7はスイッチング電源の制御装置の構成例を示す図である。制御装置10は、電源部3のスイッチング制御を行う装置である。
なお、図6に示すスイッチング電源30から、制御装置10、ダイオードD0、抵抗R0および電源コンデンサC0を除いた構成部分が電源部3に該当するものとする。

0061

制御装置10は、抵抗R1、R2、ダイオード(ツェナーダイオード)Dz、基準電源VR0、VR1、VR2、起動回路11、電源電圧検出コンパレータ12a、ブラウンイン/アウト検出コンパレータ12b、オン/オフ制御回路13、切替設定回路14、閾値切替スイッチ14a、スイッチ回路15、クロック生成回路16、PWM比較回路17、ブラウンインタイマ18−1、ブラウンアウトタイマ18−2、ドライブ制御回路19およびドライバ20を備える。ドライブ制御回路19は、ラッチ回路19−1、19−2および論理素子19aを含む。

0062

また、制御装置10は、端子VH、端子OUT、端子IS、端子FBおよび端子VCCを有している。端子VH、端子VCCおよび端子OUTの外部周辺接続構成については、図2と同じなので説明は省略する。

0063

ここで、ブラウンイン/アウト検出コンパレータ12bは、図1の検出回路1bの機能を実現し、ブラウンインタイマ18−1は、図1のブラウンインタイマ1cの機能を実現する。また、ラッチ回路19−1は、図1のラッチ回路1dの機能を実現し、論理素子19aは、図1の論理素子1eの機能を実現する。

0064

動作について説明する。制御装置10は、定常状態では、電源部3からの送出電力を端子VCCで受けて動作する。ただし、制御装置10の起動時は、電源部3が立ち上がっていない状態である。そのため、起動時においては、制御装置10を動作させる電力は、端子VHから入力する電力を利用する。

0065

この場合、制御装置10を駆動する電力は、外付けの電源コンデンサC0に一旦蓄えられ、電源コンデンサC0から端子VCCを介して制御装置10に供給される。このように、起動回路11は、起動時と定常状態との間で、動作電力を端子VH側から取るか、電源部3側から取るかを制御する。

0066

電源電圧検出コンパレータ12aは、電源コンデンサC0のチャージ電圧と、基準電源VR0から出力される電源電圧検出閾値Vr0とを比較する。このとき、電源コンデンサC0のチャージ電圧が電源電圧検出閾値Vr0よりも低い場合には(電源部3が通常運用状態になっていない場合には)、電源電圧検出コンパレータ12aは、Hレベル(第1の信号)を出力する。

0067

また、電源コンデンサC0のチャージ電圧が電源電圧検出閾値Vr0よりも高い場合には(電源部3が通常運用状態になっている場合には)、電源電圧検出コンパレータ12aは、Lレベル(第2の信号)を出力する。

0068

オン/オフ制御回路13は、電源電圧検出コンパレータ12aの出力がHレベルの場合はHレベルを出力し、電源電圧検出コンパレータ12aの出力がLレベルの場合はLレベルを出力する。

0069

起動回路11は、オン/オフ制御回路13からHレベルを受信した場合は、起動回路11内の起動スイッチ11aをオンして、電流が端子VHから電源コンデンサC0に流れるようにする。

0070

また、起動回路11がオン/オフ制御回路13からLレベルを受信した場合は、起動スイッチ11aをオフする。この場合は、電源部3が通常運用状態になっており、制御装置10は、電源部3から電力を受けることになる。

0071

一方、端子VHを通じて入力された入力電圧Vinは、抵抗R1、R2によって分圧されて、分圧点P1において分圧電圧Vdが生成される。
なお、分圧点P1とブラウンイン/アウト検出コンパレータ12bの正側入力端子とをつなぐラインにダイオードDzが接続されている。これは、オーバーシュートのようなサージ電圧を吸収するためのダイオードであり、分圧点P1で発生する過電圧を、ダイオードDzの耐圧でクランプして、過電圧による素子破壊を防止するために設けられているものである。

0072

一方、抵抗R1の一端は、端子VHと起動回路11の入力端子に接続し、抵抗R1の他端は、抵抗R2の一端、ダイオードDzのカソードおよびブラウンイン/アウト検出コンパレータ12bの正側入力端子に接続し、抵抗R2の他端と、ダイオードDzのアノードはGNDに接続する。

0073

ブラウンイン/アウト検出コンパレータ12bは、正側入力端子には、分圧電圧Vdが入力し、負側入力端子には、閾値切替スイッチ14aからの出力信号が入力する。閾値切替スイッチ14aは、切替設定回路14から出力されるスイッチ切替信号にもとづいて、基準電源VR1からの入力、または基準電源VR2からの入力を切り替える。

0074

基準電源VR1は、ブラウンイン検出閾値Binthを出力する。ブラウンイン検出閾値Binthは、例えば、0.9Vである(対応AC実効電圧は90V)。
また、基準電源VR2は、ブラウンアウト検出閾値Boutthを出力する。ブラウンアウト検出閾値Boutthは、例えば、0.7Vである(対応AC実効電圧は70V)。

0075

切替設定回路14は、信号Aが入力されると、ブラウンイン検出閾値Binthを選択するためのスイッチ切替信号を出力し、信号Bが入力されると、ブラウンアウト検出閾値Boutthを選択するためのスイッチ切替信号を出力する(トグルスイッチのように動作する)。なお、制御装置10が初期に動作する際は、切替設定回路14は、ブラウンイン検出閾値Binthを選択するためのスイッチ切替信号を出力する。

0076

ブラウンイン/アウト検出コンパレータ12bは、分圧電圧Vdのレベルが、負側入力端子に入力される閾値電圧以上の場合は、Hレベルの信号を出力する。また、分圧電圧Vdのレベルが閾値電圧未満の場合は、Lレベルの信号を出力する。

0077

このため、制御装置10が初期に動作する際に、分圧点P1における分圧電圧Vdが徐々に上昇し、分圧電圧Vdがブラウンイン検出閾値Binthを上回ると、ブラウンイン/アウト検出コンパレータ12bは、Hレベル出力をすることになる。

0078

スイッチ回路15は、電源部3が立ち上がり、電源コンデンサC0が十分に充電しているとオン状態になる。すなわち、スイッチ回路15は、オン/オフ制御回路13からLレベル(第2の信号)の出力を受信した場合には(起動スイッチ11aがオフしている状態)、スイッチオンして、ブラウンイン/アウト検出コンパレータ12bから出力された信号を次段の回路へ送出する。

0079

また、スイッチ回路15は、オン/オフ制御回路13からHレベル(第1の信号)の出力を受信した場合には(起動スイッチ11aがオンしている状態)、スイッチオフして、ブラウンイン/アウト検出コンパレータ12bから出力された信号を、次段の回路へ送出しないようにする。

0080

なお、オン/オフ制御回路13から出力される信号がHレベルである場合は、起動スイッチ11aがオンして、端子VHに印加される電力が電源コンデンサC0の充電に使われている状態である。

0081

この場合は、端子VHに加えられる電圧が本来検出すべき電圧よりも低下しているので、ブラウンイン状態を正確に検出できない。したがって、この状態では、スイッチ回路15のスイッチをオフし、ブラウンイン/アウト状態の検出は行わないようにしている。

0082

クロック生成回路16は、制御装置10内で使われるクロック信号ckを生成する。クロック信号ckは、PWM比較回路17、ブラウンインタイマ18−1およびブラウンアウトタイマ18−2などに入力される。クロック信号ckの周波数は、例えば、100kHz、65kHzである。

0083

PWM比較回路17は、クロック信号ckと、端子ISから入力された信号d1と、端子FBから入力された信号d2とにもとづいて、電源部3内のスイッチング素子M1を駆動するPWM信号を生成する。信号d1は、スイッチング素子M1をドライブするための電流情報であり、信号d2は、電源部3の出力電圧情報である。

0084

なお、PWM出力の基本周波数は、クロック信号ckの周波数である。そして、このクロック周期と、信号d1、d2とにもとづいて、端子OUTから出力されるPWM信号のパルス幅が調整される。これにより、電源部3の出力電圧が一定に制御される。

0085

一方、ブラウンインタイマ18−1は、制御装置10の起動後、スイッチ回路15からの出力信号k0をトリガにして、カウント動作を開始する。カウント動作を開始すると、設定された第1の所定時間の経過後にパルス信号k1を出力する。パルス信号k1は、具体的には、出力信号k0が発生したタイミングから第1の所定時間経過後に改めて出力信号k0を取り込むタイミング信号である。

0086

ブラウンアウトタイマ18−2は、スイッチ回路15からの出力信号k0をインバータInv1で反転した信号をトリガにして、カウント動作を開始する。カウント動作を開始すると、設定された第1の所定時間の経過後にパルス信号k2を出力する。パルス信号k2は、具体的には、出力信号k0が発生したタイミングから第2の所定時間経過後に出力信号k0を取り込むタイミング信号である。

0087

ドライブ制御回路19は、ラッチ回路19−1、19−2および3入力1出力のAND素子19aを含み、ラッチ回路19−1、19−2のイネーブル端子(E)には、スイッチ回路15からの出力信号k0が入力する。

0088

ラッチ回路19−1のセット端子(S)には、ブラウンインタイマ18−1の出力であるパルス信号k1が入力し、ラッチ回路19−1のリセット端子(R)には、信号Bが入力する。また、ラッチ回路19−1の出力は信号Aになる。

0089

ラッチ回路19−2のセット端子(S)には、ブラウンアウトタイマ18−2の出力であるパルス信号k2が入力し、ラッチ回路19−2のリセット端子(R)には、信号Aが入力する。また、ラッチ回路19−2の出力は信号Bになる。

0090

ラッチ回路19−1は、ブラウンインタイマ18−1からパルス信号k1が出力されると、スイッチ回路15からの出力信号k0をラッチして、信号Aを出力する。このとき、信号Aは、ラッチ回路19−2のリセット端子(R)に入力しているので、ラッチ回路19−2はリセットされる。

0091

また、ラッチ回路19−2は、ブラウンアウトタイマ18−2からパルス信号k2が出力されると、スイッチ回路15からの出力信号k0をラッチして、信号Bを出力する。このとき、信号Bは、ラッチ回路19−1のリセット端子(R)に入力しているので、ラッチ回路19−1はリセットされる。

0092

AND素子19aには、信号A、BおよびPWM比較回路17から出力されたPWM信号が入力しており、3入力の論理積をとった結果がドライバ20へ出力される。
ドライバ20は、AND素子19aからの出力信号を増幅して、端子OUTからドライブ出力する。なお、端子OUTからの出力は、定常状態では、スイッチング素子M1のゲート駆動を行うPWM信号のパルスが出力される。また、端子VHに入力される電圧が規定の電圧に達しない場合(ブラウンイン電圧を下回る場合)は、端子OUTの出力は、Lレベル状態になる。

0093

次にブラウンイン誤動作の防止を図った制御装置10の動作波形について説明する。図8はブラウンイン誤動作の防止を図った制御装置の動作波形を示す図である。縦軸は電圧、横軸は時間である。

0094

波形g31は、分圧電圧Vdを示し、波形g32は、検出信号s1(図7の出力信号k0に相当)を示す。波形g33は、検出信号s1のタイミングから第1の所定時間を経過した検出信号s2(図7のパルス信号k1に相当)を示す。

0095

波形g34は、検出信号s2のラッチ出力であるラッチ信号s2aを示す。すなわち、ラッチ信号s2aは、ラッチ回路19−1の出力信号に該当する。波形g35は、端子OUTからの出力信号を示す。波形g36は、クロック信号ckを示す。

0096

ここで、分圧電圧Vdに発生したオーバーシュートosがブラウンイン検出閾値Binthを超えると(波形g31)、ブラウンイン/アウト検出コンパレータ12bがオーバーシュートosを検出して、検出信号s1を出力する(波形g32)。

0097

ブラウンインタイマ18−1に検出信号s1が入力されると、そのタイミングから第1の所定時間tdを経過した後、検出信号s2が出力される(波形g33)。そして、ラッチ回路19−1では、検出信号s2を用いて、スイッチ回路15から出力された信号、すなわち、ブラウンイン/アウト検出コンパレータ12bの出力をラッチする(波形g34)。

0098

すなわち、検出信号s1から第1の所定時間td経過後のブラウンイン/アウト検出コンパレータ12bの出力をラッチしており、このことは、オーバーシュートosが発生するような電圧変動期間を避けて、分圧電圧V1のレベルを測定していることに相当する。

0099

検出信号s2がラッチ回路19−1に入力するときの、ブラウンイン/アウト検出コンパレータ12bの出力は、オーバーシュートosの発生期間を過ぎているためにLレベルが出力されているから、ラッチ回路19−1のラッチ信号s2aもLレベルになる。

0100

また、ラッチ信号s2aがLレベルであるから、AND素子19aの出力信号もLレベルになり、端子OUTの出力信号もLレベルになる(波形g35)。
このように、検出信号s1から第1の所定時間td経過後の検出信号s2でブラウンイン/アウト検出コンパレータ12bの出力をラッチして、ラッチ出力と、PWM信号との論理積をとる構成にしている。

0101

これにより、ブラウンイン検出閾値Binthを超えるオーバーシュートosが発生したような場合でも、PWM信号が電源部3のスイッチング素子に送信されてしまうことを回避することができ、ブラウンイン誤動作の発生を防止することが可能になる。

0102

次にブラウンイン誤動作を引き起こすオーバーシュートの観測波形について説明する。図9はオーバーシュートの観測波形を示す図である。縦軸は電圧、横軸は時間である。
電源投入時に(端子VHがステップ状に立ち上がった場合に)、分圧点P1に発生する誤動作要因となるオーバーシュートの立ち上がり/立ち下がりの様子を観測したものである。なお、オーバーシュートは、立ち上がった後に、抵抗R2により立ち下がる。

0103

図9の例では、端子VHに100Vを印加した場合の、分圧点P1における電圧に生じるオーバーシュートos1の測定結果を示している。ブラウンイン検出閾値Binthを超えるオーバーシュートos1の跳ね上がり時間が30μsと測定されている。

0104

次にブラウンインタイマ18−1に設定される第1の所定時間について説明する。スイッチング電源の機種により、図9に示したようなオーバーシュートのパルス形状の様子は異なる。

0105

したがって、本発明では、ブラウンインタイマ18−1に設定される第1の所定時間を、起動スイッチ11aと抵抗R1との間の容量性結合によって生じる浮遊容量Cfの容量値と、分圧抵抗のGND側に接続される抵抗R2の抵抗値と、から算出されるCR時定数にもとづいて設定している。

0106

図10はブラウンインタイマに設定される第1の所定時間を示す図である。テーブルT1は、機種毎に、CR時定数(ms)、跳ね上がり時間(μs)および第1の所定時間(μs)をまとめたものである。

0107

「第1の所定時間」として「CR時定数」の5分の1、望ましくは7分の1以上の時間を、ブラウンインタイマ18−1に設定することで、オーバーシュートなどが発生する電圧変動期間を効果的に避けることができる(テーブルT1は7分の1以上の例)。

0108

このように、本発明では、浮遊容量Cfの容量値と、抵抗R2の抵抗値とから算出されるCR時定数の算出結果にもとづいて、ブラウンインタイマ18−1に第1の所定時間を設定する。

0109

これにより電力損失の低減をおこない、機種毎に誤動作の要因となるオーバーシュートを観測することなく、分圧点P1における正常な対象電圧を検出することができ、精度よくブラウンイン電圧の検出を行うことが可能になる。

0110

以上の実施の形態において、ブラウンインタイマ18−1は、スイッチ回路15からの出力信号k0をトリガにして、カウント動作を開始し、設定された第1の所定時間の経過後にパルス信号k1を出力するものとして説明した。これに限らず、ブラウンインタイマ18−1は、スイッチ回路15からの出力信号k0を第1の所定時間だけ遅延させて、パルス信号k1として出力するものであってもよい。この遅延は遅延回路によるものであってよい。この構成の場合も本発明に含まれ、上述の場合と同様の効果が得られる。

0111

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。

0112

1制御装置
1a分圧回路
1b検出回路
1cブラウンインタイマ
1dラッチ回路
1e論理素子
Vin入力電圧
R1 第1の抵抗
R2 第2の抵抗
P1分圧点
Binth ブラウンイン検出閾値
s1 第1の検出信号
s2 第2の検出信号
g1〜g3波形
osオーバーシュート
td 第1の所定時間

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 本田技研工業株式会社の「 電源システム」が 公開されました。( 2019/05/16)

    【課題】2つのバッテリの間に設けられた電圧変換器の起動時に生じ得る突入電流の向きを一定にできる電源システムを提供すること。【解決手段】電源システムSは、高出力型の第1バッテリ10を有する第1回路1と、... 詳細

  • エイブリック株式会社の「 スイッチングレギュレータ」が 公開されました。( 2019/05/09)

    【課題】PFM動作中に負荷電流が急増しても、出力電圧の大幅な低下を抑制できるスイッチングレギュレータを提供する。【解決手段】出力端子に接続されたスイッチング素子と、出力電圧に基づく電圧と第1基準電圧と... 詳細

  • 本田技研工業株式会社の「 電力変換装置」が 公開されました。( 2019/05/09)

    【課題】半導体積層体を保持する保持部材の大型化を抑制し、コンパクトな構成を実現することができる電力変換装置を提供する。【解決手段】車両に搭載される電力変換装置1であって、複数の半導体モジュール10と、... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ