図面 (/)

技術 電子機器

出願人 京セラ株式会社
発明者 坪光浩行
出願日 2015年7月29日 (4年6ヶ月経過) 出願番号 2015-149293
公開日 2017年2月9日 (3年0ヶ月経過) 公開番号 2017-033062
状態 特許登録済
技術分野 計算機・クロック パルスの操作
主要キーワード Bluetooth送信 回路グループ 可変クロック アクティブエッジ 機能回路ブロック クロック供給装置 クロック供給回路 ドライブ電流
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年2月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避できる電子機器を提供する。

解決手段

音機能回路ブロックA〜Dは、クロック信号CLK1に同期して動作するように構成される。クロック供給回路2は、機能回路ブロックA〜Dへクロック信号CLK1を供給するように構成される。クロック供給回路2のクロック信号CLK1の電流値は、機能回路ブロックA〜Dの状態に応じて変化する。

概要

背景

従来から、複数の機能回路ブロックに対してクロックを供給するクロック供給装置が知られている。

たとえば、特許文献1に記載の装置は、複数の機能回路ブロックに所定のアクティブエッジ位相を持つクロック信号を供給する。

概要

供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避できる電子機器を提供する。音機能回路ブロックA〜Dは、クロック信号CLK1に同期して動作するように構成される。クロック供給回路2は、機能回路ブロックA〜Dへクロック信号CLK1を供給するように構成される。クロック供給回路2のクロック信号CLK1の電流値は、機能回路ブロックA〜Dの状態に応じて変化する。

目的

それゆえに、本開示の目的は、供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避できる電子機器を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

各々が、所定の機能を実現するように構成された1個以上の回路からなり、かつクロック信号に同期して動作するように構成された複数の機能回路ブロックと、前記複数の機能回路ブロックへ前記クロック信号を供給するように構成されたクロック供給回路とを備え、前記クロック供給回路の前記クロック信号の電流値は、前記複数の機能回路ブロックの状態に応じて変化する、電子機器

請求項2

前記複数の機能回路ブロックは、CPUを含む、請求項1記載の電子機器。

請求項3

前記CPUは、前記複数の機能回路ブロックのうちの動作状態の機能回路ブロックの数に応じて、前記クロック供給回路の前記クロック信号の電流値を制御するように構成される、請求項2記載の電子機器。

請求項4

前記CPUは、前記複数の機能回路ブロックのうちの動作状態の機能回路ブロックの種類に応じて、前記クロック供給回路の前記クロック信号の電流値を制御するように構成される、請求項2記載の電子機器。

請求項5

前記CPUは、他の機能回路ブロックよりも先に動作状態となり、他の機能回路ブロックの状態を制御するように構成される、請求項2記載の電子機器。

請求項6

前記クロック信号は、19.2MHzのクロック信号である、請求項1記載の電子機器。

請求項7

前記クロック信号とは別のクロック信号に同期して動作するように構成された別の機能回路ブロックと、前記別の機能回路ブロックへ前記別のクロック信号を供給するように構成された別のクロック供給回路とを備え、前記別のクロック供給回路の前記別のクロック信号の電流値は、前記別の機能回路ブロックの状態によって変化しない、請求項1記載の電子機器。

請求項8

第1のクロック信号に同期して動作するように構成された第1群に属する複数の機能回路ブロックと、前記第1群に属する複数の機能回路ブロックへ前記第1のクロック信号を供給するように構成された第1のクロック供給回路と、第2のクロック信号に同期して動作するように構成された第2群に属する複数の機能回路ブロックと、前記第2群に属する複数の機能回路ブロックへ前記第2のクロック信号を供給するように構成された第2のクロック供給回路と、制御部とを備え、前記制御部は、前記第1群に属する複数の機能回路ブロックのうちの動作状態の機能回路ブロックの数に応じて、前記第1のクロック供給回路の前記第1のクロック信号の電流値を制御するように構成され、前記第2群に属する複数の機能回路ブロックのうちの動作状態の機能回路ブロックの数に応じて、前記第2のクロック供給回路の前記第2のクロック信号の電流値を制御するように構成され、前記制御部は、前記第1群に属する動作状態の機能回路ブロックの数の増加量と、前記第2群に属する動作状態の機能回路ブロックの数の増加量が同じ場合に、前記第2のクロック供給回路の電流値の増加量を前記第1のクロック供給回路の電流値の増加量よりも大きく設定するように構成される、電子機器。

請求項9

前記第1のクロック信号は、19.2MHzのクロックであり、前記第2のクロック信号は、48MHzのクロックである、請求項8記載の電子機器。

技術分野

0001

本開示は、電子機器に関する。

背景技術

0002

従来から、複数の機能回路ブロックに対してクロックを供給するクロック供給装置が知られている。

0003

たとえば、特許文献1に記載の装置は、複数の機能回路ブロックに所定のアクティブエッジ位相を持つクロック信号を供給する。

先行技術

0004

特開2011−248579号公報

発明が解決しようとする課題

0005

しかしながら、供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、クロックのドライブ電流が低下するために、機能回路ブロックにおいて受信するクロックの信号強度が低下する。その結果、複数の機能回路ブロックの間の同期がとれなくなるという問題が生じる。

0006

それゆえに、本開示の目的は、供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避できる電子機器を提供することである。

課題を解決するための手段

0007

一実施形態の電子機器は、各々が、所定の機能を実現するように構成された1個以上の回路からなり、かつクロック信号に同期して動作するように構成された複数の機能回路ブロックと、複数の機能回路ブロックへクロック信号を供給するように構成されたクロック供給回路とを備える。クロック供給回路のクロック信号の電流値は、複数の機能回路ブロックの状態に応じて変化する。

発明の効果

0008

一実施形態の電子機器によれば、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避できる。

図面の簡単な説明

0009

第1の実施形態の電子機器の構成を表わす図である。
第1の実施形態のドライブ力設定テーブルを表わす図である。
第1の実施形態の電子機器の動作手順を表わすフローチャートである。
(a)は、方式1において、機能回路ブロックAのみが動作状態オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(b)は、方式1において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(c)は、方式1において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(d)は、方式1において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。
(a)は、方式2において、機能回路ブロックAのみが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(b)は、方式2において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(c)は、方式2において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(d)は、方式2において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。
(a)は、第1の実施形態において、機能回路ブロックAのみが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(b)は、第1の実施形態において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(c)は、第1の実施形態において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。(d)は、第1の実施形態において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。
第2の実施形態におけるドライブ力設定テーブルを表わす図である。
第3の実施形態におけるドライブ力設定テーブルを表わす図である。
第4の実施形態の電子機器の構成を表わす図である。
第5の実施形態の電子機器の構成を表わす図である。
第1のドライブ力設定テーブルを表わす図である。
第2のドライブ力設定テーブルを表わす図である。

実施例

0010

以下、本開示について図面を用いて説明する。
[第1の実施形態]
図1は、第1の実施形態の電子機器1の構成を表わす図である。

0011

この電子機器1は、たとえば、スマートフォン携帯電話、またはパソコンなどである。

0012

図1を参照して、電子機器1は、クロック供給回路2と、機能回路ブロックAと、機能回路ブロックBと、機能回路ブロックCと、機能回路ブロックDとを備える。

0013

クロック供給回路2は、クロック発振器3と、可変クロックドライバ4とを備える。
クロック発振器3は、19.2MHzのクロック信号CLK1を出力することができる。

0014

可変クロックドライバ4は、クロック信号CLK1を信号線CLへ出力することができる。信号線CLは、機能回路ブロックA〜Dと接続されることができる。可変クロックドライバ4は、機能回路ブロックA(CPU)からの制御信号CG1に従って、クロック信号CLK1のドライブ力を調整することができる。

0015

可変クロックドライバ4は、たとえば、可変アンプで構成されるものとしてもよい。可変アンプ増幅度を増加させることによって、クロック信号CLK1のドライブ力を増加させることができる。

0016

可変クロックドライバ4は、スイッチとアンプとが直列接続された構成が複数個並列接続された回路としてもよい。このような回路の場合に、オンにするスイッチの数を増加させることによって、クロック信号CLK1のドライブ力を増加させることができる。

0017

機能回路ブロックA〜Dの各々は、所定の機能を実現するよう構成された1個以上の回路からなる。電子機器1内の回路は、1つの機能回路ブロックに属するものとしてもよい。あるいは、電子機器1内の回路は、複数の機能回路ブロックに属するものとしてもよい。つまり、たとえば、あるスイッチが機能回路ブロックBと機能回路ブロックCの両方に属するものとしてもよい。

0018

機能回路ブロックAは、CPU(Central Processing Unit)である。機能回路ブロックBは、たとえば、RF回路である。機能回路ブロックCは、たとえば、Bluetooth(登録商標送信回路である。機能回路ブロックDは、MIPI(Mobile. Industry Processor Interface)コンバータである。

0019

機能回路ブロックA〜Dは、動作状態または停止状態のいずれかの状態をとることができる。機能回路ブロックA〜Dは、供給されたクロック信号CLK1に同期して動作することができる。

0020

CPUである機能回路ブロックAは、機能回路ブロックB、C、Dの状態を制御することができる。機能回路ブロックAは、機能回路ブロックB、C、Dを停止状態から動作状態に変更する場合には、イネーブル信号EnB、EnC、EnDをロウレベルからハイレベルに変更することができる。機能回路ブロックAは、機能回路ブロックB、C、Dを動作状態から停止状態に変更する場合には、イネーブル信号EnB、EnC、EnDをハイレベルからロウベルに変更することができる。

0021

機能回路ブロックB、C、Dは、受信したイネーブル信号EnB、EnC、EnDがハイレベルの場合に動作状態となる。機能回路ブロックB、C、Dは、受信したイネーブル信号EnB、EnC、EnDがロウレベルの場合に停止状態となる。

0022

機能回路ブロックAは、機能回路ブロックB、C、Dよりも先に動作状態となることができる。機能回路ブロックAは、常時動作状態となることとしてもよい。または、電子機器が通常モードと低消費電力状態スタンバイ状態モードとを有するときに、機能回路ブロックAは、通常モード時に常時、動作状態となることとしてもよい。

0023

機能回路ブロックA(CPU)は、ドライブ力設定テーブルを参照して、機能回路ブロックA〜Dの状態に応じて、可変クロックドライバ4によるクロック信号CLK1のドライブ力を制御することができる。

0024

図2は、第1の実施形態のドライブ力設定テーブルを表わす図である。
ドライブ力設定テーブルは、動作状態の機能回路ブロックの数と可変クロックドライバ4の要求ドライブ電流の大きさとの関係を表わすことができる。要求ドライブ電流が、クロック信号CLK1の要求ドライブ力を表わす。動作状態の機能回路ブロックの数が1〜3の場合に、要求ドライブ電流をIMとすることができる。動作状態の機能回路ブロックの数が4の場合に、要求ドライブ電流をIHとすることができる。IM<IHである。

0025

ドライブ力設定テーブルは、機能回路ブロックA(CPU)内のレジスタに記憶されてもよいし、あるいは図示しないメモリに記憶されてもよい。

0026

図3は、第1の実施形態の電子機器の動作手順を表わすフローチャートである。
テップS101において、CPU(機能回路ブロックA)が、アプリケーションプログラムなどに基づいて、動作状態に設定する機能回路ブロックを決定することができる。

0027

ステップS102において、CPU(機能回路ブロックA)が、動作状態に設定する機能回路ブロックに対して、イネーブル信号をハイレベルに設定することができる。イネーブル信号のデフォルトは、ロウレベルである。たとえば、機能回路ブロックBを動作状態にするには、CPUは、イネーブル信号EnBをハイレベルに変化させることができる。

0028

ステップS103において、CPU(機能回路ブロックA)が、図2のドライブ力設定テーブルに基づいて、可変クロックドライバ4のクロック信号CLK1の要求ドライブ力を表わす要求ドライブ電流を特定することができる。

0029

ステップS104において、CPU(機能回路ブロックA)が、可変クロックドライバ4のドライブ電流(ドライブ力)が要求ドライブ電流(要求ドライブ力)の大きさになるように、可変クロックドライバ4を制御する制御信号CG1を出力することができる。可変クロックドライバ4は、ドライブ電流(ドライブ力)が要求ドライブ電流(要求ドライブ力)となるように、内部のスイッチのオン/オフを調整し、または内部の可変アンプの増幅率を調整する。

0030

次に、第1の実施形態による方式と、動作状態の機能回路ブロックの数に関係なくドライブ電流を低い一定値に維持する方式(方式1)と、動作状態の機能回路ブロックの数に関係なくドライブ電流を高い一定値に維持する方式(方式2)とを比較する。

0031

方式1では、クロックドライバのドライブ電流が一定値のIMであるとする。
図4(a)は、方式1において、機能回路ブロックAのみが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0032

動作状態の機能回路ブロックの数が1つの場合に、クロック信号CLK1が供給される側の負荷が小さいため、伝送されるクロック信号のCLK1の波形に鈍りがない。機能回路ブロックAは正常に動作する。

0033

図4(b)は、方式1において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0034

動作状態の機能回路ブロックの数が2つの場合には、クロック信号CLK1が供給される側の負荷が増加する。その結果、伝送されるクロック信号CLK1の波形に鈍りが生じるが、鈍りの程度が小さいので機能回路ブロックAとBは正常に動作する。

0035

図4(c)は、方式1において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0036

動作状態の機能回路ブロックの数が3つの場合には、クロック信号CLK1が供給される側の負荷がさらに増加する。その結果、伝送されるクロック信号CLK1の波形に鈍りが生じるが、鈍りの程度が小さいので、機能回路ブロックAとBとCは正常に動作する。

0037

図4(d)は、方式1において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0038

動作状態の機能回路ブロックの数が4つの場合には、クロック信号CLK1が供給される側の負荷がさらに増加する。その結果、伝送されるクロック信号CLK1の波形に大きな鈍りが生じるため、機能回路ブロックAとBとCとDとが正常に動作しなくなる。

0039

方式2では、クロックドライバのドライブ電流が一定値のIHであるとする。
図5(a)は、方式2において、機能回路ブロックAのみが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0040

動作状態の機能回路ブロックの数が1つの場合に、クロック信号CLK1が供給される側の負荷が小さいため、伝送されるクロック信号のCLK1の波形に鈍りがない。機能回路ブロックAは正常に動作する。

0041

図5(b)は、方式2において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0042

動作状態の機能回路ブロックの数が2つの場合には、クロック信号CLK1が供給される側の負荷が増加するが、ドライブ電流が大きいため、伝送されるクロック信号CLK1の波形に鈍りがない。機能回路ブロックAとBは正常に動作する。

0043

図5(c)は、方式2において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0044

動作状態の機能回路ブロックの数が3つの場合には、クロック信号CLK1が供給される側の負荷がさらに増加するが、ドライブ電流が大きいため、伝送されるクロック信号CLK1の波形に鈍りがない。機能回路ブロックAとBとCは正常に動作する。

0045

図5(d)は、方式2において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0046

動作状態の機能回路ブロックの数が4つの場合には、クロック信号CLK1が供給される側の負荷がさらに増加する。しかしながら、ドライブ電流が大きいため、伝送されるクロック信号CLK1の波形が大きく鈍らず、機能回路ブロックAとBとCとDとが正常に動作する。

0047

図6(a)は、第1の実施形態において、機能回路ブロックAのみが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0048

動作状態の機能回路ブロックの数が1つの場合に、要求ドライブ電流がIMとなる。クロック信号CLK1が供給される側の負荷が小さいため、伝送されるクロック信号のCLK1の波形に鈍りがない。

0049

図6(b)は、第1の実施形態において、機能回路ブロックAとBが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0050

動作状態の機能回路ブロックの数が2つの場合に、要求ドライブ電流がIMで変化しないが、クロック信号CLK1が供給される側の負荷が増加する。その結果、伝送されるクロック信号CLK1の波形に鈍りが生じるが、鈍りの程度が小さいので機能回路ブロックAとBは正常に動作する。

0051

図6(c)は、第1の実施形態において、機能回路ブロックAとBとCとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0052

動作状態の機能回路ブロックの数が3つの場合に、要求ドライブ電流がIMで変化しないが、クロック信号CLK1が供給される側の負荷がさらに増加する。その結果、伝送されるクロック信号CLK1の波形に鈍りが生じるが、鈍りの程度が小さいので、機能回路ブロックAとBとCは正常に動作する。

0053

図6(d)は、第1の実施形態において、機能回路ブロックAとBとCとDとが動作状態(オン)のときの伝送されるクロック信号CLK1の波形を表わす図である。

0054

動作状態の機能回路ブロックの数が4つの場合に、要求ドライブ電流がIHに増加するととともに、クロック信号CLK1が供給される側の負荷がさらに増加する。負荷が増加するが、ドライブ電流も増加するため、伝送されるクロック信号CLK1の波形の鈍りを抑えることができ、機能回路ブロックAとBとCとDは正常に動作する。

0055

以上のように、方式1では、ドライブ電流が低い一定値に維持されるため、消費電力を抑えることができるが、動作状態の機能回路ブロック数が増加すると、機能回路ブロックが正常に動作しなくなるという問題がある。方式2では、ドライブ電流が高い一定値に維持されるため、動作状態の機能回路ブロック数が増加しても、機能回路ブロックが正常に動作するが、消費電力が大きくなるという問題がある。第1の実施形態では、動作状態の機能回路ブロックの数が増加すると、ドライブ電流を増加させることによって、機能回路ブロックが正常に動作するとともに、消費電力を抑えることができる。

0056

以上のように、第1の実施形態によれば、供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、クロック供給回路によるクロックのドライブ力を増加させるので、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避することができる。

0057

[第2の実施形態]
第1の実施形態では、ドライブ電流が2段階で切替可能とした。これに対して、第2の実施形態では、ドライブ電流を3段階で切替え可能とする。

0058

図7は、第2の実施形態におけるドライブ力設定テーブルを表わす図である。
ドライブ力設定テーブルは、動作状態の機能回路ブロックの数と可変クロックドライバ4の要求ドライブ電流の大きさとの関係を表わすことができる。要求ドライブ電流が、クロック信号CLK1の要求ドライブ力を表わす。動作状態の機能回路ブロックの数が1の場合に、要求ドライブ電流をILとすることができる。動作状態の機能回路ブロックの数が2または3の場合に、要求ドライブ電流をIMとすることができる。動作状態の機能回路ブロックの数が4の場合に、要求ドライブ電流をIHとすることができる。IL<IM<IHである。

0059

第2の実施形態の電子機器の動作手順は、図3に示す第1の実施形態の電子機器の動作手順と同様である。

0060

ただし、第2の実施形態では、ステップS103において、CPU(機能回路ブロックA)が、図2に代えて、図7のドライブ力設定テーブルに基づいて、可変クロックドライバ4のクロック信号CLK1の要求ドライブ力を表わす要求ドライブ電流を特定することができる。

0061

以上のように、第2の実施形態によれば、第1の実施形態と同様に、供給されたクロックに同期して動作する機能回路ブロックの数が多い場合に、クロック供給回路によるクロックのドライブ力を増加させるので、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避することができる。

0062

[第3の実施形態]
第3の実施形態では、機能回路ブロック(CPU)は、複数の機能回路ブロックのうちの動作状態の機能回路ブロックの種類に応じて、可変クロックドライバ4によるクロック信号CLK1のドライブ力を制御することができる。

0063

図8は、第3の実施形態におけるドライブ力設定テーブルを表わす図である。
ドライブ力設定テーブルは、動作状態の機能回路ブロックと可変クロックドライバ4の要求ドライブ電流の大きさとの関係を表わすことができる。要求ドライブ電流が、クロック信号CLK1の要求ドライブ力を表わす。図8において、○は動作状態を表し、×は停止状態を表わす。

0064

CPUは、常時動作状態とする。
RF回路、Bluetooth送信回路、MIPIコンバータのうち、RF回路の負荷が最小であり、Bluetooth送信回路の負荷が2番目に小さく、MIPIコンバータの負荷が最大であるものとする。

0065

このような特性に対応して、RF回路、Bluetooth送信回路、MIPIコンバータがそれぞれ動作状態のとき要求ドライブ電流の大きさの大小関係は、RF回路が動作状態のときが最小であり、Bluetooth送信回路が動作状態のときが2番目に小さく、MIPIコンバータが動作状態のときが最大であるものとする。

0066

動作状態となる機能回路ブロックがCPUのみの場合に、要求ドライブ電流をI1とすることができる。

0067

動作状態となる機能回路ブロックがCPUとRF回路の場合に、要求ドライブ電流をI2とすることができる。動作状態となる機能回路ブロックがCPUとBluetooth送信回路の場合に、要求ドライブ電流をI3とすることができる。動作状態となる機能回路ブロックがCPUとMIPIコンバータの場合に、要求ドライブ電流をI4とすることができる。

0068

動作状態となる機能回路ブロックがCPUとRF回路とBluetooth送信回路の場合に、要求ドライブ電流をI5とすることができる。動作状態となる機能回路ブロックがCPUとRF回路とMIPIコンバータの場合に、要求ドライブ電流をI6とすることができる。動作状態となる機能回路ブロックがCPUとBluetooth送信回路とMIPIコンバータの場合に、要求ドライブ電流をI7とすることができる。

0069

動作状態となる機能回路ブロックがCPUとRF回路とBluetooth送信回路とMITIコンバータの場合に、要求ドライブ電流をI8とすることができる。I1<I2<I3<I4<I5<I6<I7<I8である。

0070

第3の実施形態の電子機器の動作手順は、図3に示す第1の実施形態の電子機器の動作手順と同様である。

0071

ただし、第3の実施形態では、ステップS103において、CPU(機能回路ブロックA)が、図2に代えて、図8のドライブ力設定テーブルに基づいて、可変クロックドライバ4のクロック信号CLK1の要求ドライブ力を表わす要求ドライブ電流を特定することができる。

0072

以上のように、第3の実施形態によれば、供給されたクロックに同期して動作する機能回路ブロックの種類に応じて、クロック供給回路によるクロックのドライブ力を変化させるので、機能回路ブロックにおいて受信するクロックの信号強度が低下するのを回避することができる。

0073

[第4の実施形態]
図9は、第4の実施形態の電子機器41の構成を表わす図である。

0074

図9を参照して、電子機器41は、図1の電子機器1に含まれる構成要素に加えて、クロック供給回路12と、機能回路ブロックEとを備える。

0075

クロック供給回路12は、クロック発振器13と、クロックドライバ14とを備える。
クロック発振器13は、48MHzのクロック信号CLK2を出力することができる。

0076

クロックドライバ14は、クロック信号CLK2を信号線CL2へ出力することができる。信号線CL2は、機能回路ブロックEと接続されることができる。

0077

可変クロックドライバ4のクロック信号CLK1のドライバ力は、調整可能であるのに対して、クロックドライバ14のクロック信号CLK2のドライブ力は、機能回路ブロックEの状態によって変化せず、一定である。

0078

機能回路ブロックEは、動作状態または停止状態のいずれかの状態をとることができる。機能回路ブロックEは、供給されたクロック信号CLK2に同期して動作することができる。

0079

CPUである機能回路ブロックAは、機能回路ブロックEの状態を制御することができる。機能回路ブロックEは、機能回路ブロックEを停止状態から動作状態に変更する場合には、イネーブル信号EnEをロウレベルからハイレベルに変更することができる。機能回路ブロックAは、機能回路ブロックEを動作状態から停止状態に変更する場合には、イネーブル信号EnEをハイレベルからロウベルに変更することができる。

0080

以上のように、第4の実施形態によれば、クロック信号のドライブ力が機能回路ブロックの状態によって変化するクロック供給回路と、クロック信号のドライブ力が機能回路ブロックの状態によって変化しないクロック供給回路とを備えることができる。

0081

[第5の実施形態]
図10は、第5の実施形態の電子機器51の構成を表わす図である。

0082

図10を参照して、電子機器51は、クロック供給回路2と、機能回路ブロックA〜Dと、クロック供給回路22と、機能回路ブロックE〜Hとを備える。

0083

機能回路ブロックA〜Dは、第1回路グループ31を形成し、機能回路ブロックE〜Hは、第2回路グループ32を形成することができる。

0084

クロック供給回路2は、クロック発振器3と、可変クロックドライバ4とを備える。
クロック発振器3は、19.2MHzのクロック信号CLK1を出力することができる。可変クロックドライバ4は、クロック信号CLK1を信号線CL1へ出力することができる。信号線CL1は、機能回路ブロックA〜Dと接続されることができる。可変クロックドライバ4は、機能回路ブロックA(CPU)からの制御信号CG1に従って、クロック信号CLK1のドライブ力を変化させることができる。

0085

クロック供給回路22は、クロック発振器23と、可変クロックドライバ24とを備える。

0086

クロック発振器23は、48MHzのクロック信号CLK2を出力することができる。可変クロックドライバ24は、クロック信号CLK2を信号線CL2へ出力することができる。信号線CL2は、機能回路ブロックE〜Hと接続されることができる。可変クロックドライバ24は、機能回路ブロックA(CPU)からの制御信号CG2に従って、クロック信号CLK2のドライブ力を変化させることができる。

0087

機能回路ブロックAは、CPU(Central Processing Unit)である。機能回路ブロックA〜Hは、動作状態または停止状態のいずれかの状態をとることができる。機能回路ブロックA〜Dは、クロック信号CLK1に同期して動作することができる。機能回路ブロックE〜Hは、クロック信号CLK2に同期して動作することができる。

0088

CPUである機能回路ブロックAは、機能回路ブロックB〜Hの状態を制御することができる。機能回路ブロックAは、機能回路ブロックB〜Hを停止状態から動作状態に変更する場合には、イネーブル信号EnB〜EnHをロウレベルからハイレベルに変更することができる。機能回路ブロックAは、機能回路ブロックB〜Hを動作状態から停止状態に変更する場合には、イネーブル信号EnB〜EnHをハイレベルからロウベルに変更することができる。

0089

機能回路ブロックB〜Hは、受信したイネーブル信号EnB〜EnHがハイレベルの場合に動作状態となる。機能回路ブロックB〜Hは、受信したイネーブル信号EnB〜EnHがロウレベルの場合に停止状態となる。

0090

機能回路ブロックAは、機能回路ブロックB〜Hよりも先に動作状態となることができる。機能回路ブロックAは、常時動作状態となることとしてもよい。または、電子機器51が通常モードと低消費電力状態のスタンバイ状態モードとを有するときに、通常モード時に常時動作状態となることとしてもよい。

0091

機能回路ブロックA(CPU)は、第1のドライブ力設定テーブルを参照して、機能回路ブロックA〜Dの状態に応じて、可変クロックドライバ4によるクロック信号CLK1のドライブ力を制御することができる。具体的には、機能回路ブロック(CPU)は、第1回路グループ31の中の動作状態の機能回路ブロックの数に応じて、可変クロックドライバ4のクロック信号CLK1のドライブ力を制御することができる。

0092

機能回路ブロックA(CPU)は、第2のドライブ力設定テーブルを参照して、機能回路ブロックE〜Hの状態に応じて、可変クロックドライバ24によるクロック信号CLK2のドライブ力を制御することができる。具体的には、機能回路ブロック(CPU)は、第2回路グループ32の中の動作状態の機能回路ブロックの数に応じて、クロックドライバ24のクロック信号CLK2のドライブ力を制御することができる。

0093

機能回路ブロックA(CPU)は、第1回路グループ31に属する動作状態の機能回路ブロックの数の増加量と、第2回路グループ32に属する動作状態の機能回路ブロックの数の増加量が同じ場合に、クロックドライバ24のドライブ力の増加量を可変クロックドライバ4のドライブ力の増加量よりも大きく設定する。

0094

図11は、第1のドライブ力設定テーブルを表わす図である。
第1のドライブ力設定テーブルは、第1回路グループ31の中の動作状態の機能回路ブロックの数と可変クロックドライバ4の要求ドライブ電流の大きさとの関係を表わすことができる。要求ドライブ電流が、クロック信号CLK1の要求ドライブ力を表わす。動作状態の機能回路ブロックの数が1、2、3、4の場合に、要求ドライブ電流をI1、I2、I3、I4とすることができる。

0095

図12は、第2のドライブ力設定テーブルを表わす図である。
第2のドライブ力設定テーブルは、第2回路グループ32の中の動作状態の機能回路ブロックの数とクロックドライバ24の要求ドライブ電流の大きさとの関係を表わすことができる。要求ドライブ電流が、クロック信号CLK2の要求ドライブ力を表わす。動作状態の機能回路ブロックの数が1、2、3、4の場合に、要求ドライブ電流をI1、I3、I5、I7とすることができる。I1<I2<I3<I4<I5<I7である。

0096

以上のように、第5の実施形態によれば、クロック信号のドライブ力が動作する機能回路ブロックの数によって小さく変化するクロック供給回路と、クロック信号のドライブ力が動作する機能回路ブロックの数によって大きく変化するクロック供給回路とを備えることができる。

0097

(変形例)
本開示は、上記の実施形態に限定されるものではなく、たとえば以下のような変形例も含む。

0098

(1)ドライブ力の制御
上記の実施形態では、CPUは、機能回路ブロックが動作状態であるか、あるいは停止状態であるかに基づいて、クロックドライバのドライブ力を制御したが、これに限定されるものではない。動作状態の中に、負荷の高い動作状態(動作状態α)と負荷の小さな動作状態(動作状態β)とがある場合に、CPUは、機能回路ブロックが動作状態αであるか、あるいは動作状態βであるか、あるいは停止状態であるかに基づいて、クロックドライバのドライブ力を制御するものとしてもよい。

0099

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

0100

1,41,51電子機器、2,12,22,92クロック供給回路、3,13,23クロック発振器、4,24可変クロックドライバ、14クロックドライバ、31 第1回路グループ、32 第2回路グループ、A〜H機能回路ブロック。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ