図面 (/)

技術 炭化珪素半導体装置の製造方法

出願人 住友電気工業株式会社
発明者 堀井拓
出願日 2015年7月9日 (5年4ヶ月経過) 出願番号 2015-137421
公開日 2017年1月26日 (3年10ヶ月経過) 公開番号 2017-022218
状態 特許登録済
技術分野 半導体のドライエッチング アニール 縦型MOSトランジスタ
主要キーワード 集合面 JFET イオン注入プロファイル 保護電極 エッチングストップ膜 エッチング精度 雰囲気ガス中 炭化珪素単結晶基板
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供する。

解決手段

炭化珪素基板10上に、第1の膜1が形成される。第1の膜1上に、第1の膜1とは異なる材料により構成された第2の膜が形成される。第2の膜上に、マスク4が形成される。マスク4をエッチングマスクとして用い、第1のガスG1で第2の膜がエッチングされる。マスク4及び第2の膜の少なくともいずれかをエッチングマスクとして用い、第1のガスG1とは異なる第2のガスで第1の膜1がエッチングされる。第1の膜1がエッチングされた後、第2の膜を注入マスクとして用い、炭化珪素基板10に対してイオン注入が行われる。第2の膜をエッチングする工程において、第1の膜1は、エッチングストップ膜として機能する。

概要

背景

近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置高耐圧化低損失化高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。たとえば、特開2014−175470号公報(特許文献1)には、マスク層を用いて炭化珪素基板イオン注入を行う方法が開示されている。

概要

不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供する。炭化珪素基板10上に、第1の膜1が形成される。第1の膜1上に、第1の膜1とは異なる材料により構成された第2の膜が形成される。第2の膜上に、マスク4が形成される。マスク4をエッチングマスクとして用い、第1のガスG1で第2の膜がエッチングされる。マスク4及び第2の膜の少なくともいずれかをエッチングマスクとして用い、第1のガスG1とは異なる第2のガスで第1の膜1がエッチングされる。第1の膜1がエッチングされた後、第2の膜を注入マスクとして用い、炭化珪素基板10に対してイオン注入が行われる。第2の膜をエッチングする工程において、第1の膜1は、エッチングストップ膜として機能する。

目的

本発明の一態様の目的は、不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

炭化珪素基板を準備する工程と、前記炭化珪素基板上に、第1の膜を形成する工程と、前記第1の膜上に、前記第1の膜とは異なる材料により構成された第2の膜を形成する工程と、前記第2の膜上に、マスクを形成する工程と、前記マスクをエッチングマスクとして用い、第1のガスで前記第2の膜をエッチングする工程と、前記マスクおよび前記第2の膜の少なくともいずれかをエッチングマスクとして用い、前記第1のガスとは異なる第2のガスで前記第1の膜をエッチングする工程と、前記第1の膜をエッチングする工程後、前記第2の膜を注入マスクとして用い、前記炭化珪素基板に対してイオン注入を行う工程とを備え、前記第2の膜をエッチングする工程において、前記第1の膜は、エッチングストップ膜として機能する、炭化珪素半導体装置の製造方法。

請求項2

前記第1の膜を形成する工程の前に、前記炭化珪素基板上に第3の膜を形成する工程をさらに備え、前記第1の膜を形成する工程において、前記第1の膜は、前記第3の膜上に形成され、前記第1の膜をエッチングする工程において、前記第3の膜は、エッチングストップ膜として機能する、請求項1に記載の炭化珪素半導体装置の製造方法。

請求項3

前記第3の膜は、酸化珪素窒化珪素または窒化酸化珪素を含む、請求項2に記載の炭化珪素半導体装置の製造方法。

請求項4

前記第3の膜の厚みは、0.001μm以上0.2μm以下である、請求項2または請求項3に記載の炭化珪素半導体装置の製造方法。

請求項5

前記第2の膜および前記第3の膜は、同じ材料によって構成される、請求項2〜請求項4のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項6

前記第1の膜は、ポリシリコンまたは窒化珪素を含む、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項7

前記第2の膜は、酸化珪素、窒化珪素または窒化酸化珪素を含む、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項8

前記第1のガスは、CF4、CHF3またはCOF2を含む、請求項1〜請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項9

前記第2のガスは、SF6、NF3、HBrまたはCl2を含む、請求項1〜請求項8のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項10

前記第1の膜の厚みは、0.005μm以上1.0μm以下である、請求項1〜請求項9のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項11

前記第2の膜の厚みは、0.1μm以上4.0μm以下である、請求項1〜請求項10のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項12

前記炭化珪素基板に対してイオン注入を行う工程において、前記炭化珪素基板内にボディ領域が形成される、請求項1〜請求項11のいずれか1項に記載の炭化珪素半導体装置の製造方法。

請求項13

前記炭化珪素基板に対してイオン注入を行う工程におけるイオン注入エネルギーは、10keV以上1MeV以下である、請求項1〜請求項12のいずれか1項に記載の炭化珪素半導体装置の製造方法。

技術分野

0001

本発明は、炭化珪素半導体装置の製造方法に関する。

背景技術

0002

近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置高耐圧化低損失化高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。たとえば、特開2014−175470号公報(特許文献1)には、マスク層を用いて炭化珪素基板イオン注入を行う方法が開示されている。

先行技術

0003

特開2014−175470号公報

発明が解決しようとする課題

0004

しかしながら、上記方法を用いて炭化珪素基板に対してイオン注入を行って不純物領域を形成する際、炭化珪素基板の主面に平行な方向において不純物領域の幅が拡がる場合があった。

0005

本発明の一態様の目的は、不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供することである。

課題を解決するための手段

0006

本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。炭化珪素基板が準備される。炭化珪素基板上に、第1の膜が形成される。第1の膜上に、第1の膜とは異なる材料により構成された第2の膜が形成される。第2の膜上に、マスクが形成される。マスクをエッチングマスクとして用い、第1のガスで第2の膜がエッチングされる。マスクおよび第2の膜の少なくともいずれかをエッチングマスクとして用い、第1のガスとは異なる第2のガスで第1の膜がエッチングされる。第1の膜がエッチングされた後、第2の膜を注入マスクとして用い、炭化珪素基板に対してイオン注入が行われる。第2の膜をエッチングする工程において、第1の膜は、エッチングストップ膜として機能する。

発明の効果

0007

本発明の一態様によれば、不純物領域の幅の拡がりを抑制可能な炭化珪素半導体装置の製造方法を提供することができる。

図面の簡単な説明

0008

本実施の形態に係る炭化珪素半導体装置の構造を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第1工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第2工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第3工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第4工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第5工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第6工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第7工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第8工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第9工程を示す断面模式図である。
本実施の形態に係る炭化珪素半導体装置の製造方法の第10工程を示す断面模式図である。

実施例

0009

[実施形態の説明]
(1)本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。炭化珪素基板10が準備される。炭化珪素基板10上に、第1の膜1が形成される。第1の膜1上に、第1の膜1とは異なる材料により構成された第2の膜2が形成される。第2の膜2上に、マスク4が形成される。マスク4をエッチングマスクとして用い、第1のガスG1で第2の膜2がエッチングされる。マスク4および第2の膜2の少なくともいずれかをエッチングマスクとして用い、第1のガスG1とは異なる第2のガスG2で第1の膜1がエッチングされる。第1の膜1がエッチングされた後、第2の膜2を注入マスクとして用い、炭化珪素基板10に対してイオン注入が行われる。第2の膜2をエッチングする工程において、第1の膜1は、エッチングストップ膜として機能する。

0010

たとえば、第2のガスG2で第1の膜1がエッチングされず、第1の膜1が炭化珪素基板10上に残された状態で、炭化珪素基板10に対してイオン注入が行われる場合、イオン注入される不純物イオンは、第1の膜1を通過する際に、炭化珪素基板10の主面10aに平行な方向に拡がる。結果として、炭化珪素基板10内に形成される不純物領域(たとえばボディ領域)の幅は、主面10aに平行な方向に拡がってしまう。また第1の膜1は、第1のガスG1で第2の膜2をエッチングする工程におけるエッチングストップ膜であるため、第1の膜1は第1のガスG1によってあまりエッチングされない。そのため、炭化珪素基板10上には厚い第1の膜1が残される。結果として、不純物領域の幅の拡がりも大きくなる。

0011

上記(1)に係る炭化珪素半導体装置の製造方法によれば、第1の膜1がエッチングされた後、炭化珪素基板10に対してイオン注入が行われる。そのため、第1の膜1の厚みが低減される。結果として、第1の膜1を通過する際における不純物イオンの拡がりを低減することができる。そのため、第1の膜1がエッチングされずに炭化珪素基板10に対してイオン注入が行われる場合と比較して、不純物領域の幅の拡がりを低減することができる。また第1の膜1の厚みが低減されるため、イオン注入のエネルギーを低減することができる。結果として、低いイオン注入エネルギーで、炭化珪素基板10の深い位置に不純物領域を形成することができる。

0012

さらに第1の膜1がエッチングされない場合においては、炭化珪素基板10の主面10a内において、第1の膜1の厚みがばらついている場合がある。第1の膜1の厚みのばらつきは、炭化珪素基板10の主面10a内における第2の膜2および第1の膜1のエッチングレートの違いが一因であると考えられる。主面10a内において第1の膜1の厚みがばらついていると、不純物イオンが第1の膜1を通過する際における主面10aと平行な方向の拡がりもばらつく。結果として、炭化珪素基板10内に形成される不純物領域(たとえばボディ領域)の幅も主面10a内においてばらついてしまう。

0013

上記(1)に係る炭化珪素半導体装置の製造方法によれば、第1の膜1がエッチングされた後、炭化珪素基板10に対してイオン注入が行われる。そのため、主面10a内における第1の膜1の厚みのばらつきが低減される。結果として、炭化珪素基板10の主面10a内における不純物領域の幅のばらつきを低減することができる。

0014

(2)上記(1)に係る炭化珪素半導体装置の製造方法において、第1の膜1を形成する工程の前に、炭化珪素基板10上に第3の膜3を形成する工程をさらに備えていてもよい。第1の膜1を形成する工程において、第1の膜1は、第3の膜3上に形成されてもよい。第1の膜1をエッチングする工程において、第3の膜3は、エッチングストップ膜として機能してもよい。これにより、第1の膜1をエッチングする工程において、炭化珪素基板10の主面10aを第3の膜3により保護することができる。

0015

(3)上記(2)に係る炭化珪素半導体装置の製造方法において、第3の膜3は、酸化珪素窒化珪素または窒化酸化珪素を含んでいてもよい。第3の膜3がポリシリコンを含む場合、第3の膜3はウェットエッチングにより除去することが困難であるため、ドライエッチングにより除去する必要がある。しかしながら、第3の膜3をドライエッチングで除去する場合、炭化珪素基板10の主面10aにダメージを与えてしまう。第3の膜3が、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる場合は、たとえばフッ酸を用いたウェットエッチングにより、第3の膜3を容易に除去することができる。そのため、ドライエッチングを用いて第3の膜3を除去する必要がないため、主面10aにダメージを与えることを抑制することができる。

0016

(4)上記(2)または(3)に係る炭化珪素半導体装置の製造方法において、第3の膜3の厚みT3は、0.001μm以上0.2μm以下であることが好ましい。厚みT3を0.001μm以上とすることにより、ウエハ面内で均一に成膜することができる。厚みT3を0.2μm以下とすることにより、必要な注入エネルギーを低減することができる。

0017

(5)上記(2)〜(4)のいずれかに係る炭化珪素半導体装置の製造方法において、第2の膜2および第3の膜3は、同じ材料によって構成されてもよい。第2の膜2および第3の膜3が同じ材料で構成されている場合、エッチングレートもほぼ同じである。そのため、第1の膜1をエッチングする工程において、全面エッチングを行うことにより、第1の膜1をエッチングすることができる。

0018

(6)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置の製造方法において、第1の膜1は、ポリシリコンまたは窒化珪素を含んでいてもよい。これにより、第1のガスG1で第2の膜2がエッチングされる際、第1の膜1はエッチングストップ層として効果的に機能する。

0019

(7)上記(1)〜(6)のいずれかに係る炭化珪素半導体装置の製造方法において、第2の膜2は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいてもよい。これにより、炭化珪素基板10に対してイオン注入が行われる際、第2の膜2はイオン注入マスクとして効果的に機能する。

0020

(8)上記(1)〜(7)のいずれかに係る炭化珪素半導体装置の製造方法において、第1のガスG1は、CF4、CHF3またはCOF2を含んでいてもよい。これにより、第2の膜2のエッチングレートを、第1の膜1のエッチングレートよりも大幅に大きくすることができる。

0021

(9)上記(1)〜(8)のいずれかに係る炭化珪素半導体装置の製造方法において、第2のガスG2は、SF6、NF3、HBrまたはCl2を含んでいてもよい。これにより、第1の膜1のエッチングレートを、第3の膜3のエッチングレートよりも大幅に大きくすることができる。

0022

(10)上記(1)〜(9)のいずれかに係る炭化珪素半導体装置の製造方法において、第1の膜1の厚みT1は、0.005μm以上1.0μm以下であることが好ましい。厚みT1を0.005μm以上とすることにより、エッチングストップ層として機能することができる。厚みT1を1.0μm以下とすることにより、成膜時の面内均一性を保ち、成膜時間を短縮することができる。また、次工程で第1の膜1をエッチングする際のエッチング時間を短縮することができる。

0023

(11)上記(1)〜(10)のいずれかに係る炭化珪素半導体装置の製造方法において、第2の膜2の厚みT2は、0.1μm以上4.0μm以下であることが好ましい。厚みT2を0.1μm以上とすることにより、イオン注入を阻止するイオン注入マスクとして機能することができる。厚みT2を4.0μm以下とすることにより、成膜時の面内均一性を保ち、エッチング時の面内加工のばらつきを抑制することができる。

0024

(12)上記(1)〜(11)のいずれかに係る炭化珪素半導体装置の製造方法において、炭化珪素基板10に対してイオン注入を行う工程において、炭化珪素基板10内にボディ領域13が形成されてもよい。これにより、炭化珪素基板10の主面10a内において、ボディ領域13内に形成されるチャネルの長さのばらつきを低減することができる。

0025

(13)上記(1)〜(12)のいずれかに係る炭化珪素半導体装置の製造方法において、炭化珪素基板10に対してイオン注入を行う工程におけるイオン注入エネルギーは、10keV以上1MeV以下であることが好ましい。イオン注入エネルギーを10keV以上とすることにより、SiCに対して効率的にイオン注入を行うことができる。イオン注入エネルギーを1MeV以下とすることにより、イオン注入時のSiC結晶に対するダメージを抑制することができる。

0026

[実施形態の詳細]
以下、図面に基づいて本実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。本明細書中結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。

0027

まず、本実施の形態に係る炭化珪素半導体装置の一例としてのMOSFETの構成について説明する。

0028

本実施の形態に係るMOSFET100は、炭化珪素基板10と、ゲート電極27と、ゲート絶縁膜15と、層間絶縁膜22と、ソース電極16と、表面保護電極19と、ドレイン電極21と、裏面保護電極23とを主に有している。炭化珪素基板10は、第1主面10aと、第1主面10aと反対側の第2主面10bとを有する。炭化珪素基板10は、炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられた炭化珪素エピタキシャル層24とを主に含む。

0029

炭化珪素単結晶基板11は、たとえばポリタイプ4Hの六方晶炭化珪素から構成されている。第1主面10aの最大径は、たとえば100mm以上であり、好ましくは150mm以上である。第1主面10aは、たとえば{0001}面または{0001}面から4°以下オフした面である。第1主面10aは、たとえば(0001)面または(0001)面から4°以下程度オフした面である。第2主面10bは、たとえば(000−1)面または(000−1)面から4°以下程度オフした面である。

0030

炭化珪素エピタキシャル層24は、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とを有している。ドリフト領域12は、たとえば窒素などのn型不純物を含み、n型(第1導電型)の導電型を有する。ドリフト領域12に含まれるn型不純物の濃度は、たとえば5.0×1015cm-3程度である。ボディ領域13は、たとえばAl(アルミニウム)またはB(ホウ素)などのp型不純物を含み、p型(第2導電型)の導電型を有する。ボディ領域13に含まれるp型不純物の濃度は、たとえば1×1017cm-3程度である。

0031

ソース領域14は、たとえばリンなどのn型不純物を含み、n型の導電型を有する。ソース領域14は、第1主面10aに対して垂直な方向に沿って見た視野(平面視)において、ボディ領域13に取り囲まれるように形成されている。ソース領域14が含むn型不純物の濃度は、ドリフト領域12が含むn型不純物の濃度よりも高くてもよい。ソース領域14が含むn型不純物の濃度は、たとえば1×1019cm-3である。ソース領域14は、ボディ領域13によりドリフト領域12と隔てられている。

0032

コンタクト領域18は、たとえばアルミニウムなどのp型不純物を含み、p型の導電型を有する。コンタクト領域18は、平面視においてソース領域14に囲まれて設けられている。コンタクト領域18は、ボディ領域13に接している。コンタクト領域18が含むp型不純物の濃度は、ボディ領域13が含むp型不純物の濃度よりも高くてもよい。コンタクト領域18が含むp型不純物の濃度は、たとえば1×1019cm-3である。

0033

ゲート絶縁膜15は、第1主面10a上に設けられている。ゲート絶縁膜15は、第1主面10aにおいてソース領域14、ボディ領域13およびドリフト領域12に接している。ゲート絶縁膜15は、たとえば二酸化珪素から構成されている。ゲート絶縁膜15の厚みは、たとえば40nm以上60nm以下である。

0034

ゲート電極27は、ゲート絶縁膜15上に設けられている。ゲート絶縁膜15は、ゲート電極27と炭化珪素基板10との間に挟まれている。ゲート電極27は、ソース領域14、ボディ領域13およびドリフト領域12に対向するように設けられている。ゲート電極27は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。

0035

ソース電極16は、第1主面10aにおいてソース領域14およびコンタクト領域18と接する。ソース電極16は、たとえばTiAlSiを含む。好ましくは、ソース電極16は、ソース領域14およびコンタクト領域18の各々とオーミック接合している。表面保護電極19は、ソース電極16と接触している。表面保護電極19は、層間絶縁膜22を覆うように設けられている。表面保護電極19は、ソース電極16を介してソース領域14と電気的に接続されている。

0036

層間絶縁膜22は、ゲート電極27を覆っている。層間絶縁膜22は、ゲート電極27およびゲート絶縁膜15に接して設けられている。層間絶縁膜22は、ゲート電極27とソース電極16とを電気的に絶縁している。層間絶縁膜22は、たとえば二酸化珪素を含むにより構成されている。

0037

ドレイン電極21は、第2主面10bに接して設けられている。ドレイン電極21は、たとえばn型の炭化珪素単結晶基板11とオーミック接合可能であるNiSi(ニッケルシリサイド)などの材料から構成されている。裏面保護電極23は、ドレイン電極21と電気的に接続されている。裏面保護電極23は、たとえばアルミニウムを含む材料により構成されている。

0038

次に、本実施の形態に係る炭化珪素半導体装置としてのMOSFET100の動作について説明する。ゲート電極27に印加された電圧閾値電圧未満の状態、すなわちオフ状態では、ソース電極16とドレイン電極21との間に電圧が印加されても、ボディ領域13とドリフト領域12との間に形成されるpn接合逆バイアスとなり、非導通状態となる。一方、ゲート電極27に閾値電圧以上の電圧が印加されると、ボディ領域13にチャネルが形成される。その結果、ソース領域14とドリフト領域12とが電気的に接続され、ソース電極16とドレイン電極21との間に電流が流れる。以上のようにして、MOSFET100は動作する。

0039

次に、本実施の形態に係る炭化珪素半導体装置の製造方法について説明する。
まず、炭化珪素基板を準備する工程(S10:図2)が実施される。たとえばポリタイプ4Hの六方晶炭化珪素からなるインゴット(図示しない)がスライスされることにより、導電型がn型(第1導電型)の炭化珪素単結晶基板11が準備される。次に、エピタキシャル成長により、炭化珪素単結晶基板11上に導電型がn型のドリフト領域12が形成される。たとえば、キャリアガスとしての水素(H2)と、原料ガスとしてのモノシラン(SiH4)、プロパン(C3H8)および窒素(N2)とを含む雰囲気ガス中において、炭化珪素単結晶基板11がたとえば1500°以上1700°以下の温度で加熱される。これにより、第1主面10aと、第1主面10aと反対側の第2主面10bを有する炭化珪素基板10が形成される。ドリフト領域12が第1主面10aを構成する。炭化珪素単結晶基板11が第2主面10bを構成する(図3参照)。

0040

炭化珪素単結晶基板11は、たとえばポリタイプ4Hの六方晶炭化珪素から構成されている。第1主面10aの最大径は、たとえば100mm以上であり、好ましくは150mm以上である。第1主面10aは、たとえば{0001}面または{0001}面から4°以下オフした面である。第1主面10aは、たとえば(0001)面または(0001)面から4°以下程度オフした面である。第2主面10bは、たとえば(000−1)面または(000−1)面から4°以下程度オフした面である。

0041

次に、第3の膜を形成する工程(S20:図2)が実施される。たとえば、炭化珪素基板10を熱酸化することにより、二酸化珪素を含む材料からなる第3の膜3が形成される。第3の膜3は、第1主面10aに接している。第3の膜3は、たとえば、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。第3の膜3の厚みT3は、たとえば0.001μm以上0.2μm以下である。第3の膜3の厚みT3は、0.05μm以上であってもよい。第3の膜3の厚みT3は、0.1μm以下であってもよい。なお、第3の膜3は、たとえばCVD(Chemical Vapor Deposition)法により形成されてもよい。

0042

次に、第1の膜を形成する工程(S30:図2)が実施される。たとえば、CVD法により、炭化珪素基板10上の第3の膜3上に第1の膜1が形成される。より詳細には、たとえば500℃以上700℃以下の温度下において、SiH4ガスが第3の膜3上に導入されることにより、ポリシリコンを含む材料からなる第1の膜1が形成される。第1の膜1は、第3の膜3に接している。第1の膜1は、第3の膜3を介して炭化珪素基板10と接している。第1の膜1は、たとえば、ポリシリコンまたは窒化珪素を含んでいる。第1の膜1の厚みT1は、たとえば0.005μm以上1.0μm以下であってもよい。第1の膜1の厚みT1は、0.2μm以上であってもよい。第1の膜1の厚みT1は、0.4μm以下であってもよい。第1の膜1の厚みT1は、第3の膜3の厚みT3よりも大きくてもよい。第1の膜1を構成する材料は、第3の膜3を構成する材料と異なっていてもよい。

0043

次に、第2の膜を形成する工程(S40:図2)が実施される。たとえば、CVD法により、第1の膜1上に第2の膜2が形成される。より詳細には、たとえば600℃以上800℃以下の温度下において、TEOS(Tetraethylorthosilicate)ガスが第1の膜1上に導入されることにより、二酸化珪素を含む材料からなる第2の膜2が形成される(図4参照)。第2の膜2は、第1の膜1に接している。第2の膜2は、第3の膜3および第1の膜1を介して炭化珪素基板10と接している。第2の膜2は、たとえば、酸化珪素、窒化珪素または窒化酸化珪素を含んでいてもよい。第2の膜2の厚みT2は、たとえば0.1μm以上4.0μm以下であってもよい。第2の膜2の厚みT2は、0.5μm以上であってもよい。第2の膜2の厚みT2は、2.5μm以下であってもよい。第2の膜2の厚みT2は、第1の膜1の厚みT1よりも大きくてもよい。第2の膜2は、第1の膜1とは異なる材料により構成されている。第2の膜2および第3の膜3は、同じ材料によって構成されてもよいし、異なる材料により構成されていてもよい。

0044

次に、マスクを形成する工程(S50:図2)が実施される。たとえば、第2の膜2上に、レジスト層が形成される。次に、フォトリソグラフィ—法により、レジスト層に開口パターンが形成される。これにより、第2の膜2上にマスク4が形成される(図5参照)。マスク4の厚みは、たとえば3μmである。第2の膜2は、マスク4と第1部分2aと、マスク4と離間している第2部分2bとを有する。第1の膜1は、マスク4と対面する第3部分1aと、第3部分1aおよび第2部分2bに接する第4部分1bとを有する。開口パターンは、第2部分2b上に設けられている。

0045

次に、第2の膜をエッチングする工程(S60:図2)が実施される。具体的には、マスク4をエッチングマスクとして用い、第1のガスG1で第2の膜2がエッチングされる(図6参照)。第1のガスG1は、たとえば、CF4、CHF3またはCOF2を含んでいる。これにより、第2の膜2の第2部分2bと、第1の膜1の第4部分1bの一部が除去される。第1の膜1と比較して、第2の膜2は、第1のガスG1によりエッチングされ易い。言い換えれば、第1のガスG1による第2の膜2のエッチングレートは、第1のガスG1による第1の膜1のエッチングレートよりも高い。そのため、第2の膜2をエッチングする工程において、第1の膜1は、エッチングストップ膜として機能する。好ましくは、第2の膜2は、異方性エッチングによりエッチングされる。

0046

第1のガスG1で第2の膜2がエッチングされた後において、第1の膜1の第3部分1aの厚みは、第1の膜1の第4部分1bの厚みよりも大きくてもよい。つまり、マスク4に対向する第3部分1aは、第1のガスG1によってほとんどエッチングされないが、マスク4に対向しない第4部分1bは、第1のガスG1によってエッチングされる。第1のガスG1で第2の膜2がエッチングされた後、マスク4が第2の膜2上から除去されてもよいし、第2の膜2上に残されていてもよい。

0047

次に、第1の膜をエッチングする工程(S70:図2)が実施される。具体的には、マスク4および第2の膜2の少なくともいずれかをエッチングマスクとして用い、第1のガスG1とは異なる第2のガスG2で第1の膜1がエッチングされる(図7)。第2のガスG2は、たとえば、SF6、NF3、HBrまたはCl2を含んでいる。これにより、第1の膜1の第4部分1bが第3の膜3上から除去される。好ましくは、第1主面10aの全面に対して、エッチングが行われる。好ましくは、第1の膜1は、異方性エッチングによりエッチングされる。

0048

第3の膜3と比較して、第1の膜1は、第2のガスG2によりエッチングされ易い。言い換えれば、第2のガスG2による第1の膜1のエッチングレートは、第2のガスG2による第3の膜3のエッチングレートよりも高い。そのため、第1の膜1をエッチングする工程において、第3の膜3は、エッチングストップ膜として機能する。第2の膜2上からマスク4が除去されている場合は、第2の膜2の第1部分2aが、第2のガスG2に対するエッチングマスクとして機能する。第2の膜2上にマスク4が残っている場合は、マスク4および第1部分2aが、第2のガスG2に対するエッチングマスクとして機能してもよい。好ましくは、第1の膜1をエッチングする工程前に、第2の膜2上からマスク4が除去されている。これにより、第1の膜1のエッチング時のガス雰囲気が安定することでエッチング精度が向上し、且つ、マスク4が除去される工程でカーボン等がイオン注入をする開口部に付着することがあった場合等におけるイオン注入プロファイル精度の低下を抑制することができる。

0049

次に、イオン注入を行う工程(S80:図2)が実施される。イオン注入を行う工程(S80:図2)は、第1の膜をエッチングする工程(S70:図2)後に実施される。まず、ボディ領域を形成する工程が実施される。具体的には、図8に示されるように、第2の膜2の第1部分2aを注入マスクとして用い、炭化珪素基板10に対してイオン注入が行われる。たとえば、アルミニウムなどのp型不純物が第3の膜3を通して、炭化珪素基板10に注入されることにより、ボディ領域13が形成される。ボディ領域13は、p型の導電型を有する。p型不純物は、矢印Iの方向(第1主面10aに対してほぼ垂直な方向)に沿って炭化珪素基板10に注入される。p型不純物は、第2の膜2に覆われていない炭化珪素基板10の部分には注入されるが、第2の膜2に覆われている炭化珪素基板10の部分には、ほとんど注入されない。

0050

p型不純物は、第3の膜3を通過する際、第1主面10aと平行な方向に少し広がる。そのため、第2の膜2の第1部分2aに対向する部分にも、ボディ領域13が形成される。しかしながら、第1の膜1の第4部分1bが除去された後に、p型不純物の注入が行われるため、p型不純物が第1の膜1および第3の膜3の双方を通過して炭化珪素基板10にイオン注入される場合と比較して、第1主面10a方向におけるボディ領域13の拡がりが小さくなる。p型不純物が第1の膜1および第3の膜3の双方を通過して炭化珪素基板10にイオン注入される場合と比較して、炭化珪素基板10に対してイオン注入を行う工程におけるイオン注入エネルギーを低減することができる。ボディ領域13を形成する際のイオン注入エネルギーは、たとえば10keV以上1MeV以下である。次に、第3の膜3が、たとえばフッ酸により除去される。

0051

次に、ソース領域を形成する工程が実施される。たとえば、上記工程(S20)〜工程(S70)が実施されることにより、ソース領域14が形成される領域上に注入マスク(図示せず)が形成される。次に、注入マスクを用いて、ボディ領域13内に、たとえば窒素またはリンなどのn型不純物がイオン注入されることにより、ボディ領域13に接するソース領域14が形成される。

0052

次に、コンタクト領域を形成する工程が実施される。たとえば、上記工程(S20)〜工程(S70)が実施されることにより、コンタクト領域18が形成される領域上に注入マスク(図示せず)が形成される。次に、注入マスクを用いて、ソース領域14内に、たとえばアルミニウムなどのp型不純物がイオン注入されることにより、ボディ領域13およびソース領域14に接するコンタクト領域18が形成される(図9参照)。ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とは、第1主面10aを構成する。

0053

次に、活性化アニールを行う工程(S90:図2)が実施される。たとえば、イオン注入を行う工程(S80:図2)においてボディ領域13と、ソース領域14と、コンタクト領域18とが形成された炭化珪素基板10が、たとえばアルゴン雰囲気下において1800℃程度に加熱される。これにより、ボディ領域13およびコンタクト領域18に導入されたp型不純物およびソース領域14に導入されたn型不純物が活性化される。結果として、ボディ領域13と、ソース領域14と、コンタクト領域18とにおいて所望のキャリアが生成する。

0054

次に、ゲート絶縁膜を形成する工程(S100:図2)が実施される。たとえば、酸素を含む雰囲気中において炭化珪素基板10が1300℃程度に加熱される。これにより、炭化珪素基板10の第1主面10aが熱酸化され、第1主面10a上に二酸化珪素を含む材料からなるゲート絶縁膜15が形成される。ゲート絶縁膜15は、第1主面10aにおいて、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とに接して設けられる(図10参照)。

0055

次に、ゲート電極を形成する工程(S110:図2)が実施される。たとえば、低圧CVD法により、たとえばリンなどの不純物を含むポリシリコンからなるゲート電極27がゲート絶縁膜15上に形成される。ゲート電極27は、ソース領域14と、ボディ領域13と、ドリフト領域12とに対面する位置に形成される。次に、たとえばプラズマCVD法により、層間絶縁膜22が、ゲート電極27を覆うように形成される。層間絶縁膜22は、ゲート電極27およびゲート絶縁膜15に接して設けられる。層間絶縁膜22は、たとえば二酸化珪素を含む材料からなる。

0056

次に、ソース電極を形成する工程(S120:図2)が実施される。たとえば、ゲート絶縁膜15および層間絶縁膜22の一部が、たとえばドライエッチングにより除去されることにより、コンタクト領域18およびソース領域14がゲート絶縁膜15および層間絶縁膜22から露出する(図11参照)。次に、たとえばスパッタリングにより、ソース電極16が、コンタクト領域18およびソース領域14に接して形成される。ソース電極16は、たとえばTi、AlおよびSiを含む材料から構成されている。

0057

次に、ソース電極16が設けられた炭化珪素基板10が、たとえば1000℃程度に加熱される。これにより、ソース電極16がシリサイド化され、ソース領域14とオーミック接合するソース電極16が形成される。好ましくは、ソース電極16は、コンタクト領域18とオーミック接合する。次に、ソース電極16と接する表面保護電極19が形成される。表面保護電極19はたとえばアルミニウムを含む材料から構成されている。表面保護電極19は、層間絶縁膜22を覆うように形成される(図12参照)。

0058

次に、ドレイン電極を形成する工程(S130:図2)が実施される。たとえば、NiSiを含む材料からなるドレイン電極21が第2主面10bに接するように形成される。次に、ドレイン電極21に接する裏面保護電極23が形成される。裏面保護電極23は、たとえばアルミニウムを含む材料により構成されている。以上のようにして、本実施の形態に係るMOSFET100(図1参照)が製造される。

0059

なお、上記実施の形態において、炭化珪素半導体装置100が平面型MOSFETである場合について説明したが、炭化珪素半導体装置100は平面型MOSFETに限定されない。炭化珪素半導体装置100は、たとえばトレンチ型MOSFET、ショットキーバリアダイオード、IGBT(Insulated Gate Bipolar Transistor)またはJFET(Junction Field Effect Transistor)などであってもよい。上記実施の形態において、第1導電型はn型であり、かつ第2導電型はp型であるとして説明したが、第1導電型はp型であり、かつ第2導電型はn型であってもよい。

0060

次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。

0061

本実施の形態に係るMOSFET100の製造方法によれば、第1の膜1がエッチングされた後、炭化珪素基板10に対してイオン注入が行われる。そのため、第1の膜1の厚みが低減される。結果として、第1の膜1を通過する際における不純物イオンの拡がりを低減することができる。そのため、第1の膜1がエッチングされずに炭化珪素基板10に対してイオン注入が行われる場合と比較して、ボディ領域13の幅の拡がりを低減することができる。また第1の膜1の厚みが低減されるため、イオン注入のエネルギーを低減することができる。結果として、低いイオン注入エネルギーで、炭化珪素基板10の深い位置にボディ領域13を形成することができる。また本実施の形態に係るMOSFET100の製造方法によれば、主面10a内における第1の膜1の厚みのばらつきが低減される。結果として、炭化珪素基板10の主面10a内におけるボディ領域13の幅のばらつきを低減することができる。

0062

また本実施の形態に係るMOSFET100の製造方法によれば、第1の膜1を形成する工程の前に、炭化珪素基板10上に第3の膜3を形成する工程をさらに有している。第1の膜1を形成する工程において、第1の膜1は、第3の膜3上に形成されている。第1の膜1をエッチングする工程において、第3の膜3は、エッチングストップ膜として機能する。これにより、第1の膜1をエッチングする工程において、炭化珪素基板10の主面10aを第3の膜3により保護することができる。

0063

さらに本実施の形態に係るMOSFET100の製造方法によれば、第3の膜3は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。第3の膜3がポリシリコンを含む場合、第3の膜3はウェットエッチングにより除去することが困難であるため、ドライエッチングにより除去する必要がある。しかしながら、第3の膜3をドライエッチングで除去する場合、炭化珪素基板10の主面10aにダメージを与えてしまう。第3の膜3が、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる場合は、たとえばフッ酸を用いたウェットエッチングにより、第3の膜3を容易に除去することができる。そのため、ドライエッチングを用いて第3の膜3を除去する必要がないため、主面10aにダメージを与えることを抑制することができる。

0064

さらに本実施の形態に係るMOSFET100の製造方法によれば、第3の膜3の厚みT3は、0.001μm以上0.2μm以下である。厚みT3を0.001μm以上とすることにより、ウエハ面内で均一に成膜することができる。厚みT3を0.2μm以下とすることにより、必要な注入エネルギーを低減することができる。

0065

さらに本実施の形態に係るMOSFET100の製造方法によれば、第2の膜2および第3の膜3は、同じ材料によって構成されている。第2の膜2および第3の膜3が同じ材料で構成されている場合、エッチングレートもほぼ同じである。そのため、第1の膜1をエッチングする工程において、全面エッチングを行うことにより、第1の膜1をエッチングすることができる。

0066

さらに本実施の形態に係るMOSFET100の製造方法によれば、第1の膜1は、ポリシリコンまたは窒化珪素を含んでいる。これにより、第1のガスG1で第2の膜2がエッチングされる際、第1の膜1はエッチングストップ層として効果的に機能する。

0067

さらに本実施の形態に係るMOSFET100の製造方法によれば、第2の膜2は、酸化珪素、窒化珪素または窒化酸化珪素を含んでいる。これにより、炭化珪素基板10に対してイオン注入が行われる際、第2の膜2はイオン注入マスクとして効果的に機能する。

0068

さらに本実施の形態に係るMOSFET100の製造方法によれば、第1のガスG1は、CF4、CHF3またはCOF2を含んでいる。これにより、第2の膜2のエッチングレートを、第1の膜1のエッチングレートよりも大幅に大きくすることができる。

0069

さらに本実施の形態に係るMOSFET100の製造方法によれば、第2のガスG2は、SF6またはNF3、HBrまたはCl2を含んでいる。これにより、第1の膜1のエッチングレートを、第3の膜3のエッチングレートよりも大幅に大きくすることができる。

0070

さらに本実施の形態に係るMOSFET100の製造方法によれば、第1の膜1の厚みT1は、0.005μm以上1.0μm以下である。厚みT1を0.005μm以上とすることにより、エッチングストップ層として機能することができる。厚みT1を1.0μm以下とすることにより、成膜時の面内均一性を保ち、成膜時間を短縮することができる。また、次工程で第1の膜1をエッチングする際のエッチング時間を短縮することができる。

0071

さらに本実施の形態に係るMOSFET100の製造方法によれば、第2の膜2の厚みT2は、0.1μm以上4.0μm以下である。厚みT2を0.1μm以上とすることにより、イオン注入を阻止するイオン注入マスクとして機能することができる。厚みT2を4.0μm以下とすることにより、成膜時の面内均一性を保ち、エッチング時の面内加工のばらつきを抑制することができる。

0072

さらに本実施の形態に係るMOSFET100の製造方法によれば、炭化珪素基板10に対してイオン注入を行う工程において、炭化珪素基板10内にボディ領域13が形成される。これにより、炭化珪素基板10の主面10a内において、ボディ領域13内に形成されるチャネルの長さのばらつきを低減することができる。

0073

さらに本実施の形態に係るMOSFET100の製造方法によれば、炭化珪素基板10に対してイオン注入を行う工程におけるイオン注入エネルギーは、10keV以上1MeV以下である。イオン注入エネルギーを10keV以上とすることにより、SiCに対して効率的にイオン注入を行うことができる。イオン注入エネルギーを1MeV以下とすることにより、イオン注入時のSiC結晶に対するダメージを抑制することができる。

0074

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

0075

1 第1の膜
1a 第3部分
1b 第4部分
2 第2の膜
2a 第1部分
2b 第2部分
3 第3の膜
4マスク
10炭化珪素基板
10a 第1主面(主面)
10b 第2主面
11炭化珪素単結晶基板
12ドリフト領域
13ボディ領域
14ソース領域
15ゲート絶縁膜
16ソース電極
18コンタクト領域
19表面保護電極
21ドレイン電極
22層間絶縁膜
23 裏面保護電極
24炭化珪素エピタキシャル層
27ゲート電極
100MOSFET(炭化珪素半導体装置)
G1 第1のガス
G2 第2のガス
T1,T2,T3 厚み

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 昭和電工株式会社の「 エッチング方法及び半導体の製造方法」が 公開されました。( 2020/09/24)

    【課題・解決手段】シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度を同程度に制御することができ、且つ、高アスペクト比のホールであっても高いエッチング速度で良好な形状に形成することがで... 詳細

  • ルネサスエレクトロニクス株式会社の「 半導体装置とその製造方法」が 公開されました。( 2020/09/24)

    【課題】半導体装置の性能を向上させる。【解決手段】一実施の形態の半導体装置は、パワーMOSFET1と、そのドレイン・ソース間に接続されたスナバ容量とを有し、スナバ容量は、ドレインに接続された容量電極C... 詳細

  • 信越半導体株式会社の「 半導体デバイスの形成方法」が 公開されました。( 2020/09/24)

    【課題】 利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することを目的とする。【解決手段】 本発明は、上記目的を達成するためになされたものであり、半導体デバイスの形成方... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ