図面 (/)

技術 液体噴射ヘッドの駆動回路、及び液体噴射ヘッド

出願人 エスアイアイ・プリンテック株式会社
発明者 佐賀行弘
出願日 2015年7月8日 (4年0ヶ月経過) 出願番号 2015-136971
公開日 2017年1月26日 (2年5ヶ月経過) 公開番号 2017-019138
状態 特許登録済
技術分野 インクジェット(インク供給、その他)
主要キーワード WP端子 マイナス側出力端子 プラス側出力端子 遮断期間 時間遷移 書き込み制限 電圧テーブル 駆動電圧信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

ハードウェア規模を増大させずに、メモリに記憶されているデータを保護する。

解決手段

液体噴射ヘッド駆動回路は、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、を備える。

概要

背景

プリンタヘッドメモリ実装して、プリンタヘッドを制御するための制御用データを書き込むことが行われている。例えば、特許文献1には、ヘッド部の特性に応じた駆動信号を供給することが記載されている。

概要

ハードウェア規模を増大させずに、メモリに記憶されているデータを保護する。液体噴射ヘッド駆動回路は、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、を備える。

目的

ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することが望まれている

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、を備える液体噴射ヘッドの駆動回路

請求項2

前記第1電源部と、前記第2電源部との投入から少なくとも所定期間の間、前記制御信号が前記制御端子に入力されないようにする時間管理部、を備える請求項1に記載の液体噴射ヘッドの駆動回路。

請求項3

前記時間管理部は、前記第1電源部と前記第2電源部との投入から少なくとも所定期間の間、前記制御信号を遅延させることにより、前記制御信号が前記制御端子に入力されないようにする請求項2に記載の液体噴射ヘッドの駆動回路。

請求項4

前記時間管理部は、前記第1電源部と前記第2電源部との投入から少なくとも所定期間の間、前記制御信号を遮断することにより、前記制御信号が前記制御端子に入力されないようにする請求項2又は請求項3に記載の液体噴射ヘッドの駆動回路。

請求項5

前記第2電圧は、前記出力部を駆動するときに前記第1電源部が出力する第1電圧の下限値の半分以下であり、前記比較部は、前記第2電圧に比して前記第1電圧が低い場合に前記制御信号を出力する請求項1から請求項4のいずれか一項に記載の液体噴射ヘッドの駆動回路。

請求項6

被印刷媒体印刷する出力部と、データの書き込みの可否を制御する制御端子を備える記憶部であって、前記出力部を制御するためのデータを記憶する記憶部と、前記記憶部に記憶されているデータを参照して、前記出力部を制御する制御部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を出力する比較部と、を備える液体噴射ヘッド。

技術分野

0001

本発明は、液体噴射ヘッド駆動回路、及び液体噴射ヘッドに関する。

背景技術

0002

プリンタヘッドメモリ実装して、プリンタヘッドを制御するための制御用データを書き込むことが行われている。例えば、特許文献1には、ヘッド部の特性に応じた駆動信号を供給することが記載されている。

先行技術

0003

特開2014−233941号公報

発明が解決しようとする課題

0004

ところで、メモリに記憶されている制御用データを編集したいという要望がある。しかしながら、メモリに記憶されている制御用データを編集可能とすると、ノイズ等の偶発的な要因誤操作により、メモリへの誤書き込みが発生し、制御用データが消失してしまう可能性がある。制御用データの消失を避けるには、例えば、書き込み用のメモリと、読込用のメモリとを分離して設けることが考えられるが、ハードウェア規模が増大してしまうため好ましくない。ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することが望まれている。

0005

本発明のいくつかの態様は、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる液体噴射ヘッドの駆動回路、及び液体噴射ヘッドを提供することを目的の一つとする。

0006

また、本発明の他の態様は、後述する実施形態に記載した作用効果を奏することを可能にする液体噴射ヘッドの駆動回路、及び液体噴射ヘッドを提供することを目的の一つとする。

課題を解決するための手段

0007

(1)上述した課題を解決するために、本発明の一態様は、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を前記制御端子に出力する比較部と、を備える液体噴射ヘッドの駆動回路である。

0008

(2)また、本発明の一態様は、上記(1)に記載の液体噴射ヘッドの駆動回路であって、前記第1電源部と、前記第2電源部との投入から少なくとも所定期間の間、前記制御信号が前記制御端子に入力されないようにする時間管理部、を備える。

0009

(3)また、本発明の一態様は、上記(2)に記載の液体噴射ヘッドの駆動回路であって、前記時間管理部は、前記第1電源部と前記第2電源部との投入から少なくとも所定期間の間、前記制御信号を遅延させることにより、前記制御信号が前記制御端子に入力されないようにする。

0010

(4)また、本発明の一態様は、上記(2)又は(3)に記載の液体噴射ヘッドの駆動回路であって、前記時間管理部は、前記第1電源部と前記第2電源部との投入から少なくとも所定期間の間、前記制御信号を遮断することにより、前記制御信号が前記制御端子に入力されないようにする。

0011

(5)また、本発明の一態様は、上記(1)から(4)のいずれかに記載の液体噴射ヘッドの駆動回路であって、前記第2電圧は、前記出力部を駆動するときに前記第1電源部が出力する第1電圧の下限値の半分以下であり、前記比較部は、前記第2電圧に比して前記第1電圧が低い場合に前記制御信号を出力する。

0012

(6)また、本発明の一態様は、被印刷媒体印刷する出力部と、データの書き込みの可否を制御する制御端子を備える記憶部であって、前記出力部を制御するためのデータを記憶する記憶部と、前記記憶部に記憶されているデータを参照して、前記出力部を制御する制御部と、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を出力する比較部と、を備える液体噴射ヘッドである。

発明の効果

0013

本発明の実施形態によれば、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる。

図面の簡単な説明

0014

第1実施形態に係る液体噴射記録装置の斜視図である。
同実施形態に係る液体噴射ヘッドの一部破断斜視図である。
同実施形態に係る制御回路基板の構成を説明するための図である。
同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。
第2実施形態に係る制御回路基板の構成を説明するための図である。
同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。
第3実施形態に係る制御回路基板の構成を説明するための図である。
同実施形態に係る制御回路基板に設けられた各端子における信号の波形を示す図である。
第4実施形態に係る制御回路基板の構成を説明するための図である。
変形例に係る制御回路基板の構成を説明するための第1図である。
変形例に係る制御回路基板の構成を説明するための第2図である。
変形例に係る制御回路基板の構成を説明するための第3図である。

実施例

0015

以下、本発明の各実施形態について、図面を参照して説明する。
[第1の実施形態]
〔液体噴射記録装置の構成〕
本発明の第1の実施形態について説明する。まず、本実施形態に係る記録装置の構成について説明する。
図1は、本実施形態に係る液体噴射記録装置1の斜視図である。
液体噴射記録装置1は、紙等の被記録媒体Sにインク滴噴射して印刷する記録装置である。
液体噴射記録装置1は、被記録媒体Sを搬送する一対の搬送機構2,3と、被記録媒体Sにインク滴を噴射する液体噴射ヘッド4と、液体噴射ヘッド4にインクを供給する液体供給手段5と、液体噴射ヘッド4を被記録媒体Sの搬送方向(主走査方向)と略直交する方向(副走査方向)に走査させる走査手段6とを備えている。
以下、副走査方向をX方向、主走査方向をY方向、そしてX方向及びY方向にともに直交する方向をZ方向として説明する。

0016

一対の搬送機構2、3は、それぞれ副走査方向に延びて設けられたグリッドローラ20,30と、グリッドローラ20,30のそれぞれに平行に延びるピンチローラ21,31と、詳細は図示しないがグリッドローラ20,30を軸回り回転動作させるモータ等の駆動機構とを備えている。

0017

液体供給手段5は、インクが収容された液体収容体50と、液体収容体50と液体噴射ヘッド4とを接続する液体供給管51とを備えている。液体収容体50は、複数設けられており、具体的には、イエローマゼンタシアンブラックの4種類のインクが収容されたインクタンク50Y,50M,50C,50Bが並べて設けられている。インクタンク50Y,50M,50C,50BのそれぞれにはポンプモータMが設けられており、インクを液体供給管51を通じて液体噴射ヘッド4へ押圧移動できる。液体供給管51は、液体噴射ヘッド4(キャリッジユニット62)の動作に対応可能な可撓性を有するフレキシブルホースからなる。

0018

走査手段6は、副走査方向に延びて設けられた一対のガイドレール60,61と、一対のガイドレール60,61に沿って摺動可能なキャリッジユニット62と、キャリッジユニット62を副走査方向に移動させる駆動機構63とを備えている。駆動機構63は、一対のガイドレール60,61の間に配設された一対のプーリ64,65と、一対のプーリ64,65間に巻回された無端ベルト66と、一方のプーリ64を回転駆動させる駆動モータ67とを備えている。

0019

一対のプーリ64,65は、一対のガイドレール60,61の両端部間にそれぞれ配設されており、副走査方向に間隔をあけて配置されている。無端ベルト66は、一対のガイドレール60,61間に配設されており、この無端ベルト66に、キャリッジユニット62が連結されている。キャリッジユニット62の基端部62aには、複数の液体噴射ヘッド4が搭載されている。具体的には、イエロー、マゼンタ、シアン、ブラックの4種類のインクに個別に対応する液体噴射ヘッド4Y,4M,4C,4Bが副走査方向に並んで搭載されている。

0020

〔液体噴射ヘッドの構成〕
次に、液体噴射ヘッドの構成について説明する。
図2は、本実施形態に係る液体噴射ヘッド4を示す斜視図である。
本実施形態に係る液体噴射ヘッド4は、被記録媒体Sに向かってインク滴を噴射する構成である。図2に示すように、液体噴射ヘッド4は、取付基板40と、ヘッドチップ41と、流路基板42と、ベースプレート44と、制御回路基板100とを備えている。なお、取付基板40及びベースプレート44は別体でもよいし、一体に成形されていてもよい。また、取付基板40は、液体噴射ヘッド4をキャリッジユニット62に着脱可能に取り付けるための図示しない取付機構を有している。

0021

流路基板42は、ヘッドチップ41の一面側に取り付けられている。流路基板42の内部にはインクを流通させるための図示しない流通路が形成されており、流路基板42の上面には前記流通路に連通する流入口42aが形成されている。この流入口42aには、インクの圧力変動を吸収する圧力調整部(不図示)が連結される。

0022

ベースプレート44は、取付基板40の上面に略垂直に立設されており、その表面には制御回路基板100が取り付けられている。制御回路基板100には、ヘッドチップ41の動作を制御する制御部100aが形成されている。制御回路基板100とヘッドチップ41との間は、フレキシブル配線46によって電気的に接続されている。
ヘッドチップ41は、図2のZ方向に長手方向を有する略長方形状の圧電アクチュエータと、同Y方向に複数のノズル開口が列設されてなる複数のノズルとを備えている。圧電アクチュエータは、圧力発生素子として、例えば、PZTチタン酸ジルコン酸鉛)からなるものである。また、圧電アクチュエータは、各ノズル開口に連通する圧力発生室と、板状に延びる駆動電極部を有している。
この駆動電極部が、フレキシブル配線46を介して制御回路基板100に電気的に接続されることにより、制御回路基板100からヘッドチップ41に駆動信号が入力される。駆動信号が入力されることにより前記圧力発生室内の圧力変動を発生させ、この圧力変動によりノズル開口からインク滴を吐出させる。

0023

また、圧電アクチュエータの前端面(図2におけるZ方向下側の端面)には、ポリイミドなどからなるノズルプレートが設けられている。ノズルプレートの一方の主面は、圧電アクチュエータへの接合面とされ、他方の主面には、インクの付着等を防止するための撥水性親水性を有する撥水膜が塗布されている。
また、ノズルプレートには、前述したように、その長手方向に所定の間隔(圧力発生室のピッチと同等の間隔)をあけて複数のノズル孔(ノズル開口)が形成されている。ノズル孔は、ポリイミドフィルムなどのノズルプレートに、例えば、エキシマレーザ装置を用いて形成される。これらノズル孔は、それぞれ圧力発生室に一致して配置されている。
このような構成のもと、流入口42a、流路基板42、流路基板42に連通するヘッドチップ41の圧力発生室の順に、所定量のインクが供給される。

0024

制御回路
次に、制御回路基板100の構成について説明する。
図3は、本実施形態に係る制御回路基板100の構成を説明するための図である。
制御回路基板100は、I/Fコネクタ110と、EEPROM(Electrically Erasable Programmable Read−Only Memory)120と、比較部130と、を備える。
なお、以下では、2値の各論理状態を、High状態、Low状態と称して説明する。High状態は、Highレベルの電圧に対応する。Low状態は、GNDレベルの電圧に対応する。

0025

I/Fコネクタ110は、CLK端子(図3におけるCLK)と、DA端子(図3におけるDA)と、VDD1電源(図3におけるVDD1)と、VDD2電源(図3におけるVDD2)とを備える。
CLK端子は、クロック信号を出力する端子である。
DA端子は、クロック信号に同期してデータ信号を出力する端子である。
VDD1電源は、ロジック電源部の電圧信号を出力する電源である。このロジック電源部は、例えば、液体噴射ヘッド4のドライバIC(IntegratedCircuit)を駆動する電源部である。以下では、ロジック電源部の電圧をロジック電圧と称する。
VDD2電源は、ヘッドチップ41の圧電アクチュエータを駆動する駆動電源部の電圧を出力する電源である。以下では、駆動電源部の電圧を駆動電圧と称する。

0026

EEPROM120は、ヘッドチップ41の制御用データを記憶する不揮発性メモリの一例である。制御用データには、例えば、圧電アクチュエータに印可される電圧を温度に応じて変更するための温度−電圧テーブル、液体噴射ヘッド4の識別情報(ヘッドシリアル)等が含まれる。
EEPROM120は、CLK端子(図3におけるCLK)と、DA端子(図3におけるDA)と、WP端子図3におけるWP)とを備える。
EEPROM120のCLK端子は、I/Fコネクタ110から出力されたクロック信号を受け付ける端子である。EEPROM120のCLK端子は、I/Fコネクタ110のCLK端子と接続される。
EEPROM120のDA端子は、I/Fコネクタ110から出力されたデータ信号を受け付ける。EEPROM120のDA端子は、I/Fコネクタ110のDA端子と接続される。

0027

WP端子は、書き込み制御用の端子である。本実施形態では、一例として、EEPROM120がHighアクティブのWP端子を備える場合について説明する。具体的には、WP端子がHigh状態である場合、EEPROM120は、I/Fコネクタ110から受け付けたデータ信号の内容を記憶領域に書き込む。また、WP端子がLow状態である場合、EEPROM120は、I/Fコネクタ110からデータ信号を受け付けない。これにより、EEPROM120は、記録領域へのデータの書き込みを制限することができる。

0028

比較部130は、プラス端子図3における+)と、マイナス端子図3における-)と、出力端子とを備える。比較部は、例えば、オペアンプ等のコンパレータである。
プラス端子は、I/Fコネクタ110のVDD2電源に接続され、駆動電圧を受け付ける端子である。
マイナス端子は、I/Fコネクタ110のVDD1電源に接続され、ロジック電圧を受け付ける端子である。

0029

出力端子は、プラス端子が受け付ける信号とマイナス端子が受け付ける信号との比較結果に応じた信号を出力する端子である。出力端子は、EEPROM120のWP端子に接続される。つまり、出力端子は、EEPROM120の書き込み制御信号を出力する。
制御回路基板100における比較部130は、駆動電圧とロジック電圧とを比較する。比較部130は、駆動電圧がロジック電圧以下の場合に、出力端子をHigh状態にする。また、駆動電圧がロジック電圧より大きい場合に、出力端子をLow状態にする。

0030

次に、各端子の論理状態の時間遷移について説明する。
図4は、本実施形態に係る制御回路基板100に設けられた各端子における信号の波形を示す図である。
図4において、縦軸は各端子における電圧を表し、横軸は時間を表す。時刻T0は、制御回路基板100に電源が投入されたタイミングを表す。時刻T1は、VDD1電源及びVDD2電源がLow状態からHigh状態への遷移を開始したタイミングを表す。時刻T2は、例えば液体噴射記録装置1のユーザから、データの書き込み指示を受け付けたタイミングを表す。時刻T3は、EEPROM120へのデータの書き込みが可能になったタイミングを表す。時刻T4は、データの書き込みが完了したタイミングを表す。時刻T5は、EEPROM120へのデータの書き込みが制限されたタイミングを表す。

0031

時刻T0において電源が投入されると、VDD1電源及びVDD2電源に各電源部から電圧が印加される。具体的には、VDD1電源には、ロジック電源部からロジック電圧が印加され、VDD2電源には、駆動電源部から駆動電圧が印加される。ロジック電圧は、制御回路基板100に電源が投入されている間は、例えば5[V]等の一定の値に維持される。駆動電圧は、可変であり、非書き込み時は、12〜32[V]に維持される。ここで、非書き込み時とは、EEPROM120へのデータの書き込みを行わないときである。つまり、非書き込み時には、液体噴射記録装置1が被記録媒体Sへの記録を行うときや、液体噴射記録装置1が被記録媒体Sに次の記録を行うために待機状態にあるとき等が含まれる。これに対して、EEPROM120へのデータの書き込みを行うときを書き込み時という。

0032

時刻T2において、データの書き込み指示を受け付けると、駆動電源部の電圧値が、ロジック電源の電圧値よりも低い値まで下げられる。そして、時刻T3において、VDD2電源の電圧値が、VDD1電源の電圧値以下になると、比較部130は、EEPROM120のWP端子の論理状態をHigh状態にする。これにより、CLK端子、DA端子を介して、I/Fコネクタ110とEEPROM120間でデータの送受信が可能になる。そして、I/Fコネクタ110から出力されたデータ信号に基づいて、EEPROM120にデータが書き込まれる。時刻T4において、データの書き込みが終了すると、駆動電源部の電圧が再度引き上げられる。そして、時刻T5において、VDD2電源の電圧値が、VDD1電源の電圧値に比して大きくなると、比較部130は、EEPROM120のWP端子の論理状態をLow状態にする。これにより、CLK端子、DA端子を介して、I/Fコネクタ110とEEPROM120間でデータの送受信が再び不可能になる。

0033

〔第1の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板100は、データの書き込みの可否を制御するWP端子(制御端子の一例)を備えるEEPROM120(記憶部の一例)であって、液体噴射ヘッド4(液体噴射ヘッドの一例)の圧電アクチュエータ(出力部の一例)を制御するためのデータを記憶するEEPROM120と、圧電アクチュエータを駆動する駆動電源部(第1電源部の一例)が出力する駆動電圧(第1電圧の一例)と、駆動電源部とは異なるロジック電源部(第2電源部の一例)が出力するロジック電圧(第2電圧)と、の比較結果に応じた制御信号をWP端子に出力する比較部130(比較部の一例)と、を備える。

0034

これにより、制御回路基板100は、非書き込み時には、EEPROM120への書き込みを許可しないため、EEPROM120に書き込まれたデータを保護することができる。また、液体噴射ヘッド4が一般に備える駆動部電源部及びロジック電源部を用いて、EEPROM120へのデータの書き込みを制御するため、ハードウェア規模を極端に増大させることもない。また、新たに読み書き用制御線を増やす必要もない。従って、制御回路基板100は、ハードウェア規模を極端に増大させずに、メモリに記憶されているデータを保護することができる。

0035

また、ロジック電圧は、圧電アクチュエータを駆動するときに駆動電源部が出力する駆動電圧の下限値の半分以下であり、比較部130は、ロジック電圧に比して駆動電圧が低い場合に制御信号を出力する。

0036

これにより、比較部130は、ロジック電源部にノイズが入った場合であっても、制御信号を出力しにくいため、EEPROM120に記憶されているデータを保護することができる。例えば、上述の例では、ロジック電圧は、5[V]であり、非書き込み時における駆動電圧の下限値である12[V]の半分以下としている。従って、ロジック電源部に2−3[V]程度のノイズが混入した場合であっても、比較部130の出力は変化しない。従って、メモリに記憶されているデータを保護することができる。

0037

[第2の実施形態]
〔制御回路〕
本発明の第2実施形態について説明する。以下では、上述した実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置1は、第1の実施形態に係る液体噴射記録装置1と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置1は、制御回路基板100に代えて制御回路基板100Aを備える。
図5は、本実施形態に係る制御回路基板100Aの構成を説明するための図である。
制御回路基板100Aは、第1の実施形態に係る制御回路基板100と同様に、I/Fコネクタ110と、EEPROM120と、比較部130と、を備える。ただし、制御回路基板100Aは、比較部130の出力端子と、EEPROM120のWP端子との間のノードコンデンサが接続されている。

0038

次に、各端子の論理状態の時間遷移について説明する。
図6は、本実施形態に係る制御回路基板100Aに設けられた各端子における信号の波形を示す図である。
図6において、縦軸は各端子における電圧を表し、横軸は時間を表す。また、TWPは、WP端子における論理状態の閾値を表す。また、WP端子については、制御回路基板100Aにおいて、図5に示すコンデンサを設けた場合(図6におけるWP(C値大))と、コンデンサを設けない場合(図6におけるWP(C無し))との2つの場合を示す。

0039

時刻T0’は、制御回路基板100Aに電源が投入されたタイミングを表す。時刻T1’は、I/Fコネクタ110のVDD1電源がLow状態からHigh状態への遷移を開始したタイミングを表す。時刻T2’は、コンデンサが制御回路基板100Aに設けられていない場合において、EEPROM120のWP端子がHigh状態になったタイミングを表す。時刻T3’は、コンデンサが制御回路基板100Aに設けられている場合において、WP端子の電圧値が最大値となったタイミングを表す。時刻T4’は、コンデンサが制御回路基板100Aに設けられていない場合において、EEPROM120のWP端子がLow状態になったタイミングを表す。

0040

時刻T0’において電源が投入されると、VDD1電源及びVDD2電源に各電源部から電圧が印加される。具体的には、VDD1電源には、ロジック電圧が印加され、VDD2電源には、駆動電圧が印加される。ここで、ロジック電源部に対して、駆動電源部は、電圧の出力が遅れる場合がある。例えば、駆動電源部にロジック電源部に比して多くのコンデンサが含まれている場合には、駆動電源部とロジック電源部の両方が同じタイミングで投入されたとしても、駆動電源部に含まれるコンデンサの蓄電のため、駆動電圧信号の出力が遅延する場合がある。

0041

このように、駆動電圧信号の出力が遅延し、かつ、図6に示すコンデンサが制御回路基板100Aに設けられていない場合には、VDD2電源の電圧がVDD1電源の電圧を下回るため、比較部130は、EEPROM120のWP端子をHigh状態にしてしまう。そして、時刻T2’から時刻T4’までの間、WP端子がHigh状態になり、EEPROM120への書き込みが可能になる。従って、時刻T2’から時刻T4’までの間、EEPROM120が記憶するデータを適切に保護することができない。

0042

これに対して、図6に示すコンデンサが制御回路基板100Aに設けられている場合には、VDD2電源の電圧がVDD1電源の電圧を下回っても、コンデンサへの蓄電が発生するため、WP端子への電圧の印加が遅延する。そして、時刻T3’において、VDD2電源の電圧がVDD1電源の電圧を上回ると、比較部130の出力端子の電圧は閾値TWPを超えることなくLow状態になるため、WP端子はLow状態のまま維持される。このように、比較部130の出力端子と、EEPROM120のWP端子との間のノードにコンデンサを接続することにより、駆動電圧の出力がロジック電圧の出力に遅延する場合であっても、WP端子がHigh状態になることを防ぐことができる。この遅延量は、制御回路基板100Aが備えるコンデンサの容量等に応じて変化する。従って、制御回路基板100Aに設けられたコンデンサのキャパシタンスプルアップ抵抗レジスタンスは、駆動電圧の遅延期間、WP端子をHigh状態にせずに済むだけ十分に大きい値であればよい。

0043

〔第2の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板100Aは、駆動電源部(第1電源部の一例)と、ロジック電源部(第2電源部の一例)との投入から少なくとも所定期間の間、制御信号がWP端子に入力されないようにするコンデンサ(時間管理部の一例)を備える。また、コンデンサは、駆動電源部とロジック電源部との投入から少なくとも所定期間の間、制御信号を遅延させることにより、制御信号がWP端子に入力されないようにする。

0044

これにより、制御回路基板100Aは、制御回路基板100Aの電源投入直後に、駆動電源部が出力する駆動電圧がロジック電源部が出力するロジック電圧を下回る場合であっても、WP端子がHigh状態にならないため、EEPROM120に記憶されているデータを保護することができる。

0045

[第3の実施形態]
〔制御回路〕
本発明の第3の実施形態について説明する。以下では、上述した各実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置1は、第1の実施形態に係る液体噴射記録装置1と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置1は、制御回路基板100に代えて制御回路基板100Bを備える。
図7は、本実施形態に係る制御回路基板100Bの構成を説明するための図である。
制御回路基板100Bは、第1の実施形態に係る制御回路基板100と同様に、I/Fコネクタ110と、EEPROM120と、比較部130と、を備える。また、制御回路基板100Bは、比較部130の出力端子とEEPROM120のWP端子との間に時間管理部140を備える。

0046

時間管理部140は、比較部130の出力端子に接続する入力端子と、EEPROM120のWP端子に接続する出力端子とを備える。また、時間管理部140は、タイマカウンタ等の計時のための構成を備える。時間管理部140は、入力端子が受け付けた信号を出力端子から出力する。ただし、時間管理部140は、制御回路基板100Bへの電源投入から所定の遮断期間を計時し、この所定の遮断期間が経過するまでの間、回路オープンにして入力端子が受け付けた信号を遮断する。そして、時間管理部140は、所定の遮断期間経過後、回路をクローズにして、入力端子が受け付けた信号を出力端子から出力する。

0047

次に、各端子の論理状態の時間遷移について説明する。
図10は、本実施形態に係る制御回路基板100Bに設けられた各端子における信号の波形を示す図である。
図10において、縦軸は各端子における電圧を表し、横軸は時間を表す。図10に示す例では、図8に示す例と同様に、駆動電圧信号がロジック電圧信号に遅延している。
時刻T0”は、制御回路基板100Bに電源が投入されたタイミングを表す。時刻T1”は、I/Fコネクタ110のVDD1電源がLow状態からHigh状態への遷移を開始したタイミングを表す。時刻T2”は、駆動電圧がロジック電圧を超えたタイミングを表す。時刻T3”は、時間管理部140による制御信号の遮断の終了タイミングを表す。時刻T4”は、データの書き込み指示を受け付けたタイミングを表す。時刻T1”から時刻T2”までの間、VDD2電源の電圧がVDD1電源の電圧を下回るため、比較部130の出力端子と時間管理部140の入力端子との間のノードPAの論理状態はHigh状態に遷移する。しかしながら、時間管理部140は、時刻T3”までの間は、入力端子が受け付けた信号を出力端子から出力しないため、EEPROM120のWP端子は、High状態に遷移しない。また、時刻T4”では、時間管理部140による制御信号の遮断期間が経過しているため、データの書き込み指示に応じてWP端子をHigh状態にすることができる。
〔第3の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板100Bは、駆動電源部(第1電源部の一例)と、ロジック電源部(第2電源部の一例)との投入から少なくとも所定期間の間、制御信号がWP端子に入力されないようにする時間管理部140(時間管理部の一例)を備える。また、時間管理部140は、駆動電源部とロジック電源部との投入から少なくとも所定期間の間、制御信号を遮断することにより、制御信号が制御端子(例えば、WP端子)に入力されないようにする。

0048

これにより、制御回路基板100Bは、制御回路基板100Bの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を下回る場合であっても、WP端子がHigh状態にならないため、EEPROM120に記憶されているデータを保護することができる。

0049

なお、時間管理部140は、比較部130の出力端子がHigh状態になってから所定時間経過するまで、EEPROM120のWP端子をHigh状態にしない構成であってもよい。この所定時間は、例えば、データの書き込みに要する時間に比して十分に短い時間である。この場合、時間管理部140は、ノードPAがHigh状態となっている時間が所定時間以下であれば、ノードPAがHigh状態であっても、WP端子をHigh状態に遷移させない。

0050

このように、制御回路基板100Bは、制御信号の長さが所定時間以下である場合に、制御信号がWP端子(制御端子の一例)に入力されないようにする時間管理部140(第2の時間管理部の一例)を備えてもよい。
これにより、制御回路基板100Bの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を一時的に下回る場合であっても、WP端子がHigh状態にならないため、EEPROM120に記憶されているデータを保護することができる。また、短時間の大きなノイズがロジック電源部に混入した場合であっても、WP端子がHigh状態にならないため、EEPROM120に記憶されているデータを保護することができる。

0051

[第4の実施形態]
〔制御回路〕
本発明の第4の実施形態について説明する。以下では、上述した各実施形態と同様の構成には、同一の符号を付し、説明を省略する。
本実施形態に係る液体噴射記録装置1は、第1の実施形態に係る液体噴射記録装置1と同様に記録装置である。ただし、本実施形態に係る液体噴射記録装置1は、制御回路基板100に代えて制御回路基板100Cを備える。
図11は、本実施形態に係る制御回路基板100Cの構成を説明するための図である。
制御回路基板100Cは、第1の実施形態に係る制御回路基板100と同様に、I/Fコネクタ110と、EEPROM120と、比較部130と、を備える。また、制御回路基板100Cは、I/Fコネクタ110のVDD2電源と比較部130のプラス端子との間に電圧管理部150を備える。

0052

電圧管理部150は、VDD1側入力端子と、VDD2側入力端子と、プラス側出力端子と、マイナス側出力端子と、を備える。VDD1側入力端子は、I/Fコネクタ110のVDD1電源に接続する。VDD2側入力端子は、I/Fコネクタ110のVDD2電源に接続する。プラス側出力端子は、比較部130のプラス端子に接続する。マイナス側出力端子は、比較部130のマイナス端子に接続する。

0053

電圧管理部150は、VDD1側入力端子が受け付けた信号をマイナス側出力端子から出力する。また、電圧管理部150は、VDD2側入力端子が受け付けた信号をプラス側出力端子から出力する。ただし、電圧管理部150は、電源投入後、初めてVDD2電源の電圧がロジック電源部の電圧(例えば5[V])を超えるまでの間、回路をオープンにしてVDD1側入力端子及びVDD2側入力端子が受け付けた信号を遮断する。そして、電圧管理部150は、所定期間経過後、回路をクローズにして、VDD1側入力端子及びVDD2側入力端子が受け付けた信号を、それぞれマイナス側出力端子及びプラス側出力端子から出力する。

0054

〔第4の実施形態のまとめ〕
以上説明してきたように、本実施形態に係る制御回路基板100Cは、駆動電源部(第1電源部の一例)と、ロジック電源部(第2電源部の一例)との投入から駆動電圧(第1電圧の例)がロジック電圧を超えるまでの間、制御信号がWP端子に入力されないようにする電圧管理部150(電圧管理部の一例)を備える。

0055

これにより、制御回路基板100Cは、制御回路基板100Cの電源投入直後に、駆動電源部が出力する駆動電圧が、ロジック電源部が出力するロジック電圧を下回る場合であっても、WP端子がHigh状態にならないため、EEPROM120に記憶されているデータを保護することができる。

0056

[変形例]
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成は上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、上述の第1〜第4の実施形態において説明した各構成は、任意に組み合わせることができる。

0057

また、上述の第1〜第4の実施形態において、比較部130は、プラス端子の電圧がマイナス端子の電圧を下回った場合に、その出力端子をHigh状態にする構成としたが、これには限られない。具体的には、制御回路基板100、100A〜100Cは、比較部130に代えて、プラス端子の電圧がマイナス端子の電圧を上回った場合に、その出力端子をHigh状態にする比較部130Dを備えてもよい。

0058

図11〜図13は、変形例に係る制御回路基板の構成を説明するための図である。
図11に示す制御回路基板100Dは、制御回路基板100の比較部130に代えて比較部130Dを備える。そして、I/Fコネクタ110のVDD1電源は、比較部130Dのプラス端子に接続される。また、I/Fコネクタ110のVDD2電源は、比較部130のマイナス端子に接続される。同様に、図12には、制御回路基板100Aの比較部130に代えて比較部130Dを備えた制御回路基板100Eを示す。また、図13には、制御回路基板100Bの比較部130に代えて比較部130Dを備えた制御回路基板100Fを示す。このように、上述した各実施形態に係る制御回路には、任意の変更が加えられてもよい。

0059

なお、上述した各実施形態において、EEPROM120のWP端子は、Lowアクティブであってもよい。Lowアクティブの場合、上述した各実施形態に係る制御回路基板100、100A〜100Fは、WP端子に接続するインバータを備える。これにより、上述した各実施形態と同様に、EEPROM120は、記録領域へのデータの書き込みを制限することができる。

0060

なお、上述した各実施形態において、制御回路基板100、100A〜100Fの電源を切断する場合には、I/Fコネクタ110のVDD2電源の電圧がVDD1電源の電圧よりも遅延して低下するようにしてよい。例えば、上述した制御回路基板100A〜100Cは、駆動電源部が多くのコンデンサを備えるため、駆動電圧の印加がロジック電圧の印加に比して遅延する例について言及した。この場合、電源の切断時には、駆動電源部が備えるコンデンサからの放電があるため、I/Fコネクタ110のVDD2電源の電圧がVDD1電源の電圧よりも遅延して低下する。これにより、制御回路基板100、100A〜100Fの電源切断時に、駆動電圧がロジック電圧を下回り、EEPROM120への書き込み制限解除されることを防ぐことができる。

0061

なお、上述した各実施形態において、制御回路基板100、100A〜100Fは、制御方法として実現されてもよい。この場合の一態様は、例えば、データの書き込みの可否を制御する制御端子を備える記憶部であって、液体噴射ヘッドの出力部を制御するためのデータを記憶する記憶部を備える液体噴射記録装置が、前記出力部を駆動する第1電源部が出力する第1電圧と、前記第1電源部とは異なる第2電源部が出力する第2電圧と、の比較結果に応じた制御信号を前記制御端子に出力するステップ、を含む制御方法である。

0062

なお、上述した各実施形態において、記録装置が液体噴射記録装置1である場合について説明したが、これには限られない。具体的には、記録装置は、被記録媒体Sへの記録方式として、熱転写方式等を採用してもよい。

0063

1…液体噴射記録装置、4…液体噴射ヘッド、73…液体噴射ヘッドチップ、100、100A〜100F…制御回路基板、110…I/Fコネクタ、120…EEPROM、130、130D…比較部、140…時間管理部、150…電圧管理部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ