図面 (/)

技術 撮像素子

出願人 パナソニックIPマネジメント株式会社
発明者 宍戸三四郎境田良太松長誠之
出願日 2015年7月2日 (5年5ヶ月経過) 出願番号 2015-133648
公開日 2017年1月19日 (3年11ヶ月経過) 公開番号 2017-017583
状態 特許登録済
技術分野 固体撮像素子 光信号から電気信号への変換
主要キーワード Nチャンネル 信号検出動作 Pチャンネル 飛行時間法 リセット電圧線 排出ゲート 制御電極間 ゲート制御電圧
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

より高い時間分解能を実現し得る撮像素子を提供する。

解決手段

撮像素子は、光電変換部と、光電変換部12で発生した電荷転送する第1電荷転送経路Ch1と、第1電荷転送経路Tcの途中から分岐する少なくとも1つの第2電荷転送経路Ch2と、電荷のうち、少なくとも1つの第2電荷転送経路Ch2を経由して転送された電荷を蓄積する少なくとも1つの第1電荷蓄積FDと、少なくとも1つの第2転送経路Ch2を経由した、電荷の転送および遮断切り替える少なくとも1つのゲートGtとを備える。

概要

背景

蛍光寿命イメージング(Fluorescence-Lifetime Imaging Microscopy(FLIM))、飛行時間法(Time-of-flight method)を利用した距離計測超高速撮影などにおいて、高速動作が可能な撮像素子の要求がある。例えば蛍光寿命イメージングにおいては、試料光パルス照射し、試料から発せられる蛍光数ナノ秒程度の極めて短い時間間隔で繰り返し検出する。測定における時間分解能を向上させることができれば、観察対象に関する新たな知見が得られると期待されている。

撮像素子を利用した測定における時間分解能は、各画素の動作速度に依存する。例えばCMOS(Complementary Metal Oxide Semiconductor)型の撮像素子を利用した検出においては、フォトダイオード中の電荷の排出(フォトダイオードのリセット)、露光による電荷の蓄積、および、フローティングディフュージョンへの電荷の転送を1サイクルとする動作が繰り返し実行される。つまり、測定における時間分解能は、このサイクルに要する時間に依存する。上述のサイクルのうち、特に、画素内からの電荷の排出およびフローティングディフュージョンへの電荷の転送に要する時間は、撮像素子における高速動作に大きく影響する。

下記の非特許文献1は、フォトダイオードと、電荷排出のためのドレインとの間に排出ゲートを設けた構造を提案している。非特許文献1では、このような構造を有する画素をDOM(draining-only modulation)画素と呼んでいる。DOM画素では、排出ゲートがオープンの状態においてフォトダイオード内の電荷が排出される。一方、排出ゲートをクローズの状態とすれば、フォトダイオード内の電荷をフローティングディフュージョンに転送することができる。DOM画素では、リセットに要する時間を実質的に0とすることによって、時間分解能の向上が図られている。

概要

より高い時間分解能を実現し得る撮像素子を提供する。 撮像素子は、光電変換部と、光電変換部12で発生した電荷を転送する第1電荷転送経路Ch1と、第1電荷転送経路Tcの途中から分岐する少なくとも1つの第2電荷転送経路Ch2と、電荷のうち、少なくとも1つの第2電荷転送経路Ch2を経由して転送された電荷を蓄積する少なくとも1つの第1電荷蓄積FDと、少なくとも1つの第2転送経路Ch2を経由した、電荷の転送および遮断切り替える少なくとも1つのゲートGtとを備える。

目的

例えば、フォトダイオード12として、感度を有する波長域の異なる複数のセンサ基板の厚さ方向に積層された構造を有するダイオード(例えばフォオン社の提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

光電変換部と、前記光電変換部で発生した電荷転送する第1電荷転送経路と、前記第1電荷転送経路の途中から分岐する少なくとも1つの第2電荷転送経路と、前記電荷のうち、前記少なくとも1つの第2電荷転送経路を経由して転送された電荷を蓄積する少なくとも1つの第1電荷蓄積部と、前記少なくとも1つの第2転送経路を経由した、電荷の転送および遮断切り替える少なくとも1つのゲートとを備えた、撮像素子

請求項2

前記少なくとも1つの第2電荷転送経路は、複数の第2電荷転送経路を含み、前記少なくとも1つの第1電荷蓄積部は、それぞれが、前記複数の第2電荷転送経路のうち対応する1つを経由して転送された電荷を蓄積する複数の第1電荷蓄積部を含む、請求項1に記載の撮像素子。

請求項3

前記少なくとも1つのゲートは、前記複数の第2転送経路に対してそれぞれ設けられた複数のゲートを含む、請求項2に記載の撮像素子。

請求項4

前記第1電荷転送経路の終端ドレインをさらに備えた、請求項1から3のいずれかに記載の撮像素子。

請求項5

前記第1電荷転送経路の終端に設けられ、前記第1電荷転送経路を経由して転送された電荷を蓄積する第2電荷蓄積部をさらに備えた、請求項1から3のいずれかに記載の撮像素子。

技術分野

0001

本開示は、撮像素子に関する。

背景技術

0002

蛍光寿命イメージング(Fluorescence-Lifetime Imaging Microscopy(FLIM))、飛行時間法(Time-of-flight method)を利用した距離計測超高速撮影などにおいて、高速動作が可能な撮像素子の要求がある。例えば蛍光寿命イメージングにおいては、試料光パルス照射し、試料から発せられる蛍光数ナノ秒程度の極めて短い時間間隔で繰り返し検出する。測定における時間分解能を向上させることができれば、観察対象に関する新たな知見が得られると期待されている。

0003

撮像素子を利用した測定における時間分解能は、各画素の動作速度に依存する。例えばCMOS(Complementary Metal Oxide Semiconductor)型の撮像素子を利用した検出においては、フォトダイオード中の電荷の排出(フォトダイオードのリセット)、露光による電荷の蓄積、および、フローティングディフュージョンへの電荷の転送を1サイクルとする動作が繰り返し実行される。つまり、測定における時間分解能は、このサイクルに要する時間に依存する。上述のサイクルのうち、特に、画素内からの電荷の排出およびフローティングディフュージョンへの電荷の転送に要する時間は、撮像素子における高速動作に大きく影響する。

0004

下記の非特許文献1は、フォトダイオードと、電荷排出のためのドレインとの間に排出ゲートを設けた構造を提案している。非特許文献1では、このような構造を有する画素をDOM(draining-only modulation)画素と呼んでいる。DOM画素では、排出ゲートがオープンの状態においてフォトダイオード内の電荷が排出される。一方、排出ゲートをクローズの状態とすれば、フォトダイオード内の電荷をフローティングディフュージョンに転送することができる。DOM画素では、リセットに要する時間を実質的に0とすることによって、時間分解能の向上が図られている。

先行技術

0005

K. Yasutomi, et. al.,“A 0.3mm-resolution Time-of-Flight CMOS range imager with column-gating clock-skew calibration”, ISSCC2014, Dig. pp. 132-133

発明が解決しようとする課題

0006

しかしながら、上述のDOM画素では、排出ゲートをクローズとするごとに、フォトダイオードによって生成された電荷をフローティングディフュージョンまで移動させる必要がある。そのため、DOM画素を適用した撮像素子における時間分解能は、排出ゲートの応答速度およびフォトダイオードからフローティングディフュージョンへの電荷の転送速度に依存する。フォトダイオードからフローティングディフュージョンへの電荷の転送速度は、シリコン(Si)基板中の移動度によって制限を受ける。したがって、リセットごとに電荷をフローティングディフュージョンに転送して、フローティングディフュージョンに蓄積された電荷を読み出す従来の方式によっては、時間分解能のさらなる向上は困難である。

課題を解決するための手段

0007

本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。

0008

撮像素子は、光電変換部と、前記光電変換部で発生した電荷を転送する第1電荷転送経路と、前記第1電荷転送経路の途中から分岐する少なくとも1つの第2電荷転送経路と、前記電荷のうち、前記少なくとも1つの第2電荷転送経路を経由して転送された電荷を蓄積する少なくとも1つの第1電荷蓄積部と、前記少なくとも1つの第2転送経路を経由した、電荷の転送および遮断切り替える少なくとも1つのゲートとを備える。

発明の効果

0009

本開示の一態様によれば、より高い時間分解能を実現し得る。

図面の簡単な説明

0010

図1は、本開示の第1の実施形態による撮像素子の模式的な平面図である。
図2は、図1に示すA−A’線断面図である。
図3は、図1に示すB−B’線断面図である。
図4は、本開示の第1の実施形態による撮像素子の例示的な回路構成の概略図である。
図5は、フォトダイオード12に入射する光の強度Iの時間的変化の一例を示す図である。
図6は、画素10Aの平面図と、ある時刻における、電荷転送経路Ch1内の信号電荷分布の一例と、半導体基板2内における電位の一例とをあわせて示す図である。
図7は、本開示の第1の実施形態による他の例の撮像素子の模式的な平面図である。
図8は、本開示の第2の実施形態による撮像素子の模式的な平面図である。
図9は、第2の実施形態における、画素10Cの平面図と、ある時刻における、電荷転送経路Ch1内の信号電荷の分布の一例とをあわせて示す図である。
図10は、第2の実施形態における、制御電極Tcに印加する第1の電圧V1および第2の電圧V2、ならびに、転送ゲート電極Txに印加するゲート制御電圧Vtの一例を示すタイミングチャートである。
図11Aは、図10に示す時刻T1における、半導体基板2内のX方向に沿った電位の変化の一例を示す図である。
図11Bは、図10に示す時刻T1における、半導体基板2内のY方向に沿った電位の変化の一例を示す図である。
図12Aは、図10に示す時刻T2における、半導体基板2内のX方向に沿った電位の変化の一例を示す図である。
図12Bは、図10に示す時刻T2における、半導体基板2内のY方向に沿った電位の変化の一例を示す図である。
図13Aは、図10に示す時刻T3における、半導体基板2内のX方向に沿った電位の変化の一例を示す図である。
図13Bは、図10に示す時刻T3における、半導体基板2内のY方向に沿った電位の変化の一例を示す図である。
図14は、本開示の第2の実施形態による他の例の撮像素子示す模式的な平面図である。
図15は、本開示の第2の実施形態による他の例の撮像素子の模式的な平面図である。
図16は、本開示の第3の実施形態による撮像素子の模式的な平面図である。
図17は、本開示の第3の実施形態による他の例の撮像素子の模式的な平面図である。
図18は、本開示の第4の実施形態による撮像素子の模式的な平面図である。
図19は、第4の実施形態の電荷転送経路Ch1における、X方向に沿った電位の変化の一例を示すグラフである。
図20は、本開示の第4の実施形態による他の例の撮像素子の模式的な平面図である。
図21は、図20に示すA−A’線断面図である。
図22は、第4の実施形態による他の例の電荷転送経路Ch1における、X方向に沿った電位の変化の一例を示すグラフである。
図23は、第4の実施形態による他の例の電荷転送経路Ch1における、X方向に沿った電位の変化の他の例を示すグラフである。

実施例

0011

本開示の実施形態を詳細に説明する前に、本開示の一態様の概要を説明する。本開示の一態様の概要は以下のとおりである。

0012

項目1]
光電変換部と、
光電変換部で発生した電荷を転送する第1電荷転送経路と、
第1電荷転送経路の途中から分岐する少なくとも1つの第2電荷転送経路と、
電荷のうち、少なくとも1つの第2電荷転送経路を経由して転送された電荷を蓄積する少なくとも1つの第1電荷蓄積部と、
少なくとも1つの第2転送経路を経由した、電荷の転送および遮断を切り替える少なくとも1つのゲートと
を備えた、撮像素子。

0013

項目1の構成によれば、より高速な動作が可能な撮像素子を提供し得る。また、任意の時間窓での検出を実現し得る。

0014

[項目2]
少なくとも1つの第2電荷転送経路は、複数の第2電荷転送経路を含み、
少なくとも1つの第1電荷蓄積部は、それぞれが、複数の第2電荷転送経路のうち対応する1つを経由して転送された電荷を蓄積する複数の第1電荷蓄積部を含む、項目1に記載の撮像素子。

0015

項目2の構成によれば、第1電荷転送経路における移動距離に応じて電荷を各第1電荷蓄積部に分配することが可能である。

0016

[項目3]
少なくとも1つのゲートは、複数の第2転送経路に対してそれぞれ設けられた複数のゲートを含む、項目2に記載の撮像素子。

0017

項目3の構成によれば、各第1電荷蓄積部への電荷の転送を独立して制御し得る。

0018

[項目4]
第1電荷転送経路の終端にドレインをさらに備えた、項目1から3のいずれかに記載の撮像素子。

0019

項目4の構成によれば、光電変換部で発生した電荷をドレインに移動させることによって第1電荷転送経路を介した電荷の転送を実行し得る。

0020

[項目5]
第1電荷転送経路の終端に設けられ、第1電荷転送経路を経由して転送された電荷を蓄積する第2電荷蓄積部をさらに備えた、項目1から3のいずれかに記載の撮像素子。

0021

項目5の構成によれば、ゲートをオープンする時間の制御により、2つの電荷蓄積部に任意の比率で電荷を分配し得る。

0022

[項目6]
光電変換部と、
ドレインと、
光電変換部とドレインとを結ぶ第1の電荷転送経路と、
第1の電荷転送経路に沿って配置された少なくとも1つの電荷蓄積部と、
第1の電荷転送経路から少なくとも1つの電荷蓄積部に向けて電荷を転送する少なくとも1つの第2の電荷転送経路と、
第1の電荷転送経路と少なくとも1つの電荷蓄積部との間に位置する少なくとも1つのゲートと
を備える、撮像素子。

0023

項目6の構成によれば、より高速な動作が可能な撮像素子を提供し得る。また、任意の時間窓での検出を実現し得る。

0024

[項目7]
少なくとも1つの電荷蓄積部は、複数の電荷蓄積部を含む、項目6に記載の撮像素子。

0025

項目7の構成によれば、電荷の飽和速度によらない時間分解能を実現し得る。

0026

[項目8]
少なくとも1つのゲートは、複数のゲートを含む、項目7に記載の撮像素子。

0027

項目8の構成によれば、複数のゲートにおけるオープンのタイミングを独立して制御し得る。

0028

[項目9]
複数のゲートは、複数の電荷蓄積部と同数のゲートを含み、
複数のゲートの各々は、複数の電荷蓄積部に対応して複数の電荷蓄積部の各々と第1の電荷転送経路との間に配置されている、項目8に記載の撮像素子。

0029

項目9の構成によれば、ゲートがオープン状態にある2つの電荷蓄積部の間において良好に信号電荷を分離し得る。

0030

[項目10]
第1の電荷転送経路上に設けられ、かつ、第1の電荷転送経路に沿って延びる制御電極と、
制御電極の一端に第1の電圧を供給する第1電源線と、
制御電極の他端に第2の電圧を供給する第2電源線と
をさらに備える、項目6から9のいずれかに記載の撮像素子。

0031

項目10の構成によれば、制御電極Tcの両端に独立して互いに異なる電圧を印加可能であるので、第1の電荷転送経路における電位勾配を制御し得る。第1の電荷転送経路における電位勾配を制御することにより、第1の電荷転送経路における信号電荷の転送速度を電気的に制御し得る。

0032

[項目11]
第1の電荷転送経路上に配置された第1の制御電極と、
第1の電荷転送経路上であって第1の制御電極よりもドレインの近くに配置された第2の制御電極と、
第1の制御電極に第1の電圧を供給する第1電源線と、
第2の制御電極に第2の電圧を供給する第2電源線と
をさらに備える、項目6から9のいずれかに記載の撮像素子。

0033

項目11の構成によれば、第1制御電極Tc1の電位と第2制御電極Tc2の電位とを独立して制御することが可能であるので、電荷転送経路Ch1における電位勾配をより高速に制御し得る。

0034

[項目12]
複数の電荷蓄積部に対応して第1の電荷転送経路上に配置された複数の制御電極と、
複数の制御電極に対応して設けられ、複数の制御電極の各々に独立して電圧を供給する複数の電源線と
をさらに備える、項目7から9のいずれかに記載の撮像素子。

0035

項目12の構成によれば、第2の電荷転送経路における転送速度に依存しない検出動作を実現し得る。

0036

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

0037

(第1の実施形態)
図1図3は、本開示の第1の実施形態による撮像素子における画素構造の一例を模式的に示す。図1は、撮像面の法線方向から見たときの、画素を構成する各部の配置を模式的に示している。図2および図3は、それぞれ、図1に示すA−A’線断面およびB−B’線断面を模式的に示している。図1図3では、参考のために、互いに直交するX方向、Y方向およびZ方向を示す矢印を図示している。Z方向は、撮像面の法線方向である。他の図面においても、X方向、Y方向またはZ方向を示す矢印を図示することがある。

0038

図1図3に示す画素10Aは、光電変換部12と、ドレイン14と、電荷蓄積部FDとを含む。なお、図1図3は、あくまでも説明のための模式的な図であり、図面中における各部のサイズは、必ずしも現実のサイズを反映していない。他の図面についても同様に、図面中に示される要素のサイズと、その要素の現実のサイズとが一致しないことがある。

0039

光電変換部12は、入射した光を受けて電荷(以下、「信号電荷」ということがある。)を生成可能な光電変換素子を含む。ここでは、光電変換素子としてフォトダイオードを例示する。以下では、光電変換部12を便宜的にフォトダイオード12と呼ぶ。

0040

図2および図3に示すように、この例では、フォトダイオード12、ドレイン14および電荷蓄積部FDは、シリコン(Si)基板などの半導体基板2内に形成されている。半導体基板2は、その全体が半導体である基板に限定されず、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。以下では、半導体基板2としてp型シリコン基板を例示する。この例では、p型シリコン基板に不純物領域(ここではN型領域)を形成することにより、フォトダイオード12が形成されている。また、この例では、ドレイン14および電荷蓄積部FDは、p型シリコン基板に形成された不純物領域(ここではN型領域)である。

0041

図1図3においては図示が省略されているが、画素10Aのうち、フォトダイオード12以外の部分は、遮光層によって覆われている。この遮光層は、例えば、ドレイン14および電荷蓄積部FDを覆うように半導体基板2上に形成された層間絶縁層上に設けられ得る。遮光層は、半導体基板2よりも上層に設けられた配線層であり得る。後述する制御電極Tcおよび転送ゲート電極Txが遮光層の一部を構成していてもよい。

0042

ドレイン14は、不図示の電源に接続された電源線24との接続を有する。撮像素子の動作時、ドレイン14の電位は、電源線24を介して所定の電圧Vdrの供給を受けることによって固定される。なお、以下では、図面が煩雑となることを避けるため、平面図以外の図において、電源線24などの配線の図示を省略することがある。

0043

図1図3に例示する構成において、フォトダイオード12およびドレイン14は、X方向に沿って間隔をあけて配置されている。後に詳しく説明するように、撮像素子の動作時、フォトダイオード12によって生成された信号電荷は、例えばドレイン14の電位が所定の電位に固定されることにより、フォトダイオード12からドレイン14に向かって半導体基板2の内部を移動する。すなわち、半導体基板2のうち、フォトダイオード12とドレイン14との間にある領域は、フォトダイオード12で発生した電荷を転送する電荷転送経路Ch1としての機能を有する。このように、画素10Aは、フォトダイオード12とドレイン14とを結ぶ電荷転送経路Ch1を含む。ここでは、電荷転送経路Ch1は、直線状であるが、電荷転送経路Ch1の形状は、この例に限定されない。電荷転送経路Ch1が、例えば、屈曲および/または曲線部分を含んでいてもよい。

0044

図2に示すように、この例では、半導体基板2におけるフォトダイオード12とドレイン14との間の領域上に、絶縁層16および制御電極Tcが積層されている。すなわち、この例では、画素10Aは、電荷転送経路Ch1に沿って延びる制御電極Tcを電荷転送経路Ch1上に有する。制御電極Tcは、典型的には、不純物がドープされることにより導電性が付与されたポリシリコンから形成される。絶縁層16は、例えば、二酸化シリコン層である。

0045

図1に示すように、制御電極Tcにおけるフォトダイオード12側の端部の近傍およびドレイン14側の端部の近傍には、それぞれ、不図示の電源との接続を有する電源線21および22が接続されている。電源線21および22を介して制御電極Tcの電位を制御することにより、フォトダイオード12とドレイン14との間の領域に反転層を形成することが可能である。この反転層は、フォトダイオード12によって生成された信号電荷をドレイン14に転送するためのチャネルとして機能する。つまり、電荷転送経路Ch1は、半導体基板2に形成される反転層であってもよい。

0046

この例では、制御電極Tcは、電源線21および22との接続を有することにより、フォトダイオード12側の端部およびドレイン14側の端部にそれぞれ第1の電圧V1および第2の電圧V2を供給可能に構成されている。第1の電圧V1および第2の電圧V2は、典型的には、互いに異なる電圧である。制御電極Tcの両端に、電源線21および22を介して独立して第1の電圧V1および第2の電圧V2を印加することにより、電荷転送経路Ch1におけるポテンシャル勾配を制御することが可能である。後に詳しく説明するように、画素10Aでは、電荷転送経路Ch1におけるポテンシャルの勾配を制御することにより、フォトダイオード12によって生成された信号電荷をドレイン14に向かって移動させる。フォトダイオード12によって生成された信号電荷をドレイン14に向かって移動させることができれば、第1の電圧V1および第2の電圧V2は、共通の電圧であってもよい。

0047

図1および図3に示すように、電荷蓄積部FDは、電荷転送経路Ch1からY方向に沿って間隔をあけて形成されている。電荷蓄積部FDは、信号電荷を一時的に蓄積するストレージとしての機能を有する。図示するように、この例では、電荷転送経路Ch1と電荷蓄積部FDとの間に、転送ゲート電極Txが配置されている。転送ゲート電極Txは、アルミニウム、銅などの金属、金属窒化物、または、ポリシリコンから形成される。図3に示すように、転送ゲート電極Txは、半導体基板2上に形成された絶縁層16上に形成されている。

0048

転送ゲート電極Txには、後述する電圧供給回路との接続を有するゲート制御線26が接続されている。ゲート制御線26を介して電圧供給回路から供給されるゲート制御電圧Vtによって、転送ゲート電極Txの電位が制御される。例えば転送ゲート電極Txに供給するゲート制御電圧Vtをハイレベルとすることにより、半導体基板2のうち、電荷転送経路Ch1と電荷蓄積部FDとの間の領域に反転層を形成することが可能である。電荷転送経路Ch1と電荷蓄積部FDとの間の領域に反転層を形成することにより、電荷転送経路Ch1と電荷蓄積部FDとの間に電荷移動のためのチャネルを形成することが可能である。電荷転送経路Ch1と電荷蓄積部FDとの間にチャネルを形成することにより、電荷転送経路Ch1中を移動する信号電荷の少なくとも一部を電荷蓄積部FDに向けて転送することができる。

0049

すなわち、画素10Aは、電荷転送経路Ch1中の電荷を電荷蓄積部FDに転送するための電荷転送経路Ch2を含む。この電荷転送経路Ch2は、電荷転送経路Ch1から分岐する経路であるということができる。前述の電荷蓄積部FDは、電荷転送経路Ch2を経由して転送された電荷を蓄積する。

0050

転送ゲート電極Txに供給するゲート制御電圧Vtをローレベルとすれば、電荷転送経路Ch1からの電荷蓄積部FDへの電荷の転送が停止される。この例では、半導体基板2のうち、電荷転送経路Ch1と電荷蓄積部FDとの間の領域、および、その領域上の絶縁層16および転送ゲート電極Txが、電荷転送経路Ch2を経由した、電荷蓄積部FDへの電荷の転送/非転送を切り替えるゲートGtを構成する。上述したように、ゲートGtの開閉は、ゲート制御電圧Vtを用いて制御される。すなわち、この例では、電荷転送経路Ch2の開閉は、電気的に制御される。

0051

電荷蓄積部FDは、電荷転送経路Ch1から転送された信号電荷を一時的に蓄積する機能を有する。図1に示すように、電荷蓄積部FDは、読み出し線28との接続を有する。後述するように、読み出し線28は、増幅トランジスタなどを含む信号検出回路に接続されており、電荷蓄積部FDに蓄積された電荷の量に応じた信号が、信号検出回路を介して読み出される。

0052

上述の画素10Aは、公知の半導体プロセスを用いて製造することが可能である。なお、半導体基板2の表面のうち、絶縁層16が形成される側の表面がシリサイド化されていないことが有益である。特に、半導体基板2において電荷転送経路Ch1に対応する領域および電荷転送経路Ch2に対応する領域(典型的には拡散層)がシリサイド化されていないことが有益である。半導体基板2において電荷転送経路Ch1に対応する領域および電荷転送経路Ch2に対応する領域をシリサイド化しないことにより、金属の存在に起因するノイズ混入を抑制し得る。また、信号電荷が優先的にシリサイドを移動することによる移動度のバラつきを抑制して、チャネルにおける抵抗を均一化し得る。

0053

図4を参照する。図4は、本開示の第1の実施形態による撮像素子の例示的な回路構成の概略を示す。図4に示す撮像素子100は、図1図3を参照して説明した画素10Aおよび周辺回路を含む。図4では、2行2列のマトリクス状に配列された4つの画素10Aが示されている。しかしながら、これはあくまでも説明のための例示であり、画素10Aの数および配置は、図4に示す構成に限定されない。これらの画素10Aは、例えば2次元に配列されることにより、感光領域(画素領域)を形成する。隣接する2つの画素10Aの間は、半導体基板2に形成された素子分離領域(ここではP型領域、不図示)によって電気的に分離される。画素10Aは、1次元に配列されていてもよい。

0054

図4に例示する構成では、撮像素子100は、周辺回路として、垂直走査回路(「行走査回路」とも呼ばれる)50、電圧供給回路52、カラム信号処理回路(「行信号蓄積回路」とも呼ばれる)54、負荷回路56および水平信号読み出し回路(「列走査回路」とも呼ばれる)58を有する。カラム信号処理回路54および負荷回路56は、画素アレイの列ごとに設けられている。

0055

この例では、電荷転送経路Ch1におけるポテンシャルの勾配の制御に用いる第1の電圧V1および第2の電圧V2が、それぞれ、電源線21および22を介して電圧供給回路52から供給される。また、この例では、電荷転送経路Ch2を介した、電荷転送経路Ch1から電荷蓄積部FDへの信号電荷の転送の開始および停止の制御に用いるゲート制御電圧Vtも電圧供給回路52から供給される。電圧供給回路52の構成は、特定の回路構成に限定されない。所定の電圧を所定のタイミングで供給できればよい。電圧供給回路52は、垂直走査回路50の一部であってもよい。すなわち、第1の電圧V1、第2の電圧V2およびゲート制御電圧Vtの少なくとも1つが、垂直走査回路50から画素10Aに供給されてもよい。

0056

画素10Aの各々は、電源電圧DDを供給する電源線32との接続を有する。また、画素10Aの各々は、電荷蓄積部FDのリセットにおける基準電圧Vrsを供給するリセット電圧線34、および、ドレイン14に一定の電圧を供給する電源線24との接続も有する。

0057

図4に例示する構成において、画素10Aの各々は、光電変換部12、ドレイン14、電荷蓄積部FDに加えて、増幅トランジスタ42、アドレストランジスタ44およびリセットトランジスタ46を有している。増幅トランジスタ42、アドレストランジスタ44およびリセットトランジスタ46は、典型的には、電界効果トランジスタFET)である。以下では、増幅トランジスタ42、アドレストランジスタ44およびリセットトランジスタ46がNチャンネルMOSである構成を例示する。

0058

図4に例示する構成において、増幅トランジスタ42の制御端子(ここではゲート)は、電荷蓄積部FDに接続された読み出し線28との接続を有する。増幅トランジスタ42の入力端子および出力端子の一方(ここではドレイン)は、電源線32に接続されている。増幅トランジスタ42の入力端子および出力端子の他方(ここではソース)は、アドレストランジスタ44の入力端子および出力端子の一方(ここではドレイン)に接続されている。アドレストランジスタ44の入力端子および出力端子の他方(ここではソース)は、垂直信号線36に接続されている。

0059

アドレストランジスタ44の制御端子(ここではゲート)は、アドレス信号線38に接続されている。この例では、アドレス信号線38は、垂直走査回路50に接続されており、アドレストランジスタ44のオンおよびオフを制御するための行選択信号が、アドレス信号線38を介して垂直走査回路50からアドレストランジスタ44のゲートに供給される。アドレス信号線38ごとに行選択信号が送出されることにより、読み出し対象の行が走査および選択される。選択された行の画素10Aから垂直信号線36に信号電圧が読み出される。つまり、この例では、増幅トランジスタ42とアドレストランジスタ44とによって信号検出回路SCが形成されている。信号検出回路SCは、容量素子などの他の要素を含んでいてもよい。

0060

図示するように、この例では、垂直走査回路50は、リセット信号線39との接続も有している。このリセット信号線39は、リセットトランジスタ46の制御端子(ここではゲート)との接続を有する。リセットトランジスタ46の入力端子および出力端子の一方(ここではドレイン)は、所定の基準電圧Vrsを供給するリセット電圧線34に接続されており、他方は、電荷蓄積部FDに接続された読み出し線28に接続されている。垂直走査回路50は、リセット信号線39を介して、リセットトランジスタ46のオンおよびオフを制御するためのリセット信号をリセットトランジスタ46に供給する。垂直走査回路50は、リセット信号線39を介してリセット信号を画素10Aに供給することにより、画素10Aを行単位で選択して電荷蓄積部FDの電位のリセットを行うことができる。

0061

画素10Aは、各列に対応して設けられた垂直信号線36との接続を有する。垂直信号線36には、負荷回路56が電気的に接続されており、負荷回路56と増幅トランジスタ42とによってソースフォロア回路が形成される。垂直信号線36は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換(AD変換)などを行うカラム信号処理回路54に電気的に接続されている。カラム信号処理回路54には、水平信号読み出し回路58が電気的に接続されている。水平信号読み出し回路58は、複数のカラム信号処理回路54から水平共通信号線59に信号を順次読み出す。

0062

上述の増幅トランジスタ42、アドレストランジスタ44およびリセットトランジスタ46の各々は、NチャンネルMOSであってもよいし、PチャンネルMOSであってもよい。これらの全てがNチャンネルMOSまたはPチャンネルMOSのいずれかに統一されている必要もない。

0063

(画素10Aにおける信号検出動作
次に、図5および図6を参照しながら、画素10Aにおける信号検出動作の一例を説明する。図5は、フォトダイオード12に入射する光の強度Iの時間的変化の一例を示す。図5中、横軸は時間tを示し、矢印Exは、フォトダイオード12に対する露光期間を模式的に示す。図6は、画素10Aの平面図と、ある時刻における、電荷転送経路Ch1内の信号電荷の分布の一例と、半導体基板2内における電位の一例とをあわせて示す。図6における上側に示すグラフの縦軸は、電荷量Cを表している。

0064

図6では、フォトダイオード12とドレイン14を結ぶ電荷転送経路Ch1が、太い破線矢印によって図示されている。また、図6では、電荷転送経路Ch2が、Y方向に沿って延びる太い破線矢印によって図示されている。他の図面においても、太い破線矢印によって電荷転送経路Ch1または電荷転送経路Ch2を図示することがある。

0065

以下では、信号電荷として電子を利用する例を説明する。信号電荷として正孔を利用することももちろん可能である。

0066

光の検出に先立ち、リセットトランジスタ46をオン状態とした後、オフ状態とすることにより、電荷蓄積部FDをリセットする。また、ドレイン14に、電源線24を介して比較的高い電圧Vdrを印加する。さらに、ここでは、電源21および22を介して、制御電極Tcの端部のうち、フォトダイオード12に近い側に第1の電圧V1を、ドレイン14に近い側に第2の電圧V2をそれぞれ印加する。ここでは、Vdr>V2>V1の関係を満たすような第1の電圧V1および第2の電圧V2を制御電極Tcに印加する。

0067

図6における下側に、電圧Vdr、第1の電圧V1および第2の電圧V2を印加した状態における、半導体基板2内のX方向に沿った電位の変化の一例を示す。また、図6における右側に、半導体基板2内のY方向に沿った電位の変化の一例を示す。これらのグラフにおける白丸Scは、信号電荷を模式的に表している。図6における右側のグラフでは、実線により、電圧Vdr、第1の電圧V1および第2の電圧V2を印加した状態における、半導体基板2内のY方向に沿った電位の変化が図示されている。

0068

X方向に沿った、信号電荷(ここでは電子)のエネルギの変化に着目すると、この例では、信号電荷(ここでは電子)のエネルギは、フォトダイオード12付近において最も高く、ドレイン14に近づくにつれて低下する。そのため、電圧Vdr、第1の電圧V1および第2の電圧V2が印加された状態では、フォトダイオード12において生成された信号電荷(ここでは電子)は、電荷転送経路Ch1中をドレイン14に向かって移動する。ドレイン14に到達した信号電荷は、画素10Aの外部に排出される。電圧Vdr、第1の電圧V1および第2の電圧V2が印加された状態は、フォトダイオード12をリセットしている状態であるといえる。

0069

ここで、図5に示すような時間変化を示す光がフォトダイオード12に入射したとする。上述したように、電圧Vdr、第1の電圧V1および第2の電圧V2が印加された状態においては、電荷転送経路Ch1において電位勾配が生じている。したがって、フォトダイオード12において信号電荷が生成されると、生成された信号電荷は、ドレイン14に向かって移動する。

0070

ここでは、フォトダイオード12に入射する光の強度Iが時間的に変化しているので、フォトダイオード12において生成される信号電荷の量も入射光の強度Iの時間変化に応じて時間的に変化する。そのため、電荷転送経路Ch1に流れ込む信号電荷の量も入射光の強度Iの時間変化に応じた変化を示す。すなわち、電荷転送経路Ch1のある地点を通過する信号電荷の量は、入射光の強度Iの時間変化に応じて時間的に変化する。別の言い方をすれば、フォトダイオード12に対する光入射の開始からある時間Tdが経過したときにおける電荷転送経路Ch1中の信号電荷の量は、図6において上側に模式的に示すように、入射光の強度Iの時間変化に対応した分布を示す。これは、大局的に見たとき、ある時刻に電荷転送経路Ch1に流れ込んだ信号電荷の電荷転送経路Ch1中における移動距離が、その時刻よりも後の時刻に電荷転送経路Ch1に流れ込んだ信号電荷における移動距離よりも大きいからである。

0071

このように、時刻Tdにおいては、電荷転送経路Ch1中の信号電荷の量は、図6において上側に模式的に示すグラフのような分布を示す。ここで、時刻Tdにおいて、転送ゲート電極Txに印加するゲート制御電圧Vtをハイレベルとする。ゲート制御電圧Vtをハイレベルとすることにより、図6の右側のグラフ中に破線で示すように、電荷転送経路Ch1と電荷蓄積部FDとの間のポテンシャル障壁が低下し、電荷転送経路Ch1と電荷蓄積部FDとの間のゲートGt(図3参照)がオープンの状態となる。

0072

ゲートGtをオープンすることより、電荷転送経路Ch1を走る信号電荷のうち、Y方向において転送ゲート電極Txと重なる領域Rg付近を走る信号電荷が、電荷転送経路Ch2を介して選択的に電荷蓄積部FDに転送される。その後、時刻Tdから時間Ts(図5参照)の経過後に、ゲート制御電圧Vtをローレベルとし、ゲートGtをクローズする。ゲートGtをクローズすることにより、電荷蓄積部FDへの信号電荷の転送が終了する。

0073

このように、電荷転送経路Ch1の途中に電荷蓄積部FDを配置し、電荷転送経路Ch1と電荷蓄積部FDとの間のゲートGtにおけるオープンおよびクローズを制御することによって、電荷転送経路Ch1中を移動する信号電荷の一部を電荷蓄積部FDに選択的に引き抜くことが可能である。電荷蓄積部FDに転送および蓄積された電荷量は、フォトダイオード12に対する露光期間(図5中、矢印Exにより示す期間)全体のうち、上述の時間Tsにフォトダイオード12に入射した光の量に相当する情報を有している。すなわち、電荷蓄積部FDに蓄積された電荷の読み出しを行えば、時刻Tdを起点とする、時間Tsに相当する時間窓Twでの検出が実現する。

0074

フォトダイオードによって生成された信号電荷を全てフローティングディフュージョンに転送し、転送された信号電荷を読み出す従来の方式に対して、上述の例示的な動作においては、電荷転送経路Ch1をドレイン14に向かって移動する信号電荷の一部を抜き出して電荷蓄積部FDに蓄積している。そのため、フォトダイオード12のリセットのための期間が実質的に0であり、また、信号電荷の蓄積のための期間が露光期間全体ではなくその一部であるので、より高速な動作を実現し得る。

0075

また、本開示の実施形態では、例えばゲート制御電圧Vtを用いて、ゲートGtにおけるオープンおよびクローズを電気的に制御可能である。ゲートGtにおけるオープンおよびクローズのタイミングを制御することにより、電荷転送経路Ch1をドレイン14に向かって移動する信号電荷の一部を、任意の開始時刻および期間で抜き出し、電荷蓄積部FDに蓄積することが可能である。すなわち、信号電荷の一部を所望の時間窓でサンプリングすることが可能である。検出における時間窓は、例えば、フォトダイオード12から電荷蓄積部FDまたは転送ゲート電極Txまでの、電荷転送経路Ch1に沿った方向における距離Ld、電荷蓄積部FDまたは転送ゲート電極Txの電荷転送経路Ch1に沿った方向における長さ(幅)Lwなどによっても調整可能である(図1参照)。

0076

上述の動作例では、制御電極Tcの両端に、互いに異なる電圧を印加している。しかしながら、信号電荷として電子を利用する場合であれば、ドレイン14の電位がフォトダイオード12の電位よりも高ければ信号電荷がフォトダイオード12からドレイン14に向かって移動し得るので、制御電極Tcの両端に共通の電圧を印加してもよい。ただし、制御電極Tcの両端に独立して互いに異なる電圧を印加することにより、制御電極Tc下の絶縁層16を介して、電荷転送経路Ch1におけるフォトダイオード12ードレイン14間の電位勾配の大きさを制御することができる。したがって、フォトダイオード12からドレイン14への信号電荷の転送速度を電気的に制御し得る。例えば、上述した検出動作を繰り返して実行する場合、フォトダイオード12のリセットごとに電荷転送経路Ch1における電位勾配を変更して、異なる転送速度のもとでの信号電荷を電荷蓄積部FDに抜き出してもよい。制御電極Tcに印加する第1の電圧V1および第2の電圧V2として、ハイレベルおよびローレベルのようなデジタル信号を用いてもよいし、任意の大きさのアナログ電圧を用いてもよい。

0077

なお、ドレイン14に他の電荷蓄積部を設けてもよいし、あるいは、図7に示す画素10Bのように、ドレイン14に代えて第2の電荷蓄積部FD2を電荷転送経路Ch1の終端に配置してもよい。第2の電荷蓄積部FD2は、電荷転送経路Ch1を経由して転送される電荷の少なくとも一部を蓄積する。図7に例示する構成では、電荷蓄積部FD2に読み出し線29が接続されている。この読み出し線29は、読み出し線28を介して電荷蓄積部FDに接続された信号検出回路とは独立した信号検出回路に接続され得る。

0078

図7に示すような、電荷転送経路Ch1の終端と、終端以外の部分とに電荷蓄積部を配置した構成において、電荷転送経路Ch1の終端以外の部分に配置された電荷蓄積部(図7においては電荷蓄積部FD)と電荷転送経路Ch1との間に設けられたゲートにおけるオープンおよびクローズを制御してもよい。そのゲートのオープンの期間を制御することにより、2つの電荷蓄積部(図7においては電荷蓄積部FDおよびFD2)に任意の比率で電荷を分配することが可能である。

0079

(第2の実施形態)
図8は、本開示の第2の実施形態による撮像素子における画素構造の一例を模式的に示す。図8に示す画素10Cと、図1に示す画素10Aとの相違点は、画素10Cが、電荷転送経路Ch1に沿って配置された複数の電荷蓄積部を有する点である。

0080

図8に例示する構成では、X方向における長さがLwの4つの電荷蓄積部FDa〜FDdが、間隔gをあけてX方向に沿って配列されている。図8に示す電荷蓄積部の数、電荷転送経路Ch1に沿った方向における長さ(幅)、および、隣接する2つの電荷蓄積部の間隔は、あくまでも例示である。例えば、各画素が有する電荷蓄積部の数は、4つに限定されないし、複数の電荷蓄積部の間で幅または間隔が異なっていてもよい。

0081

図8に例示する構成において、電荷転送経路Ch1と電荷蓄積部FDa〜FDdとの間には、単一の転送ゲート電極Txが配置されている。この例では、転送ゲート電極Txは、X方向に沿って電荷蓄積部FDaの左端から電荷蓄積部FDdの右端にまで延びている。つまり、ここでは、転送ゲート電極TxのX方向における長さ(幅)は、(4Lw+3g)である。

0082

後述するように、転送ゲート電極Txの電位をハイレベルとすることにより、電荷転送経路Ch1と電荷蓄積部FDa〜FDdの各々との間のゲートをオープンの状態とすることができる。電荷転送経路Ch1と電荷蓄積部FDa〜FDdの各々との間のゲートをオープンとすることにより、電荷転送経路Ch1中を移動する信号電荷を電荷蓄積部FDa〜FDdに転送することができる。すなわち、画素10Cは、4つの電荷蓄積部FDa〜FDdを有することに対応して、電荷転送経路Ch1から電荷蓄積部に向けて電荷を転送する電荷転送経路Ch2も4つ有している。

0083

電荷蓄積部FDa〜FDdには、それぞれ、読み出し線28a〜28dが接続されている。読み出し線28a〜28dの各々は、増幅トランジスタ42などを含む信号検出回路SC(図4参照)との接続を有する。したがって、電荷蓄積部FDa〜FDdに蓄積された信号電荷をそれぞれ独立して読み出すことが可能である。

0084

(画素10Bにおける信号検出動作)
次に、図9図13Bを参照しながら、画素10Cにおける信号検出動作の一例を説明する。図9は、画素10Cの平面図と、ある時刻における、電荷転送経路Ch1内の信号電荷の分布の一例とをあわせて示す。図10は、制御電極Tcに印加する第1の電圧V1および第2の電圧V2、ならびに、転送ゲート電極Txに印加するゲート制御電圧Vtの一例を示すタイミングチャートである。図11Aは、図10に示す時刻T1における、半導体基板2内のX方向に沿った電位の変化の一例を示し、図11Bは、図10に示す時刻T1における、半導体基板2内のY方向に沿った電位の変化の一例を示す。図12Aは、図10に示す時刻T2における、半導体基板2内のX方向に沿った電位の変化の一例を示し、図12Bは、図10に示す時刻T2における、半導体基板2内のY方向に沿った電位の変化の一例を示す。図13Aは、図10に示す時刻T3における、半導体基板2内のX方向に沿った電位の変化の一例を示し、図13Bは、図10に示す時刻T3における、半導体基板2内のY方向に沿った電位の変化の一例を示す。

0085

光の検出に先立ち、電荷蓄積部FDa〜FDdのそれぞれをリセットする。例えば、読み出し線28a〜28dにそれぞれ接続された信号読み出し回路中のリセットトランジスタをオン状態とした後、リセットトランジスタをオフ状態とする。この時点では、第1の電圧V1、第2の電圧V2およびゲート制御電圧Vtは、いずれもローレベルである(図10における時刻T1)。

0086

次に、第1の電圧V1および第2の電圧V2をハイレベルとする。ここでは、電源線24、21および22に、それぞれ、Vdr>V2>V1の関係を満たす電圧Vdr、V1およびV2を印加する。これにより、図12Aにおいて下側に示すような電位勾配が電荷転送経路Ch1に形成される。この状態において、フォトダイオード12に光が入射すると、フォトダイオード12において生成された信号電荷は、電荷転送経路Ch1中をドレイン14に向かって移動する。このとき、電位勾配の大きさを制御することにより、ドレイン14への転送速度を調整可能である。

0087

ここでは、図5に示すような時間変化を示す光がフォトダイオード12に入射した場合を想定する。図5および図6を参照して既に説明したように、フォトダイオード12に入射する光の強度が時間的に変化していると、電荷転送経路Ch1のある地点を通過する信号電荷の量は、入射光の強度の時間変化に応じた時間的な変化を示す。そのため、フォトダイオード12に対する光入射の開始からある時間Tdが経過したときにおける電荷転送経路Ch1中の信号電荷の量は、図9において上側に模式的に示すように、入射光の強度Iの時間変化に対応した分布を示す。

0088

時刻Tdにおいて、転送ゲート電極Txに印加するゲート制御電圧Vtをハイレベルとする。ゲート制御電圧Vtをハイレベルとすると、電荷転送経路Ch1と電荷蓄積部FDa〜FDdの各々との間のポテンシャル障壁が、図13Bに示すように低下する。すなわち、電荷転送経路Ch1と電荷蓄積部FDa〜FDdの各々との間のゲートがオープンの状態となる。

0089

ゲートがオープンすると、電荷転送経路Ch1中を移動する信号電荷が、電荷転送経路Ch2を介して電荷蓄積部FDa〜FDdに転送される。このとき、電荷転送経路Ch1中を移動する信号電荷は、電荷蓄積部FDa〜FDdのいずれかに転送される。電荷蓄積部FDa〜FDdのどの電荷蓄積部に転送されるかは、着目する信号電荷の時刻Td時点の走行距離に応じて異なる。例えば、時刻Tdにおいて、Y方向において電荷蓄積部FDaと重なる領域Rga付近に位置する信号電荷は、電荷蓄積部FDaに転送され、Y方向において電荷蓄積部FDdと重なる領域Rgd付近に位置する信号電荷は、電荷蓄積部FDdに転送される(図9参照)。このように、電荷転送経路Ch1に沿って複数の電荷蓄積部FDa〜FDdを配置することにより、電荷転送経路Ch1中を移動する信号電荷を、ゲートをオープンした時点における移動距離に応じて電荷蓄積部FDa〜FDdに分配することが可能である。

0090

図9において上側に模式的に示すように、ある時刻(例えば時刻Td)における、電荷転送経路Ch1中の信号電荷の量は、ある分布を示す。そのため、電荷蓄積部FDa〜FDdに蓄積される電荷量は、その時刻における、電荷転送経路Ch1中の信号電荷の分布に応じた分布を示す。このことは、光入射によって生成された信号電荷を、図9における上側のグラフ中に破線で示す時間窓Tw1〜Tw4で時間分解して検出することを意味する。

0091

例えば、信号電荷(例えば電子)が、飽和速度が0.04μm/psとなるような強度の電場が印加された長さ4μmの電荷転送経路を通って電荷蓄積部に移動するには、100psを要する。したがって、長さ4μmの電荷転送経路を介して信号電荷を電荷蓄積部に直接に転送するような構成では、信号電荷の転送だけでも100psを要する。これに対し、図8および図9に示すように、終端にドレインを配置した電荷転送経路に沿って複数の電荷蓄積部を配置し、電荷転送経路中を移動する電子を複数の電荷蓄積部に分配するような構成によれば、時間分解能を向上することが可能である。例えば、4μmの電荷転送経路に沿って4つの電荷蓄積部を配置すれば、同じ電場強度のもとでも、およそ25psの時間分解能を実現し得る。

0092

このように、本開示の第2の実施形態では、光電変換部によって生成された信号電荷をドレインに転送する途中で、信号電荷の移動距離に応じて信号電荷を複数の電荷蓄積部に分配する。これにより、信号電荷(例えば電子)の飽和速度の制限を受けることなく、検出における時間分解能を向上させることが可能である。電荷転送経路における移動距離に応じて信号電荷を複数の電荷蓄積部に分配する、上述の例のような構成を例えば近赤外光を利用したイメージングに応用すれば、測定対象における深さ方向の情報を得ることが可能である。このとき、光パルスの入射と、図9を参照して説明した信号電荷の転送および蓄積とのサイクルを繰り返し、各電荷蓄積部における電荷量を積算することにより、SH比を向上することが可能である。電荷蓄積部に電荷を転送するための電荷転送経路に設けられたゲートのオープンは、光パルスの照射ごとに所定のタイミングで実行されればよい。

0093

なお、検出における時間窓は、電荷蓄積部の電荷転送経路Ch1に沿った方向における長さ(幅)、隣接する2つの電荷蓄積部の間隔を調整することによっても制御可能である。例えば、電荷蓄積部の各々における、電荷転送経路Ch1に沿った方向における長さ(幅)を、時間分解したい比率に応じた比率としてもよい。

0094

信号電荷として、電子に代えて正孔を利用してもよい。相対的に移動度の低い正孔を利用することにより、隣接する電荷蓄積部間において良好に信号電荷を分離し得る。すなわち、本来転送されるべき電荷蓄積部に隣接する他の電荷蓄積部への信号電荷の混入を抑制し得る。

0095

(第2の実施形態の第1の変形例)
図14は、本開示の第2の実施形態による画素の他の一例を示す。図14に示す画素10Dと、図8を参照して説明した画素10Cとの相違点は、画素10Dが、電源線21および22にそれぞれ接続された第1制御電極Tc1および第2制御電極Tc2を有する点である。

0096

図14に例示する構成では、半導体基板2におけるフォトダイオード12とドレイン14との間の領域上に、単一の制御電極は配置されておらず、電源線21との接続を有する第1制御電極Tc1と、電源線22との接続を有する第2制御電極Tc2とが、電荷転送経路Ch1に沿って間隔をあけて配置されている。図示するように、第1制御電極Tc1は、第2制御電極Tc2よりもフォトダイオード12の近くに配置されており、第2制御電極Tc2は、第1制御電極Tc1よりもドレイン14の近くに配置されている。

0097

このように、第1の電圧V1の供給を受ける制御電極(ここでは第1制御電極Tc1)と、第2の電圧V2の供給を受ける制御電極(ここでは第2制御電極Tc2)とを電荷転送経路Ch1上に別個に設けてもよい。第1の電圧V1を供給する電源線21に接続された電極と、第2の電圧V2を供給する電源線22に接続された電極とを別個に設けることにより、第1制御電極Tc1の電位と第2制御電極Tc2の電位とを独立して制御することが可能である。第1制御電極Tc1の電位と第2制御電極Tc2の電位とを独立して制御することにより、電荷転送経路Ch1の両端における電位をより高速に制御し得る。なお、図14に示す構成では、フォトダイオード12とドレイン14との間の領域のうち、第1制御電極Tc1と第2制御電極Tc2との間にある領域上には、電極は存在していない。しかしながら、電荷転送経路Ch1の両端における電位を制御できれば、信号電荷をドレイン14に向けて移動させることは可能である。また、第1制御電極Tc1と第2制御電極Tc2との間にある領域の遮光は、その領域の上層に配線層などを設けることにより可能である。

0098

図14に示すように、電荷転送経路Ch1上に第1制御電極Tc1および第2制御電極Tc2を配置する構成では、第1制御電極Tc1および第2制御電極Tc2の少なくとも一方がシリサイド化されていてもよい。例えば図1に示す構成では、電荷転送経路Ch1に沿って延びる制御電極Tcの両端付近に電源線21および22を接続している。このような構成では、制御電極Tcをシリサイド化すると、必要な抵抗値が得られず、制御電極Tcにおいて電荷転送経路Ch1に沿って延びる方向に所望の大きさの電位勾配を生じさせられない可能性がある。

0099

これに対し、図14に示すような構成によれば、第1制御電極Tc1および第2制御電極Tc2の少なくとも一方をシリサイド化したとしても、電荷転送経路Ch1に沿って所望の大きさの電位勾配を形成可能である。第1制御電極Tc1および第2制御電極Tc2の少なくとも一方をシリサイド化することにより、電気抵抗を低減して、電源線の電位の変化に対する応答速度を向上させ得る。第1制御電極Tc1および第2制御電極Tc2の少なくとも一方を金属または金属窒化物から形成してもよい。

0100

(第2の実施形態の第2の変形例)
図15は、本開示の第2の実施形態による画素のさらに他の一例を示す。図15に示す画素10Eと、図8を参照して説明した画素10Cとの相違点は、画素10Eが、電荷転送経路Ch1に関して電荷蓄積部FDa〜FDdとは反対側に、電荷転送経路Ch1に沿って配置された4つの電荷蓄積部FDe〜FDhをさらに有する点である。

0101

図15に例示する構成において、電荷蓄積部FDe〜FDhは、それぞれ、読み出し線28e〜28hとの接続を有する。読み出し線28e〜28hの各々には、増幅トランジスタなどを含む信号検出回路が接続されている。電荷蓄積部FDe〜FDhの各々は、読み出し線28e〜28hとの接続を有することにより、蓄積された信号電荷を独立して読み出し可能に構成されている。

0102

図示するように、電荷転送経路Ch1と電荷積部FDa〜FDdとの間には、ゲート制御線26との接続を有する転送ゲート電極Tx1が配置されている。ゲート制御線26に供給するゲート制御電圧Vt1をハイレベルとすることにより、電荷転送経路Ch2を介して電荷転送経路Ch1中の信号電荷を電荷蓄積部FDa〜FDdに転送することができる。他方、電荷転送経路Ch1と電荷蓄積部FDe〜FDhとの間には、ゲート制御線27との接続を有する転送ゲート電極Tx2が配置されている。ゲート制御線27に供給するゲート制御電圧Vt2をハイレベルとすることにより、電荷転送経路Ch3を介して電荷転送経路Ch1中の信号電荷を電荷蓄積部FDe〜FDhに転送することができる。

0103

図15に例示する構成において、典型的には、ゲート制御電圧Vt1およびゲート制御電圧Vt2は、同時にはハイレベルとはされず、交互にハイレベルとなるように制御される。すなわち、ある時刻においてゲート制御電圧Vt1をハイレベルとし、ゲート制御電圧Vt1をローレベルとした後に、ゲート制御電圧Vt2をハイレベルとする。ゲート制御電圧Vt1およびゲート制御電圧Vt2を交互にハイレベルとすることにより、電荷転送経路Ch1に沿って8つの電荷蓄積部FDa〜FDhを一列に並べた構成と同様の検出を実現することが可能である。すなわち、連続する8つの時間窓(8位相)での検出が可能である。

0104

図15に示すように、複数の電荷蓄積部を電荷転送経路Ch1の両側に配置することにより、電荷転送経路Ch1の長さの増大を抑制しながら、より多くの時間窓での検出が可能になる。また、電荷転送経路Ch1の長さの増大が抑制されるので、電荷転送経路Ch1が延びることに起因する感度差のバラつきを低減し、より精度よく画素を形成し得る。

0105

(第3の実施形態)
図16は、本開示の第3の実施形態による撮像素子における画素構造の一例を模式的に示す。図16に示す画素10Fと、図8に示す画素10Cとの相違点は、画素10Fが複数の転送ゲート電極を有する点である。

0106

図16に例示する構成では、電荷蓄積部FDa〜FDdにそれぞれ対応するように、電荷転送経路Ch1と電荷蓄積部FDa〜FDdとの間に、転送ゲート電極Txa〜Txdが配置されている。図示するように、転送ゲート電極Txa〜Txdには、ゲート制御線26a〜26dがそれぞれ接続されており、したがって、転送ゲート電極Txa〜Txdの各々は、独立してゲート制御電圧Vta〜Vtdを印加可能に構成されている。すなわち、画素10Fは、電荷転送経路Ch1に沿って配置された電荷蓄積部と同数(ここでは4つ)のゲートを有する。これらのゲートは、4つの電荷転送経路Ch2にそれぞれ対応して設けられている。

0107

図16に例示するような構成において、例えば、ある時刻においてゲート制御電圧VtbおよびVtdを選択的にハイレベルとすることにより、図示するように、電荷転送経路Ch1と電荷蓄積部FDbおよび電荷蓄積部FDdとの間の2つのゲートを選択的にオープンする制御が可能である。電荷転送経路Ch1にそって設けられた複数のゲートのうちの一部を選択的にオープンとすることにより、例えば、電荷転送経路Ch1中を移動する信号電荷のうち、Y方向において電荷蓄積部FDcと重なる領域Rgc付近に位置する信号電荷を電荷蓄積部FDdに向けて転送し得る。すなわち、ゲートがオープン状態にある2つの電荷蓄積部(この例では電荷蓄積部FDbおよび電荷蓄積部FDd)の間において良好に信号電荷を分離し得る。

0108

なお、複数の電荷蓄積部に対応するようにして複数の転送ゲート電極を画素内に配置した構成においては、フォトダイオード12に最も近い電荷蓄積部をドレインとして利用することも可能である。例えば、図16に例示する構成において、ある時刻以降においてゲート制御電圧Vtaをハイレベルとし、電荷転送経路Ch1と電荷蓄積部FDaとの間のゲートをオープンとすれば、その時刻以降に電荷転送経路Ch1に流れ込んだ信号電荷は、優先的に電荷蓄積部FDaに転送される。そのため、ゲート制御電圧Vtb〜Vtdをハイレベルとし、電荷転送経路Ch1と電荷蓄積部FDb〜FDdとの間のゲートをオープンとした時刻以降もゲート制御電圧Vtaをハイレベルとすれば、電荷蓄積部FDb〜FDdへの余分な電荷の混入を抑制することが可能である。

0109

このように、複数の電荷蓄積部に対応するようにして複数の転送ゲート電極を画素内に配置し、複数の転送ゲート電極の間でハイレベルのゲート制御電圧を印加するタイミングを異ならせてもよい。なお、複数の転送ゲート電極を同時にハイレベルとすれば、第2の実施形態と同様の検出動作も可能である。

0110

(第3の実施形態の第1の変形例)
図17は、本開示の第3の実施形態による画素の他の一例を示す。図17に示す画素10Gと、図16を参照して説明した画素10Fとの相違点は、画素10Gが、2つのドレイン14を有することにより、2つの電荷転送経路Ch1を含む点である。

0111

図17では、画素アレイにおけるある1つの画素10Gと、その画素10Gの右側および左側に位置する2つの画素10Gの一部とが図示されている。図17の中央に示す画素10Gは、フォトダイオード12と、フォトダイオード12の右側および左側に、間隔をあけて配置された2つのドレイン14を有している。すなわち、この例では、画素アレイにおける画素10Gの各々は、フォトダイオード12から左右に延びる2つの電荷転送経路Ch1を含んでいる。

0112

図17では、電荷転送経路Ch1上の制御電極の図示を省略している。なお、既に説明したように、フォトダイオード12とドレイン14との間に適切な電位差を形成できれば、制御電極自体を省略してもよい。図17では、図面が煩雑となることを避けるため、ドレイン14に接続される電源線、ゲート制御線、読み出し線などの配線の図示を省略している。他の図面においても、配線の図示を省略することがある。

0113

図17に例示する構成において、図の中央に位置するフォトダイオード12の右側に延びる電荷転送経路Ch1の上側には、電荷転送経路Ch1に沿って電荷蓄積部FDa〜FDcが配置されている。電荷転送経路Ch1と電荷蓄積部FDa〜FDcの各々との間には、それぞれ、転送ゲート電極Txa〜Txcが配置されている。この電荷転送経路Ch1の下側には、隣接する画素10Gのフォトダイオード12から図の左側に向かって延びる電荷転送経路Ch1が配置されている。他方、図の中央に位置するフォトダイオード12の左側に延びる電荷転送経路Ch1の下側には、電荷転送経路Ch1に沿って電荷蓄積部FDd〜FDfが配置されている。電荷転送経路Ch1と電荷蓄積部FDd〜FDfの各々との間には、それぞれ、転送ゲート電極Txd〜Txfが配置されている。この電荷転送経路Ch1の上側には、隣接する画素10Gのフォトダイオード12から図の右側に向かって延びる電荷転送経路Ch1が配置されている。

0114

このように、画素が、終端にドレインが位置する複数の電荷転送経路Ch1を有していてもよい。例えば図17に示すように各画素の電荷転送経路Ch1を配置すれば、より密な画素配置を実現し得る。図17に例示する構成において、例えば、2つのドレイン14のそれぞれに印加する電圧を交互にハイレベルとすることにより、2つの電荷転送経路Ch1を交互に利用することができる。フォトダイオード12で生成された信号電荷を交互に2つのドレイン14に向けて移動させることにより、一方の電荷転送経路Ch1に沿って配置された電荷蓄積部に対しては電荷転送経路Ch2を介した信号電荷の転送を実行しながら、他方の電荷転送経路Ch1に沿って配置された電荷蓄積部からの電荷の読み出しを実行することが可能である。すなわち、より高速な検出動作を実現し得る。

0115

(第4の実施形態)
図18は、本開示の第4の実施形態による撮像素子における画素構造の一例を模式的に示す。図18に示す画素10Hと、図8に示す画素10Cとの主な相違点は、画素10Hが電荷転送経路Ch1上に複数の制御電極を有する点である。

0116

図18に例示する構成において、画素10Hは、電荷転送経路Ch1上に配置された制御電極Tca〜Tcdを含む。図示するように、制御電極Tca〜Tcdは、電荷転送経路Ch1に沿って配置された4つの電荷蓄積部FDa〜FDdに対応して電荷転送経路Ch1上に配置されている。制御電極Tcaは、ここでは、電荷蓄積部FDaの電荷転送経路Ch1に沿った方向における長さ(幅)と同様の幅を有している。また、ここでは、転送ゲート電極Txaも、電荷蓄積部FDaの電荷転送経路Ch1に沿った方向における長さ(幅)と同様の幅を有している。

0117

この例では、電荷転送経路Ch1上の制御電極Tcaと電荷蓄積部FDaとの間に、ゲート制御線26aとの接続を有する転送ゲート電極Txaが配置されている。電荷転送経路Ch1と電荷蓄積部FDaとの間のゲートにおけるオープンおよびクローズは、ゲート制御線26aに印加されるゲート制御電圧Vtaのレベルによって制御される。また、この例では、電荷転送経路Ch1上の制御電極Tcb〜Tcdと電荷蓄積部FDb〜FDdとの間に、単一の転送ゲート電極Txmが配置されている。転送ゲート電極Txmは、ゲート制御線26mとの接続を有し、電荷転送経路Ch1と電荷蓄積部FDbとの間、電荷転送経路Ch1と電荷蓄積部FDcとの間、および、電荷転送経路Ch1と電荷蓄積部FDdとの間のゲートにおけるオープンおよびクローズは、ゲート制御線26mに印加されるゲート制御電圧Vtmのレベルによって一括して制御される。

0118

図示するように、この例では、制御電極Tca〜Tcdに、それぞれ、電源線23a〜23dが接続されている。すなわち、制御電極Tca〜Tcdの各々は、電源線23a〜23dを介して独立して第1〜第4の電圧V1〜V4を印加可能に構成されている。

0119

図18および図19を参照しながら、画素10Hにおける動作の一例を説明する。図19は、電荷転送経路Ch1における、X方向に沿った電位の変化の一例を示すグラフである。以下では、電荷転送経路Ch1中を移動する信号電荷のうち、Y方向において電荷蓄積部FDcと重なる領域Rgc(前述の図16を参照)付近に位置する信号電荷を電荷蓄積部FDcに向けて転送する例を説明する。

0120

光の検出に先立ち、電荷蓄積部FDa〜FDdのそれぞれをリセットする点は、既に説明した実施形態における動作と同様である。電荷蓄積部FDa〜FDdのリセット後、電源線23aおよび23dを介して制御電極TcaおよびTcdにそれぞれ電圧V1およびV4を印加する。また、電源線24を介してドレイン14に一定の電圧Vdrを印加する。ここでは、Vdr>V4>V1の関係を満たすような電圧V1、V4およびVdrを用いる。図19では、このときの電荷転送経路Ch1におけるX方向に沿った電位のグラフを実線で模式的に示している。

0121

この例では、制御電極TcbおよびTccには、画素10Hの外部から電圧の印加はされていない。つまり、この時点では、制御電極TcbおよびTccは、フローティングの状態である。電荷転送経路Ch1中、制御電極Tccの下に位置する部分のこのときの電位は、例えばV4>Vx>V1の関係を満たすような電位Vxである。

0122

電荷蓄積部FDa〜FDdのリセットならびに制御電極Tca、Tcdおよびドレイン14への電圧印加の後、フォトダイオード12に対する露光を開始する。図19に実線により模式的に示すように、露光開始時、電荷転送経路Ch1にはフォトダイオード12からドレイン14に向けて電位が上昇するような電位勾配が形成されている。そのため、フォトダイオード12において生成された信号電荷は、電荷転送経路Ch1中をドレイン14に向かって移動する。

0123

フォトダイオード12に対する露光の開始から時間Tdの経過後、電源線23cを介して制御電極Tccに、Vxよりも高い電圧Vyを印加する。ここでは、さらに、電源線23aを介して制御電極Tcaに、V1よりも高い電圧Vzを印加する。制御電極TcaおよびTccに印加する電圧を上昇させることにより、電荷転送経路Ch1の電位は、図19のグラフにおいて破線で模式的に示すように変化する。

0124

電荷転送経路Ch1中の電位の変化により、電荷転送経路Ch1中を移動する信号電荷のうち、時刻Tdにおいて制御電極Tccの下に位置する部分を走る信号電荷は、制御電極Tccの下に位置する部分およびその近傍に一時的に捕捉される。その後、ゲート制御線の電位Vtmをハイレベルとすれば、電荷転送経路Ch1と電荷蓄積部FDcとの間のゲートがオープンの状態となり、電荷転送経路Ch1のうち制御電極Tcc付近に一時的に保持された信号電荷を、電荷転送経路Ch2を介して電荷蓄積部FDcに転送することができる。なお、この例では、時刻Tdにおいて制御電極Tcaに印加する電圧をVzに上昇させている。そのため、時刻Td以後にフォトダイオード12において生成された電荷は、電荷転送経路Ch1と電荷蓄積部FDaとの間の電荷転送経路Ch2を介して電荷蓄積部FDaに掃き出される。したがって、時刻Td以後に電荷転送経路Ch1に流れ込んだ信号電荷の電荷蓄積部FDcへの混入が抑制される。

0125

第1〜第3の実施形態において説明したように、例えば制御電極Tcaに印加する電圧V1と制御電極Tcdに印加する電圧V4とを制御することにより、電荷転送経路Ch1における電位勾配を制御して、フォトダイオード12からドレイン14への信号電荷の転送速度を調整し得る。例えば電圧V1および電圧V4の電位差を大きくすれば、ドレイン14への信号電荷の転送速度を増大させ得る。ただし、時間分解能を向上させようとして電荷転送経路Ch1における電位勾配を極端に急峻にし過ぎると、電荷転送経路Ch2を介した信号電荷の転送速度が不十分なために、正確な検出が行えないおそれがある。

0126

本開示の第4の実施形態によれば、電荷転送経路Ch1を移動する信号電荷のうち、ある時刻においてある領域を移動中の信号電荷を選択的に捕捉した後、電荷転送経路Ch2を介して電荷蓄積部に転送することが可能である。例えば、図18および図19を参照して説明した動作によれば、電荷蓄積部への電荷転送経路Ch2を介しての信号電荷の転送を、電荷転送経路Ch1において信号電荷を選択的に捕捉した時刻よりも後の所望の時刻において行うことが可能である。つまり、光入射によって生成された信号電荷を、所望の時刻を起点とする時間窓で時間分解して捕捉した後、その時刻とは異なる時刻において、補足した信号電荷を電荷蓄積部に転送可能である。このように、本開示の第4の実施形態によれば、電荷転送経路Ch2における転送速度によらない、より高速な検出動作を実現し得る。

0127

ここでは、信号電荷を制御電極Tccの下に位置する部分およびその近傍に一時的に捕捉する例を説明したが、制御電極Tcc以外の制御電極の下に位置する部分およびその近傍に信号電荷を一時的に捕捉してもよい。2以上の制御電極の下に位置する部分およびその近傍に信号電荷を一時的に捕捉してもよい。

0128

なお、電荷転送経路Ch1に沿って配置された複数の電荷蓄積部のうち、フォトダイオード12に最も近い電荷蓄積部(ここでは電荷蓄積部FDa)の電位を固定し、その電荷蓄積部と電荷転送経路Ch1との間のゲートをオープンの状態とすれば、その電荷蓄積部をドレインとして利用することも可能である。電荷蓄積部をドレインとして利用する場合、その電荷蓄積部における、光の検出前のリセットは不要である。

0129

(第4の実施形態の第1の変形例)
図20は、本開示の第4の実施形態による画素の他の一例を示す。図21は、図20に示すA−A’線断面を模式的に示している。図20および図21に示す画素10Iと、図18を参照して説明した画素10Hとの相違点は、画素10Iが、電荷転送経路Ch1と電荷蓄積部との間に転送ゲート電極を有しない点である。

0130

図20および図21に示すように、画素10Iは、電荷転送経路Ch1に沿って配置された複数の制御電極Tca〜Tcdを電荷転送経路Ch1上に有する。これらの制御電極Tca〜Tcdは、半導体基板2上に形成された絶縁層16上に設けられており、図18を参照して説明した画素10Hと同様に、電源線23a〜23dを介して独立して第1〜第4の電圧V1〜V4を印加可能に構成されている。なお、図20および図21に例示する構成では、隣接する2つの制御電極間には、絶縁層16が形成されていない。しかしながら、例えば、制御電極Tcaから制御電極Tcdまで連続した絶縁層16が形成されていても構わない。

0131

図20に示すように、画素10Iは、電荷転送経路Ch1と電荷蓄積部FDa〜FDdとの間に転送ゲート電極を有しない。後述するように、画素10Iにおいては、電荷転送経路Ch1と電荷蓄積部FDa〜FDdとの間に電位差を形成することによって、電荷転送経路Ch1中の信号電荷を電荷蓄積部FDa〜FDdに転送する。したがって、画素10Iは、フォトダイオード12とドレイン14とを結ぶ電荷転送経路Ch1から電荷蓄積部に向かって信号電荷を転送する電荷転送経路Ch2を有する点において、これまでに説明した画素10A〜10Hと共通している。

0132

図22および図23を参照しながら、画素10Iにおける動作の一例を説明する。図22および図23は、電荷転送経路Ch1における、X方向に沿った電位の変化の一例を示すグラフである。

0133

光の検出に先立ち、電荷蓄積部FDa〜FDdのそれぞれをリセットする点は、既に説明した実施形態における動作と同様である。電荷蓄積部FDa〜FDdのリセット後、例えば、電源線23bおよび23dを介して制御電極TcbおよびTcdにそれぞれ電圧V2およびV4を印加する。また、電源線24を介してドレイン14に一定の電圧Vdrを印加する。ここでは、Vdr>V4>V2の関係を満たすような電圧V2、V4およびVdrを用いる。制御電極TcaおよびTccは、フローティングの状態である。図22は、このときの電荷転送経路Ch1におけるX方向に沿った電位のグラフを模式的に示している。

0134

電荷蓄積部FDa〜FDdのリセットならびに制御電極Tcb、Tcdおよびドレイン14への電圧印加の後、フォトダイオード12に対する露光を開始する。図22に示すように、露光開始時、電荷転送経路Ch1にはフォトダイオード12からドレイン14に向けて電位が上昇するような電位勾配が形成されているので、フォトダイオード12において生成された信号電荷は、電荷転送経路Ch1中をドレイン14に向かって移動する。

0135

フォトダイオード12に対する露光の開始から時間Tdの経過後、電源線23b〜23dを介して、制御電極Tcb〜Tcdのそれぞれに、V4よりも高いハイレベルの電圧を一斉に印加する。制御電極Tcb〜Tcdに一斉にハイレベルの電圧を印加することによって、電荷転送経路Ch1における電位が図23に示すように変化する。ここでは、制御電極Tcb〜Tcd下において信号電荷のエネルギが低下するような電位の変化が生じる。そのため、電荷転送経路Ch1中を移動する信号電荷のうち、時刻Tdにおいて制御電極Tcbの下に位置する部分を走る信号電荷は、制御電極Tcbの下に位置する部分およびその近傍に捕捉される。同様に、時刻Tdにおいて制御電極Tccの下に位置する部分を走る信号電荷は、制御電極Tccの下に位置する部分およびその近傍に捕捉され、制御電極Tcdの下に位置する部分を走る信号電荷は、制御電極Tcdの下に位置する部分およびその近傍に捕捉される。

0136

ただし、このままでは、時刻Td以降にフォトダイオード12において生成された信号電荷が、時刻Tdにおいて捕捉された信号電荷に混入してしまうので、ここでは、時刻Tdにおいて制御電極Tcaにもハイレベルの電圧を印加する。制御電極Tcaにハイレベルの電圧を印加することにより、電荷転送経路Ch1における電位が、図23において破線で模式的に示すように変化する。制御電極Tcaにハイレベルの電圧を印加することにより、制御電極Tca下において信号電荷のエネルギが低下し、電荷転送経路Ch1中を移動する信号電荷のうち、時刻Tdにおいて制御電極Tcaの下に位置する部分を走る信号電荷が、制御電極Tcaの下に位置する部分およびその近傍に捕捉される。すなわち、時刻Td以降にフォトダイオード12において生成された信号電荷を捕捉することができる。これにより、ノイズの混入を抑制することが可能である。

0137

制御電極下に信号電荷を一時的に捕捉した後、補足した信号電荷を電荷転送経路Ch2を介して電荷蓄積部FDa〜FDdに転送する。例えば、制御電極Tca〜Tcdの各々と、高電圧を供給する電圧源とを容量素子を介して接続することにより、電荷蓄積部FDa〜FDdにおける電位を、電荷転送経路Ch1のうち、制御電極Tca〜Tcd下に位置する部分の電位よりも高くする。これにより、電荷転送経路Ch1と電荷蓄積部FDa〜FDdとの間に電位勾配を形成して、電荷転送経路Ch1において一時的に捕捉した信号電荷を電荷蓄積部FDa〜FDdに転送することができる。その後、電荷蓄積部FDb〜FDdに転送された電荷量を読み出す。なお、時刻Td以後において電荷蓄積部FDaをドレインとして機能させる場合には、容量素子を介さずに、高電圧を供給する電圧源と電荷蓄積部FDaとを接続してもよい。

0138

以上に説明したように、本開示の実施形態では、光電変換部から電荷蓄積部に信号電荷を直接転送して、転送された電荷を読み出すのではなく、光電変換部からドレインに向かって移動する信号電荷を、その移動経路から電荷蓄積部に向けて転送している。したがって、信号電荷の光電変換部からの移動距離に応じた時間分解が可能であり、検出における時間分解能を向上させ得る。

0139

本開示の技術は、上述した実施形態に限定されず、種々の改変が可能である。例えば、フォトダイオード12として、感度を有する波長域の異なる複数のセンサが基板の厚さ方向に積層された構造を有するダイオード(例えばフォベオン社の提供するFoveon X3(登録商標)など)を使用してもよい。本開示における光電変換部は、フォトダイオードに限定されない。フォトダイオード12に代えて、半導体基板に積層された光電変換膜も用い得る。光電変換膜は、有機材料またはアモルファスシリコンなどの無機材料から形成され得る。

0141

2半導体基板
10A〜10I画素
12光電変換部
14ドレイン
16絶縁層
21、22、23a〜23d、24、32電源線
26、26a〜26d、26m、27ゲート制御線
28、28a〜28h、29読み出し線
34リセット電圧線
36垂直信号線
38アドレス信号線
39リセット信号線
42増幅トランジスタ
44アドレストランジスタ
46リセットトランジスタ
50垂直走査回路
52電圧供給回路
54カラム信号処理回路
56負荷回路
58水平信号読み出し回路
59水平共通信号線
100撮像素子
FD、FD2、FDa〜FDh電荷蓄積部
Gtゲート
Rg、Rga、Rgc、Rgd 領域
Tc、Tc1、Tc2、Tca〜Tcd制御電極
Tx、Tx1、Tx2、Txa〜Txd、Txm 転送ゲート電極

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • コニカミノルタ株式会社の「 近赤外線吸収性組成物、近赤外線吸収性膜及び固体撮像素子用イメージセンサー」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明の課題は、長期間にわたる保存における、構成材料の分散安定性及び近赤外線カット安定性に優れた近赤外線吸収性組成物と、これを用いて形成した近赤外線吸収性膜と、当該近赤外線吸収性膜を... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • シャープ株式会社の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】位相差AFの精度を従来よりも向上させる。【解決手段】撮像装置(100)において、画素アレイ(10)には、異なる偏光特性を有する偏光フィルタを備えた複数の位相差画素によって、偏光ユニットが構成さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ