図面 (/)

技術 電力分配合成回路

出願人 学校法人上智学院
発明者 林等
出願日 2015年7月2日 (5年5ヶ月経過) 出願番号 2015-133420
公開日 2017年1月19日 (3年11ヶ月経過) 公開番号 2017-017570
状態 特許登録済
技術分野 フィルタ・等化器 導波管型周波数選択装置および共振器 遅延・整合・分波・合波回路
主要キーワード 直並列共振回路 近傍周波数 各直列共振回路 高周波通信装置 設計式 反射振幅 アイソレーション抵抗 電力分配合成回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

異なる3以上の周波数帯域において動作する電力分配合成回路を提供する。

解決手段

電力分配合成回路10は、互いに並列に接続された複数の直列共振回路を有する第1直列共振回路11と、第1直列共振回路11に含まれる複数の直列共振回路と同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路12と、互いに直列に接続された複数の並列共振回路を有する第1並列共振回路13と、第1並列共振回路13と同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路14と、第1並列共振回路13が含むキャパシタの2倍の値のキャパシタと、第1並列共振回路13が含むインダクタの1/2の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第3並列共振回路15と、アイソレーション抵抗16とを備える。

概要

背景

近年、携帯電話無線LANのような高周波通信装置が、急激な普及を続けている。そして、これら高周波通信装置において、利用者数急増に伴って、周波数資源の逼迫が問題となっている。そのため、当初は800MHz帯だけが使用されていた携帯電話網においては、1.5GHz帯及び2GHz帯が新たな周波数帯として割り当てられ、使用されるようになり、当初は2.4GHz帯だけが使用されていた無線LANにおいては、5GHz帯が、新たな周波数帯として割り当てられている。

このような中、携帯電話機及び無線LAN装置のように複数の周波数帯が割り当てられた高周波通信装置に対して、割り当てられた複数の周波数帯に対応することが求められている。すなわち、一台の携帯電話機において、800MHz帯及び2GHz帯のいずれにおいても通信できることが求められ、一台の無線LAN装置において、2.4GHz帯及び5GHz帯のいずれにおいても通信できることが求められている。

このように2つの周波数帯に対応可能な通信装置で用いられる従来の電力分配合成回路は、3つの入出力端子と、伝送線路と、アイソレーション抵抗と、並列共振回路又は直列共振回路により構成される。これにより、第1の周波数帯と第2の周波数帯において電力分配合成回路として動作させている(例えば、非特許文献1及び非特許文献2を参照)。

ところで、従来の電力分配合成回路においては、電力分配合成回路に伝送線路を用いているため、特に低周波数帯用の回路において、回路面積が大きくなってしまうという課題があった。このような課題を解決するために、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる2つの周波数帯域において動作する電力分配合成回路が提案されている(例えば、特許文献1及び非特許文献3を参照)。また、非特許文献5では、特許文献2及び非特許文献4で開示されている集中定数素子で構成される広帯域電力分配合成回路に特許文献1と同様の手法を適用し、直並列共振回路とアイソレーション抵抗により、異なる2つの周波数帯域において動作する電力分配器が開示されている。

概要

異なる3以上の周波数帯域において動作する電力分配合成回路を提供する。電力分配合成回路10は、互いに並列に接続された複数の直列共振回路を有する第1直列共振回路11と、第1直列共振回路11に含まれる複数の直列共振回路と同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路12と、互いに直列に接続された複数の並列共振回路を有する第1並列共振回路13と、第1並列共振回路13と同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路14と、第1並列共振回路13が含むキャパシタの2倍の値のキャパシタと、第1並列共振回路13が含むインダクタの1/2の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第3並列共振回路15と、アイソレーション抵抗16とを備える。

目的

本発明は上記のような課題を解決するためになされたものであり、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる3以上の周波数帯域において動作する電力分配合成回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第2の接続部に一端が接続されているとともに他端が接地されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第3の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタの2倍の値のキャパシタと、前記第1並列共振回路が含むインダクタの1/2の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第3並列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1直列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1並列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路

請求項2

請求項1に記載の電力分配合成回路において、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第3並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。

請求項3

第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第2の接続部に一端が接続されているとともに他端が接地されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第3の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタの2倍の値のキャパシタと、前記第1直列共振回路が含むインダクタの1/2の値のインダクタとを含み、互いに並列に接続された複数の直列共振回路を有する第3直列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1並列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1直列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路。

請求項4

請求項3に記載の電力分配合成回路において、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第3直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。

請求項5

第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗と、前記第2の接続部と前記第3の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、を備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1直列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1並列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路。

請求項6

請求項5に記載の電力分配合成回路において、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。

請求項7

第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗と、前記第2の接続部と前記第3の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、を備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1並列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1直列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路。

請求項8

請求項7に記載の電力分配合成回路において、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路。

請求項9

前記キャパシタ、前記インダクタ及び前記アイソレーション抵抗がチップ部品であり、前記チップ部品は誘電体基板に配置されるとともに前記誘電体基板上に形成したストリップ導体パターンにより接続されていることを特徴とする請求項1から8のいずれか一項に記載の電力分配合成回路。

技術分野

0001

本発明は、複数の周波数帯の信号の電力分配するための電力分配合成回路に関する。

背景技術

0002

近年、携帯電話無線LANのような高周波通信装置が、急激な普及を続けている。そして、これら高周波通信装置において、利用者数急増に伴って、周波数資源の逼迫が問題となっている。そのため、当初は800MHz帯だけが使用されていた携帯電話網においては、1.5GHz帯及び2GHz帯が新たな周波数帯として割り当てられ、使用されるようになり、当初は2.4GHz帯だけが使用されていた無線LANにおいては、5GHz帯が、新たな周波数帯として割り当てられている。

0003

このような中、携帯電話機及び無線LAN装置のように複数の周波数帯が割り当てられた高周波通信装置に対して、割り当てられた複数の周波数帯に対応することが求められている。すなわち、一台の携帯電話機において、800MHz帯及び2GHz帯のいずれにおいても通信できることが求められ、一台の無線LAN装置において、2.4GHz帯及び5GHz帯のいずれにおいても通信できることが求められている。

0004

このように2つの周波数帯に対応可能な通信装置で用いられる従来の電力分配合成回路は、3つの入出力端子と、伝送線路と、アイソレーション抵抗と、並列共振回路又は直列共振回路により構成される。これにより、第1の周波数帯と第2の周波数帯において電力分配合成回路として動作させている(例えば、非特許文献1及び非特許文献2を参照)。

0005

ところで、従来の電力分配合成回路においては、電力分配合成回路に伝送線路を用いているため、特に低周波数帯用の回路において、回路面積が大きくなってしまうという課題があった。このような課題を解決するために、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる2つの周波数帯域において動作する電力分配合成回路が提案されている(例えば、特許文献1及び非特許文献3を参照)。また、非特許文献5では、特許文献2及び非特許文献4で開示されている集中定数素子で構成される広帯域電力分配合成回路に特許文献1と同様の手法を適用し、直並列共振回路とアイソレーション抵抗により、異なる2つの周波数帯域において動作する電力分配器が開示されている。

0006

特許第4762920号公報
特許第3795295号公報

先行技術

0007

L.Wu,Z.Sun,H.Yilmaz,and M.Berroth,“A dual−frequency Wilkinson power divider,”IEEE Trans. Microwave Theory Tech.,vol.54,pp.278−284,2006年1月
河合正,中島康晃,小久保吉裕,太田勲,山崎淳,“LC直列共振回路を用いた2周波数帯ウィルキンソン電力分配合成回路の設計法,”2006年電子情報通信学会エレクトロニクスソサイエティ大会,C−2−44,2006年.
大島毅,深沢徹,大塚昌孝,下裕章,“集中定数形2周波共用ウィルキンソン分配回路の構成及び設計式,” 電子情報通信学会技術研究報告,MW2009−87,pp.79−82,2009年
H.Hayashi,T.Nakagawa,K.Uehara,and Y.Takigawa,“Miniaturized broadband lumped−element in−phase power dividers,”IEICE Trans. Electronics,vol.E90−C,pp.1222−1227,2007年6月
水野裕之,河合正,太田勲,榎原晃,“周波数変換を用いた集中定数型2周波数帯ウィルキンソン電力分配器の設計法,” 電子情報通信学会技術研究報告,MW2010−21,pp.39−43,2010年

発明が解決しようとする課題

0008

従来の無線通信回線においては、異なる2つの周波数帯域を使用することが想定されていた。したがって、従来の電力分配合成回路は、異なる2つの周波数帯域において動作させる構成を有していた。

0009

ところが、近年は、無線通信回線を用いて伝送されるデータ容量の増加、及び無線通信装置の増加に伴い、周波数帯域が不足しており、更なるマルチバンド化が求められている。その結果、無線通信装置には、より多くの周波数帯域、すなわち異なる3つ以上の周波数帯域を用いて通信することが求められている。

0010

本発明は上記のような課題を解決するためになされたものであり、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる3以上の周波数帯域において動作する電力分配合成回路を提供することを目的とする。

課題を解決するための手段

0011

本発明の第1の態様においては、第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第2の接続部に一端が接続されているとともに他端が接地されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第3の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタの2倍の値のキャパシタと、前記第1並列共振回路が含むインダクタの1/2の値のインダクタとを含み、互いに直列に接続された複数の並列共振回路を有する第3並列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1直列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1並列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路を提供する。

0012

本発明の第2の態様においては、第1の態様に係る電力分配合成回路において、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第3並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

0013

本発明の第3の態様においては、第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第2の接続部に一端が接続されているとともに他端が接地されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第3の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタの2倍の値のキャパシタと、前記第1直列共振回路が含むインダクタの1/2の値のインダクタとを含み、互いに並列に接続された複数の直列共振回路を有する第3直列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1並列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1直列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路を提供する。

0014

本発明の第4の態様においては、第3の態様に係る電力分配合成回路において、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第3直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

0015

本発明の第5の態様においては、第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1直列共振回路に含まれる複数の直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗と、前記第2の接続部と前記第3の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、を備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1直列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1並列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路を提供する。

0016

本発明の第6の態様においては、第5の態様に係る電力分配合成回路において、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と同じ素子を有しておらず、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1直列共振回路が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

0017

本発明の第7の態様においては、第1の入出力端子に接続された第1の接続部に一端が接続されているとともに、第2の入出力端子に接続された第2の接続部に他端が接続されており、且つ互いに直列に接続された複数の並列共振回路を有する第1並列共振回路と、前記第1の入出力端子に接続された前記第1の接続部に一端が接続されているとともに、第3の入出力端子に接続された第3の接続部に他端が接続されており、且つ前記第1並列共振回路に含まれる複数の並列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに直列に接続された複数の並列共振回路を有する第2並列共振回路と、前記第2の接続部と前記第3の接続部の間に接続されたアイソレーション抵抗と、前記第2の接続部と前記第3の接続部の間において、前記アイソレーション抵抗と直列に接続されており、且つ互いに並列に接続された複数の直列共振回路を有する第1直列共振回路と、前記第1の接続部に一端が接続されているとともに他端が接地されており、且つ前記第1直列共振回路が含むキャパシタ及びインダクタと同一の値のキャパシタ及びインダクタを含み、互いに並列に接続された複数の直列共振回路を有する第2直列共振回路と、を備え、所望の第1の周波数帯の近傍周波数f1から第nの周波数帯の近傍周波数fnと(nは4以上の偶数)、前記第1の入出力端子、前記第2の入出力端子及び前記第3の入出力端子に接続される負荷インピーダンスZ0(実数)とを用いて、下式により、前記第1並列共振回路のキャパシタの値C2k−1(kは自然数、n−1≧2k−1)及びインダクタの値L2k−1(kは自然数、n−1≧2k−1)と、前記第1直列共振回路のキャパシタの値C2k(kは自然数、n≧2k)及びインダクタの値L2k(kは自然数、n≧2k)と、アイソレーション抵抗の値R1と、が定められることを特徴とする電力分配合成回路を提供する。

0018

本発明の第8の態様においては、第7の態様に係る電力分配合成回路において、前記第1並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路がキャパシタ又はインダクタのいずれか一方を有しておらず、前記第2並列共振回路が有する前記複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と同じ素子を有しておらず、前記第1直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有しておらず、前記第2直列共振回路が有する前記複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち前記第1並列共振回路が有するいずれか1つの並列共振回路が有していない素子と異なる素子を有していないことを特徴とする電力分配合成回路を提供する。

0019

上記の各電力分配合成回路においては、例えば、前記キャパシタ、前記インダクタ及び前記アイソレーション抵抗がチップ部品であり、前記チップ部品は誘電体基板に配置されるとともに前記誘電体基板上に形成したストリップ導体パターンにより接続されている。

発明の効果

0020

本発明によれば、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる3以上の周波数帯域において動作する電力分配合成回路を提供することができるという効果を奏する。

図面の簡単な説明

0021

第1の実施形態に係る電力分配合成回路10の構成を示す回路図である。
電力分配合成回路10のSパラメータ(S21)の周波数特性を示す図である。
電力分配合成回路10のSパラメータ(S11,S22)の周波数特性を示す図である。
電力分配合成回路10のSパラメータ(S32)の周波数特性を示す図である。
第2の実施形態に係る電力分配合成回路20の構成を示す回路図である。
電力分配合成回路20のSパラメータ(S21)の周波数特性を示す図である。
電力分配合成回路20のSパラメータ(S11,S22)の周波数特性を示す図である。
電力分配合成回路20のSパラメータ(S32)の周波数特性を示す図である。
第3の実施形態に係る電力分配合成回路30の構成を示す回路図である。
電力分配合成回路30のSパラメータ(S21)の周波数特性を示す図である。
電力分配合成回路30のSパラメータ(S11,S22)の周波数特性を示す図である。
電力分配合成回路30のSパラメータ(S32)の周波数特性を示す図である。
第4の実施形態に係る電力分配合成回路40の構成を示す回路図である。
電力分配合成回路40のSパラメータ(S21)の周波数特性を示す図である。
電力分配合成回路40のSパラメータ(S11,S22)の周波数特性を示す図である。
電力分配合成回路40のSパラメータ(S32)の周波数特性を示す図である。
第5の実施形態に係る電力分配合成回路50の構成を示す回路図である。
電力分配合成回路50のSパラメータ(S21)の周波数特性を示す図である。
電力分配合成回路50のSパラメータ(S11,S22)の周波数特性を示す図である。
電力分配合成回路50のSパラメータ(S32)の周波数特性を示す図である。
第6の実施形態に係る電力分配合成回路60の構成を示す回路図である。
第7の実施形態に係る電力分配合成回路70の構成を示す回路図である。
第8の実施形態に係る電力分配合成回路80の構成を示す回路図である。

実施例

0022

<第1の実施形態>
図1は、第1の実施形態に係る電力分配合成回路10の構成を示す回路図である。図1に示す電力分配合成回路10は、請求項1に係る電力分配合成回路においてn=6の場合に対応する。

0023

電力分配合成回路10は、第1の入出力端子1と、第2の入出力端子2と、第3の入出力端子3とを有する。また、電力分配合成回路10は、第1直列共振回路11と、第2直列共振回路12と、第1並列共振回路13と、第2並列共振回路14と、第3並列共振回路15と、アイソレーション抵抗16と、を有する。第1の入出力端子1から入力された高周波信号は、第2の入出力端子2及び第3の入出力端子3に分配される。また、第2の入出力端子2及び第3の入出力端子3から入力された高周波信号は、同相で合成されて第1の入出力端子1から出力される。

0024

第1直列共振回路11は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第2の入出力端子2に接続された第2の接続部5に他端が接続されている。第1直列共振回路11は、互いに並列に接続された、複数の直列共振回路を有している。具体的には、第1直列共振回路11は、インダクタL1及びキャパシタC1が直列に接続された直列共振回路、インダクタL3及びキャパシタC3が直列に接続された直列共振回路、及びインダクタL5及びキャパシタC5が直列に接続された直列共振回路を有している。

0025

第2直列共振回路12は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第3の入出力端子3に接続された第3の接続部6に他端が接続されている。第2直列共振回路12は、第1直列共振回路11に含まれる複数の直列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第2直列共振回路12は、第1直列共振回路11と同様に、インダクタL1及びキャパシタC1が直列に接続された直列共振回路、インダクタL3及びキャパシタC3が直列に接続された直列共振回路、及びインダクタL5及びキャパシタC5が直列に接続された直列共振回路を有している。

0026

第1並列共振回路13は、第2の接続部5に一端が接続されているとともに、他端が接地されている。第1並列共振回路13は、互いに直列に接続された複数の並列共振回路を有している。具体的には、第1並列共振回路13は、インダクタL2及びキャパシタC2が並列に接続された並列共振回路、インダクタL4及びキャパシタC4が並列に接続された並列共振回路、及びインダクタL6及びキャパシタC6が並列に接続された並列共振回路を有している。

0027

第2並列共振回路14は、第3の接続部6に一端が接続されているとともに他端が接地されている。また、第2並列共振回路14は、互いに直列に接続されており、第1並列共振回路13と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第2並列共振回路14は、インダクタL2及びキャパシタC2が並列に接続された並列共振回路、インダクタL4及びキャパシタC4が並列に接続された並列共振回路、及びインダクタL6及びキャパシタC6が並列に接続された並列共振回路を有している。

0028

第3並列共振回路15は、第1の接続部4に一端が接続されているとともに他端が接地されている。第3並列共振回路15においては、第1並列共振回路13に含まれる複数の並列共振回路が含むキャパシタの2倍のキャパシタンス値のキャパシタと、第1並列共振回路13に含まれる複数の並列共振回路が含むインダクタの1/2のインダクタンス値のインダクタとを有する複数の並列共振回路が直列に接続されている。具体的には、第3並列共振回路15は、インダクタ0.5L2及びキャパシタ2C2が並列に接続された並列共振回路、インダクタ0.5L4及びキャパシタ2C4が並列に接続された並列共振回路、及びインダクタ0.5L6及びキャパシタ2C6が並列に接続された並列共振回路を有している。

0029

キャパシタ2C2、2C4及び2C6は、それぞれキャパシタC2、C4及びC6の2倍のキャパシタンス値を有するキャパシタであることを示している。インダクタ0.5L2、0.5L4及び0.5L6は、それぞれインダクタL2、L4及びL6の1/2のインダクタンス値を有するインダクタであることを示している。

0030

アイソレーション抵抗16は、第2の接続部5と第3の接続部6との間に直列に接続されている。アイソレーション抵抗16は、第2の入出力端子2と第3の入出力端子3との間を電気的に絶縁するための抵抗である。

0031

電力分配合成回路10に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路10を動作させて通過帯域とする周波数帯を第1周波数帯から第n周波数帯とし(nは4以上の偶数)、第1周波数帯の近傍周波数をf1、第n周波数帯の近傍周波数をfnとする。また、第1の入出力端子1、第2の入出力端子2及び第3の入出力端子3に接続される負荷インピーダンスをZ0(実数)とする。

0032

ここで、本明細書における「近傍周波数」は、隣接する周波数帯よりも自周波数帯に近い範囲の周波数であるものとする。例えば、第1の周波数帯が2GHzから3GHzであり、第2の周波数帯が4GHzから5GHzであり、第3の周波数帯が6GHzから7GHzである場合に、第2の周波数帯の近傍周波数は、3GHzから6GHzまでの間に含まれている。

0033

この場合、第1直列共振回路11の各直列共振回路に含まれるキャパシタのキャパシタンスC2k−1(kは自然数、n−1≧2k−1)及び各インダクタのインダクタンスL2k−1(kは自然数、n−1≧2k−1)と、第1並列共振回路13の各並列共振回路に含まれる各キャパシタのキャパシタンスC2k(kは自然数、n≧2k)及びインダクタンスL2k(kは自然数、n≧2k)と、アイソレーション抵抗R1とは、以下の式により定められる。

0034

次に、電力分配合成回路10の動作について説明する。電力分配合成回路10を動作させる異なる第1の周波数帯、第2の周波数帯、第3の周波数帯、第4の周波数帯、第5の周波数帯、第6の周波数帯のそれぞれの周波数帯の近傍周波数をf1、f2、f3、f4、f5、f6とする。周波数f1、f2、f3、f4、f5、f6を含む周波数帯で電力分配合成回路10として動作させるための、電力分配合成回路10に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式(1.1)〜(1.5)により与えられる。

0035

ここでは、説明の便宜上、入出力端子1、2、3に接続される負荷インピーダンスZ0(実数)の値を50Ωとする。また、第1の周波数帯の近傍周波数f1を0.9GHz、第2の周波数帯の近傍周波数f2を2GHz、第3の周波数帯の近傍周波数f3を3.4GHz、第4の周波数帯の近傍周波数f4を5.8GHz、第5の周波数帯の近傍周波数f5を6GHz、第6の周波数帯の近傍周波数f6を8GHzに選択する。なお、図中の記号は、f1、f2、f3、f4、f5、f6ではなく、それぞれm1、m2、m3、m4、m5、m6と表記している。

0036

図2図4は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路10のSパラメータの周波数特性(計算値)を示す図である。図2図4における矢印は、第1の周波数帯の中心周波数F1、第2の周波数帯の中心周波数F2、第3の周波数帯の中心周波数F3、第4の周波数帯の中心周波数F4、第5の周波数帯の中心周波数F5、第6の周波数帯の中心周波数F6を示している。

0037

図2において、横軸は周波数を表し、縦軸は入出力端子1から高周波信号を入力した場合に入出力端子2及び入出力端子3にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を示している。入出力端子1から入力された高周波信号が入出力端子2及び入出力端子3に分配されているので、S21の大きさは、約−3dBとなっている。図2に示すS21の周波数特性から、第1の周波数帯F1〜第6の周波数帯F6において、入出力端子1から入力した高周波信号は反射することなく、入出力端子2、3へ等分配で伝送されることがわかる。

0038

図3は、入出力端子1、2、3から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅|S11|、|S22|(=|S33|)を示している。F1〜F6の全ての周波数で、S11及びS22の値は十分に小さくなっており、反射が生じないことを確認できる。

0039

図4は、入出力端子2から高周波信号を入力した場合に入出力端子3へ伝送される高周波信号の大きさ、及び入出力端子3から高周波信号を入力した場合に入出力端子2へ伝送される高周波信号の大きさ、すなわちアイソレーション|S32|(=|S23|)を示している。F1〜F6の全ての周波数で、S32の値は小さくなっており、入出力端子2と入出力端子3とは完全にアイソレーションを確保できていることを確認できる。したがって、仮に、入出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子2、3の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

0040

このような電力分配合成回路10は、例えばキャパシタ、インダクタ及び抵抗をチップ部品により実現し、これらのチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。

0041

以上のとおり、第1の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる6つの周波数帯域において動作する電力分配合成回路10が得られるという効果を奏する。

0042

<第2の実施形態>
図5は、第2の実施形態に係る電力分配合成回路20の構成を示す回路図である。図5に示す電力分配合成回路20は、請求項3に係る電力分配合成回路においてn=6の場合に対応する。

0043

電力分配合成回路20は、第1の入出力端子1と、第2の入出力端子2と、第3の入出力端子3とを有する。また、電力分配合成回路20は、第1並列共振回路21と、第2並列共振回路22と、第1直列共振回路23と、第2直列共振回路24と、第3直列共振回路25と、アイソレーション抵抗26と、を有する。

0044

第1並列共振回路21は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第2の入出力端子2に接続された第2の接続部5に他端が接続されている。第1並列共振回路21は、互いに直列に接続された、複数の並列共振回路を有している。具体的には、第1並列共振回路21は、インダクタL1及びキャパシタC1が並列に接続された並列共振回路、インダクタL3及びキャパシタC3が並列に接続された並列共振回路、及びインダクタL5及びキャパシタC5が並列に接続された並列共振回路を有している。

0045

第2並列共振回路22は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第3の入出力端子3に接続された第3の接続部6に他端が接続されている。第2並列共振回路22は、第1並列共振回路21に含まれる複数の並列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第2並列共振回路22は、第1並列共振回路21と同様に、インダクタL1及びキャパシタC1が並列に接続された並列共振回路、インダクタL3及びキャパシタC3が並列に接続された並列共振回路、及びインダクタL5及びキャパシタC5が並列に接続された並列共振回路を有している。

0046

第1直列共振回路23は、第2の接続部5に一端が接続されているとともに、他端が接地されている。第1直列共振回路23は、互いに並列に接続された複数の直列共振回路を有している。具体的には、第1直列共振回路23は、インダクタL2及びキャパシタC2が直列に接続された直列共振回路、インダクタL4及びキャパシタC4が直列に接続された直列共振回路、及びインダクタL6及びキャパシタC6が直列に接続された直列共振回路を有している。

0047

第2直列共振回路24は、第3の接続部6に一端が接続されているとともに他端が接地されている。また、第2直列共振回路24は、互いに並列に接続されており、第1直列共振回路23と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第2直列共振回路24は、インダクタL2及びキャパシタC2が直列に接続された直列共振回路、インダクタL4及びキャパシタC4が直列に接続された直列共振回路、及びインダクタL6及びキャパシタC6が直列に接続された直列共振回路を有している。

0048

第3直列共振回路25は、第1の接続部4に一端が接続されているとともに他端が接地されている。第3直列共振回路25においては、第1直列共振回路23に含まれる複数の直列共振回路が含むキャパシタの2倍のキャパシタンス値のキャパシタと、第1直列共振回路23に含まれる複数の直列共振回路が含むインダクタの1/2のインダクタンス値のインダクタとを有する複数の直列共振回路が並列に接続されている。具体的には、第3直列共振回路25は、インダクタ0.5L2及びキャパシタ2C2が直列に接続された直列共振回路、インダクタ0.5L4及びキャパシタ2C4が直列に接続された直列共振回路、及びインダクタ0.5L6及びキャパシタ2C6が直列に接続された直列共振回路を有している。

0049

アイソレーション抵抗26は、第2の接続部5と第3の接続部6との間に接続されている。アイソレーション抵抗26は、第2の入出力端子2と第3の入出力端子3との間を電気的に絶縁するための抵抗である。

0050

電力分配合成回路20に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路20を動作させて通過帯域とする周波数帯を第1周波数帯から第n周波数帯とし(nは4以上の偶数)、第1周波数帯の近傍周波数をf1、第n周波数帯の近傍周波数をfnとする。また、第1の入出力端子1、第2の入出力端子2及び第3の入出力端子3に接続される負荷インピーダンスをZ0(実数)とする。

0051

この場合、第1並列共振回路21の各並列共振回路に含まれるキャパシタのキャパシタンスC2k−1(kは自然数、n−1≧2k−1)及び各インダクタのインダクタンスL2k−1(kは自然数、n−1≧2k−1)と、第1直列共振回路23の各直列共振回路に含まれる各キャパシタのキャパシタンスC2k(kは自然数、n≧2k)及びインダクタンスL2k(kは自然数、n≧2k)と、アイソレーション抵抗R1とは、以下の式により定められる。

0052

次に、電力分配合成回路20の動作について説明する。電力分配合成回路20を動作させる異なる第1の周波数帯、第2の周波数帯、第3の周波数帯、第4の周波数帯、第5の周波数帯、第6の周波数帯のそれぞれの周波数帯の近傍周波数をf1、f2、f3、f4、f5、f6とする。周波数f1、f2、f3、f4、f5、f6で電力分配合成回路20として動作させるための、電力分配合成回路20に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式(2.1)〜(2.5)により与えられる。

0053

ここでは、説明の便宜上、入出力端子1、2、3に接続される負荷インピーダンスZ0(実数)の値を50Ωとし、また、第1の周波数帯の近傍周波数f1を0.9GHz、第2の周波数帯の近傍周波数f2を2GHz、第3の周波数帯の近傍周波数f3を3.4GHz、第4の周波数帯の近傍周波数f4を5.8GHz、第5の周波数帯の近傍周波数f5を6GHz、第6の周波数帯の近傍周波数f6を8GHzに選択する。

0054

図6図8は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路20のSパラメータの周波数特性(計算値)を示す図である。図6は、図2と同様に、入出力端子1から高周波信号を入力した場合に入出力端子2及び入出力端子3にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を示している。図6に示すS21の周波数特性及び図7に示すS11及びS22の周波数特性から、周波数f1〜f6の近傍の第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子1から入力した高周波信号は反射することなく、入出力端子2、3へ等分配で伝送されることがわかる。

0055

また、図8に示すS32の周波数特性から、第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子2、3の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

0056

以上のとおり、第2の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる6つの周波数帯域において動作する電力分配合成回路20が得られるという効果を奏する。

0057

<第3の実施形態>
図9は、第3の実施形態による電力分配合成回路30の構成を示す回路図である。図9に示す電力分配合成回路30は、請求項5においてn=6の場合に対応する。

0058

電力分配合成回路30は、第1の入出力端子1と、第2の入出力端子2と、第3の入出力端子3とを有する。また、電力分配合成回路30は、第1直列共振回路31と、第2直列共振回路32と、第1並列共振回路33と、第2並列共振回路34と、アイソレーション抵抗35と、を有する。

0059

第1直列共振回路31は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第2の入出力端子2に接続された第2の接続部5に他端が接続されている。第1直列共振回路31は、互いに並列に接続された、複数の直列共振回路を有している。具体的には、第1直列共振回路31は、インダクタL1及びキャパシタC1が直列に接続された直列共振回路、インダクタL3及びキャパシタC3が直列に接続された直列共振回路、及びインダクタL5及びキャパシタC5が直列に接続された直列共振回路を有している。

0060

第2直列共振回路32は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第3の入出力端子3に接続された第3の接続部6に他端が接続されている。第2直列共振回路32は、第1直列共振回路31に含まれる複数の直列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の直列共振回路を有する。具体的には、第2直列共振回路32は、第1直列共振回路31と同様に、インダクタL1及びキャパシタC1が直列に接続された直列共振回路、インダクタL3及びキャパシタC3が直列に接続された直列共振回路、及びインダクタL5及びキャパシタC5が直列に接続された直列共振回路を有している。

0061

第1並列共振回路33は、第2の接続部5と第3の接続部6との間で、アイソレーション抵抗35と直列に接続されている。第1並列共振回路33は、互いに直列に接続された複数の並列共振回路を有している。具体的には、第1並列共振回路33は、インダクタL2及びキャパシタC2が並列に接続された並列共振回路、インダクタL4及びキャパシタC4が並列に接続された並列共振回路、及びインダクタL6及びキャパシタC6が並列に接続された並列共振回路を有している。

0062

第2並列共振回路34は、第1の接続部4に一端が接続されているとともに他端が接地されている。第2並列共振回路34においては、第1並列共振回路33に含まれる複数の並列共振回路と同一のキャパシタンスと、第1並列共振回路33に含まれる複数の並列共振回路と同一のインダクタンスとを有する複数の並列共振回路が直列に接続されている。具体的には、第2並列共振回路34は、インダクタL2及びキャパシタC2が並列に接続された並列共振回路、インダクタL4及びキャパシタC4が並列に接続された並列共振回路、及びインダクタL6及びキャパシタC6が並列に接続された並列共振回路を有している。

0063

アイソレーション抵抗35は、第2の接続部5と第3の接続部6との間において、第1並列共振回路33と直列に接続されている。アイソレーション抵抗35は、第2の入出力端子2と第3の入出力端子3との間を電気的に絶縁するための抵抗である。

0064

電力分配合成回路30に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路30を動作させて通過帯域とする周波数帯を第1周波数帯から第n周波数帯とし(nは4以上の偶数)、第1周波数帯の近傍周波数をf1、第n周波数帯の近傍周波数をfnとする。また、第1の入出力端子1、第2の入出力端子2及び第3の入出力端子3に接続される負荷インピーダンスをZ0(実数)とする。

0065

この場合、第1直列共振回路31の各直列共振回路に含まれるキャパシタのキャパシタンスC2k−1(kは自然数、n−1≧2k−1)及び各インダクタのインダクタンスL2k−1(kは自然数、n−1≧2k−1)と、第1並列共振回路33の各並列共振回路に含まれる各キャパシタのキャパシタンスC2k(kは自然数、n≧2k)及びインダクタンスL2k(kは自然数、n≧2k)と、アイソレーション抵抗R1とは、以下の式により定められる。

0066

次に、電力分配合成回路30の動作について説明する。電力分配合成回路30を動作させる異なる第1の周波数帯、第2の周波数帯、第3の周波数帯、第4の周波数帯、第5の周波数帯、第6の周波数帯のそれぞれの周波数帯の近傍周波数をf1、f2、f3、f4、f5、f6とする。周波数f1、f2、f3、f4、f5、f6で電力分配合成回路30として動作させるための、電力分配合成回路30に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式(3.1)〜(3.5)により与えられる。

0067

ここでは、説明の便宜上、入出力端子1、2、3に接続される負荷インピーダンスZ0(実数)の値を50Ωとし、また、第1の周波数帯の近傍周波数f1を0.9GHz、第2の周波数帯の近傍周波数f2を2GHz、第3の周波数帯の近傍周波数f3を3.4GHz、第4の周波数帯の近傍周波数f4を5.8GHz、第5の周波数帯の近傍周波数f5を6GHz、第6の周波数帯の近傍周波数f6を8GHzに選択する。

0068

図10図12は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路30のSパラメータの周波数特性(計算値)を示す図である。図10は、図2と同様に、入出力端子1から高周波信号を入力した場合に入出力端子2及び入出力端子3にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を示している。図10に示すS21の周波数特性及び図11に示すS11及びS22の周波数特性から、周波数f1〜f6の近傍の第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子1から入力した高周波信号は反射することなく、入出力端子2、3へ等分配で伝送されることがわかる。

0069

また、図12に示すS32の周波数特性から、第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子2、3の互いの端子へ伝送されることなく、安定した電力分配合成回路として動作する。

0070

以上のとおり、第3の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる6つの周波数帯域において動作する電力分配合成回路30が得られるという効果を奏する。

0071

<第4の実施形態>
図13は、第4の実施形態による電力分配合成回路40の構成を示す回路図である。図13に示す電力分配合成回路40は、請求項7においてn=6の場合に対応する。

0072

電力分配合成回路40は、第1の入出力端子1と、第2の入出力端子2と、第3の入出力端子3とを有する。また、電力分配合成回路40は、第1並列共振回路41と、第2並列共振回路42と、第1直列共振回路43と、第2直列共振回路44と、アイソレーション抵抗45と、を有する。

0073

第1並列共振回路41は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第2の入出力端子2に接続された第2の接続部5に他端が接続されている。第1並列共振回路41は、互いに直列に接続された、複数の並列共振回路を有している。具体的には、第1並列共振回路41は、インダクタL1及びキャパシタC1が並列に接続された並列共振回路、インダクタL3及びキャパシタC3が並列に接続された並列共振回路、及びインダクタL5及びキャパシタC5が並列に接続された並列共振回路を有している。

0074

第2並列共振回路42は、第1の入出力端子1に接続された第1の接続部4に一端が接続されているとともに、第3の入出力端子3に接続された第3の接続部6に他端が接続されている。第2並列共振回路42は、第1並列共振回路41に含まれる複数の並列共振回路と同一のキャパシタンス及びインダクタンスを有する複数の並列共振回路を有する。具体的には、第2並列共振回路42は、第1並列共振回路41と同様に、インダクタL1及びキャパシタC1が並列に接続された並列共振回路、インダクタL3及びキャパシタC3が並列に接続された並列共振回路、及びインダクタL5及びキャパシタC5が並列に接続された並列共振回路を有している。

0075

第1直列共振回路43は、第2の接続部5と第3の接続部6との間で、アイソレーション抵抗45と直列に接続されている。第1直列共振回路43は、互いに並列に接続された複数の直列共振回路を有している。具体的には、第1直列共振回路43は、インダクタL2及びキャパシタC2が直列に接続された直列共振回路、インダクタL4及びキャパシタC4が直列に接続された直列共振回路、及びインダクタL6及びキャパシタC6が直列に接続された直列共振回路を有している。

0076

第2直列共振回路44は、第1の接続部4に一端が接続されているとともに他端が接地されている。第2直列共振回路44においては、第1直列共振回路43に含まれる複数の直列共振回路と同一のキャパシタンスと、第1直列共振回路43に含まれる複数の直列共振回路と同一のインダクタンスとを有する複数の直列共振回路が並列に接続されている。具体的には、第2直列共振回路44は、インダクタL2及びキャパシタC2が直列に接続された直列共振回路、インダクタL4及びキャパシタC4が直列に接続された直列共振回路、及びインダクタL6及びキャパシタC6が直列に接続された直列共振回路を有している。

0077

アイソレーション抵抗45は、第2の接続部5と第3の接続部6との間において、第1直列共振回路43と直列に接続されている。アイソレーション抵抗45は、第2の入出力端子2と第3の入出力端子3との間を電気的に絶縁するための抵抗である。

0078

電力分配合成回路40に含まれる各素子の値は、以下のようにして定められた値である。
まず、電力分配合成回路40を動作させて通過帯域とする周波数帯を第1周波数帯から第n周波数帯とし(nは4以上の偶数)、第1周波数帯の近傍周波数をf1、第n周波数帯の近傍周波数をfnとする。また、第1の入出力端子1、第2の入出力端子2及び第3の入出力端子3に接続される負荷インピーダンスをZ0(実数)とする。

0079

この場合、第1並列共振回路41の各並列共振回路に含まれるキャパシタのキャパシタンスC2k−1(kは自然数、n−1≧2k−1)及び各インダクタのインダクタンスL2k−1(kは自然数、n−1≧2k−1)と、第1直列共振回路43の各直列共振回路に含まれる各キャパシタのキャパシタンスC2k(kは自然数、n≧2k)及びインダクタンスL2k(kは自然数、n≧2k)と、アイソレーション抵抗R1とは、以下の式により定められる。

0080

次に、電力分配合成回路40の動作について説明する。電力分配合成回路40を動作させる異なる第1の周波数帯、第2の周波数帯、第3の周波数帯、第4の周波数帯、第5の周波数帯、第6の周波数帯のそれぞれの周波数帯の近傍周波数をf1、f2、f3、f4、f5、f6とする。周波数f1、f2、f3、f4、f5、f6で電力分配合成回路として動作させるために、電力分配合成回路40に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式(4.1)〜(4.5)により与えられる。

0081

ここでは、説明の便宜上、入出力端子1、2、3に接続される負荷インピーダンスZ0(実数)の値を50Ωとし、また、第1の周波数帯の近傍周波数f1を0.9GHz、第2の周波数帯の近傍周波数f2を2GHz、第3の周波数帯の近傍周波数f3を3.4GHz、第4の周波数帯の近傍周波数f4を5.8GHz、第5の周波数帯の近傍周波数f5を6GHz、第6の周波数帯の近傍周波数f6を8GHzに選択する。

0082

図14図16は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路40のSパラメータの周波数特性(計算値)を示す図である。図14は、図2と同様に、入出力端子1から高周波信号を入力した場合に入出力端子2及び入出力端子3にそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を示している。図14に示すS21の周波数特性及び図15に示すS11及びS22の周波数特性から、周波数f1〜f6の近傍の第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子1から入力した高周波信号は反射することなく、入出力端子2、3へ等分配で伝送されることがわかる。

0083

また、図16に示すS32の周波数特性から、第1〜第6の周波数帯(F1〜F6に対応)において、入出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に、入出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、入出力端子2、3の互いの端子へ伝送されることなく、安定した電力分配合成回路40として動作する。

0084

以上のとおり、第4の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる6つの周波数帯域において動作する電力分配合成回路40が得られる効果を奏する。

0085

<第5の実施形態>
図17は、第5の実施形態による電力分配合成回路50の構成を示す回路図である。図17に示す電力分配合成回路50は、請求項2においてn=6の場合に対応する。

0086

電力分配合成回路50は、第1の入出力端子1と、第2の入出力端子2と、第3の入出力端子3とを有する。また、電力分配合成回路50は、第1直列共振回路51と、第2直列共振回路52と、第1並列共振回路53と、第2並列共振回路54と、第3並列共振回路55と、アイソレーション抵抗56と、を有する。

0087

電力分配合成回路50の第1直列共振回路51は、図1に示した第1の実施形態に係る電力分配合成回路10における第1直列共振回路11が有する複数の直列共振回路のうち、いずれか1つの直列共振回路がキャパシタ又はインダクタのいずれか一方を有していない。図17に示す電力分配合成回路50の第1直列共振回路51においては、キャパシタC5を有していない。

0088

また、電力分配合成回路50の第2直列共振回路52は、電力分配合成回路10における第2直列共振回路12が有する複数の直列共振回路のうち、いずれか1つの直列共振回路が、キャパシタ又はインダクタのうち、第1直列共振回路51が有するいずれか1つの直列共振回路が有していない素子と同じ素子を有していない。図17に示す電力分配合成回路50の第2直列共振回路52においては、キャパシタC5を有していない。

0089

また、電力分配合成回路50の第1並列共振回路53は、電力分配合成回路10における第1並列共振回路13が有する複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち第1直列共振回路51が有するいずれか1つの直列共振回路が有していない素子(例えばキャパシタ)と異なる素子(例えばインダクタ)を有していない。図17に示す電力分配合成回路50の第1並列共振回路53においては、インダクタL6を有していない。

0090

また、電力分配合成回路50の第2並列共振回路54は、電力分配合成回路10における第2並列共振回路14が有する複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち第1直列共振回路51が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していない。図17に示す電力分配合成回路50の第2並列共振回路54においては、インダクタL6を有していない。

0091

また、電力分配合成回路50の第3並列共振回路55は、電力分配合成回路10における第3並列共振回路15が有する複数の並列共振回路のうち、いずれか1つの並列共振回路が、キャパシタ又はインダクタのうち第1直列共振回路51が有するいずれか1つの直列共振回路が有していない素子と異なる素子を有していない。図17に示す電力分配合成回路50の第3並列共振回路55においては、インダクタ0.5L6を有していない。

0092

次に、電力分配合成回路50の動作について説明する。周波数f1、f2、f3、f4、f5、f6を含む周波数帯で電力分配合成回路として動作させるための、電力分配合成回路50に含まれるキャパシタのキャパシタンス値、インダクタのインダクタンス値、及び抵抗の抵抗値は、式(1.1)〜(1.5)により与えられる。

0093

ここでは、説明の便宜上、入出力端子1、2、3に接続される負荷インピーダンスZ0(実数)の値を50Ωとする。また、第1の周波数帯の近傍周波数f1を0.9GHz、第2の周波数帯の近傍周波数f2を2GHz、第3の周波数帯の近傍周波数f3を3.4GHz、第4の周波数帯の近傍周波数f4を5.8GHz、第5の周波数帯の近傍周波数f5を6GHz、第6の周波数帯の近傍周波数f6を8GHzに選択する。

0094

図18図20は、上記の条件に基づいて各素子の定数が定められた電力分配合成回路50のSパラメータの周波数特性(計算値)を示す図である。図18図20から、図2図4に示した第1の実施形態とは異なる5つの周波数帯(図18図20におけるF1〜F5)で整合がとれていることがわかるが、これは、一部の共振回路のインダクタ又はキャパシタを削除したため、他の共振回路との共振が生じたためであると考えられる。

0095

以上のとおり、第5の実施形態によれば、キャパシタとインダクタの集中定数素子からなる直列共振回路及び並列共振回路、並びにアイソレーション抵抗により回路を構成しているので、小形に回路を構成でき、且つ異なる5つの周波数帯域(図18図20におけるF1〜F5に対応)において動作する電力分配合成回路が得られる効果を奏する。

0096

なお、上記の説明においては、電力分配合成回路10からキャパシタC5及びインダクタL6を削除した場合の例について説明したが、電力分配合成回路10からインダクタL5及びキャパシタC6を削除した場合においても、同等の効果を得ることができる。

0097

<第6の実施形態>
図21は、第6の実施形態による電力分配合成回路60の構成を示す回路図である。図21に示す電力分配合成回路60は、請求項4においてn=6の場合に対応する。

0098

電力分配合成回路60は、図5に示した第2実施形態に係る電力分配合成回路20から、インダクタL5及びキャパシタC6を削除した構成である。電力分配合成回路60は、第1並列共振回路61、第2並列共振回路62、第1直列共振回路63、第2直列共振回路64、第3直列共振回路65及びアイソレーション抵抗66を有する。

0099

第1並列共振回路61及び第2並列共振回路62は、互いに直列に接続された複数の並列共振回路とキャパシタC5とを有する。第1直列共振回路63、第2直列共振回路64及び第3直列共振回路65は、互いに並列に接続された複数の直列共振回路とインダクタL6とを有する。

0100

このような構成においても、第5の実施形態と同様に、第2の実施形態と異なる5つの周波数帯で整合をとることができる。なお、電力分配合成回路60は、電力分配合成回路20からキャパシタC5及びインダクタL6を削除した構成であってもよい。

0101

<第7の実施形態>
図22は、第7の実施形態による電力分配合成回路70の構成を示す回路図である。図22に示す電力分配合成回路70は、請求項6においてn=6の場合に対応する。

0102

電力分配合成回路70は、図9に示した第3実施形態に係る電力分配合成回路30から、インダクタL5及びキャパシタC6を削除した構成である。電力分配合成回路70は、第1直列共振回路71、第2直列共振回路72、第1並列共振回路73、第2並列共振回路74及びアイソレーション抵抗75を有する。

0103

第1直列共振回路71及び第2直列共振回路72は、互いに並列に接続された複数の直列共振回路とキャパシタC5とを有する。第1並列共振回路73及び第2並列共振回路74は、互いに直列に接続された複数の並列共振回路とインダクタL6とを有する。

0104

このような構成においても、第5の実施形態と同様に、第3の実施形態と異なる5つの周波数帯で整合をとることができる。なお、電力分配合成回路70は、電力分配合成回路30からキャパシタC5及びインダクタL6を削除した構成であってもよい。

0105

<第8の実施形態>
図23は、第8の実施形態による電力分配合成回路80の構成を示す回路図である。図23に示す電力分配合成回路80は、請求項8においてn=6の場合に対応する。

0106

電力分配合成回路80は、図13に示した第4実施形態に係る電力分配合成回路40から、インダクタL5及びキャパシタC6を削除した構成である。電力分配合成回路80は、第1並列共振回路81、第2並列共振回路82、第1直列共振回路83、第2直列共振回路84及びアイソレーション抵抗85を有する。

0107

第1並列共振回路81及び第2並列共振回路82は、互いに直列に接続された複数の並列共振回路とキャパシタC5とを有する。第1直列共振回路83及び第2直列共振回路84は、互いに並列に接続された複数の直列共振回路とインダクタL6とを有する。

0108

このような構成においても、第5の実施形態と同様に、第4の実施形態と異なる5つの周波数帯で整合をとることができる。なお、電力分配合成回路80は、電力分配合成回路40からキャパシタC5及びインダクタL6を削除した構成であってもよい。

0109

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、上記の説明においては、n=6の場合について説明したが、nが4以上の任意の偶数の場合に、本発明を適用することができる。

0110

1、2、3入出力端子
10電力分配合成回路、11 第1直列共振回路、12 第2直列共振回路、13 第1並列共振回路、14 第2並列共振回路、15 第3並列共振回路、16アイソレーション抵抗
20 電力分配合成回路、21 第1並列共振回路、22 第2並列共振回路、23 第1直列共振回路、24 第2直列共振回路、25 第3直列共振回路、26 アイソレーション抵抗
30 電力分配合成回路、31 第1直列共振回路、32 第2直列共振回路、33 第1並列共振回路、34 第2並列共振回路、35 アイソレーション抵抗
40 電力分配合成回路、41 第1並列共振回路、42 第2並列共振回路、43 第1直列共振回路、44 第2直列共振回路、45 アイソレーション抵抗
50 電力分配合成回路、51 第1直列共振回路、52 第2直列共振回路、53 第1並列共振回路、54 第2並列共振回路、55 第3並列共振回路、56 アイソレーション抵抗
60 電力分配合成回路、61 第1並列共振回路、62 第2並列共振回路、63 第1直列共振回路、64 第2直列共振回路、65 第3直列共振回路、66 アイソレーション抵抗
70 電力分配合成回路、71 第1直列共振回路、72 第2直列共振回路、73 第1並列共振回路、74 第2並列共振回路、75 アイソレーション抵抗
80 電力分配合成回路、81 第1並列共振回路、82 第2並列共振回路、83 第1直列共振回路、84 第2直列共振回路、85 アイソレーション抵抗

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 電磁波受信機及びレーダ装置」が 公開されました。( 2020/10/22)

    【課題・解決手段】電磁波受信機(100)は、入力された電磁波(W)を受信する電磁波受信部(10)と、電磁波受信部(10)に流通する電流又は印加する電圧の挙動を用いて、直流の電気信号又は入力された電磁波... 詳細

  • 株式会社村田製作所の「 アンテナ装置および通信装置」が 公開されました。( 2020/10/22)

    【課題・解決手段】アンテナ装置(1)は、誘電体基板(4)と、放射電極(10)と、放射電極(10)に給電する給電回路(3)と、放射電極(10)と給電回路(3)とを結ぶ経路上に形成されたフィルタ回路(20... 詳細

  • 東京エレクトロン株式会社の「 インピーダンス整合装置、異常診断方法及び異常診断プログラム」が 公開されました。( 2020/10/22)

    【課題】インピーダンス整合装置を構成する各部品の異常を自己診断する。【解決手段】インピーダンス整合装置110は、高周波電源と負荷との間に接続された可変容量素子124、125と、高周波電源と負荷との間の... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ