図面 (/)

技術 センサアレイおよびその製造方法

出願人 キヤノン株式会社
発明者 大藤将人渡辺実横山啓吾川鍋潤藤吉健太郎和山弘古本和哉
出願日 2015年6月17日 (5年6ヶ月経過) 出願番号 2015-122116
公開日 2017年1月12日 (3年11ヶ月経過) 公開番号 2017-011368
状態 特許登録済
技術分野 放射線診断機器 光信号から電気信号への変換
主要キーワード 次電圧パルス 照射情報 制御プローブ 各変換素子 制御信号出力回路 信号配線用 模式的等価回路図 クロック電圧
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

課題

放射線の検出と検知画素欠陥を検出するのに有利な構造を有するセンサアレイを提供する。

解決手段

複数のブロックを含む第1の基板100と、第2の基板102と、第1の基板と第2の基板とを接続するための接続部104、1041とを有する。複数のブロックは、放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、複数の検知素子から検知信号を読み出すための複数の第2のスイッチとを有する。第1の基板には、第2のスイッチを駆動するための制御信号を第2のスイッチの駆動電極へ入力するための複数の電極パッド1501が配置されており、第2の基板には接続部により第1の基板と第2の基板とが接続されたときに複数の電極パッドの間を電気的に接続する第1の導電部1042が配置されている。

概要

背景

放射線電荷に変換する変換素子薄膜トランジスタ等のスイッチ素子配線が設けられた画素アレイと、走査回路読出回路とを組み合わせた放射線2次元検出装置が広く利用されている。近年、検出装置多機能化の一つとして、放射線2次元検出装置に自動露出制御(Automatic Exposure Control:AEC)機能を内蔵することが検討されている。AEC機能は、放射線2次元検出装置において種々の照射情報、例えば放射線源から放射線が照射される照射開始のタイミングや、放射線の照射が停止される停止タイミング、放射線の瞬間照射量積算照射量などの取得を可能とするものである。また、この機能により積算照射量を監視し、積算照射量が適正量に達した時点で検出装置が放射線源を制御し照射を終了させることも可能となる。

特許文献1は、放射線画像撮像用画素と、放射線検出用の画素をマトリクス状に設けた放射線検出装置を開示する。放射線画像撮像用の画素および検知画素には、それぞれセンサ部とスイッチが設けられている。複数の放射線検出用の画素のスイッチのゲート走査配線を通じて制御信号出力回路に接続され、各スイッチのソース(またはドレイン電極信号配線を通じて信号検出回路に接続されている。照射情報を取得する際、制御信号出力回路は所定のタイミングで各放射線検出用の画素を駆動する。すなわち、制御信号出力回路は所定のタイミングで各放射線検出用の画素のスイッチのゲートを制御し、スイッチを導通状態とし、各放射線検出用の画素からの信号を、信号配線を通じて信号検出回路に送る。

同文献では、配線レイアウトが異なる以下の3通りの構成が開示されている。
(A)1本の信号配線に1個の放射線検出用の画素が接続されている構成(特許文献1の図1)
(B)1本の信号配線に複数の放射線検出用の画素が接続されており、各放射線検出用の画素のスイッチのゲート電極が共通の走査配線に接続されている構成(特許文献1の図5)
(C)1本の信号配線に複数の放射線検出用の画素が接続されており、行毎の各放射線検出用の画素のスイッチのゲート電極が個別の走査配線に接続されている構成(特許文献1の図10)。

放射線撮像装置が照射情報を得る際、上述した(A)の構成では、(B)及び(C)の構成と比較して読出回路で読み出せる信号量が少ない。そのため、信号対雑音比(SNR)を高めることが困難であり、照射情報を精度よく測定することが難しい。一方(B)及び(C)の構成では、複数の検知画素の信号をまとめて読出回路で読み出すことができるため、照射情報を精度よく得ることができる。

概要

放射線の検出と検知画素の欠陥を検出するのに有利な構造を有するセンサアレイを提供する。複数のブロックを含む第1の基板100と、第2の基板102と、第1の基板と第2の基板とを接続するための接続部104、1041とを有する。複数のブロックは、放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、複数の検知素子から検知信号を読み出すための複数の第2のスイッチとを有する。第1の基板には、第2のスイッチを駆動するための制御信号を第2のスイッチの駆動電極へ入力するための複数の電極パッド1501が配置されており、第2の基板には接続部により第1の基板と第2の基板とが接続されたときに複数の電極パッドの間を電気的に接続する第1の導電部1042が配置されている。

目的

本発明が解決しようとする課題は、放射線の検出と検知画素の欠陥を検出するのに有利な構造を有するセンサアレイを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数のブロックを含む第1の基板と、第2の基板と、前記第1の基板と前記第2の基板とを接続するための接続部と、を有し、前記複数のブロックは、放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、前記複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、前記複数の検知素子から検知信号を読み出すための複数の第2のスイッチと、を有し、前記第1の基板には、前記第2のスイッチを駆動するための制御信号を前記第2のスイッチの駆動電極へ入力するための複数の電極パッドが配置されており、前記第2の基板には、前記接続部により前記第1の基板と前記第2の基板とが接続されたときに前記複数の電極パッドの間を電気的に接続する第1の導電部が配置されていることを特徴とするセンサアレイ

請求項2

前記センサアレイは、前記複数のブロックの前記第1の導電部の間を電気的に接続する第2の導電部をさらに有することを特徴とする請求項1に記載のセンサアレイ。

請求項3

複数のブロックを含む第1の基板と、第2の基板と、前記第1の基板と前記第2の基板とを接続するための接続部と、を有し、前記複数のブロックは、放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、前記複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、前記複数の検知素子から検知信号を読み出すための複数の第2のスイッチと、を有し、前記第1の基板には、前記第2のスイッチを駆動するための制御信号を前記第2のスイッチの駆動電極へ入力するための複数の電極パッドが配置されており、前記第2の基板には、前記接続部により前記第1の基板と前記第2の基板とが接続されたときに、前記複数の第2のスイッチを同時に同じ論理レベルに駆動するための走査回路が配置されていることを特徴とするセンサアレイ。

請求項4

前記第1の基板に前記複数の電極パッドが隣接して配置されていることを特徴とする請求項1乃至3のいずれか1項に記載のセンサアレイ。

請求項5

前記第1の基板には、複数の同一の構成を有する単位領域が配置されており、前記単位領域は、少なくとも1個の前記変換素子と、少なくとも1個の前記検知素子と、を含むことを特徴とする請求項1乃至4のいずれか1項に記載のセンサアレイ。

請求項6

検知素子からの検知信号は、前記ブロック毎に独立して出力されることを特徴とする請求項1乃至5のいずれか1項に記載のセンサアレイ。

請求項7

前記第2の基板はフレキシブルプリント基板であることを特徴とする請求項1乃至6のいずれか1項に記載のセンサアレイ。

請求項8

放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、前記複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、前記複数の検知素子から検知信号を読み出すための複数の第2のスイッチと、を有する複数のブロックと、前記第2のスイッチを駆動するための制御信号を前記第2のスイッチの駆動電極へ入力するための複数の電極パッドと、が配置されている第1の基板を用意する工程と、前記複数の電極パッドの間を電気的に接続するための第1の導電部が配置されている第2の基板を用意する工程と、前記第1の基板の前記複数の電極パッドのそれぞれに前記第2のスイッチをオンさせる制御信号を入力して、前記検知素子のそれぞれから検知信号を読み出す工程と、前記読み出す工程で読み出した前記検知信号を検査する工程と、前記検査する工程を合格した前記第1の基板と前記第2の基板とを接続する工程と、を含むことを特徴とするセンサアレイの製造方法。

請求項9

前記センサアレイの製造方法は、前記検査する工程において検知信号の値が異常と判定される場合、前記センサアレイに対するリペア処理を行う工程をさらに含むことを特徴とする請求項8に記載のセンサアレイの製造方法。

請求項10

前記リペア処理は、前記第2のスイッチを導通状態にすることを含むことを特徴とする請求項9に記載のセンサアレイの製造方法。

請求項11

前記リペア処理は、前記第2のスイッチをオープンにすることを含むことを特徴とする請求項9に記載のセンサアレイの製造方法。

技術分野

0001

本発明は、放射線検出用センサアレイおよびその製造方法に関する。

背景技術

0002

放射線電荷に変換する変換素子薄膜トランジスタ等のスイッチ素子配線が設けられた画素アレイと、走査回路読出回路とを組み合わせた放射線2次元検出装置が広く利用されている。近年、検出装置多機能化の一つとして、放射線2次元検出装置に自動露出制御(Automatic Exposure Control:AEC)機能を内蔵することが検討されている。AEC機能は、放射線2次元検出装置において種々の照射情報、例えば放射線源から放射線が照射される照射開始のタイミングや、放射線の照射が停止される停止タイミング、放射線の瞬間照射量積算照射量などの取得を可能とするものである。また、この機能により積算照射量を監視し、積算照射量が適正量に達した時点で検出装置が放射線源を制御し照射を終了させることも可能となる。

0003

特許文献1は、放射線画像撮像用画素と、放射線検出用の画素をマトリクス状に設けた放射線検出装置を開示する。放射線画像撮像用の画素および検知画素には、それぞれセンサ部とスイッチが設けられている。複数の放射線検出用の画素のスイッチのゲート走査配線を通じて制御信号出力回路に接続され、各スイッチのソース(またはドレイン電極信号配線を通じて信号検出回路に接続されている。照射情報を取得する際、制御信号出力回路は所定のタイミングで各放射線検出用の画素を駆動する。すなわち、制御信号出力回路は所定のタイミングで各放射線検出用の画素のスイッチのゲートを制御し、スイッチを導通状態とし、各放射線検出用の画素からの信号を、信号配線を通じて信号検出回路に送る。

0004

同文献では、配線レイアウトが異なる以下の3通りの構成が開示されている。
(A)1本の信号配線に1個の放射線検出用の画素が接続されている構成(特許文献1の図1
(B)1本の信号配線に複数の放射線検出用の画素が接続されており、各放射線検出用の画素のスイッチのゲート電極が共通の走査配線に接続されている構成(特許文献1の図5
(C)1本の信号配線に複数の放射線検出用の画素が接続されており、行毎の各放射線検出用の画素のスイッチのゲート電極が個別の走査配線に接続されている構成(特許文献1の図10)。

0005

放射線撮像装置が照射情報を得る際、上述した(A)の構成では、(B)及び(C)の構成と比較して読出回路で読み出せる信号量が少ない。そのため、信号対雑音比(SNR)を高めることが困難であり、照射情報を精度よく測定することが難しい。一方(B)及び(C)の構成では、複数の検知画素の信号をまとめて読出回路で読み出すことができるため、照射情報を精度よく得ることができる。

先行技術

0006

特開2012−015913号公報

発明が解決しようとする課題

0007

ところで、センサアレイの製造過程においては、ある確率で撮像用の通常画素や放射線検出用の検知画素に欠陥画素が発生する。欠陥画素には、信号出力として異常な値を出力する画素や、本来異なる電位間(バイアス線信号線など)の絶縁が不良である画素等が含まれ、とくに後者はセンサアレイ全体が正常に動作しなくなるため問題である。これらの欠陥画素が発生した場合、欠陥画素のリペア処理修復)が行われる。具体的には、欠陥画素に含まれるスイッチ素子や光電変換素子の一部電極を除去したり、電極間導通させたりすることで、欠陥画素からの悪影響を他の画素や回路に及ばないようにすることができる。その結果、欠陥画素が発生したセンサアレイも検出装置に用いることができるようになるため、センサアレイの量産性が向上する。

0008

しかし、(B)、(C)の構成では検査時に放射線検出用の画素の一つを特定し、照射情報取得時に放射線検出用の画素を同時に駆動することはできなかった。放射線検出用の画素の一部が欠陥画素となった場合、アレイテスタなどの電気検査では欠陥画素の位置を特定できず、欠陥画素を個別にリペア処理することは困難である。その結果、センサアレイの量産性が低下し製造コストが増大するおそれがある。

0009

このように、検知画素からの検知信号のSNRを高く維持しつつ、検知画素に含まれる検知素子欠陥を特定できる構造のセンサアレイは実現されていなかった。本発明が解決しようとする課題は、放射線の検出と検知画素の欠陥を検出するのに有利な構造を有するセンサアレイを提供することである。

課題を解決するための手段

0010

上記課題を解決するため、本発明のセンサアレイは、複数のブロックを含む第1の基板と、第2の基板と、前記第1の基板と前記第2の基板とを接続するための接続部と、を有し、前記複数のブロックは、放射線に応じた撮像信号を生成するための複数の変換素子と、放射線を検知するための複数の検知素子と、前記複数の変換素子から撮像信号を読み出すための複数の第1のスイッチと、前記複数の検知素子から検知信号を読み出すための複数の第2のスイッチと、を有し、前記第1の基板には、前記第2のスイッチを駆動するための制御信号を前記第2のスイッチの駆動電極へ入力するための複数の電極パッドが配置されており、前記第2の基板には、前記接続部により前記第1の基板と前記第2の基板とが接続されたときに前記複数の電極パッドの間を電気的に接続する第1の導電部が配置されていることを特徴とする。

発明の効果

0011

本発明により、放射線の検出と検知画素の欠陥を検出するのに有利な構造を有するセンサアレイを提供することができる。

図面の簡単な説明

0012

実施形態1における検出装置全体の断面および平面模式図。
実施形態1における検出装置の模式的等価回路
実施形態1における検出装置の画素部の拡大図及び画素の構成。
通常画素及び検知画素の模式的平面レイアウト
通常画素および検知画素の模式的断面図。
通常画素及び検知画素の模式的平面レイアウト。
実施形態1のセンサアレイの製造工程を示す図。
実施形態1のセンサアレイの製造工程を示す図。
実施形態1の検出装置の動作を示すタイミングチャート
実施形態2における検出装置の模式的等価回路。
実施形態3のセンサアレイの製造工程を示す図。
実施形態3のセンサアレイの製造工程を示す図。
実施形態3の検出装置の動作を示すタイミングチャート。
実施形態4のセンサアレイの製造工程を示す図。
実施形態4の検出装置の動作を示すタイミングチャート。

実施例

0013

<実施形態1>
(構成)
図1(a)および(b)は検出装置全体の断面模式図である。図1(a)において、放射線源1は被写体2に向かってX線3を放射する。センサアレイ4は、センサ基板101上に2次元行列状に配列された複数の変換素子12を有している。センサアレイ4と対向してシンチレータ190が配置されている。シンチレータ190はX線の強度に応じて異なる強度の可視光を放つ。各変換素子には光電変換により、可視光の強度に応じて異なる量の信号が生成されて蓄積される。この信号を読み出すことで、センサアレイ4は被写体のX線透過率位置情報として検出することができる。X線がセンサ基板101を透過する場合には、図1(b)のように基板の裏面側からX線を入射してもよい。図1(c)(d)は、センサアレイ4の平面図である。センサアレイ4上には撮像領域90が設けられている。センサアレイ4が取得する照射情報(放射線の照射開始・終了情報、瞬間照射量や積算照射量など)は、撮像領域90全体への照射情報の平均値でもよいし、図1(c)のように撮像領域90内に一つまたは複数設けられたブロック80ごとの照射情報でもよい。照射情報を得るブロック80は図1(c)の例に限らず、図1(d)のように撮像領域90の全体を覆うように配置してもよい。

0014

図2はセンサアレイ4の模式的等価回路図である。撮像領域90には、通常画素11(不図示)および検知画素111が配置されている。通常画素11は放射線撮像用の信号を出力する。検知画素111は放射線の放射開始や放射線量を検出し、検知信号を出力する。以下、通常画素11および検知画素111をあわせて画素と呼ぶ。撮像領域90は1000×1000個から3000×3000個程度の画素を有する。通常画素11は、診断に用いられる2次元画像を得るために、撮像領域90全体にわたって2次元行列的に配列されている。通常画像11により撮像信号が生成される。一方検知画素111は、ブロック80ごとの照射情報を求めるために設けられている。本実施形態では、撮像領域90には4×4=16個のブロック80が配置されている。検知画素111からの検知信号は検知配線161を介して検知画素用読出回路40へ入力される。本実施形態では、各検知配線161には、ブロック毎に3個ずつ、合わせて12個の検知画素111が共通に接続されている。走査回路20、読出回路30、検知画素用走査回路41、検知画素用読出回路40は、制御部49に接続されており、制御部49はこれらの回路を制御し種々の動作を行わせる。走査回路20は通常画素11に含まれる変換素子に接続されたスイッチを駆動して、変換素子から信号を読み出すのに使用される。読出回路30は、通常画素11から読み出された信号をA/D変換等の処理をして制御部49へ送ることができる。検知画素用走査回路41、検知画素用読出回路40はそれぞれ検知画素111を走査し、検知信号を処理する回路である。制御部49は複数のブロック80のうち一つまたは複数を選択して、ブロックごとの照射情報を得ることができる。また、制御部49はこれらの照射情報を一時的に保持し、照射情報を用いた種々の演算や、照射情報に基づく種々の判断を行う。例えば、放射線源から放射線が照射される照射開始のタイミングの判断や、放射線の照射が停止される停止タイミングの判断、放射線の瞬間照射量や積算照射量の判断等を行うことができる。さらに、制御部49を放射線源1と有線または無線で接続し、放射線源1の開始・停止信号を受け取ったり、後述するように放射線源1に対して放射線照射開始または停止を制御したりするようにしてもよい。

0015

撮像領域90には検知画素111を駆動するための検知画素用制御配線411が複数設けられており、検知画素用走査回路41に接続されている。本実施形態では、検知画素用制御配線411−1から411−12は12本あり、これらは411−1から411−3、411−4から411−6、・・・のように3本ずつ4つの群をなす。検知画素用走査回路41は複数の検知画素用制御配線411を群ごとに駆動する。検知画素用走査回路41の電圧出力端子の数は4つの群に対応して4個ある。検知画素用制御配線411は、検知画素用走査回路41の各電圧出力端子に群ごとに共通に接続される。なお、本実施形態では読出回路30と検知画素用読出回路40を別の回路で示したが、これらを一体化してもよい。また後に説明する実施形態3に示すように、走査回路20と検知画素用走査回路41とを一体化してもよい。また、画素数ブロック数、ブロック毎の検知画素の数や位置、各種配線の数などについても上記の例以外であってもよい。

0016

図3(a)は、図2の撮像領域90の一番左下のブロック80付近を表す図である。説明のために走査回路20、読出回路30及び検知画素用読出回路40等の周辺回路を図示している。通常画素11は、図3(b)に示すように変換素子12と第1のスイッチ素子13とを含む。変換素子12は第1電極125と第2電極126を有する。第1のスイッチ素子13のドレイン電極には第1電極125が電気的に接続される。第2電極126はバイアス配線19によってバイアス電源50に結ばれ、変換素子12が光電変換動作を行うための電圧印加される。信号配線16は、列方向(本図では縦方向)に複数配置され、複数の通常画素の第1のスイッチ素子13のソース電極に共通に接続される。制御配線15は、行方向(本図では横方向)に複数配置され、複数の通常画素11の第1のスイッチ素子13を駆動するための駆動電極であるゲート電極に共通に接続される。制御配線15、信号配線16は、それぞれ走査回路20、読出回路30と接続されている。第1のスイッチ素子13が駆動されて導通状態となると、変換素子12から信号が信号配線16を通じて読出回路30へ読み出される。

0017

一方検知画素111は、放射線を検知するための変換素子として動作する検知素子121と第2のスイッチ素子131とを含む。検知素子121は第1電極125と第2電極126を有する。第2のスイッチ素子131のドレイン電極には第1電極125が電気的に接続される。第2電極126はバイアス配線19によってバイアス電源50に結ばれ、検知素子121が光電変換動作を行うための電圧が印加される。検知配線161が、検知画素111の第2のスイッチ素子131のソース電極に共通に接続される。制御配線15の代わりに、検知画素用制御配線411が、検知画素の第2のスイッチ素子131の駆動電極であるゲート電極に接続される。第2のスイッチ素子131が駆動されて導通状態になると、検知素子121から検知信号が読み出される。

0018

次に、本発明のセンサアレイに用いることができる通常画素11および検知画素111の構造の一例を示す。図4は、図3(a)の一点鎖線で囲んだ部分に対応するレイアウト平面図であり、通常画素11が3画素、検知画素111が1画素配置されている。図5(a)および(b)は、それぞれ図4のA−A’面(通常画素)およびB−B’面(検知画素)の断面図である。通常画素11は、放射線又は光を電荷に変換する変換素子12と、変換素子12の電荷に応じた電気信号を出力するTFT(薄膜トランジスタ)からなる第1のスイッチ素子13とを含む。変換素子12は、第1の基板100の上に設けられた第1のスイッチ素子13の上に層間絶縁層181を挟んで積層されている。変換素子12は第1のスイッチ素子13を介して、信号配線16と接続されている。変換素子12は、第1電極125、PINフォトダイオード124、第2電極126から構成されている。変換素子12上には、保護膜182、第2層間絶縁層183、バイアス配線19と一体の共通電極、保護膜184が順に配置されている。保護膜184上には、不図示の平坦化膜、およびシンチレータ190が配置されている。第2電極126は、コンタクトホールを介して、共にバイアス配線19に接続されている。第2電極126には、光透過性を有するITOが用いられ、シンチレータ190で放射線から変換された光が透過可能な構成となっている。

0019

検知画素111も同様に、検知素子121と第2のスイッチ素子131とを含む。検知画素111では、検知素子121の出力は第2のスイッチ素子131を介して検知配線161と接続されている。スイッチ素子および変換素子の構成は共通である。なお、上記の変換素子及び検知素子の例では光電変換素子としてPINフォトダイオードを用いた場合のみ記載しているが、本発明はそれに限定されるものではない。光電変換素子として、例えばMIS型のセンサを用いてもよい。また、図4の例では、4画素の内の1画素が検知画素であるため、検知画素の位置から撮像用の信号を得ることができない。このために診断用画像上で画像情報欠落してしまう。この欠落は画像処理により補うこともできるが、図6の検知画素111’に示すように、1つの通常画素に割り当てられる領域を2つに分割して、その中に撮像用の変換素子122と検知素子121を並置し、欠落を生じないようにしてもよい。この場合は変換素子122の面積が他の変換素子12と異なり小さいので、信号の値を補正して画像信号とすることができる。

0020

(製造)
本実施形態1の構成を例にセンサアレイ4の製造方法について、以下に説明する。

0021

(i)センサ基板等の準備工程
図7(a)は一つのブロック80に対応する第1の基板100における画素と配線の配置を示している。第1の基板100上に画素および各種配線が形成されている。第1の基板100には、制御配線15のそれぞれに対応する制御配線パッド1501が配置されている。制御配線パッド1501は各制御配線15と電気的に接続されている。同様に、信号配線16には信号配線パッド1601が、検知画素用制御配線411には検知画素用制御配線パッド4111が、検知配線161には検知配線パッド1611が、バイアス配線19にはバイアス配線パッド1901が、電気的に接続されている。本実施形態では検知画素用制御配線パッド4111は第1の基板100の一端の隅に隣接して並んで配置されている。さらに、第1の基板100に接続される第2の基板を用意する。第2の基板には、第1の基板が第2の基板と接続されたときに検知画素用制御配線パッド4111間を接続する導電部を設けておく。本実施形態では図8に示すフレキシブルプリント基板FPC)1041が第2の基板に相当する。第1の基板100の制御配線パッド1501等の電極パッドを第2の基板の配線や導電部に接続するための接続部も用意する。接続部はコネクタでもよいし。第1の基板の制御配線パッド1501等の電極パッドと第2の基板の配線や導電部とを電気的に接続するための導電部材でもよい。

0022

(ii)検知画素の検査工
図7(b)はブロック80の検知画素111の検査工程の説明図である。検査装置(不図示)は、検知画素制御プローブ4112、検知画素検査プローブ1612、バイアス印加プローブ1902を有する。検知画素制御プローブ4112は複数の端子を有し、複数の検知画素用制御配線パッド4111に個別に電気的に接触し、複数の検知画素用制御配線411の電位を順次制御する。本実施形態では検知画素用制御配線パッド4111が隣接して配置されているので、検知画素制御プローブ4112は検知画素用制御配線パッド4111に対応した形状にすることにより、接続が簡単になる。検知画素検査プローブ1612は1つまたは複数の端子を有し、それらが検知配線パッド1611に電気的に接触し、検知配線161に出力された信号を読み出す。バイアス印加プローブ1902は、バイアス配線パッド1901に電気的に接触し、バイアス配線19にバイアス電圧を印加する。検知画素制御プローブ4112、検知画素検査プローブ1612、バイアス印加プローブ1902を用いて、以下の手順で第1の基板100における検知画素111の検査を行う。まず、バイアス印加プローブ1902を介してバイアス配線19に所定の電圧を印加する。この状態で、検知画素制御プローブ4112により外部から検知画素制御配線を1本ずつ順次駆動する。この結果、検知配線161に出力された各検知画素の検知信号を、検知画素検査プローブ1612を検知配線パッド1611に接触させて測定する。測定結果に基づき、検知画素毎に良・不良を判定する。検査を合格した第1の基板は次の工程に送られる。

0023

本検査工程では、第1の基板に設けられた複数の検知画素用制御配線411が互いに電気的に接続されていない状態にある。このために1本の検知配線161に接続された複数の検知画素111を個別に駆動できるので、検知画素111の一部が欠陥画素であった場合、異常な信号を出力した検知画素の位置を容易に特定できる。不良と判定された検知画素の座標情報をもとに、必要に応じセンサアレイに対してリペア処理を行ってもよい。リペア処理としては異常が検出された検知画素に含まれる第2のスイッチ素子131がオープンになるように、電極の一部を除去する。または第2のスイッチ素子131を導通状態にする。あるいは、第2のスイッチ素子131を駆動するための検知画素用制御配線411を切断して駆動されないようにする等、例えば不良と判定された画素の影響をなくすような処理を施す。リペア処理された基板はさらに合格しているかどうか検査される。なお、検査装置は、さらに通常画素制御プローブ1502、通常画素検査プローブ1602を有していてもよい。通常画素制御プローブ1502は、複数の制御配線パッド1501に電気的に接触し、複数の制御配線15の電位を順次制御する。通常画素検査プローブ1602は、複数の信号配線パッド1601に電気的に接触し、複数の信号配線16に出力された信号を読み出す。検知画素の検査の前後または同時に、通常画素制御プローブ1502、通常画素検査プローブ1602を用いて通常画素の検査を行ってもよい。この場合、通常画素からの信号に異常が検出されたときは、検知画素に対する処理と同様な処理を第1のスイッチ素子13に対して行う等してセンサアレイをリペアすることができる。

0024

(iii)周辺回路実装
図8(a)により、ブロック80に走査回路20、読出回路30、検知画素用読出回路40などの周辺回路を接続して実装状態にした例を説明する。第1の基板100上にシンチレータ190などを実装した後、第1の基板100の制御配線15などの各配線を、制御配線パッド1501などのパッドを介して、走査回路20などの周辺回路と接続し、図3(a)に示した等価回路を得る。走査回路20、検知画素用走査回路41などの周辺回路を設ける位置には特に制限はない。本実施形態では、バイアス電源50および検知画素用走査回路41は、第1の基板100とは別の基板102上に形成され、それぞれフレキシブルプリント基板(FPC)104、1041を介して第1の基板100に接続されるものとする。また、走査回路20、読出回路30、検知画素用読出回路40は、FPC104の上にあらかじめChip on flex(COF)実装された後、接続部を介して第1の基板100に接続される構造としてもよい。接続部としてはFPCと第1の基板とを接続するコネクタでもよいしFPCの電極を第1の基板側の制御配線パッド等の電極パッドに直接、圧着半田などにより電気的に接続してもよい。他の基板と第1の基板100を接続するFPCは、全ての配線を一体化したものを用いてもよいし、分かれていてもよい。

0025

検知画素用読出回路40は、隣接する他のブロックの検知配線と接続されてもよい。なお、周辺回路は、図の走査回路20や読出回路30のようにそれぞれ複数の集積回路(IC)チップに分かれていてもよい。本実施形態では、走査回路20はそれぞれ複数の電圧出力端子を有する走査回路IC21から23からなる。これらの電圧出力端子番号(各ICともPin1からPin4)を図8(b)に示す。なおセンサアレイ4の画素数が多い場合、図2の構成を実現するために、出力端子数が100から500個程度の走査回路ICを数個から10個程度同時に用いることもできる。

0026

本実施形態においては、3本の検知画素用制御配線411はFPC1041内の導電部1042で互いに接続され、検知画素用走査回路41の電圧出力端子の一つに共通に接続される。なお、周辺回路を実装するときに、検知画素用制御配線411は、撮像領域90の外部であればどこで接続してもよい。FPC1041内で接続するほか、検知画素用制御配線パッド4111を接続部となる部材で互いに接続したり、基板102内で接続したりしてもよい。また、検知画素用走査回路41の電圧出力端子の数も必ずしも1つである必要はなく、検知画素用制御配線411の数よりも少なければその分、検知画素用走査回路41の制御を簡単にできる。

0027

(動作)
次に、センサアレイ4が、照射情報の一つである積算照射量をモニタし、積算照射量が所定の閾値を越えたのちに診断画像を取得する動作例を示す。図9は、センサアレイ4の動作を示すタイミングチャートの一例である。検知画素用走査回路41の電圧出力端子、および走査回路20の各電圧出力端子は、スイッチ素子が導通(ON)状態となる論理レベル、または非導通(OFF)状態となる論理レベルのいずれかを出力する。本実施形態では、タイミングチャートのHレベル、Lレベルはそれぞれ導通状態にする電圧、非導通状態にする電圧を表す。

0028

(i)照射量計測工程
検知画素用走査回路41は、時刻t11から一定期間、3本の検知画素用制御配線411に同時に同じ論理レベルの電圧を印加し、3個の検知画素に含まれる検知素子121を同時にオンになるよう駆動する。このとき検知配線161に対して各3個ずつの検知画素111の第2のスイッチ素子131が導通し、検知信号が読み出されて検知画素用読出回路40に転送される。検知画素用読出回路40は、検知配線161に接続されている各3個の検知画素からの合計の信号量を測定する。積算照射量は、このように得られた信号量を検知配線ごとにそれぞれ積分することで得られので、時刻t11の後の時刻t21に積算照射量の値が確定する。積算照射量は、ブロック80ごとに求めることができる。図9には1つのブロック80についてのみ示す。センサアレイ4はその後(時刻t12、t13、・・・)にも同様の動作を繰り返し、時刻t22、23、・・・に積算照射量の値を更新する。放射線源1が時刻t01から放射線照射を開始するため、時刻t01後に照射の開始を判定することができる。これ以後の積算照射量の値は時刻とともに増加していく。時刻t24に積算照射量の値が閾値Th1を越えたため、センサアレイ4は積算照射量計測工程を終了し、読出工程に遷移する。なお、センサアレイ4は積算照射量の値がTh1を超えた後の任意の時刻(t05)に、制御部49を通じて放射線源1の放射線照射を停止させる処理を行ってもよい。

0029

以上のとおり、本実施形態では1本の検知配線に接続された3個の検知画素111に含まれる第2のスイッチ131が同時に駆動される。このため、検知画素に含まれる検知素子からの検知信号の量は、1つの検知素子から読み出される場合に比べて信号量が3倍となり、SNRが向上する。積算照射量を計測するときだけでなく、他の照射情報を取得する際も同様の効果が得られる。

0030

(ii)撮像信号の読出工程
読出工程においては、センサアレイ4は走査回路IC21から23を動作させて順次制御配線15を介して通常画素の第1のスイッチ素子を順次オンに駆動する。最初にIC21のPin1からHレベルの論理レベルを持つ制御信号が出力され、図8(a)の最下行にある通常画素から信号が読み出される。以後、制御信号を走査回路20のIC21から23が順番にHレベルの制御信号を発生する。制御信号が与えられて駆動されることにより行単位で通常画素11から信号が信号配線16へ読み出され、読出回路30に入力される。読み出された信号をもとに診断画像を形成する。

0031

以上のように、本実施形態では、検知素子とスイッチ素子と制御配線とを有する検知画素が、1本の検知配線に複数接続されている。そして、検知画素の検査時には、上記検知画素の制御配線の少なくとも一部が複数に分かれており、照射情報取得時には、上記検知画素が同時に駆動されて、各検知画素からの信号は合成される。

0032

本実施形態では12本の検知画素用制御配線はすべて電気的に分かれており、検知画素を1個ずつ検査することが可能である。また実装後は、1本の検知配線に接続された複数の検知画素のうち3個ずつが同時にオンに駆動されるため、照射情報を精度良く求めることができる。また、周辺回路を実装した時点で複数の検知画素用制御配線同士が互いに電気的に接続される。このため、検知画素用走査回路の電圧出力端子の数が検知画素用制御配線の数よりも少なくなるので、検知画素用走査回路の回路構成単純化できるためセンサアレイ4の構成が複雑になることを避けることができる。

0033

<実施形態2>
図10は、図2に対応するセンサアレイ4の模式的等価回路図の別な例である。実施形態1と重複する説明は省略する。本実施形態でも検知画素用制御配線は411−1から411−12の12本であり、411−1から411−3、411−4から411−6、・・・のように3本ずつ4つの群をなす。3本ずつの検知画素用制御配線411が接続される電極パッド(不図示)はFPCあるいは接続部などで接続されて、4本の群検知画素用制御配線4113に集約される。検知配線161はブロック80毎に独立に検知画素用読出回路40に入力される構造になっている。検知画素の検査工程において異なる4つの群に対応する群検知画素用制御配線4113は別個に駆動できる構造になっているので、検知画素は群毎に検査できる。周辺回路の実装工程において、少なくとも2個以上の群を制御する群検知画素用制御配線4113が互いに接続される。本実施形態では、4本の群検知画素用制御配線4113が、センサアレイが有する導電部1043により接続されて1つにまとめられる。本実施形態では、群検知画素用制御配線4113に対応する電極パッドを基板に設けておき、センサアレイの別の基板に導電部1043を設けておき、両基板を接続することにより、群検知画素用制御配線4113を1つにまとめる構造としている。実装後の動作状態では、検知画素用走査回路41の電圧出力端子の数は群の数よりも少なく、本実施形態では検知画素用走査回路41の電圧出力端子の数は1つですむ。照射量の計測工程においては、検知信号はブロック80毎の分がブロック毎に独立して検知画素用読出回路40に入力されているので、ブロック毎に照射情報を得ることができる。つまり、同時に駆動される検知画素は、ブロック毎に異なる検知配線161に接続されており、それぞれ検知画素用読出回路40の異なる入力端子に独立に入力されている。本実施形態の検知画素用読出回路40の場合は、入力端子数は16個である。

0034

本実施形態では、光電変換素子とスイッチ素子と制御配線を有する検知画素が、1本の検知配線に複数接続されており、検知画素の検査時には、上記検知画素の制御配線が群毎に分かれている。そして、照射情報取得時には、上記検知画素が同時に駆動される。3本ずつ群をなす12本の制御配線は群ごとに電気的に分かれており、検知線は群毎に独立して検知画素用読出回路40に入力されている。したがって、検知画素を群ごとに検査することが可能である。同一群の中の検知画素を個別に検査することはできないが、どの群に欠陥画素が含まれているか分かればよい場合、本発明の効果が得られる。また、1本の検知配線に接続された3個の検知画素が同時にオンに駆動されるため、検知素子121からの検知信号が合成されるので照射情報を精度良く求めることができる。また、異なる群に分かれていた複数の群検知画素用制御配線4113同士はセンサアレイの導電部1043により周辺回路を実装した時点で互いに電気的に接続されるため、センサアレイ4の構成が単純となる。

0035

<実施形態3>
以下では本実施形態の主要な点についてのみ記し、実施形態1と共通する部分の説明は省略する。

0036

(構成)
図11(a)は、図3(a)に対応するセンサアレイ4の模式的等価回路の図である。本実施形態では、ブロック中に2個の検知画素111と、2本の検知画素用制御配線411が設けられている。検知素子と制御配線が接続されている第2のスイッチ素子を有する検知画素111が、1本の検知配線に2個ずつ接続されている。また、走査回路20の一部を検知画素用走査回路41として利用する構成である。つまり、撮像に用いられる通常画素を駆動する走査回路と検知画素を駆動する走査回路は一体に構成されている。

0037

図11(b)はブロック80を含むセンサ基板101の模式的レイアウト平面図である。本発明において検知画素用の制御信号が配線される検知画素用制御配線パッド4111の配置には特に制限がない。本実施形態では、検知画素用制御配線パッド4111は複数配置された通常画素用の制御配線が接続する制御配線パッド1501の間に配置されている。

0038

図12(a)は、第1の基板100の検査工程の説明図である。実施形態1と同様、本工程では、複数の検知画素用制御配線411が互いに電気的に接続されておらず、検知画素制御プローブ4112を介して各検知画素用制御配線411の論理レベルを個別に制御できる。したがって、検知画素111から検知信号を個別に取り出すことができる。したがって、実施形態1と同様の方法で個別に検知画素の検査を行うことができる。

0039

図12(b)は、第1の基板100に走査回路20、読出回路30などの周辺回路を実装した状態の説明図である。図12(c)は、本実施形態における走査回路IC21から23の電圧出力端子番号である。本実施形態においては、走査回路20のうち、走査回路IC21のPin1と、走査回路IC23のPin3に対応する部分を、検知画素用走査回路41として利用し、検知画素用制御配線411に接続する。実施形態1と異なり、これら2本の端子はこの時点で互いに接続されている必要はない。また、走査回路20の他の電圧出力端子は、通常画素の制御配線15に接続されている。

0040

(動作)
次に本実施形態の動作について図7のタイミングチャートにより説明する。
(i)積算照射量計測工程
走査回路20は、検知画素用制御配線411に接続される端子(走査回路IC21のPin1と、走査回路IC23のPin3)に共通の論理レベルの電圧パルスを印加し、同時に2つの検知画素111をオンに駆動する。走査回路20の他の電圧出力端子からはスイッチ素子を非導通にする論理レベルが出力されている。本実施形態では1本の検知配線161に複数接続された検知画素111のうち、注目するブロックにおける2個の検知画素が同時に駆動されるため、1つの検知画素のみを読み出す場合に比べて信号量が2倍となり、SNRが向上する。
(ii)撮像信号の読出工程
センサアレイ4は走査回路IC21から23を順次動作させて行毎に通常画素11から信号を読み出す。通常画素11から読み出された信号をもとに診断画像を形成する。実施形態1とは異なり、読出工程では、走査回路20の電圧出力端子のうち検知画素用制御配線411に接続された端子からは常時スイッチ素子を非導通にする論理レベルが出力される。読出工程で走査回路20が順次、スイッチ素子を導通にする論理レベルを出力する際には、走査回路20の検知画素用制御配線411に接続された端子はスキップされる。これによりIC21のPin1とIC23のPin3からスイッチ素子を導通にする論理レベルは出力されない。

0041

本実施形態では、検知画素用走査回路が通常画素の走査回路と共通化され一体的に形成されているため、センサアレイ4の構成が単純となる。

0042

<実施形態4>
(構成)
図14(a)は第1の基板100に形成された画素の模式的等価回路図である。ブロック80中に検知画素用制御配線411に接続される9個の検知画素111が含まれ、検知素子と制御配線が接続されている第2のスイッチ素子とを有する検知画素が、1本の検知配線161に対して3個ずつ接続されている。また、実施形態3と同様、走査回路20の一部を検知画素用走査回路41として利用する構成であり、両者は一体に構成されている。本実施形態では、第1の基板100の平面レイアウトには繰り返し周期性がある。第1の基板100の撮像領域90内の少なくとも一部において、検知画素111を含む16個の画素が含まれる一点鎖線で囲まれた単位領域98と同一の形状のレイアウトが、繰り返し配置されている。このように本実施形態では、一つのブロック80内において繰り返し配置がある。さらに、センサ基板101の撮像領域90外の少なくとも一部に、検知画素に接続する制御配線用の検知画素用制御配線パッド4111、および検知画素用制御配線411の一部を含む一点鎖線で囲まれた領域99と同一の形状が、繰り返し配置されている。本実施形態でも検知画素用制御配線411が分かれて検知画素用制御配線パッド4111に接続されているので、検知素子を個別に駆動することができるから、検知画素単位での検査を行うことができる。

0043

図14(b)は、第1の基板100に走査回路20、読出回路30などの周辺回路を実装した状態の説明図である。走査回路IC21から23の電圧出力端子番号を図14(c)に示す。本実施形態では、走査回路IC21から23の同一ピン(例えば、同一の電圧出力端子Pin1に対応する部分)を検知画素用走査回路41として利用し、各電圧出力端子Pin1を検知画素用制御配線411に接続する。走査回路20の他の電圧出力端子Pin2からPin5は、通常画素の制御配線15に接続する。図8(c)には、読出工程における通常画素の走査方向も矢印で示した。走査回路20のIC21から23において、検知画素用制御回路41として利用する部分は、通常画素の走査方向に対し先頭行に位置している。

0044

(動作)
図9は本実施形態の動作を説明するためのタイミングチャートであり、図4に対応する。
(i)積算照射量計測工程
走査回路20は、検知画素用制御配線411に接続される端子(走査回路IC21から23の各Pin1)に共通の論理レベルの電圧パルスを印加し、同時に駆動する。本実施形態では1本の検知配線に3個の検知画素が接続され、同時に駆動されるため、1つの検知画素のみを読み出す場合に比べて信号量が3倍となり、SNRが向上する。
(ii)読出工程
センサアレイ4は走査回路IC21から23を図のように順次動作させ、通常画素11から行毎に信号を読み出す。通常画素11から読み出された出力信号をもとに診断画像を形成する。各走査回路IC21から23は、図7に示した走査方向に沿って、通常画素の各制御配線に順次電圧パルスを印加していく。

0045

本実施形態では、センサ基板101の平面レイアウトの繰り返し周期性が高くなるため、ステッパ露光機を用いたセンサ基板製造が容易となる。具体的には、撮像領域90内の、通常画素11と検知画素111の繰り返し周期性と撮像領域90外の、制御配線15と検知画素用制御配線411の配線パターンの繰り返し周期性を利用する。また、検知画素用制御回路として利用される部分の位置が、各走査回路ICで共通である。そのため、センサアレイ4を動作させる際、実施形態2と比較して走査回路IC21から23の制御が容易となる。特に本実施形態は、各走査回路ICにおいて、検知画素用制御回路として利用される部分が、通常画素の走査方向に対し先頭に位置しているため、実施形態2と比較して走査回路IC21から23の制御がさらに容易となる。すなわち、走査回路IC21から23として簡単なシフトレジスタ回路を用いた場合でも、クロック電圧パルスの入力により積算照射量計測工程から読出工程へと容易に遷移できる。

0046

100:第1の基板、101:センサ基板、102及び103:基板、104及び1041:フレキシブルプリント基板(FPC)、15:制御配線、1501:制御配線用パッド、16:信号配線、1601:信号配線用パッド、161:検知配線、1611:検知配線パッド、19:バイアス配線、1901:バイアス配線用パッド、20:走査回路、30:読出回路、4:センサアレイ、40:検知画素用読出回路、41:検知画素用走査回路、411:検知画素用制御配線、4111:検知画素用制御配線パッド、50:バイアス電源、80:ブロック、90:撮像領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ