図面 (/)

技術 半導体装置

出願人 三菱電機株式会社
発明者 信国晃彦大木博文友松佳史
出願日 2015年6月23日 (4年3ヶ月経過) 出願番号 2015-125832
公開日 2017年1月12日 (2年9ヶ月経過) 公開番号 2017-011129
状態 特許登録済
技術分野 半導体の電極 サイリスタ 本体に特徴のある半導体装置 ダイオード 縦型MOSトランジスタ
主要キーワード AlSi層 ブリネル硬さ Cu比 共通事項 n型半導体 絶縁回路基板 ロックウェル硬さ 半導体基板材料
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

半導体層熱ストレスに伴うクラックが発生することを抑制した半導体装置を提供する。

解決手段

エミッタ電極120は、第1電極層121、第2電極層122、および第3電極層123を備える。第1〜3電極層121〜123は、この順番エミッタ層106の上に積層されている。第3電極層123には、さらに半田層130が積層されている。第1電極層121は、半導体チップ102の表面においてエミッタ層106およびゲート酸化膜109を覆う。第1電極層121を形成する第1の導電性材料は、AlSiを主成分としている。第2電極層122を構成する第2の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ第1の導電性材料よりも機械的強度が低い。第3電極層123を構成する第3の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ半田濡れ性が第1電極層121よりも高い。

概要

背景

従来、例えば、特開2007−5368号公報に開示されているように、IGBTあるいはパワーMOSFETなどの電力用半導体装置について研究開発が行われている。この公報にかかる半導体装置は、シリコン等で形成された半導体基板上に、AlSi層Ni層、および半田層がこの順に積層されたものである。半田層を設けるためには半田濡れ性の良好なNi層が必要である。Niめっきを行う目的でAlSiなどのAl系の層が設けられており、具体的にはこの公報の例えば段落0007などでAl系の層の必要性について言及されている。

概要

半導体層熱ストレスに伴うクラックが発生することを抑制した半導体装置を提供する。エミッタ電極120は、第1電極層121、第2電極層122、および第3電極層123を備える。第1〜3電極層121〜123は、この順番エミッタ層106の上に積層されている。第3電極層123には、さらに半田層130が積層されている。第1電極層121は、半導体チップ102の表面においてエミッタ層106およびゲート酸化膜109を覆う。第1電極層121を形成する第1の導電性材料は、AlSiを主成分としている。第2電極層122を構成する第2の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ第1の導電性材料よりも機械的強度が低い。第3電極層123を構成する第3の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ半田濡れ性が第1電極層121よりも高い。

目的

本発明は、上述のような課題を解決するためになされたもので、半導体層に熱ストレスに伴うクラックが発生することを抑制した半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体層と、前記半導体層の表面に設けられ、第1の導電性材料で形成された第1電極層と、前記第1電極層に積層され、前記第1の導電性材料と異なる線膨張係数を有し且つ前記第1の導電性材料よりも機械的強度の低い第2の導電性材料で形成された第2電極層と、前記第2電極層に積層され、前記第1の導電性材料と異なる線膨張係数を有し且つ半田濡れ性が前記第1の導電性材料よりも高い第3の導電性材料で形成された第3電極層と、を備える半導体装置

請求項2

前記第1電極層と前記第2電極層との間に、前記第2電極層よりも機械的強度が高い導電性材料からなるバリアメタル層をさらに備える請求項1に記載の半導体装置。

請求項3

前記バリアメタル層の導電性材料は、Ti又はTi合金である請求項2に記載の半導体装置。

請求項4

前記第1の導電性材料が、AlSiであり、前記第2の導電性材料が、純アルミニウムである請求項1〜3のいずれか1項に記載の半導体装置。

請求項5

前記第1の導電性材料は、Siの比率が1%より高いAlSiである請求項4に記載の半導体装置。

請求項6

前記第1の導電性材料が、Siの比率が1%より高いかつCuを含むAlSiCuである請求項1〜3のいずれか1項に記載の半導体装置。

請求項7

前記半導体層の表面に、平面視で前記第1電極層を囲うガードリングが設けられ、前記平面視で、前記第2電極層の周縁が前記第3電極層の周縁を囲うように前記第2電極層が前記第3電極層の外側まで設けられた請求項1〜6のいずれか1項に記載の半導体装置。

請求項8

前記第3電極層に積層された半田層と、前記半田層により前記第3電極層に半田付けされたリードフレームと、を備える請求項1〜7のいずれか1項に記載の半導体装置。

請求項9

前記半導体層の材料がワイドバンドギャップ半導体である請求項1〜8のいずれか1項に記載の半導体装置。

請求項10

半導体層と、前記半導体層の表面に積層され、AlCu又はAlSiCuで形成された第1電極層と、前記第1電極層に積層され、Cuで形成された第2電極層と、を備えた半導体装置。

請求項11

前記第1電極層の材料は、Cuの比率が1%より高いAlCuである請求項10に記載の半導体装置。

請求項12

前記第1電極層の材料が、Siの比率が1%より高いAlSiCuである請求項10に記載の半導体装置。

請求項13

前記第1電極層と前記第2電極層との間に、前記第2電極層よりも機械的強度が高い材料からなるバリアメタル層をさらに備える請求項10〜12のいずれか1項に記載の半導体装置。

請求項14

前記バリアメタル層の材料は、Ta又はTa合金である請求項13に記載の半導体装置。

請求項15

前記半導体層の表面に、平面視で前記第1電極層を囲うガードリングが設けられ、前記平面視で、前記第1電極層が前記第2電極層の周縁よりも外側まで設けられている請求項10〜14のいずれか1項に記載の半導体装置。

請求項16

前記第2電極層に積層された半田層と、前記半田層により前記第2電極層に半田付けされたリードフレームと、を備える請求項10〜15のいずれか1項に記載の半導体装置。

請求項17

前記半導体層の材料がワイドバンドギャップ半導体である請求項10〜16のいずれか1項に記載の半導体装置。

技術分野

0001

本発明は、半導体装置に関する。

背景技術

0002

従来、例えば、特開2007−5368号公報に開示されているように、IGBTあるいはパワーMOSFETなどの電力用半導体装置について研究開発が行われている。この公報にかかる半導体装置は、シリコン等で形成された半導体基板上に、AlSi層Ni層、および半田層がこの順に積層されたものである。半田層を設けるためには半田濡れ性の良好なNi層が必要である。Niめっきを行う目的でAlSiなどのAl系の層が設けられており、具体的にはこの公報の例えば段落0007などでAl系の層の必要性について言及されている。

先行技術

0003

特開2007−5368号公報

発明が解決しようとする課題

0004

電力を扱うパワー半導体素子はその動作に伴う発熱量が多く、発熱により半導体層表面に積層された電極熱膨張する。温度変化に伴って電極および半導体層積層構造ストレスがかかると、半導体層表面あるいは電極にクラックが生ずるおそれがあった。上記従来の技術のように互いに線膨張係数の異なる異種金属を積層した電極でも熱膨張に伴って各層の間にストレスがかかるが、上記公報ではこのような熱ストレスに伴うクラックの問題については検討されていない。従来の半導体装置は熱ストレスの観点から改善されるべき問題があった。

0005

本発明は、上述のような課題を解決するためになされたもので、半導体層に熱ストレスに伴うクラックが発生することを抑制した半導体装置を提供することを目的とする。

課題を解決するための手段

0006

第1の発明にかかる半導体装置は、半導体層と、前記半導体層の表面に設けられ、第1の導電性材料で形成された第1電極層と、前記第1電極層に積層され、前記第1の導電性材料と異なる線膨張係数を有し且つ前記第1の導電性材料よりも機械的強度の低い第2の導電性材料で形成された第2電極層と、前記第2電極層に積層され、前記第1の導電性材料と異なる線膨張係数を有し且つ半田濡れ性が前記第1の導電性材料よりも高い第3の導電性材料で形成された第3電極層と、を備える。

0007

第1の発明にかかる半導体装置は、半導体層と、前記半導体層の表面に積層され、AlCu又はAlSiCuで形成された第1電極層と、前記第1電極層に積層され、Cuで形成された第2電極層と、を備える。

発明の効果

0008

上記第1の発明にかかる半導体装置によれば、機械的強度の低い材料で形成した第2電極層を第1電極層に重ねることで、熱ストレス発生時に第1電極層でクラックが発生することを抑制できる。これにより、第1電極層を介して半導体層にクラックが伝達されるのを抑制することができる。

0009

上記第2の発明にかかる半導体装置によれば、半導体層の上に機械的強度の低い材料で形成した第2電極層を設けることで、熱ストレス発生時に第1電極層でクラックが発生することを抑制できる。これにより、第1電極層を介して半導体層にクラックが伝達されるのを抑制することができる。

図面の簡単な説明

0010

本発明の実施の形態1にかかるパワー半導体モジュールを示す模式的な平面図である。
本発明の実施の形態1にかかるパワー半導体モジュールを示す模式的な断面図である。
本発明の実施の形態1にかかる半導体装置を示す模式的な平面図である。
本発明の実施の形態1にかかる半導体装置を示す模式的な断面図である。
本発明の実施の形態1にかかる他の半導体装置を示す模式的な平面図である。
本発明の実施の形態1にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態1の変形例にかかる半導体装置を示す模式的な断面図である。
本発明の実施の形態1の変形例にかかる半導体装置を示す模式的な断面図である。
本発明の実施の形態2にかかる半導体装置を示す模式的な平面図である。
本発明の実施の形態2にかかる半導体装置を示す模式的な断面図である。
本発明の実施の形態2にかかる他の半導体装置を示す模式的な平面図である。
本発明の実施の形態2にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態2の変形例にかかる半導体装置を示す模式的な断面図である。
本発明の実施の形態の他の変形例にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態の他の変形例にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態の他の変形例にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態の他の変形例にかかる他の半導体装置を示す模式的な断面図である。
本発明の実施の形態の他の変形例にかかる他の半導体装置を示す模式的な断面図である。

実施例

0011

実施の形態1.
図1は、本発明の実施の形態1にかかるパワー半導体モジュール10を示す模式的な平面図である。図1は、モールド樹脂40を透視してパワー半導体モジュール10の内部構造を図示したものである。図2は、パワー半導体モジュール10を示す模式的な断面図である。図2は、図1のA−A線に沿うパワー半導体モジュール10の断面図である。

0012

パワー半導体モジュール10は、放熱板20と、放熱板20の上に設けられた半導体装置100および半導体装置150と、半導体装置100および半導体装置150の上に半田付けされたリードフレーム12と、半導体装置100のゲート電極パッド142とワイヤ16で接続されたリードフレーム14と、リードフレーム12、14の端部を露出させつつ上記構成を覆うモールド樹脂40とを備えている。実施の形態1では一例として半導体装置100はIGBT(Insulated Gate Bipolar Transistor)であり半導体装置150はダイオードである。放熱板20は、一例として金属板23の上に絶縁層22および電極パターン21が設けられたものであり、電極パターン21が半導体装置100、150と半田付けされる。また、図1および図2では省略しているが、半導体装置100の裏面(コレクタ)が電極パターン21と接続され、この電極パターン21とワイヤ等で接続する他のリードフレームが更に設けられていてもよい。図1および図2に模式的に示したパワー半導体モジュール10の構造は一例であり、半導体装置100、150の個数および電気的接続、リードフレームの位置及び個数などは各種公知の装置形状に変形することができる。実施の形態1にかかるパワー半導体モジュール10はモールド樹脂40で被覆されたいわゆるトランスファーモールドパッケージ構造であるが、本発明はこれに限られず、樹脂ケース内に半導体装置100、150を絶縁回路基板などとともに収納し、ケース外に突出する端子などを設けたパワー半導体モジュールであってもよい。半導体装置100、150とリードフレーム12との間は半田層130を介して接合され、半導体装置100、150と放熱板20との間は半田30を介して接合されている。

0013

図3は、本発明の実施の形態1にかかる半導体装置100を示す模式的な平面図である。図4は、半導体装置100を示す模式的な断面図であり、図3のB−B線に沿って半導体装置100を切断した切断面を示す。半導体装置100は、トレンチゲート電極104を有するIGBTである。半導体装置100は、半導体チップ102と、半導体チップ102の表面に設けられたゲート電極パッド142およびエミッタ電極120と、半導体チップ102の裏面に設けられたコレクタ電極140とを備えている。実施の形態1では、一例として、半導体チップ102を構成する半導体基板材料炭化ケイ素(SiC)である場合を説明するが、後述するようにシリコン(Si)あるいはSiC以外の他のワイドバンドギャップ半導体を用いても良い。

0014

半導体チップ102は、SiCからなるn−型のドリフト層103と、ドリフト層103の上方に積層されたn+型の電荷蓄積層107と、電荷蓄積層107の上方に積層されたp型ベース層108と、ゲート絶縁膜105を挟みつつp型ベース層108および電荷蓄積層107を貫通してドリフト層103に達するポリシリコンからなるトレンチゲート電極104と、ゲート絶縁膜105を挟みつつトレンチゲート電極104の両脇に設けられたn+型のエミッタ層106と、トレンチゲート電極104の上方に設けられたゲート酸化膜109と、を備えている。ゲート酸化膜109およびエミッタ層106を覆うように、エミッタ電極120が設けられている。半導体チップ102は、その裏面側に、ドリフト層103の下方に積層されたn+型のバッファ層110と、バッファ層110の下方に設けられたp+型のコレクタ層111と、を備えている。コレクタ層111の裏面に、コレクタ電極140が設けられている。

0015

半導体チップ102における、トレンチゲート電極104およびエミッタ層106等を形成した領域(すなわちセル領域)の外側には、ガードリング112が設けられている。ガードリング112のさらに外側には、チャネルストッパ113が設けられている。チャネルストッパ113およびガードリング112は、エミッタ層106とは絶縁されている。半導体チップ102の裏面に設けられたコレクタ電極140は半導体チップ102の裏面のほぼ全面を覆う。エミッタ電極120は、半導体チップ102の平面視でコレクタ電極140よりも一回り小さく形成されている。

0016

なお、本実施の形態では好ましい形態の一つとして電荷蓄積層107を設けているが、電荷蓄積層107を有さないIGBTであってもよい。

0017

エミッタ電極120は、第1電極層121、第2電極層122、および第3電極層123を備える。第1電極層121、第2電極層122、および第3電極層123は、この順番でエミッタ層106の上に積層されている。第3電極層123には、さらに半田層130が積層されている。図2に示すように、この半田層130を介して第3電極層123がリードフレーム12に半田付けされる。図3の平面図に示すように、半導体チップ102の平面視で、ガードリング112が第1電極層121を囲うように設けられている。さらに、実施の形態1では、好ましい形態として、半導体チップ102の平面視で、第2電極層122の周縁が第3電極層123の周縁を囲うように、第2電極層122が第3電極層123の外側まで設けられている。第1電極層121および第2電極層122はガードリング112の内側に形成され、第3電極層123および半田層130は第2電極層122よりも一回り小さく形成されている。

0018

なお、図4に記載したエミッタ電極120の断面図において、各電極層の厚さなどは現実層厚大小関係および寸法比を限定するものではない。これは以下に示す他の半導体装置の断面図においても同様である。

0019

第1電極層121は、半導体チップ102の表面においてエミッタ層106およびゲート酸化膜109を覆う。第1電極層121は、半導体チップ102を構成する半導体とは異なる線膨張係数を有する第1の導電性材料で形成されている。実施の形態1では、第1電極層121を形成する第1の導電性材料は、AlSiを主成分としている。第2電極層122は、第1電極層121に積層され、第2の導電性材料で形成されている。第2の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ第1の導電性材料よりも機械的強度が低い。第3電極層123は、第2電極層122に積層され、第3の導電性材料で形成されている。第3の導電性材料は、第1の導電性材料と異なる線膨張係数を有し、且つ半田濡れ性が第1電極層121よりも高い。半田濡れ性の高い金属としてはNiなどが代表的であり、実施の形態1においても第3の導電性材料はNiを主成分とする層、すなわち純Ni又はNi合金の層とする。

0020

ここで、第1電極層121を構成する第1導電性材料の機械的強度を、便宜上「強度St1」と記載し、第2電極層122を構成する第2導電性材料の機械的強度を、便宜上「強度St2」と記載し、第3電極層123を構成する第3導電性材料の機械的強度を、便宜上「強度St3」と記載し、半田層130を構成する半田材料の機械的強度を、便宜上「強度St4」と記載する。実施の形態1では少なくともSt1>St2という関係が成立するように各層の導電性材料を選定する。St1>St2>St3という関係が成立するように材料を選定してもよく、あるいはSt1>St3>St2という関係が成立するように材料を選定してもよい。さらに、St1、St3、およびSt4>St2の関係、すなわち強度St1〜St4の中で強度St2が最も機械的強度が低くされていてもよい。機械的強度が低い第2電極層122を設けているので、熱衝撃が発生した場合には第2電極層122にその熱衝撃が集中する。第2電極層122が衝撃を負担することで、もしクラックが発生したときでも第2電極層122で止めることができる。その結果、第1電極層121の下層にあるIGBTセル領域にクラックが進展することを防止できる。また、第1電極層121をクラックから保護することもできる。

0021

「機械的強度」について説明すると、2つの異なる材料を比較したとき、基本的には、複数の材料のうち引張強度(N/mm2)の高い材料のほうが機械的強度が高いものとする。引張強度が同じだけれども、他の数値耐力あるいは硬度)が違うという場合には、さらに硬度および耐力(N/mm2)を指標にすることができる。硬度(硬さ)は、様々な硬さ試験があり、ブリネル硬さビッカース硬さ、ロックウェル硬さ、あるいはショアー硬さなどがあるが、いずれにしろ同じ試験計測した値同士を比較して大小関係を判断すればよい。耐力については各材料の例えば0.2%耐力の数値を比較して判断しても良い。もし複数の材料で引張強度が同じであれば、より硬度の高い材料のほうが機械的強度が高いものとする。さらに、複数の材料で引張強度および硬度が同じであれば、より耐力の高い材料のほうが機械的強度が高いものとする。このように、引張り強度>硬度>耐力という優先順位で機械的強度の大小関係を決めることができる。なお、金属材料の機械的強度についてバルクで計測した典型的な数値が公開されているので、それらのバルク強度値を参考にして材料の機械的強度を比較してもよい。

0022

上記説明した「機械的強度」の大小関係を前提としてさらに具体的に説明すると、第1の導電性材料がAlSiであってもよく、これに対して第2の導電性材料は純アルミニウムであってもよく第1の導電性材料よりも機械的強度の低いアルミニウム合金であってもよい。さらにこの第1の導電性材料はSiの比率が1%より高いAlSiであってもよい。つまり、第1電極層121は、AlにSiが添加され、Siの比率が1%より高いAlSiである。熱衝撃で発生するクラックによるデバイス破壊を防ぐことができ、第1電極層121の耐力が増すことでより信頼性が増すという効果がある。具体的な数値範囲としては例えばSiの比率が1〜2%であるAlSiを用いてもよい。また、他の変形として、第1の導電性材料をSiの比率が1%より大きくかつCuを含むAlSiCuとしてもよく、これに対して第2の導電性材料を純アルミニウム又はアルミニウム合金であってもよい。具体的な数値範囲としては例えばSiの比率が1〜2%であるAlSiCuを用いてもよい。熱衝撃で発生するクラックによるデバイスの破壊を防ぐことができ、第1電極層121の耐力が増すことでより信頼性が増すという効果がある。第2の導電性材料として用いる純アルミニウムとして例えば成分の99%以上がAlで構成された各種の材料を用いても良く、99.9%以上のいわゆる高純度アルミニウムを用いても良い。なお、他の変形として、第1の導電性材料および第2の導電性材料をともにAlSiとして、第1電極層121および第2電極層122を複数のAlSi層が積層された構造としてもよい。この場合には、第1の導電性材料のSi比率よりも第2の導電性材料のSi比率を少なくして第2電極層122の機械的強度を第1電極層121よりも低くできる。

0023

熱衝撃が発生した場合のデバイスの破壊を防ぎ、長寿命化および高信頼性が達成された半導体装置100が提供される。また、パワー半導体モジュール10が高温動作など熱的により苛酷な環境下で使用されたとしても、半導体装置100を搭載したことで高い信頼性を得ることができる。

0024

図5は、本発明の実施の形態1にかかる他の半導体装置150を示す模式的な平面図である。図6は、半導体装置150を示す模式的な断面図である。半導体装置150はダイオードであり、図3および図4の半導体装置100とは異なる構成の半導体チップ152を備えている。半導体装置150は、半導体チップ152、カソード電極156、およびアノード電極151を備えている。アノード電極151はエミッタ電極120と同様の形状および積層構造を有し、カソード電極156はコレクタ電極140と同じ形状および材料を有する。半導体チップ152は、n−型のSiCからなるドリフト層155と、ドリフト層155の表面に設けられたp+層であるアノード層154と、ドリフト層103の裏面に設けられたn+層であるカソード層153とを備えている。アノード層154の周囲には、半導体装置100と同様にガードリング112およびチャネルストッパ113が設けられている。アノード層154には、アノード電極151が積層されている。アノード電極151は、エミッタ電極120と同様に第1電極層121、第2電極層122、および第3電極層123がこの順に積層されたものであり、エミッタ電極120との区別のために異なる符号を付したものである。

0025

図7は、本発明の実施の形態1の変形例にかかる半導体装置160を示す模式的な断面図である。エミッタ電極120がエミッタ電極161に置換されている点を除いては、半導体装置100と同様の構成を備える。エミッタ電極161は、エミッタ電極120にバリアメタル層124が挿入されたものである。バリアメタル層124は、第1電極層121と第2電極層122との間に挿入され、少なくとも第2の導電性材料より機械的強度が高い導電性材料からなる。具体的には、バリアメタル層124の材料は、Ti(チタン)又はTi合金である。第2電極層122で発生したクラックが第1電極層121へ伸展することを防ぐために、バリアメタル層124には機械的強度の高い材料が使用されている。これにより、バリアメタル層124がバリアメタルとしての機能を果たしつつ、第2電極層122に発生したクラックが第1電極層121およびその下層のIGBTセル領域へ伸展することが防止される。

0026

図8は、本発明の実施の形態1の変形例にかかる半導体装置180を示す模式的な断面図である。アノード電極151がアノード電極181に置換された点を除き、半導体装置150と同様の構成を備える。アノード電極181は、アノード電極151における第1電極層121と第2電極層122との間にバリアメタル層124が挿入されたものである。

0027

半導体装置100およびパワー半導体モジュール10の製造方法の一例を説明する。この例ではスパッタリング法を使用して電極を形成する。まず、不純物注入によるウェル層形成、トレンチ形成、ゲート絶縁膜およびポリシリコン埋め込みによるトレンチゲート形成などを行った半導体チップ102を準備する。スパッタ装置チャンバ内に半導体チップ102を配置し、成膜したい金属材料をターゲットに用いて、スパッタリングによりエミッタ電極120を形成する。第1電極層121の製膜は例えばAlSiのターゲットを用い、第2電極層122の製膜は例えば純アルミニウムのターゲットを用い、かつ第3電極層123の製膜は例えばNiのターゲットを用いるように、各ターゲットを適宜準備して切替えて使用すればよい。各電極層の材料および組成を変更する場合には、ターゲットを変えればよい。半導体装置150の製造方法についても半導体チップ152を準備してスパッタリングによりアノード電極151を形成すればよい。また、図7および図8に示す変形例では、さらにバリアメタル層124のためにTiなどのターゲットを準備し、このターゲットを用いて第1電極層121の形成工程と第2電極層122の形成工程との間でスパッタリングを行えばよい。ゲート電極パッド142、コレクタ電極140およびカソード電極151の製造方法については特に限定しないが、同様にスパッタリングで形成しても良い。電極を形成した後に、半導体装置100、150を放熱板20に半田30を介して実装するとともに、半導体装置100、150とリードフレーム12を半田層130で接合する。半導体装置100のゲート電極パッド142とリードフレーム14とをワイヤ16で接続し、モールド樹脂40で被覆する。

0028

実施の形態1では、半田が濡れ広がることでガードリング112とエミッタ電極120とがショートしてしまわないように、第3電極層123を第2電極層122よりも一回り小さく形成して半田が濡れるエリアを限定している。リードフレーム12を半田で接合する場合、裏面側のコレクタ電極140に比べ表面側のエミッタ電極120には応力が集中しやすい。その結果、熱衝撃によるクラックが裏面電極よりも表面電極で問題となりやすい。しかしながら、この点については、実施の形態1では第2電極層122を設けていることでクラック対策が施されている。

0029

実施の形態2.
実施の形態2にかかるパワー半導体モジュールは、半導体装置100、150を半導体装置200、250にそれぞれ置換した点を除き、実施の形態1にかかるパワー半導体モジュール10と同じ形状および構造を備えている。したがって、以下の説明では実施の形態1と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態1との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。

0030

図9は、本発明の実施の形態2にかかる半導体装置200を示す模式的な平面図である。図10は、半導体装置200を示す模式的な断面図である。図10は、図9のC−C線に沿って半導体装置200を切断した断面を示す。実施の形態2にかかる半導体装置200は、エミッタ電極120をエミッタ電極220に置換した点を除き、実施の形態1にかかる半導体装置100と同じ構成を備えている。したがって、以下の説明では実施の形態1と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態1との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。

0031

実施の形態1においては、エミッタ電極120が第1〜3電極層121〜123を含む3層構造であり、材料は前述したように例えばAlSi、純Al、およびNiが用いられている。互いに線膨張係数が異なる多数の層が重なっていると、各材料の熱膨張率の差によって応力が発生し、クラックが発生しやすい。そこで、実施の形態2にかかる半導体装置200では、3層構造ではなく、2層構造のエミッタ電極220を設けている。エミッタ電極220は、AlCuで構成された第1電極層221およびCuで構成された第2電極層222を積層したものである。半田層130が積層されるべき第2電極層222に、半田付けが可能であるCuが使用されている。なお、第2電極層222は、実施の形態1における第3電極層123と同様に下側に設けた他の電極層よりも一回り小さく形成されている。このため、図9に示すように、第1電極層221の外周部が、半田層130の縁から一回り大きく出張っている。

0032

ここで、第1電極層221を構成する導電性材料の機械的強度をSt21と記載し、第2電極層222を構成する導電性材料の機械的強度をSt22と記載し、半田層130の材料の機械的強度をSt4と記載する。この場合、少なくともSt21>St22となるように、第1電極層221を構成するAlCuの組成が調整されている。なお、多くの場合、半田の機械的強度はCuなどと比べて低いので、St21>St22>St4の関係が成立することが多い。なお、製造方法については、ターゲットにAlCuおよびCuをそれぞれ用いて実施の形態1と同様にスパッタリングを行えばよいので説明は省略する。

0033

第1電極層221の材料はCuの比率が1%より高いAlCuであってもよく、Cu比率の範囲は、例えば1%〜2%などとしてもよい。第1電極層221の材料は、AlCuの代わりにAlSiCuであってもよく、具体的にはSiの比率が1%より高いAlSiCuであってもよく、さらにSi比率の範囲は例えば1%〜2%などとしてもよい。

0034

図11は、本発明の実施の形態2の変形例にかかる半導体装置250を示す模式的な平面図である。図12は、半導体装置250を示す模式的な断面図である。半導体装置250はダイオードであり、実施の形態1にかかる半導体装置150のアノード電極151をアノード電極251に置換したものである。アノード電極251は、上記のエミッタ電極220と同様に、第1電極層221および第2電極層222を積層した構造を備えている。

0035

上述した実施の形態2におけるエミッタ電極220およびアノード電極251の変形例として、第1電極層221と第2電極層222との間に、第2電極層222よりも機械的強度が高い材料からなるバリアメタル層224をさらに備えてもよい。バリアメタル層224の材料は、Ta(タンタル)又はTa合金であってもよい。図13は、本発明の実施の形態の他の変形例にかかる半導体装置260を示す模式的な断面図である。半導体装置260は、バリアメタル層224が挿入されたエミッタ電極261を備える点以外は、上述した半導体装置200と同様の構成を備える。

0036

更に他の変形例として、上述した実施の形態2におけるエミッタ電極220およびアノード電極251において、第1電極層221と第2電極層222の間に、図示しない「他の電極層」をさらに備えていてもよい。他の電極層の材料は、第1電極層221の材料と異なる線膨張係数を有し、第1電極層221よりも機械的強度の低いものを用いる。第1電極層221および他の電極層が、AlCu又はAlSiCuのうち同じ組成の材料で形成されていてもよく、この場合は他の電極層の材料が含むCuの比率を第1電極層221よりも少なくしてもよい。このようにすることで、他の電極層の機械的強度をSt23とした場合に、St21>St23という関係が成立するようにしても良く、St21>St22>St23という関係が成立するようにしてもよい。

0037

なお、上述した実施の形態1および実施の形態2では、本発明にかかる半導体装置を実施する形態として、トレンチゲート電極104を有するIGBT、およびダイオードを例示した。しかしながら本発明はこれ以外の半導体デバイスにも適用できる。

0038

図14は、本発明の実施の形態の他の変形例にかかる半導体装置300を示す模式的な断面図である。半導体装置300は、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)である。平面視構造については実施の形態1の図3等と同様のため、平面図は省略する。半導体装置300と半導体装置100の違いは、半導体チップ302と半導体チップ102に形成された素子構造の違いにある。半導体チップ302は、コレクタ層111および電荷蓄積層107を含んでいない点と、バッファ層110の代わりにドレイン層310を含んでいる点を除いて、基本的には半導体チップ102と同様の構成を有している。IGBTの要素とMISFETの要素との一般的な対応付けに倣って、IGBTにおけるエミッタ層106、エミッタ電極120およびコレクタ電極140が、MOSFETでは「ソース層106」、「ソース電極120」および「ドレイン電極140」に読み替えられる。ゲート絶縁膜105を酸化膜以外としてもよく、この変形を施した場合には半導体装置300はMISFETと称される。さらに、実施の形態1、2で述べた各種変形を適用することもできる。

0039

図15は、本発明の実施の形態の他の変形例にかかる半導体装置400を示す模式的な断面図である。半導体装置400は、トレンチゲートではなく、プレーナゲートを有するMOSFETである。プレーナゲートは、ゲート絶縁膜405およびゲート電極404からなる。半導体装置400は、n型のドリフト層103、n+型のドレイン層411、およびドレイン電極440を備えている。図15に示すように、半導体装置400は、複数のn+型のソース層406、複数のp型のボディ層408、および複数のソース電極420を備えており、これらはプレーナゲートの両脇に設けられている。ソース電極420は、実施の形態1のエミッタ電極120等と同様に第1〜3電極層121〜123を備えている。平面視構造については実施の形態1の図3等と同様と考えればよいので、平面図は省略する。図16は、本発明の実施の形態の他の変形例にかかる半導体装置450を示す模式的な断面図である。半導体装置450は半導体装置400におけるソース電極420をソース電極451に置換したものである。ソース電極451は、実施の形態2にかかるエミッタ電極220と同様の構造を備えている。なお、ゲート絶縁膜105に酸化膜以外の絶縁膜を用いてMISFETに変形してもよい。また、半導体装置400においてドレイン電極440とドレイン層411との間にコレクタ層111が追加されることで、IGBTへの変形も可能である。さらに、ソース電極420、451について実施の形態1、2で述べた各種変形を適用することもできる。

0040

図17は、本発明の実施の形態の他の変形例にかかる半導体装置500を示す模式的な断面図である。半導体装置500は、サイリスタである。半導体装置500は、SiC等で形成されたp型半導体層511、n型半導体層512、p型半導体層513、およびn型半導体層514を備えている。これらの半導体層の表面と裏面にアノード電極151およびカソード電極156がそれぞれ設けられ、さらにゲート電極504がp型半導体層513に接続されている。アノード電極151は、実施の形態1におけるアノード電極151と同じ構造である。図16に示す半導体装置500の変形例として、アノード電極151を実施の形態2にかかるアノード電極251に置換することも図18に示す半導体装置550が提供されてもよい。さらに、アノード電極151、251について実施の形態1、2で述べた各種変形を適用することもできる。

0041

近年では、シリコン(Si)よりもバンドギャップが大きい半導体(所謂ワイドバンドギャップ半導体)が半導体デバイスに適用されるようになっている。実施の形態1、実施の形態2および上記の他の変形例では、半導体材料をワイドバンドギャップ半導体の一つであるSiCとしたが、本発明はこれに限られるものではない。SiC以外のワイドバンドギャップ半導体であってもよく、具体的には窒化ガリウム系材料(GaN)あるいはダイヤモンドであってもよい。Si半導体デバイスに比べて、ワイドバンドギャップ半導体デバイスは高温動作が可能なので、より厳しい高温条件で使用される可能性が高い。このように熱衝撃に起因するクラック対策の必要性がSiよりも高いので、ワイドバンドギャップ半導体を使用する場合には上述した各実施の形態によるクラック対策がより一層有効である。また、半導体材料としてワイドバンドギャップ半導体ではなくSiを用いることももちろん可能である。

0042

なお、上記説明した各実施の形態およびその変形例にかかる半導体装置100〜500において、上記例示の導電型とは逆の導電型を各層に採用することも可能である。なお、エミッタ電極120、220、アノード電極151、251およびこれらの変形例と同様の構造を、コレクタ電極140およびカソード電極156に適用しても良い。また、上述した実施の形態1、2にかかるパワー半導体モジュール10では、IGBTである半導体装置100、200のエミッタ電極120、220とダイオードである半導体装置150、250のアノード電極151、251とを、同様の積層構造(つまり各層が同じ材料)とした。しかしながら本発明はこれに限られるものではない。例えば、実施の形態1の半導体装置100と実施の形態2の半導体装置250を組み合わせてパワー半導体モジュール10を構成してもよく、実施の形態2の半導体装置200と実施の形態1の半導体装置150を組み合わせてパワー半導体モジュール10を構成してもよく、パワー半導体モジュール10が備える複数個の半導体装置で互いに異なる電極材料が用いられても良い。

0043

10パワー半導体モジュール、12、14リードフレーム、16ワイヤ、20放熱板、21電極パターン、22絶縁層、23金属板、30半田、40モールド樹脂、100、150、160、180、200、250、260、300、400、450、500、550半導体装置、102、152、302半導体チップ、103、155ドリフト層、104トレンチゲート電極、105、405ゲート絶縁膜、106エミッタ層、107電荷蓄積層、108ベース層、109ゲート酸化膜、110バッファ層、111コレクタ層、112ガードリング、113チャネルストッパ、120、161、220、261、エミッタ電極、121、221 第1電極層、122、222 第2電極層、123 第3電極層、124、224バリアメタル層、130半田層、140コレクタ電極、142ゲート電極パッド、151、181、251アノード電極、153カソード層、154アノード層、156カソード電極、310ドレイン層、404、504ゲート電極、406ソース層、408ボディ層、411 ドレイン層、420ソース電極、440ドレイン電極、511、513p型半導体層、512、514n型半導体層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ