図面 (/)

技術 半導体集積回路の回路シミュレーション方法及び半導体集積回路

出願人 ローム株式会社
発明者 瀧澤登
出願日 2015年6月25日 (5年4ヶ月経過) 出願番号 2015-127775
公開日 2017年1月12日 (3年10ヶ月経過) 公開番号 2017-010442
状態 特許登録済
技術分野 CAD ICの設計・製造(配線設計等) 半導体集積回路
主要キーワード モニター点 タイミング素子 外部リードフレーム ニュートンの冷却の法則 熱源位置 熱源素子 表面実装型素子 材料条件
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

解決手段

回路シミュレーション方法は、回路図を作成するステップ(301)、回路動作シミュレーションをするステップ(302)、 回路動作シミュレーションにより回路素子の発熱量を算出するステップ(303)、リードフレーム情報及びパッケージ情報に基づき熱抵抗を算出するステップ(305),(306)、熱シミュレーションを行うステップ(207)、熱シミュレーション結果に基づき最大熱勾配差を抽出するステップ(308)、熱分布情報をタイミング素子にフィードバックするステップ(309)、熱分布情報に基づき回路シミュレーションを行うステップ(310)と、を備える。

概要

背景

たとえば、各種ドライバ集積回路電源集積回路、CPU(中央処理装置)、IPD(インテリジェントパワーデバイス)等の大電流が流れる熱源素子を内蔵する半導体集積回路の配置には、従前、熱対策が講じられるものが少なくない。

特許文献1は、2つ以上の温度依存素子温度変化がほぼ同一となるよう、熱源素子及び温度依存素子を配置する方法を開示する。

特許文献2は、消費電力を多く発生する回路ブロック半導体基板上に分散配置することにより、半導体基板上の温度分布を均一化するという、半導体集積回路の自動配置方法を開示する。そのために、基本論理回路を機能ごとにグループ化して回路ブロックとし、複数の回路ブロックを半導体基板上に自動配置する方法において、回路動作シミュレーションして得られたシミュレーション出力結果と、基本論理回路の消費電力を計算する手段を格納した消費電力計算ルールファイルとを用いて回路ブロックの消費電力を計算する。この計算結果回路接続情報と半導体基板上に基本論理回路を配置および配線するときの配置制約手段とを用いて、半導体基板上に単位面積当たりの消費電力を平均化するように回路ブロックを配置するものである。

特許文献3は、表面実装型素子よりの放熱経路熱抵抗算出方法を開示する。こうした熱抵抗算出方法を手立てとして設計することにより熱に関して信頼性の高いものを設計し、製造することができるとしている。

特許文献4は、半導体集積回路の大規模化、高集積化に際しても作業性よく半導体集積回路の設計を行い、熱特性に優れた半導体集積回路システムを設計する方法を提供するとしている。そのために、システム仕様情報に基づき、そのシステム収納する筐体および、筐体内に収納され、そのシステムを構成する実装基板と、実装基板上に実装されるパッケージ基板を含む半導体集積回路(LSI)装置の設計を行う第1の工程と、第1の工程で得られた設計結果に基づき、筐体内における実装基板および半導体集積回路の少なくとも一方の熱解析を行う工程と、熱解析を行う工程の解析結果に基づき半導体集積回路システムを設計する第2の工程を含んでいる。特許文献4によれば、半導体集積回路の素子配置を、半導体集積回路の内部条件のみならず、筐体を含む実装基板およびパッケージ基板の熱解析情報に基づいて最適化することで、実装基板、パッケージ基板、半導体集積回路全体の最適化を実施することが可能となるとしている。

特許文献5は、電子回路配置設計を行うにあたり熱源位置情報を考慮するものであり、これによって、最適な電気的特性が得られるとしている。そのために、複数の回路ブロックと、少なくとも1つの熱源を含む電子回路の配置を作成する電子回路の配置作成装置において、第1の回路ブロックのネットリストを含む回路ネットリストデータと、回路ネットリストデータに基づいて回路シミュレーションを行う。シミュレーション結果データに基づいて、熱源を検索して熱源位置を算出する熱源位置算出手段と、算出された熱源位置と、予め入力されたフロアープランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置を算出する熱源相対位置算出手段と、第1の回路ブロックとは異なる第2の回路ブロックの配置作成時に、算出された熱源の相対位置に基づいて、熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御する配置熱源表示制御手段とを備える。

概要

熱源素子の発熱による周囲のタイミング素子間のマージン不足を解消した半導体集積回路の回路シミュレーション方法を提供する。回路シミュレーション方法は、回路を作成するステップ(301)、回路動作シミュレーションをするステップ(302)、 回路動作シミュレーションにより回路素子の発熱量を算出するステップ(303)、リードフレーム情報及びパッケージ情報に基づき熱抵抗を算出するステップ(305),(306)、熱シミュレーションを行うステップ(207)、熱シミュレーション結果に基づき最大熱勾配差を抽出するステップ(308)、熱分布情報をタイミング素子にフィードバックするステップ(309)、熱分布情報に基づき回路シミュレーションを行うステップ(310)と、を備える。

目的

特許文献4は、半導体集積回路の大規模化、高集積化に際しても作業性よく半導体集積回路の設計を行い、熱特性に優れた半導体集積回路システムを設計する方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

熱源素子を含む半導体集積回路回路図を作成するステップと、前記回路図に基づき前記半導体集積回路の回路動作シミュレーションを行うステップと、前記回路動作シミュレーションに基づき、前記半導体集積回路の発熱量を算出するステップと、前記半導体集積回路が搭載されるリードフレーム及び前記半導体集積回路が封止されるパッケージの各種情報に基づき熱抵抗を算出するステップと、前記算出した熱抵抗に基づき前記パッケージに封止された半導体集積回路全体の熱シミュレーションを行うステップと、前記熱シミュレーションの結果に基づき最大熱勾配差の熱分布情報を抽出するステップと、前記抽出した熱分布情報を、前記半導体集積回路を構成するタイミング素子フィードバックするステップと、前記フィードバックした熱分布情報に基づき回路シミュレーションまたは熱シミュレーションを行うことを特徴とする半導体集積回路の回路シミュレーション方法

請求項2

前記半導体集積回路の発熱量を算出するステップの前または後で前記熱源素子の発熱部の面積を算出することを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項3

前記リードフレーム情報および前記パッケージ情報に基づき熱抵抗を算出する前に、パッケージに封止された前記半導体集積回路全体の三次元形状が適切であるかどうかをCADで確認することを特徴とする請求項1または請求項2に記載の半導体集積回路の回路シミュレーション方法。

請求項4

前記タイミング素子はフリップフロップ回路であることを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項5

前記フィードバックの対象となる情報は、前記タイミング素子のセットアップ時間ホールド時間、及び遅延時間であることを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項6

前記タイミング素子と他のタイミング素子との間に温度差がある場合には、温度差に応じた時間遅延時定数R1C1に変換してフィードバックすることを特徴とする請求項5に記載の半導体集積回路のシミュレーション方法

請求項7

前記熱分布情報は前記リードフレーム情報及び前記パッケージ情報から算出される熱抵抗R及び熱容量Cとの積であるRC時定数の1/3〜1/20の時間ステップで求めることを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項8

前記最大熱勾配差を算出するに当たっては、前記リードフレーム情報及び前記パッケージ情報から算出される熱抵抗の大きさを実体の10倍〜1倍の範囲で求めることを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項9

前記熱勾配差を算出するに当たっては、前記リードフレーム情報及び前記パッケージ情報から算出される熱抵抗の大きさを実体の0.5〜0の範囲で求めることを特徴とする請求項1に記載の半導体集積回路の回路シミュレーション方法。

請求項10

請求項1〜9のいずれか1項に記載の半導体集積回路の回路シミュレーションに基づき設計、製造されることを特徴とする半導体集積回路。

請求項11

前記半導体集積回路はLEDドライバ電源回路インテリジェントパワーデバイス、及び中央処理装置のいずれか1つの回路機能を備えていることを特徴とする請求項10に記載の半導体集積回路。

技術分野

0001

本発明は半導体集積回路回路シミュレーション方法、及びその方法に基づき設計、製造される半導体集積回路に関する。

背景技術

0002

たとえば、各種ドライバ集積回路電源集積回路、CPU(中央処理装置)、IPD(インテリジェントパワーデバイス)等の大電流が流れる熱源素子を内蔵する半導体集積回路の配置には、従前、熱対策が講じられるものが少なくない。

0003

特許文献1は、2つ以上の温度依存素子温度変化がほぼ同一となるよう、熱源素子及び温度依存素子を配置する方法を開示する。

0004

特許文献2は、消費電力を多く発生する回路ブロック半導体基板上に分散配置することにより、半導体基板上の温度分布を均一化するという、半導体集積回路の自動配置方法を開示する。そのために、基本論理回路を機能ごとにグループ化して回路ブロックとし、複数の回路ブロックを半導体基板上に自動配置する方法において、回路動作シミュレーションして得られたシミュレーション出力結果と、基本論理回路の消費電力を計算する手段を格納した消費電力計算ルールファイルとを用いて回路ブロックの消費電力を計算する。この計算結果回路接続情報と半導体基板上に基本論理回路を配置および配線するときの配置制約手段とを用いて、半導体基板上に単位面積当たりの消費電力を平均化するように回路ブロックを配置するものである。

0005

特許文献3は、表面実装型素子よりの放熱経路熱抵抗算出方法を開示する。こうした熱抵抗算出方法を手立てとして設計することにより熱に関して信頼性の高いものを設計し、製造することができるとしている。

0006

特許文献4は、半導体集積回路の大規模化、高集積化に際しても作業性よく半導体集積回路の設計を行い、熱特性に優れた半導体集積回路システムを設計する方法を提供するとしている。そのために、システム仕様情報に基づき、そのシステム収納する筐体および、筐体内に収納され、そのシステムを構成する実装基板と、実装基板上に実装されるパッケージ基板を含む半導体集積回路(LSI)装置の設計を行う第1の工程と、第1の工程で得られた設計結果に基づき、筐体内における実装基板および半導体集積回路の少なくとも一方の熱解析を行う工程と、熱解析を行う工程の解析結果に基づき半導体集積回路システムを設計する第2の工程を含んでいる。特許文献4によれば、半導体集積回路の素子配置を、半導体集積回路の内部条件のみならず、筐体を含む実装基板およびパッケージ基板の熱解析情報に基づいて最適化することで、実装基板、パッケージ基板、半導体集積回路全体の最適化を実施することが可能となるとしている。

0007

特許文献5は、電子回路配置設計を行うにあたり熱源位置情報を考慮するものであり、これによって、最適な電気的特性が得られるとしている。そのために、複数の回路ブロックと、少なくとも1つの熱源を含む電子回路の配置を作成する電子回路の配置作成装置において、第1の回路ブロックのネットリストを含む回路ネットリストデータと、回路ネットリストデータに基づいて回路シミュレーションを行う。シミュレーション結果データに基づいて、熱源を検索して熱源位置を算出する熱源位置算出手段と、算出された熱源位置と、予め入力されたフロアープランによる全回路ブロックの配置情報から、各回路ブロックからの熱源の相対位置を算出する熱源相対位置を算出する熱源相対位置算出手段と、第1の回路ブロックとは異なる第2の回路ブロックの配置作成時に、算出された熱源の相対位置に基づいて、熱源のシンボルを、指定された第2の回路ブロックの相対位置に表示するように制御する配置熱源表示制御手段とを備える。

先行技術

0008

特開平7−321286号公報
特開平9−266254号公報
特開昭64−13445号公報
特開2008−102631号公報
特開2013−161352号公報

発明が解決しようとする課題

0009

特許文献1は、熱源素子と温度依存素子が併存する半導体集積回路において温度依存素子相互の熱的整合性を向上させることはできる。しかし、半導体チップの大きさや厚み、さらには半導体基板が実装されるパッケージ等の熱抵抗は考慮していない。このため、半導体チップ内熱分布熱勾配に沿って適確に配置したとは言えない。

0010

特許文献2は、その段落0025に半導体チップとパッケージを含んだ熱伝導のシミュレーションを実行してチップ内の単位面積当たりのチップ温度を求め、チップ上の最高温度Tmaxと最低温度Tminの差が許容温度Tc内にはいっているかどうかを計算し、許容温度Tc内に入っていない場合、回路ブロックを再度分割して消費電力の分散を計ることを示唆する。しかし、熱伝導率、熱抵抗の具体的なシミュレーション方法についてまでは開示も示唆もしていない。

0011

特許文献3は、半導体チップとパッケージの熱抵抗を求めることを開示するが、回路素子を半導体チップ上に配置する配置方法までは開示も示唆もしていない。

0012

特許文献4は、半導体集積回路システムの設計に際し、熱解析を行った後、この解析結果に基づき、半導体集積回路の素子配置、あるいは、パッケージ基板への実装構造、実装基板上での配置などを決定しているため、熱特性に優れた半導体集積回路システムの実現を図ることは期待できる。しかし、熱解析の対象が半導体チップのサイズや厚み、ボンディングワイヤーの径や長さ、ダイパッド(ダイフラグ)のサイズなどを考慮していないので、半導体チップ内での適正な熱分布、熱勾配を把握することは期待できない。

0013

特許文献5は、熱源位置算出手段により電子回路全体のうち熱源を含む回路ブロックのネットリストデータと、そのシミュレーション結果に基づいて、回路ブロック中に発生する熱源を特定して熱源位置を算出することが可能となるため、熱源の判断漏れが起こることはない。しかし、特許文献4と同様に、熱解析の対象が半導体チップのサイズや厚み、ボンディングワイヤーの径や長さ、ダイパッドのサイズなどを考慮していないので、半導体チップ内での正確な熱分布を把握することは期待できない。

0014

本発明の目的は上記の問題点、不具合を克服するものである。そのために、半導体チップに作り込まれた熱源素子の大きさ(面積)、消費電力を初め、半導体チップのサイズ、ボンディングワイヤーの径や長さ、ダイパッド(ダイフラグ)のサイズ、半導体チップを封止するパッケージのサイズ、形状、材料、材質などの熱伝導率の算出を行う。そしてそれらの算出結果に基づき、半導体チップ内の温度分布、温度勾配を求め、その温度分布や温度勾配に基づき半導体集積回路(半導体チップ)内に各種回路素子の配置または回路シミュレーションを行い、半導体集積回路を製造するものである。

課題を解決するための手段

0015

本書において、「タイミング素子」とは、論理回路に用いられるトランジスタまたは論理回路を指す。論理回路の代表としてフリップフロップ回路を挙げることができる。また、「リードフレーム情報」とは半導体チップが搭載される金属細条であるリードフレームに関する形状、材料、材質、各種の物理的な特性及びこれらのサイズ、厚み等の少なくとも1つを指す。また、「パッケージ情報」とは、リードフレームの一部及び半導体チップを封止する封緘体の形状、材料、材質、各種の物理的定数や特性及びこれらのサイズ、厚み等の少なくとも1つを指す。物理的な特性には、リードフレーム情報、パッケージ情報に関わらず、代表的には熱伝導率、熱抵抗、熱容量を挙げることができる。また、本書で「半導体チップ」は、半導体集積回路が作り込まれた半導体基板を小さく分割した小片を指す。また、「等温線」とは半導体チップ上で同じ温度の地点を結んで得られる、いわゆる温度分布線を指す。

0016

本発明にかかる半導体集積回路の回路シミュレーション方法は、
(a)熱源素子を含む半導体集積回路の回路図を作成するステップと、
(b)前記回路図に基づき前記半導体集積回路の回路動作シミュレーションを行うステップと、
(c)前記回路動作シミュレーションに基づき、前記半導体集積回路の発熱量を算出するステップと、
(d)前記半導体集積回路が搭載されるリードフレーム情報及び前記半導体集積回路が封止されるパッケージの情報に基づき熱抵抗を算出するステップと、
(e)前記熱抵抗に基づき前記パッケージに封止された半導体集積回路全体の熱シミュレーションを行うステップと、
(f)前記熱シミュレーションの結果に基づき最大熱勾配時の熱分布情報を抽出するステップと、
(g)前記抽出した熱分布情報を、前記半導体集積回路を構成するタイミング素子にフィードバックするステップと、
(h)前記フィードバックした熱分布情報に基づき回路シミュレーションを行うステップ、とを備えている。

0017

また、本発明の別の発明である半導体集積回路は上記の回路シミュレーション方法に基づき設計、製造される。

発明の効果

0018

本発明にかかる半導体集積回路の回路シミュレーション方法は、半導体チップに作り込まれる熱源素子の電力の大きさ、半導体チップが搭載されるリードフレーム及びパッケージの熱伝導率、熱抵抗の大きさに基づき半導体チップ内の温度分布、温度勾配を把握することができるので、温度特性に優れた半導体集積回路を設計、製造することができる。

図面の簡単な説明

0019

本発明にかかる第1実施形態の半導体集積回路の配置方法を示すフローチャートである。
図1の配置方法に適用されるリードフレームの模式図と、そこから収集される情報を示す。図2(a)は内部リード外部リードを含むリードフレームの模式図を、図2(b)は図2(a)での内部リード、外部リードを除外したときのリードフレームの模式図とそこから収集されるリードフレーム情報をそれぞれ示す。
図1の配置方法に適用されるパッケージの模式図と、そこから収集されるパッケージ情報を示す。
本発明にかかる第1実施形態の半導体集積回路の配置方法に基づき配置される半導体チップ内のタイミング素子の配置の模式図を示す。図4(a)は各素子の配置図を、図4(b)は熱源素子から所定の距離だけ離れた地点の温度の時間的遷移をそれぞれ示す。
本発明にかかる第2実施形態の半導体集積回路の回路シミュレーション方法を示すフローチャートである。
図5に示した第2実施形態のステップ208で行う過渡的な熱解析を説明するための熱シミュレーション図である。
本発明にかかる第3実施形態の半導体集積回路の回路シミュレーション方法を示すフローチャートである。
第3実施形態、ステップ308,309で適用される時定数R1C1を示す概念図である。

実施例

0020

(第1実施形態)
図1は本発明にかかる第1実施形態の半導体集積回路の配置方法を説明するフローチャートである。ステップ101は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路が含まれる。こうした熱源素子を含む回路機能としてはたとえば、LEDドライバモータドライバ、IPD(システム電源装置)等を挙げることができる。

0021

ステップ102は、ステップ101で作成した回路図に沿って、静特性動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流直流特性や、時間応答特性周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、SPICE(Simulation Program with IntegratedCircuit Emphasis)や米国、メンタグラフィック社のAdvanced−MSなどを用いることができる。

0022

ステップ103は、ステップ102での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧、及び消費電力を熱源素子及びそれ以外の回路素子も含めて算出する。

0023

ステップ104は、発熱部の面積を算出するステップである。ステップ102の回路シミュレーションでは各素子に流れる電流と印加される電圧が求まっているので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の大半は熱源素子(パワートランジスタ)である。ステップ104は本発明では必須の構成要件ではないが、発熱部の面積を算出することにより熱容量を求めることができ、熱シミュレーション精度を高めることができる。発熱部面積の算出結果は後述のフロアープランで各回路素子を半導体チップ上に配置するときに配慮される。なお、ステップ104はステップ103の後ではなく、その前に行ってもよい。

0024

ステップ105は、フロアープランを行うステップである。フロアープランでは、ステップ104で算出された発熱体の面積に基づき、半導体チップ内の温度分布を推定し、半導体チップ内に熱源素子、各回路素子、各種論理回路、各ブロック素子を大まかに配置する。また、フロアープランでは半導体チップの外周辺に熱源素子や各論理回路を外部に取り出すためにボンディングパッドが配置される。

0025

ステップ106は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ106ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ106ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献2〜5に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンスデザイン・システムズ社のVirtuosoAMSDesignerを用いると良い。ステップ106では、リードフレームの熱容量が算出できると共に半導体チップからリードフレームへの熱抵抗が算出される。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、後述の図2に示される。

0026

ステップ107は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ107のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗、熱容量等を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗、熱容量も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成下の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ107で行う。ステップ107では、パッケージの熱容量が算出できると共にリードフレームからパッケージへの熱抵抗が算出される。なお、ステップ107で処理されるパッケージの模式図及びそれに関わるパッケージ情報は後述の図3に示される。

0027

なお、第1実施形態ではステップ106でリードフレーム情報を扱い、ステップ107でパッケージ情報を扱ったが、これらの処理ステップの順序逆転しても構わない。すなわち、ステップ106でパッケージ情報を扱い、ステップ107でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を1つのステップで熱シミュレーションソフトプログラムに入力してもかまわない。

0028

ステップ108は、ステップ106でのリードフレーム情報及びステップ107でのパッケージ情報により算出した熱抵抗の大きさに基づき、半導体集積回路全体の熱解析(熱シミュレーション)を行う。ステップ108は、定常解析、すなわち、回路動作が安定し、半導体チップ(ダイ)内の熱分布が落ち着いた状態で熱シミュレーションが行われる。

0029

ステップ109は、ステップ108で行った熱シミュレーション(定常解析)に基づき、半導体チップ(半導体集積回路)内の等温線を作成するステップである。等温線は半導体チップ上の同じ温度の地点を結んで得られる、いわゆる温度分布線である。同じ温度と言ってもある程度の幅をもたせて作成するのが実用的である。作成する等温線の数は、半導体チップ上の最大温度及び最小温度それぞれの絶対値と、それらの間の温度差に基づき決定すればよい。たとえば、半導体チップ上の最大温度が150℃で、最小温度が50℃である場合には、たとえば、20℃の間隔で、等温線を作成するとすれば、その数は6本となる。等温線は自動または手動で作成される。

0030

ステップ110は、ステップ109で作成した等温線に沿って半導体チップ上にタイミング素子を配置する。ここで、タイミング素子とは、論理回路を構成するトランジスタ、ダイオード抵抗等を指す。たとえば、論理回路において、クロック信号を供給する方法として、一括駆動方式クロックツリー方式、これら両者の組み合わせ方式等が知られているが、タイミング素子としては、これらに用いるクロックドライバ、フリップフロップ回路を挙げることができる。もちろん、フリップフロップ回路を構成する各トランジスタもタイミング素子に該当する。なお、フリップフロップ回路のセットアップ時間ホールド時間遅延時間は論理回路の動作に大きな影響を与えるので、温度変化に対して十分な配慮が必要となる。

0031

図2図1、ステップ106で考慮されるリードフレーム情報の一例を示す図2(a)は、ダイ(半導体チップ)DIEが固着されるリードフレームの概略図を示す。本書でリードフレームはダイパッド(ダイフラグ)、内部リードIL、外部リードOL、及びタブリードTLで構成される。リードフレームの中央部にはダイパッドDPが設けられ、ダイパッドDPはタブリードTLで支持されている。ダイパッドDPにはダイ(半導体チップ)DIEが固着される。内部リードILはダイパッドDP、タブリードTLと共に樹脂封止体ECの中に封止され、外部リードOLは樹脂封止体ECの外側に延出している。リードフレームは、パッケージ長E、リードピッチe、リード幅b、タブリード幅Wtb、リードフレームフラッグギャップg1などのサイズを有する。本発明では、こうした各種リードフレームに関する各種情報がパッケージ全体の熱抵抗率を計算するときに考慮される。

0032

図2(b)は、ダイ幅Wd、ダイ長Ld、ダイパッド幅Wf、ダイパッド長Lf、封止体幅E1、封止体長D1を表示するために図2(a)においての内部リードフレームILおよび外部リードフレームOLを示していない状態を示す。本発明では、こうした情報もパッケージ全体の熱抵抗率、熱容量を計算するときに考慮される。

0033

図3図1、ステップ107で考慮される、パッケージの断面図及びその情報の一例を示す。

0034

図3(a)は、樹脂封止体ECの内部にダイdがダイパッドDP上にダイアタッチ(たとえば半田)daを介して固着された状態を示す。図3(a)では、樹脂封止体ECの厚みである封止体厚A2及びダイ厚tdが熱伝導率、熱抵抗の算出に考慮される。なお、樹脂封止体ECの封止体幅E1、封止体長D1をステップ106で考慮したが、ステップ107でダイ厚tdと共に熱伝導率、熱抵抗の算出に用いてもよい。

0035

図3(b)は、本発明にかかる半導体集積回路の全体像の断面図を示すが、図3(a)に、内部リードIL、外部リードOL、及びボンドワイヤーbwを加えた図でもある。図3(b)では、外部リード厚tl、外部リードOLのリードフレーム高h、リードフット長Lft、ダイパッドDPから内部リードILまでの距離であるダイパッドダウンセットddf、樹脂封止体ECの底部から外部リードOLの端部までの距離であるパッケージスタンドオフA1、及びボンドワイヤーbwが、熱伝導率、熱抵抗の算出に用いられる。

0036

図3(c)は、本発明にかかる別の半導体集積回路を示す。図3(c)は、図3(b)とは異なり、ダイdがダイアタッチdaを介して金属載置部Hraに載置され、さらに金属載置部Hraが半田sを介してボードBの取り付け部であるランドLに装着される構造を成している。図3(c)は、樹脂封止体ECの体積図3(b)のそれよりも小さく、かつ、金属載置部Hraを設けたのでダイdでの発熱は熱抵抗が比較的小さな金属載
置部Hraを介して急速に外部に放熱されるので、図3(b)よりは集積回路装置全体の熱抵抗は小さくなる。図3(c)では、金属載置部Hra、半田s、ランドL、及びボードBの材質、材料に応じた熱抵抗率、熱抵抗が算出される。

0037

図3(d)は、図3(b),(c)に示したボンドワイヤーbwのボンドワイヤー長Lbw、ボンドワイヤー径dbwを示す。ボンドワイヤーbwの材料は、アルミニウム(Al)、金(Au)、銅(Cu)の順に熱伝導率は高くなる。したがって、アルミニウム(Al)が3つの金属では熱の伝わり方が一番遅い。また、熱伝導率は温度によっても変化する。一般的に金属は温度が低いほど熱伝導率が高くなり、熱伝導が速くなる。本発明ではこうしたボンドワイヤーの熱伝導率も考慮して熱シミュレーションを行う。なお、ボンドワイヤーbwは材料、径、長さのほかにボンドワイヤーの数も熱シミュレーションの算出に用いる。

0038

なお、ステップ106,107で考慮した各情報をキャドCAD、computer−aided design)ソフトに入力することで、パッケージの三次元形状を作成することができる。三次元形状を把握することで、半導体集積回路の全体像を掴むことができ、リードフレーム情報及びパッケージ情報の熱シミュレーションソフトへの入力が適切であるか否かを判断することができる。すなわち、熱シミュレーションの対象となる部材を三次元形状で把握しながら最適な熱シミュレーションを行うのが本発明の1つの特徴でもある。

0039

図4は、図1、ステップ110での配置と半導体チップ上の温度分布を説明する図である。図4aは、半導体チップの等温線上にタイミング素子を配置したときの一例を、図4bは、熱源素子から基準点との間の温度差をそれぞれ示した模式図である。

0040

図4(a)は、半導体チップ(ダイ)1の片隅に熱源素子2が配置され、熱源素子2の近傍に基準点3を設けた状態を示す。基準点3には、いわゆる温度を測定するためのモニター素子が置かれる。第1の等温線L1は熱源素子2の中心部から所定の温度、たとえば20℃低い地点が結ばれて形成されている。第2の等温線L2は第1の等温線L1より、たとえば20℃低い地点が結ばれて形成されている。第3の等温線L3は第2の等温線L2より、たとえば20℃低い地点が結ばれて形成されている。したがって、第2の等温線L2,L3は、熱源素子2の中心部からそれぞれ40℃,60℃低い地点が結ばれて形成されている。

0041

第1の等温線L1上には、第1のタイミング素子21,22,23及び24が配置されている。第1のタイミング素子21〜24は、それぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。

0042

第2の等温線L2上には第2のタイミング素子31,32,33及び34が配置されている。第2のタイミング素子31〜34は、第1のタイミング素子と同様にそれぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。

0043

第3の等温線L3上には第3のタイミング素子41,42,43及び44が配置されている。第3のタイミング素子41〜44は、第1,第2のタイミング素子と同様にそれぞれトランジスタ単体であったり、或いはトランジスタがいくつか組み合わされた、たとえばフリップフロップ回路であったりする。

0044

論理回路の回路ブロックが高集積に亘る場合にはフリップフロップ回路の段数も多数となり、第1の等温線L1、第2の等温線L2、及び第3の等温線L3にまたがって、同じ回路部を構成するトランジスタやフリップフロップ回路を配置しなければならない場合が発生する。こうした場合には、フリップフロップ回路に要求されるセットアップ時間、ホールド時間、及び遅延時間を考慮して配置を決めるとよい。すなわち、タイミング素子が占める割合が高くなり、全てのタイミング素子を1つの等温線の近辺に置くことが困難の場合には、複数の等温線の近辺に配置しても良い。たとえばタイミング素子21〜24を等温線L1に配置し、タイミング素子31〜34を熱等温線L2に配置し、タイミング素子41〜44を等温線L3に配置する。タイミング素子21〜24の動作完了後、信号の伝達時間と、信号伝達中のズレたとえば10%のセットアップ時間及びホールド時間と、定常時の素子間の温度差から生じる遅延時間の和をマージン時間として設けて、タイミング素子31〜34を動作させる。同じく、タイミング素子31〜34とタイミング素子41〜44の間も信号の伝達時間と、信号伝達中のズレ時間と、定常時の素子間の温度差から生じる遅延時間の和を設ける。それによって、熱源素子2の発熱により、タイミング素子間のマージンを確保することができる。

0045

図4(b)は、図4(a)に示した熱源素子2で生じるエネルギー経時変化と、熱源素子2と、熱源素子の2の近傍に設けた基準点3との間の熱勾配を示す図であり、横軸は時間tを示す。

0046

時刻t0で熱源素子2に電力が供給されると、供給される電力が瞬時的にピーク値を有しているために、熱源素子2には瞬時的に最大のエネルギーが生じる。しかし、比較的短い時間である時刻t1,t2に至るとその大きさは所定の大きさで一定となる。

0047

ここで熱源素子2と基準点3との間の温度差に着目する。時刻t0〜t1の区間では熱源素子2は除々に発熱するので、熱源素子2自体の温度は除々に上昇する。かつ、熱源素子2からの熱伝達が基準点3まで十分に伝達されていないため、両者の温度差は時刻t0から時刻t1に向かって除々に増加する。時刻t1は、熱源素子2が最大温度に達するも、基準点3には熱源素子2の熱伝達が十分でないため、両者の温度差は最高値Tmaxとなり、両者の間の熱勾配が最大となる。熱勾配の最大値すなわち温度差の最高値Tmaxを求めるには、時刻t0〜t2の区間をパルス信号サンプリングして、その温度のピーク値を求める。このために、ステップ106,107で求めた熱抵抗R及びリードフレーム情報、パッケージ情報から求められる熱容量Cの積であるRC時定数のたとえば、1/3〜1/20の範囲の時間ステップでサンプリングして求める。なお、サンプリングは1回ではなく、たとえば、1回目は時間ステップ1/3で温度範囲を粗く絞り込み、次にその範囲をたとえば時間ステップ1/5で細かくサンプリングして求めるようにしてもよい。

0048

時刻t1〜t2では、熱源素子2の温度が最大温度に達し、かつ、熱源素子2で生じた熱エネルギーが基準点3に伝達される区間である。この区間では基準点3に伝達される熱エネルギーが増加するにつれて両者の温度差は減少し、時刻t2では十分に伝播されるため、両者の温度差は定常値Tconsとなる。

0049

さて、熱分布、熱勾配については本発明に限らずに一般的に次のことが言える。たとえば先に述べた図2及び図3のダイdから熱が均一に発生すると仮定する場合、単位時間内の熱エネルギーのバランスは、発熱量W1は、ダイd中に流れる熱量Q1と周囲の対流によって持ち去られる熱量Q2との和となり、下記の数式1で表すことができる。

0050

また、単位時間内にダイdに生じる熱量Q1は、フーリエの熱伝導法則に従い、下記の数式2で表すことができる。

0051

ここで、Tは温度(K)、tは時間(s)、KTは熱伝導率(W/(m・K))、ρは密度(kg/m3)、CPは定圧比熱(J/(kg・K))、∇はラプラス演算子、Vは体積(m3)である。さらに、単位時間内に周囲の対流によって持ち去られる熱量Q2はニュートンの冷却の法則を満たすので下記の数式3で表すことができる。

0052

ここで、Aは面積(m2)、hは熱伝達率(W/m2・k)、Tmは周囲の温度(K)である。本発明にかかるリードフレーム情報及びパッケージ情報を上記数式(1)に当てはめることで、熱源素子単体及び半導体集積回路全体及び各部の温度変化を把握することができる。

0053

なお、本発明において、等温線上に配置するのはタイミング素子に限定されない。たとえば同じ温度特性が要求される、たとえば差動増幅器カレントミラー回路であってもよい。

0054

(第2実施形態)
図5は、本発明にかかる第2実施形態の半導体集積回路の回路シミュレーション方法を説明するフローチャートである。第2実施形態は、熱源素子の熱発生または熱伝達が断続的である場合や、あるいは比較的大きな熱を発生する熱源素子が複数存在する場合、すなわち、定常状態が存在しない場合を想定している。こうした場合には熱源素子の発熱による半導体集積回路内の熱勾配の変化により、該半導体集積回路内の複数のタイミング素子間の時間的ズレの最大値を基準にして、タイミング設計及びタイミング素子の配置を考慮して半導体集積回路を設計、製造することになる。

0055

図5は、ステップ201〜211で構成される。これらのステップの中でステップ201〜ステップ207のそれぞれは第1実施形態のステップ101〜ステップ107のそれぞれに対応する。

0056

ステップ201は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路、タイミング素子が含まれる。こうした熱源素子を含む回路機能としてはたとえば、LEDドライバ、モータドライバ、IPD(システム電源装置)等を挙げることができる。

0057

ステップ202は、ステップ201で作成した回路図に沿って、静特性、動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流の直流特性や、時間応答特性、周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、SPICE(Simulation Program with IntegratedCircuit Emphasis)や米国、ケイデンス・デザイン・システムズ社のVirtuosoAMSDesignerなどを用いることができる。

0058

ステップ203は、ステップ202での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧により、熱源素子及びそれ以外の各回路素子も含めて算出する。

0059

ステップ204は、発熱体の面積を算出するステップである。ステップ202の回路シミュレーションでは各回路素子に流れる電流と印加される電圧が求まってくるので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の中には熱源素子だけではなく比較的大きな発熱素子が対象となる。発熱部の面積を求めることは本発明では必須の構成要件ではないが、後述のフロアープランを行うときに各回路素子の配置時に考慮される。

0060

ステップ205は、フロアープランを行うステップである。フロアープランでは、ステップ204で算出された発熱体の面積に基づき、半導体チップ内の温度分布を推定し、半導体チップ内に熱源素子、各回路素子、各種論理回路、各ブロック素子を大まかに配置する。また、フロアープランでは半導体チップの外周辺に熱源素子や各論理回路を外部に取り出すためにボンディングパッドが配置される。

0061

ステップ206は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ206ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ206ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献2〜5に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンス・デザイン・システムズ社のVirtuosoAMSDesignerを用いると良い。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、先述図2に示される。

0062

ステップ207は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ107のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗、熱抵抗も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ207で行う。なお、ステップ207で処理されるパッケージの模式図及びそれに関わるパッケージ情報は先述の図3に示される。

0063

なお、第2実施形態ではステップ206でリードフレーム情報を扱い、ステップ207でパッケージ情報を扱ったが、これらの処理ステップの順序は逆転しても構わない。すなわち、ステップ206でパッケージ情報を扱い、ステップ207でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を1つのステップで熱シミュレーションソフトプログラムに入力するようにしてもよい。

0064

ステップ208は熱シミュレーションを行うステップである。第1実施形態のステップ108は熱源素子の熱伝達が安定した後、すなわち定常時において、熱源素子と半導体チップ上のモニター点との間の熱シミュレーションを行ったが、第2実施形態のステップ208は熱源素子の発熱、熱伝達が変化している状態すなわち過渡的な状態で熱シミュレーションを行う。

0065

ステップ209は半導体チップ内での最大熱勾配を抽出するステップである。言い変えれば、半導体チップ内での所定の位置と基準点との間の最大温度差を第1実施形態に用いた方法と同じ方法で熱シミュレーションを行い、半導体チップ全体の最大熱勾配を算出する。

0066

ステップ210はステップ209で算出した最大熱勾配に基づいて、配置するタイミング素子と他のタイミング素子間のワーストイミングを算出するステップである。ワーストタイミングを算出するためには図4(b)に示した温度差の最高値Tmaxを求めなければならない。そのためにはまず、リードフレーム情報とパッケージ情報から熱抵抗Rと熱容量Cとの積であるRC時定数を求める。次に、該RC時定数よりも十分に小さな時間ステップで、時刻to〜t2の間の温度差を求める。時間ステップはたとえば時定数RCの1/3〜1/20に選ぶことができる。これによって、ワーストタイミング時における最高値Tmaxを適確に把握することができる。

0067

ステップ211はステップ210で算出したワーストタイミングを考慮して、半導体集積回路のワーストタイミング回路シミュレーションを行う。ワーストタイミングはタイミング素子間に設けたマージンが限界値(マージンの最小値)至った場合に生じる。したがって、ワーストタイミングを考慮してタイミング素子を半導体チップ上に配置するので、たとえば、タイミング素子のセットアップ時間、ホールド時間、及び遅延時間のマージン不足から生じる回路の誤動作を防止することができる。

0068

なお、熱源素子が複数存在する場合、たとえば熱源素子2が熱源素子2a及び熱源素子2bで構成される場合には、熱源素子2aと熱源素子2bのオンオフのタイミングを考慮して集積回路内の熱勾配の温度分布特性をシミュレーションする。すなわち、たとえば動作パターンa、動作パターンbが存在する場合、それぞれの動作パターン時の熱源素子2a及び熱源素子2bのそれぞれのエネルギーを基に、熱源素子2a及び熱源素子2bの時間の推移とともに基準点(モニター点)との温度差を算出する。

0069

最大温度差Tmax、すなわち熱勾配差を算出する際に、ステップ206及びステップ207の材料条件を最も良い条件にしても構わない。すなわち、パッケージ外部条件、内部ダイボンディングワイヤーボンディング理想的な条件、たとえば、熱抵抗の大きさを実体のそれのたとえば0〜0.5倍の範囲に設定する、一方、半導体集積回路(半導体チップ)の内部配線に用いる配線材料となる、アルミニウム(Al)、銅(Cu)、金(Au)、またはこれらと、たとえばシリコンとの混合材料、或いは高融点金属材料などの熱抵抗の大きさを実体の10倍〜1倍の範囲に選んで熱シミュレーションを行う。こうした設定によって、最高温度差Tmaxを適確に把握することができるので、タイミング素子のセットアップ時間、ホールド時間、及び遅延時間とのマージンを十分に確保することができる。

0070

図6図5に示した第2実施形態のステップ208を説明する図である、たとえば図2の熱源素子2の発熱が断続的に生じるような場合である。たとえば、熱源素子2がDC/DCコンバータ(図示せず)のハイサイドトランジスタである場合には、一般的にはパルス幅変調(PWM、Pluse Width Modulation)の駆動信号でハイサイドトランジスタがオンオフ制御される。

0071

図6(a)は、熱源素子2の熱エネルギー変化を示す波形である。たとえば、熱源素子2がn型MOSトランジスタである場合、熱源素子2を制御する駆動信号もほぼ同じ波形になる。時刻t11〜t12,t13〜t14,t15〜t16,及び時刻t17〜t18では駆動信号がハイレベルHであり、熱源素子2がオンになり、エネルギーを消耗している。時刻t12〜t13,t14〜t15,t15〜t16,及び時刻t18以降では駆動信号がローレベルLであり、熱源素子2がオフになり、動作を停止している。

0072

図6(b)は、熱源素子2の熱エネルギーが図6(a)のように変化する場合、基準点3と熱源素子2との温度差の変化を示す図である。基準点3と熱源素子2の温度差が時刻t11〜t12,t13〜t14,t15〜t16,及び時刻t17〜t18で上昇し、時刻t12〜t13,t14〜t15,t15〜t16,及び時刻t18以降で降下する。こうした場合の温度差の算出方法は第1実施形態で求めた温度差の算出方法と同じである。また、第2実施形態では時刻t12,t14,及び時刻t16の時、温度差が最大の△Tmaxになる。なお、最大温度差ΔTmaxが生じる時刻は時刻t12,t14,及び時刻t16以外にも存在する。

0073

(第3実施形態)
図7は、第3実施形態にかかる半導体集積回路の回路シミュレーション方法を示すフローチャートである。第3実施形態はたとえば、本発明の第1実施形態または第2実施形態で設計、製造された半導体集積回路の回路シミュレーションに適用する場合に適用される。すなわち、第3実施形態は既に製造され完成された半導体集積回路でのタイミング素子の配置が適切であったかどうかを検証する場合に用いる。第3実施形態は、ステップ301〜310から成るがステップ301〜ステップ304のそれぞれは第2実施形態でのステップ201〜ステップ204のそれぞれと同じである。

0074

ステップ301は、一般的に回路を設計する際に、回路動作を考慮して、回路図を作成するステップである。対象となる回路の中には用途に応じて熱源素子や各種論理回路、タイミング素子が含まれる。こうした熱源素子を含む回路機能としてはたとえば、LEDドライバ、モータドライバ、IPD(システム電源装置)等を挙げることができる。

0075

ステップ302は、ステップ301で作成した回路図に沿って、静特性、動特性を回路シミュレーションするステップである。回路シミュレーションではトランジスタレベルの回路接続情報と回路内の素子の電気的特性に従って、回路内の各ノード電圧、各素子に流れる電流の直流特性や、時間応答特性、周波数応答特性などが算出される。回路シミュレーション、熱解析回路シミュレーションには、たとえば、SPICE(Simulation Program with IntegratedCircuit Emphasis)や米国、ケイデンス・デザイン・システムズ社のVirtuosoAMSDesignerなどを用いることができる。

0076

ステップ303は、ステップ302での回路シミュレーションにより発熱量を算出するステップである。すなわち、回路動作時の回路素子に流れる電流と印加される電圧により、熱源素子及びそれ以外の各回路素子も含めて算出する。

0077

ステップ304は、発熱体の面積を算出するステップである。ステップ302の回路シミュレーションでは各回路素子に流れる電流と印加される電圧が求まってくるので、それらのデータから半導体チップ全体に占める発熱部の面積を計算する。発熱部の中には熱源素子だけではなく比較的大きな発熱素子が対象となる。発熱部の面積を求めることは本発明では必須の構成要件ではないが、後述のフロアープランを行うときに各回路素子の配置時に考慮される。

0078

ステップ305〜307は第2実施形態のステップ206〜208と同じである。第3実施形態では、半導体集積回路内の素子が既に配置されているため、第1実施形態でのステップ105及び第2実施形態でのステップ205が不要となる。

0079

ステップ306は、熱シミュレーションソフトプログラムに「リードフレーム情報」を入力するステップである。本書では説明の便宜上「リードフレーム情報」として記述するが、必ずしもリードフレームに関わる情報だけに限定されない。たとえば、ステップ306ではボンドワイヤーの材質、径、長さ等を熱シミュレーションの対象としてもかまわない。ステップ306ではおもにリードフレームの熱伝導率、熱抵抗を算出するためにリードフレームの内部リード、外部リードそれぞれの材料、材質、サイズ、厚み等に基づき熱伝導率、熱抵抗が算出される。なお、熱伝導率や熱抵抗の算出にあたっては、特許文献2〜5に開示された技術思想を考慮しながら行うことができるが、熱分析の便宜性からみると、市販されているたとえば、上記米国ケイデンス・デザイン・システムズ社のVirtuosoAMSDesignerを用いると良い。なお、リードフレームの模式図およびそれに関わるリードフレームの各種情報は、先述の図2に示される。

0080

ステップ307は、「パッケージ情報」を入力するステップである。パッケージ情報なる語句も先に説明した「リードフレーム情報」と同様に便宜上用いている。ステップ307のパッケージ情報では、半導体チップ自体の熱伝導率、熱抵抗、さらにはリードフレームを封止する樹脂体の熱伝導率、熱抵抗を算出する。さらに先に述べたリードフレームが樹脂体に封止された後の熱伝導率、熱抵抗も算出する。さらに、半導体チップ上のボンディングパッドと内部リードとの間に結線されるボンドワイヤーの径、長さに基づきボンディングワイヤーの熱伝導率、熱抵抗が算出される。さらに、ダイがリードフレームではなく、何らかの基板に固着される場合には、その基板の熱抵抗が算出される。また、ダイが固着された基板がさらに別の基板に取り付けられる構成の場合には、その別の基板の熱伝導率、熱抵抗の算出をステップ307で行う。なお、ステップ307で処理されるパッケージの模式図及びそれに関わるパッケージ情報は先述の図3に示される。

0081

なお、第3実施形態ではステップ306でリードフレーム情報を扱い、ステップ307でパッケージ情報を扱ったが、これらの処理ステップの順序は逆転しても構わない。すなわち、ステップ306でパッケージ情報を扱い、ステップ307でリードフレーム情報を扱ってもかまわない。また、リードフレーム情報とパッケージ情報を1つのステップで熱シミュレーションプログラムに入力してもよい。

0082

ステップ308は熱シミュレーションを行うステップである。第1実施形態のステップ108は熱源素子の熱伝達が安定した後、すなわち定常時において、熱源素子2と半導体チップ上の基準点3(モニター点)との間の熱シミュレーションを行ったが、第3実施形態のステップ308は熱源素子2の発熱、熱伝達が変化している状態すなわち過渡的な状態で熱シミュレーションを行う。

0083

ステップ308はステップ307で算出した各時刻、各パターン別の熱勾配から位置最大熱勾配を抽出するステップである。ステップ308と第2実施形態でのステップ209とを比較すると、実施方法は同じであるが、得られる熱勾配の精度が違う。第2実施形態での回路素子の配置は概略のフロアープランであり、大まかな配置でシミュレーションを行うのに対し、第3実施形態では回路素子、とりわけタイミング素子の配置が完了した後に回路シミュレーションを行うため、セットアップ時間、ホールド時間等を適確に把握できるので、これらのマージン設定を次の半導体集積回路の設計、製造時に活用することができる。

0084

ステップ309はステップ308で求めた最大熱勾配によるセットアップ時間、ホールド時間、及び遅延時間の情報を各回路素子、とりわけタイミング素子にフィードバックするステップである。たとえば、信号伝達があるタイミング素子間に温度差がある場合、その温度差による時間遅延を時定数R1C1に変換してフィードバックする。こうしたフィードバックによって、回路シミュレーションをより適確に行うことができる。

0085

ステップ310はステップ309で求めた遅延時間を時定数R1C1に置き換えてフィードバックした後に最終的な回路シミュレーションするステップである。この回路シミュレーションはスタティック、あるいはダイナミックに行ってもよい。こうした回路シミュレーション及び熱シミュレーションによれば、タイミング素子に入力されるデータ信号及びクロック信号の遅延時間を適確に把握することができる。

0086

図8は、第3実施形態、ステップ308,309で適用される時定数を示す概念図である。図8(a)は、DフリップフロップFF1とDフリップフロップFF2は共に温度25℃置かれているので、両者の間には温度差はない。この場合には、両者間に介在される時定数は0であることを示している。図8(b)は、DフリップフロップFF1aは温度25℃に置かれ、DフリップフロップFF1bは温度80℃に置かれた状態を示す。こうした場合には両者に55℃の温度差が生じている。こうした温度差によって、両者には遅延時間が生じるので、その遅延時間を抵抗R1とキャパシタC1の時定数R1C1で示している。実施形態3ではこうした熱情報をタイミング素子にフィードバックし、そのフィードバックした状態で再度回路シミュレーションを行う。こうした回路シミュレーションによって、実体に即した熱解析を行うことができる。なお、各Dフリップフロップは入力端子CP1、D入力端子D1、及びQ出力端子Q1,Q2を有している。

0087

以上説明したように、本発明にかかる半導体集積回路の配置方法、回路シミュレーション方法は、熱源素子を含むタイミング素子のセットアップ時間、ホールド時間、及び遅延時間をリードフレーム情報及びパッケージ情報に基づき適確に把握することができるので、温度変化に対して回路動作の安定した半導体集積回路を提供することができるので、その産業上の利用可能性は極めて高い。

0088

1半導体チップ(半導体集積回路)
2熱源素子
3基準点(モニター点)
21〜24,31〜34,41〜44タイミング素子
A1パッケージスタンドオフ
A2封止体厚
bリード幅
B ボード
bwボンドワイヤー
d ダイ(半導体チップ)
D1 封止体長
daダイアタッチ
dbw ボンドワイヤー径
ddfダイパッドダウンセット
DPダイパッド(ダイフラグ)
eリードピッチ
E パッケージ長
E1 封止体幅
EC樹脂封止体
glフラッグギャップ
hリードフレーム高さ
Hra 金属載置部
Lランド
L1,L2,L3等温線
Lbw ボンドワイヤー長
Ld ダイ長
Lfダイパッド長
Lftリードフット長
OL外部リード
s半田
td ダイ厚
TLタブリード
tl リード幅
Wd ダイ幅
Wf ダイパッド幅
Wtb タブリード幅

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • マツダ株式会社の「 繊維強化樹脂成形品の応力-ひずみ特性予測方法」が 公開されました。( 2020/09/24)

    【課題】繊維強化樹脂成形品の応力−ひずみ特性を、精度よく予測可能な方法を提供する。【解決手段】繊維強化樹脂成形品の応力−ひずみ特性予測方法は、基準となる繊維強化樹脂成形品のサンプルの画像データと、前記... 詳細

  • 三菱電機株式会社の「 半導体装置」が 公開されました。( 2020/09/24)

    【課題】短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供する。【解決手段】半導体装置100は、ドリフト層6の表面に配設されたベー... 詳細

  • 俵山みさこの「 組み合わせ立体回路、組み合わせ立体回路設計システム及びプログラム」が 公開されました。( 2020/09/24)

    【課題】複数の立体パーツを組み合わせることにより形成される組み合わせ立体回路において、多様化する顧客の要望に応じた最適な組み合わせ立体回路を好適に適合させることが可能な組み合わせ立体回路、組み合わせ立... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ