図面 (/)

技術 圧力センサ

出願人 セイコーNPC株式会社
発明者 菱沼邦之
出願日 2015年6月8日 (4年9ヶ月経過) 出願番号 2015-116149
公開日 2017年1月5日 (3年2ヶ月経過) 公開番号 2017-003365
状態 特許登録済
技術分野 圧力センサ 流体圧力測定
主要キーワード センサ容器 ダイヤフラム面積 ダイヤフラム膜 半導体素体 抵抗回路網 ピエゾ薄膜 ダイヤフラム構造 スネーク
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年1月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

感度を十分維持しながら小型化が可能であり、IC機能が形成された半導体基板の上にピエゾ薄膜を形成して経年的に安定な特性を有する圧力センサ及び製造方法を提供する。

解決手段

半導体基板10上に形成されたセンサ機能を有するピエゾ薄膜1と、前記基板の表面領域に形成された前記ピエゾ薄膜からの出力を信号処理する信号処理回路とを有する。ピエゾ薄膜1は前記信号処理回路を被覆保護するパッシベーション膜11上に形成される。パッシベーション膜11はプラズマCVD法によりなるシリコン窒化膜から構成される。パッシベーション膜11は表面を平坦化処理することもできる。

概要

背景

従来、圧力センサは、シリコンなどの半導体基板に形成され、圧力を検出するセンサ部とセンサ部からの出力を増幅処理する信号処理部から構成されている。図7は、その一例である。図において、P−型単結晶シリコン基板の表面領域に不純物拡散してP+拡散層を形成し、これを圧力検知する半導体ピエゾ領域とする。センサ部に隣接する信号処理部(IC部という)にはMOSトランジスタなどのトランジスタを含む信号処理回路が形成されている。半導体ピエゾを用いた圧力センサでは感度を確保するためにダイヤフラム構造が必要である。特許文献1及び特許文献2に開示された圧力センサは、ダイヤフラム構造を用いている。

特許文献1には小型で安価な半導体圧力センサが開示されており、当該半導体圧力センサは、ピエゾ抵抗の形成されるダイヤフラム部を有する半導体素体演算増幅器および薄膜抵抗よりなる抵抗回路網複合集積化されてピエゾ抵抗体よりの出力信号増幅回路が構成されている。 抵抗回路網も薄膜抵抗により感圧素体集積することにより、厚膜抵抗印刷基板が不要となり、小型化され導線による接続の手数も省略できる。

特許文献2には、より小型化を図るとともに回路の保護膜を必要としない半導体圧力センサが開示されている。当該圧力センサは、P- 型単結晶シリコン基板の表面には、シリコンよりなるダイヤフラムが配置されている。このP- 型単結晶シリコン基板の表面とダイヤフラムとにより圧力基準室が形成されている。圧力基準室内におけるダイヤフラムには、ピエゾ抵抗層としてのP+拡散層が形成されている。圧力基準室内おいてP- 型単結晶シリコン基板の表面には、バイポーラトランジスタ等よりなる集積回路が形成され、集積回路はP+ 拡散層と電気的に接続されている。この圧力センサでは、ダイヤフラムと集積回路とが縦方向に配置されることとなり、同一面にダイヤフラムと集積回路とを配置する場合に比べ小さくすることが可能となる。また集積回路は、半導体基板及びダイヤフラムにて外気とは遮断され、外気との接触が避けられる。
従来の圧力センサにおいて、引用文献1のものは、図7の圧力センサと同様にセンサ部とIC部は、半導体基板の同じ平面に形成され、引用文献2では半導体基板を積み重ねて形成されている。

概要

感度を十分維持しながら小型化が可能であり、IC機能が形成された半導体基板の上にピエゾ薄膜を形成して経年的に安定な特性を有する圧力センサ及び製造方法を提供する。半導体基板10上に形成されたセンサ機能を有するピエゾ薄膜1と、前記基板の表面領域に形成された前記ピエゾ薄膜からの出力を信号処理する信号処理回路とを有する。ピエゾ薄膜1は前記信号処理回路を被覆保護するパッシベーション膜11上に形成される。パッシベーション膜11はプラズマCVD法によりなるシリコン窒化膜から構成される。パッシベーション膜11は表面を平坦化処理することもできる。

目的

本発明は、このような事情によりなされたものであり、感度を十分維持しながら小型化が可能であって、IC機能(集積回路)が形成された半導体基板の上にピエゾ薄膜を形成して経年的に安定な特性を有するようにした圧力センサ及びその製造方法を提供し、前記ピエゾ薄膜を形成してから当該半導体基板のバックグラインドを行って基板の薄化によりセンサ感度確定できる圧力センサの製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板と、前記半導体基板上に形成され、センサ機能を有するピエゾ薄膜と、前記半導体基板の表面領域に形成され、前記ピエゾ薄膜からの出力を信号処理する信号処理回路とを具備し、前記ピエゾ薄膜は、前記信号処理回路を被覆保護するパッシベーション膜上に形成されていることを特徴とする圧力センサ

請求項2

前記パッシベーション膜は、プラズマCVD法により形成されたシリコン窒化膜であることを特徴とする請求項1に記載の圧力センサ。

請求項3

半導体基板の表面領域に信号処理回路を形成後当該信号処理回路をパッシベーション膜で被覆保護する工程と、前記パッシベーション膜上にセンサ機能を有するピエゾ薄膜を形成する工程とを具備し、前記信号処理回路は、前記ピエゾ薄膜からの出力を信号処理することを特徴とする圧力センサの製造方法。

請求項4

前記パッシベーション膜は、表面を平坦化処理することを特徴とする請求項3に記載の圧力センサの製造方法。

請求項5

前記ピエゾ薄膜を形成する工程の後、前記半導体基板に対してバックグラインドを行って薄化する工程をさらに有することを特徴とする請求項3又は請求項4に記載の圧力センサの製造方法。

技術分野

0001

本発明は、ピエゾ薄膜を用いた圧力センサに関するものである。

背景技術

0002

従来、圧力センサは、シリコンなどの半導体基板に形成され、圧力を検出するセンサ部とセンサ部からの出力を増幅処理する信号処理部から構成されている。図7は、その一例である。図において、P−型単結晶シリコン基板の表面領域に不純物拡散してP+拡散層を形成し、これを圧力検知する半導体ピエゾ領域とする。センサ部に隣接する信号処理部(IC部という)にはMOSトランジスタなどのトランジスタを含む信号処理回路が形成されている。半導体ピエゾを用いた圧力センサでは感度を確保するためにダイヤフラム構造が必要である。特許文献1及び特許文献2に開示された圧力センサは、ダイヤフラム構造を用いている。

0003

特許文献1には小型で安価な半導体圧力センサが開示されており、当該半導体圧力センサは、ピエゾ抵抗の形成されるダイヤフラム部を有する半導体素体演算増幅器および薄膜抵抗よりなる抵抗回路網複合集積化されてピエゾ抵抗体よりの出力信号増幅回路が構成されている。 抵抗回路網も薄膜抵抗により感圧素体集積することにより、厚膜抵抗印刷基板が不要となり、小型化され導線による接続の手数も省略できる。

0004

特許文献2には、より小型化を図るとともに回路の保護膜を必要としない半導体圧力センサが開示されている。当該圧力センサは、P- 型単結晶シリコン基板の表面には、シリコンよりなるダイヤフラムが配置されている。このP- 型単結晶シリコン基板の表面とダイヤフラムとにより圧力基準室が形成されている。圧力基準室内におけるダイヤフラムには、ピエゾ抵抗層としてのP+拡散層が形成されている。圧力基準室内おいてP- 型単結晶シリコン基板の表面には、バイポーラトランジスタ等よりなる集積回路が形成され、集積回路はP+ 拡散層と電気的に接続されている。この圧力センサでは、ダイヤフラムと集積回路とが縦方向に配置されることとなり、同一面にダイヤフラムと集積回路とを配置する場合に比べ小さくすることが可能となる。また集積回路は、半導体基板及びダイヤフラムにて外気とは遮断され、外気との接触が避けられる。
従来の圧力センサにおいて、引用文献1のものは、図7の圧力センサと同様にセンサ部とIC部は、半導体基板の同じ平面に形成され、引用文献2では半導体基板を積み重ねて形成されている。

先行技術

0005

特開平1−150832号公報
特開平6−112510号公報

発明が解決しようとする課題

0006

従来技術において、特許文献1及び特許文献2に例示されているように、センサ機能AMPAD変換等のセンサ信号の処理を行うIC機能との一体化した場合において、小型化、構造の簡略による低コスト化目指す場合、容易な小型化ができず、また、工程が複雑化し、仮に、圧力センサを縮小する場合には、ダイヤフラム面積を縮小せざる得なくなり、その結果、センサ感度の低下につながるという問題があった。さらに、構造の簡略による低コスト化を目指す場合、ダイヤフラム構造形成のため工程が複雑化し、製品を完全に仕上げるまでに要する時間(TAT:turn-around-time)が長くなってしまう。また、センサ感度はダイヤフラム膜厚に左右されるために、工程中に感度が確定してしまい歩留まりの低下を招くという問題があり、また、ダイヤフラムの薄膜のために破損し易いという問題も抱えていた。

0007

本発明は、このような事情によりなされたものであり、感度を十分維持しながら小型化が可能であって、IC機能(集積回路)が形成された半導体基板の上にピエゾ薄膜を形成して経年的に安定な特性を有するようにした圧力センサ及びその製造方法を提供し、前記ピエゾ薄膜を形成してから当該半導体基板のバックグラインドを行って基板の薄化によりセンサ感度を確定できる圧力センサの製造方法を提供する。

課題を解決するための手段

0008

本発明の圧力センサの一態様は、半導体基板と、前記半導体基板上に形成され、センサ機能を有するピエゾ薄膜と、前記半導体基板の表面領域に形成され、前記ピエゾ薄膜からの出力を信号処理する信号処理回路とを具備し、前記ピエゾ薄膜は、前記信号処理回路を被覆保護するパッシベーション膜上に形成されていることを特徴としている。パッシベーション膜は、プラズマCVD(plasma enhancedCVD)から形成されたシリコン窒化膜から構成されているようにしても良い。
本発明の圧力センサの製造方法の一態様は、半導体基板の表面領域に信号処理回路を形成後、当該信号処理回路をパッシベーション膜で被覆保護する工程と、前記パッシベーション膜上にセンサ機能を有するピエゾ薄膜を形成する工程とを具備し、前記信号処理回路は、前記ピエゾ薄膜からの出力を信号処理することを特徴としている。前記パッシベーション膜は、プラズマCVD(plasma enhanced CVD)により形成されたシリコン窒化膜から構成されているようにしても良い。前記パッシベーション膜は、表面を平坦化処理しても良い。

発明の効果

0009

本発明の圧力センサは、感度を十分維持しながら小型化が可能であり、IC機能(集積回路)が形成され、安定したパッシベーション膜の上にピエゾ薄膜センサを形成することにより経年的に安定な特性を有することが可能になる。また、前記ピエゾ薄膜を形成してから当該半導体基板のバックグラインドを行って基板の薄化をすることによりセンサ感度を容易に確定することが出来る。

図面の簡単な説明

0010

実施例1に係る圧力センサの断面図。
図1の半導体基板上に形成されたピエゾ薄膜の平面図。
図1の圧力センサを容器収納した状態の断面図。
図1に係る圧力センサの製造方法を説明する工程断面図。
実施例2に係る圧力センサの製造方法を説明する工程断面図。
実施例3に係る圧力センサの製造方法を説明する工程断面図。
従来技術に係る圧力センサの断面図。

0011

以下、実施例を参照して発明の実施の形態を説明する。

0012

図1乃至図4を参照して実施例1を説明する。
この実施例の圧力センサ20は、図1に示すように、半導体基板10と、この半導体基板10上に形成されたセンサ機能を有するピエゾ薄膜1と、半導体基板10の表面領域に形成され、ピエゾ薄膜1からの出力を信号処理する信号処理回路とを有している。図ではピエゾ薄膜1の形成された領域をセンサ部といい、信号処理回路が形成された領域をIC部もしくは信号処理部という。

0013

信号処理回路は、MOSトランジスタ15などが形成された集積回路であり、パッシベーション膜11により被覆保護されている。ピエゾ薄膜1は、パッシベーション膜11上に形成されている。この実施例では、パッシベーション膜11は、プラズマCVD(plasma enhancedCVD)により形成されたシリコン窒化膜から構成されている。プラズマCVDは、化学的気相成長法(CVD)の1種であり、この方法による膜は、耐湿性機械的強度等に優れた保護絶縁膜であることが半導体製造技術では知られている。
プラズマCVD法は、形成しようとする薄膜材料を構成する元素からなる化合物ガスを基板上に供給し、気相または基板表面における化学反応解離、反応させて所望の薄膜を得る方法であり、ガス分子励起する励起源プラズマ放電を用いるのがプラズマCVDという。

0014

ピエゾ薄膜1は、感歪素子として用いられ、ピエゾ薄膜1としては通常知られている材料を用いる。例えば、Cr系の薄膜、酸化タンタルなどの酸化物チタン酸鉛チタンジルコン酸鉛チタン酸バリウムタンタル酸リチウムニオブ酸リチウム等が知られている。そして、例えば、酸化タンタル膜は、ターゲット金属タンタルを用い、アルゴン酸素反応ガスに用いてパッシベーション膜11上に形成される。ピエゾ薄膜1は、感歪素子としての感度を良くするためにパッシベーション膜11の上に4つ形成される(図2参照)。この実施例では、図2に示すように、スネーク状に複数のピエゾ薄膜1を複数形成し、ピエゾ抵抗を大きくしてセンサ感度を大きくする工夫がなされている。

0015

半導体基板10は、P−型単結晶シリコンからなり、その表面領域に不純物を拡散してP+拡散層を形成してMOSトランジスタ15などのトランジスタを含む信号処理回路が形成されている。
次に、図3を参照して圧力センサの使用方法を説明する。
センサチップ20を搭載するセンサ容器30は、図に示すように、底部に圧力を検知する開孔を有している。チップ20は、容器30の底面にOリングを介して載置される。そして、開口部から嵌合されたチップ押さえとOリングとによってチップ20は容器30に固定される。このような圧力センサ20は、外部の圧力変動を容器30底部に設けた開孔を介して検出する。

0016

次に、図4を参照して圧力センサの製造方法を説明する。
この実施例における半導体基板10は、P型シリコン半導体を用いる。図に示すように、半導体基板10にはn型拡散領域ソースドレインとするMOSトランジスタ15を含むトランジスタ等が形成され、これらは信号処理回路として用いられる集積回路を構成している。信号処理回路が形成された半導体基板10の上には、回路内の素子間を電気的に接続する配線あるいはピエゾ薄膜1からのセンサ信号を信号処理回路の内部に導く配線、信号処理回路の出力を外部に導く配線等が多層配線13として形成されている。
上層の多層配線13上には絶縁膜であるバッファ層12を介してパッシベーション膜11が形成される。パッシベーション膜11は、シリコン窒化膜からなり、プラズマCVD法により形成される。例えば、反応ガスとしてシラン及びアンモニア混合ガスあるいはシラン及びアンモニア及び窒素の混合ガスを用いて保護絶縁膜であるシリコン窒化膜から構成されたパッシベーション膜11が形成される。

0017

次に、ピエゾ薄膜1をパッシベーション膜11上に形成する。例えば、チタン酸バリウムなどをDCマグネトロンスパッタリング法などにより1μm程度の厚さに成膜する。
以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、IC機能(集積回路)が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。プラズマ窒化膜は、ひずみは大きいが安定性が高く、水分を遮断する機能が高いので、前述のような特性が得られる。

0018

次に、図5を参照して実施例2を説明する。この実施例は、センサ感度を適宜調整する方法に特徴がある。
まず、半導体基板10の表面領域に信号処理回路を形成後当該信号処理回路をパッシベーション膜11で被覆保護する。
次に、ピエゾ薄膜1をパッシベーション膜11上にDCマグネトロンスパッタリング法などにより成膜する。次に、この成膜を所定の形状(図2参照)にパターニングしてから、半導体基板10の裏面を、図5の矢印に示すように、バックグラインドによって薄化し、これによって圧力センサのセンサ感度を適宜調整する。バックグラインド(BG)による薄化は、現在の半導体技術では、15μm程度の厚さまで可能である。

0019

以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、IC機能(集積回路)が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。また、基板の薄化によりセンサ感度を容易に確定することが出来る。

0020

次に、図6を参照して実施例3を説明する。この実施例は、パッシベーション膜の平坦化に特徴がある。
この実施例における半導体基板10は、P型シリコン半導体を用いる。図4と同様に、半導体基板10にはn型拡散領域をソース、ドレインとするMOSトランジスタ15を含むトランジスタ等が形成され、これらは信号処理回路として用いられる。信号処理回路が形成された半導体基板10の上には、回路内の多層配線13が形成されている。最上層の多層配線13上にはバッファ層12を介してパッシベーション膜11が形成される。パッシベーション膜11は、シリコン窒化膜からなり、プラズマCVD法により形成される。

実施例

0021

この実施例では、パッシベーション膜11は、成膜後表面を平坦化する。半導体技術においては、絶縁膜の平坦化技術において、塗布平坦化、自己平坦化膜、加工整形平坦化等様々な方法があるが、この実施例では、例えば、加工整形平坦化法に含まれるCMP(Chemical Mechanical Polishing)を用いる。次に、ピエゾ薄膜1をパッシベーション膜11上に形成する。
以上、この実施例の圧力センサは、感度を十分維持しながら小型化が可能であり、IC機能(集積回路)が形成され、安定したパッシベーション膜の上にピエゾ薄膜を形成することにより経年的に安定な特性を有することが可能になる。また、パッシベーション膜を平坦化して、その上にピエゾ薄膜を形成するので、特性変化の少ない均一な製品が得られる。

0022

1・・・ピエゾ薄膜
10・・・半導体基板
11・・・パッシベーション膜
12・・・バッファ層
13・・・配線
14・・・層間絶縁膜
15・・・MOSトランジスタ
20・・・チップ
30・・・容器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ