図面 (/)

技術 同期整流回路、その制御回路、ワイヤレス受電装置および電子機器

出願人 ローム株式会社
発明者 井上直樹
出願日 2015年5月18日 (5年6ヶ月経過) 出願番号 2015-101298
公開日 2016年12月22日 (3年11ヶ月経過) 公開番号 2016-220351
状態 特許登録済
技術分野 整流装置 電磁波による給配電方式
主要キーワード キャリブレーション期間中 電流ゼロクロス点 ポータブルオーディオ機器 検出遅延 Pチャンネル 電流ゼロ ワイヤレス給電システム カウントダウン動作
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年12月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

効率を改善した同期整流回路を提供する。

解決手段

第1可変電圧源VS1は、可変の第1しきい値電圧VZC1を生成する。第1ゼロカレント検出コンパレータZC_CMP1は、第1入力ノードAC1の第1電圧VAC1を第1しきい値電圧VZC1と比較し、比較結果を示すZC_DET1信号を生成する。第1調整用コンパレータADJ_CMP1は、第1電圧VAC1を第1基準電圧VTH1と比較する。第1調節部210は、第1調節用コンパレータADJ_CMP1の出力VF_DET1にもとづいて、第1可変電圧源VS1が生成する第1しきい値電圧VZC1を変化させる。制御ロジック202は、少なくとも第1検出信号ZC_DET1に応じて、ブリッジ回路102の状態を遷移させる。

概要

背景

交流信号整流する目的で整流回路が使用される。整流回路には、ダイオードを用いたダイオードブリッジと、トランジスタ(スイッチ)を用いた同期整流回路が存在する。図1は、同期整流回路の回路図である。同期整流回路100は、ブリッジ形式で接続される第1トランジスタM1〜第4トランジスタM4、ダイオードD1〜D4および制御回路200を備える。制御回路200は、対角に位置する第1トランジスタM1および第4トランジスタM4を含む第1ペアと、対角に位置する第2トランジスタM2および第3トランジスタM3を含む第2ペアと、を相補的オンオフする。同期整流回路100の出力には、平滑キャパシタ120が接続される。同期整流回路100の入力端子AC1,AC2には、図示しない回路から、逆相交流電流IAC1,IAC2が入出力する。電流IAC1,IAC2は、同期整流回路100に流れ込む向きを正にとっている。

ダイオードブリッジは、複雑な制御が不要であるため構成が簡素であるが、ダイオードの電圧降下損失となる。同期整流回路100は、ダイオードに代えて、オン抵抗が小さな、したがって電圧降下が小さなトランジスタを用いるため、損失が小さく、理想的に動作させれば高効率を得ることができる。

概要

効率を改善した同期整流回路を提供する。第1可変電圧源VS1は、可変の第1しきい値電圧VZC1を生成する。第1ゼロカレント検出コンパレータZC_CMP1は、第1入力ノードAC1の第1電圧VAC1を第1しきい値電圧VZC1と比較し、比較結果を示すZC_DET1信号を生成する。第1調整用コンパレータADJ_CMP1は、第1電圧VAC1を第1基準電圧VTH1と比較する。第1調節部210は、第1調節用コンパレータADJ_CMP1の出力VF_DET1にもとづいて、第1可変電圧源VS1が生成する第1しきい値電圧VZC1を変化させる。制御ロジック202は、少なくとも第1検出信号ZC_DET1に応じて、ブリッジ回路102の状態を遷移させる。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ブリッジ回路とともに同期整流回路を構成する制御回路であって、ブリッジ回路は、第1入力ノード整流ノードの間に設けられる第1トランジスタと、第2入力ノードと前記整流ノードの間に設けられる第2トランジスタと、前記第1入力ノードと基準ノードの間に設けられる第3トランジスタと、前記第2入力ノードと前記基準ノードの間に設けられる第4トランジスタと、を含み、前記制御回路は、可変の第1しきい値電圧を生成する第1可変電圧源と、前記第1入力ノードの第1電圧を前記第1しきい値電圧と比較し、前記第1電圧が前記第1しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第1検出信号を生成する第1ゼロカレント検出コンパレータと、前記第1電圧を第1基準電圧と比較する第1調節用コンパレータと、前記第1調節用コンパレータの出力にもとづいて、前記第1可変電圧源が生成する前記第1しきい値電圧を変化させる第1調節部と、前記第1検出信号に応じて、前記ブリッジ回路の状態を遷移させる制御ロジックと、を備えることを特徴とする制御回路。

請求項2

前記第1調節部は、前記第1調節用コンパレータの出力に応じて、カウントアップカウントダウン動作が選択されるアップダウンカウンタを含み、前記第1しきい値電圧は、前記アップダウンカウンタのカウント値に応じて設定されることを特徴とする請求項1に記載の制御回路。

請求項3

前記第1しきい値電圧はゼロ近傍で可変であり、前記第1基準電圧は負電圧であり、前記制御ロジックは、前記第1検出信号が前記第1レベルとなると、前記ブリッジ回路を、前記第1トランジスタおよび前記第4トランジスタのペアオフであり、前記第2トランジスタおよび前記第3トランジスタのペアがオンである第1状態から、前記第1トランジスタから前記第4トランジスタがオフである第2状態に遷移させることを特徴とする請求項1または2に記載の制御回路。

請求項4

前記第1基準電圧は、ダイオード順方向電圧をVfとするとき、−Vfより高く定められることを特徴とする請求項3に記載の制御回路。

請求項5

前記第2入力ノードの第2電圧を第2しきい値電圧と比較し、前記第2電圧が前記第2しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第2検出信号を生成する第2ゼロカレント検出コンパレータをさらに備え、前記制御ロジックは、前記第2検出信号が前記第1レベルとなると、前記ブリッジ回路を、前記第2トランジスタおよび前記第3トランジスタのペアがオフであり、前記第1トランジスタおよび前記第4トランジスタのペアがオンである第3状態から、前記第1トランジスタから前記第4トランジスタがオフである第4状態に遷移させることを特徴とする請求項3または4に記載の制御回路。

請求項6

可変の前記第2しきい値電圧を生成する第2可変電圧源と、前記第2電圧を負の第2基準電圧と比較する第2調整用コンパレータと、前記第2調整用コンパレータの出力にもとづいて、前記第2可変電圧源が生成する前記第2しきい値電圧を変化させる第2調節部と、をさらに備えることを特徴とする請求項5に記載の制御回路。

請求項7

前記制御ロジックは、前記第2検出信号が前記第2レベルとなると、前記ブリッジ回路を前記第2状態から前記第3状態に遷移させ、前記第1検出信号が前記第2レベルとなると、前記ブリッジ回路を前記第4状態から前記第1状態に遷移させることを特徴とする請求項5または6に記載の制御回路。

請求項8

前記第1ゼロカレント検出コンパレータおよび前記第2ゼロカレント検出コンパレータはそれぞれ、ヒステリシスコンパレータであることを特徴とする請求項7に記載の制御回路。

請求項9

前記第1電圧を第3しきい値電圧と比較し、比較結果を示す第3検出信号を生成する第3ゼロカレント検出コンパレータと、前記第2電圧を第4しきい値電圧と比較し、比較結果を示す第4検出信号を生成する第4ゼロカレント検出コンパレータと、をさらに備え、前記制御ロジックは、前記第3検出信号、前記第4検出信号の一方に応じて、前記ブリッジ回路を前記第2状態から前記第3状態に遷移させ、他方に応じて前記第4状態から前記第1状態に遷移させることを特徴とする請求項5または6に記載の制御回路。

請求項10

前記第1しきい値電圧は前記整流ノードに生ずる整流電圧の近傍で可変であり、前記第1基準電圧は前記整流電圧より高い正電圧であり、前記制御ロジックは、前記第1検出信号が前記第2レベルとなると、前記ブリッジ回路を、前記第2トランジスタおよび前記第3トランジスタのペアがオフであり、前記第1トランジスタおよび前記第4トランジスタのペアがオンである第3状態から、前記第1トランジスタから前記第4トランジスタがオフである第4状態に遷移させることを特徴とする請求項1または2に記載の制御回路。

請求項11

前記第1基準電圧は、ダイオードの順方向電圧をVf、前記整流電圧をVRECTとするとき、VRECT+Vfより低く定められることを特徴とする請求項10に記載の制御回路。

請求項12

前記第2入力ノードの第2電圧を第2しきい値電圧と比較し、前記第2電圧が前記第2しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第2検出信号を生成する第2ゼロカレント検出コンパレータをさらに備え、前記制御ロジックは、前記第2検出信号が前記第2レベルとなると、前記ブリッジ回路を、前記第1トランジスタおよび前記第4トランジスタのペアがオフであり、前記第2トランジスタおよび前記第3トランジスタのペアがオンである第1状態から、前記第1トランジスタから前記第4トランジスタがオフである第2状態に遷移させることを特徴とする請求項10または11に記載の制御回路。

請求項13

可変の前記第2しきい値電圧を生成する第2可変電圧源と、前記第2電圧を正の第2基準電圧と比較する第2調整用コンパレータと、前記第2調整用コンパレータの出力にもとづいて、前記第2可変電圧源が生成する前記第2しきい値電圧を変化させる第2調節部と、をさらに備えることを特徴とする請求項12に記載の制御回路。

請求項14

前記制御ロジックは、前記第1検出信号が前記第1レベルとなると、前記ブリッジ回路を前記第2状態から前記第3状態に遷移させ、前記第2検出信号が前記第1レベルとなると、前記ブリッジ回路を前記第4状態から前記第1状態に遷移させることを特徴とする請求項12または13に記載の制御回路。

請求項15

前記第1ゼロカレント検出コンパレータおよび前記第2ゼロカレント検出コンパレータはそれぞれ、ヒステリシスコンパレータであることを特徴とする請求項14に記載の制御回路。

請求項16

前記第1電圧を第3しきい値電圧と比較し、比較結果を示す第3検出信号を生成する第3ゼロカレント検出コンパレータと、前記第2電圧を第4しきい値電圧と比較し、比較結果を示す第4検出信号を生成する第4ゼロカレント検出コンパレータと、をさらに備え、前記制御ロジックは、前記第3検出信号、前記第4検出信号の一方に応じて、前記ブリッジ回路を前記第2状態から前記第3状態に遷移させ、他方に応じて前記第4状態から前記第1状態に遷移させることを特徴とする請求項12または13に記載の制御回路。

請求項17

ひとつの半導体基板集積化されることを特徴とする請求項1から16のいずれかに記載の制御回路。

請求項18

ブリッジ回路と、前記ブリッジ回路を制御する請求項1から17のいずれかに記載の制御回路と、を備えることを特徴とする同期整流回路。

請求項19

受信コイルと、前記受信コイルと接続されるブリッジ回路と、前記ブリッジ回路を制御する請求項1から17のいずれかに記載の制御回路と、を備えることを特徴とするワイヤレス受電装置

請求項20

請求項18に記載の同期整流回路を備えることを特徴とする電子機器

技術分野

0001

本発明は、同期整流回路に関する。

背景技術

0002

交流信号整流する目的で整流回路が使用される。整流回路には、ダイオードを用いたダイオードブリッジと、トランジスタ(スイッチ)を用いた同期整流回路が存在する。図1は、同期整流回路の回路図である。同期整流回路100は、ブリッジ形式で接続される第1トランジスタM1〜第4トランジスタM4、ダイオードD1〜D4および制御回路200を備える。制御回路200は、対角に位置する第1トランジスタM1および第4トランジスタM4を含む第1ペアと、対角に位置する第2トランジスタM2および第3トランジスタM3を含む第2ペアと、を相補的オンオフする。同期整流回路100の出力には、平滑キャパシタ120が接続される。同期整流回路100の入力端子AC1,AC2には、図示しない回路から、逆相交流電流IAC1,IAC2が入出力する。電流IAC1,IAC2は、同期整流回路100に流れ込む向きを正にとっている。

0003

ダイオードブリッジは、複雑な制御が不要であるため構成が簡素であるが、ダイオードの電圧降下損失となる。同期整流回路100は、ダイオードに代えて、オン抵抗が小さな、したがって電圧降下が小さなトランジスタを用いるため、損失が小さく、理想的に動作させれば高効率を得ることができる。

先行技術

0004

米国特許第8,278,889号明細書

発明が解決しようとする課題

0005

図2(a)〜(c)は、同期整流回路100の動作を示す波形図である。本明細書における波形図やタイムチャート縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。同期整流回路100を高効率で動作させるためには、電流Iがゼロとなるタイミング(ゼロクロスという)で、トランジスタをスイッチングさせることが求められる。これをゼロカレントスイッチングと称する。

0006

図2(b)、(c)は、ゼロカレント近傍の電流IAC1、電圧VAC1の波形を示す。図2(b)は、高効率が得られる理想動作を示しており、電流IAC1のゼロクロスと同時に、スイッチが切りかえられる。

0007

制御回路200は、何らかの手段により、ゼロクロスのタイミングを検出し、ゼロクロスタイミングで直ちに状態を遷移させる。しかしながら現実的には、ゼロクロスタイミングの検出速度有限であるから、無視できない遅延が生じ、またゼロクロスタイミングの検出後に状態遷移するまでにも制御遅延伝搬遅延が生ずる。図2(c)には、ゼロクロスタイミングtZCから状態遷移までに遅延τが存在する場合を示す。遅延τの間、第1トランジスタM1はオフであるため、AC1端子から同期整流回路100に流れ込む電流IAC1は、第1トランジスタM1と並列なダイオードD1に流れることとなり、効率が悪化する。特に、電流IACの周波数が高くなると、遅延τによる効率低下の影響が顕著となる。

0008

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善した同期整流回路の提供にある。

課題を解決するための手段

0009

本発明のある態様は、ブリッジ回路とともに同期整流回路を構成する制御回路に関する。ブリッジ回路は、第1入力ノードと整流ノードの間に設けられる第1トランジスタと、第2入力ノードと整流ノードの間に設けられる第2トランジスタと、第1入力ノードと基準ノードの間に設けられる第3トランジスタと、第2入力ノードと基準ノードの間に設けられる第4トランジスタと、を含む。制御回路は、可変の第1しきい値電圧を生成する第1可変電圧源と、第1入力ノードの第1電圧を第1しきい値電圧と比較し、第1電圧が第1しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第1検出信号を生成する第1ゼロカレント検出コンパレータと、第1電圧を第1基準電圧と比較する第1調節用コンパレータと、第1調節用コンパレータの出力にもとづいて、第1可変電圧源が生成する第1しきい値電圧を変化させる第1調節部と、第1検出信号に応じて、ブリッジ回路の状態を遷移させる制御ロジックと、を備える。

0010

この態様によると、第1しきい値電圧を、理想的なゼロカレントスイッチングに対応する電圧レベルに調節でき、効率を改善できる。

0011

ある態様において第1調節部は、第1調節用コンパレータの出力に応じて、カウントアップカウントダウン動作が選択されるアップダウンカウンタを含んでもよい。第1しきい値電圧は、アップダウンカウンタのカウント値に応じて設定されてもよい。

0012

(負側検出)
ある態様において、第1しきい値電圧はゼロ近傍で可変であってもよく、第1基準電圧は負電圧であってもよい。制御ロジックは、第1検出信号が第1レベルとなると、ブリッジ回路を、第1トランジスタおよび第4トランジスタのペアがオフであり、第2トランジスタおよび第3トランジスタのペアがオンである第1状態から、第1トランジスタから第4トランジスタがオフである第2状態に遷移させてもよい。

0013

ある態様において第1基準電圧は、ダイオードの順方向電圧をVfとするとき、−Vfより高く定められてもよい。
これにより、第3トランジスタと並列なダイオードに電流が流れる状態を好適に検出できる。

0014

ある態様において、制御回路は、第2入力ノードの第2電圧を第2しきい値電圧と比較し、第2電圧が第2しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第2検出信号を生成する第2ゼロカレント検出コンパレータをさらに備えてもよい。制御ロジックは、第2検出信号が第1レベルとなると、ブリッジ回路を、第2トランジスタおよび第3トランジスタのペアがオフであり、第1トランジスタおよび第4トランジスタのペアがオンである第3状態から、第1トランジスタから第4トランジスタがオフである第4状態に遷移させてもよい。

0015

ある態様において、制御回路は、可変の第2しきい値電圧を生成する第2可変電圧源と、第2電圧を負の第2基準電圧と比較する第2調整用コンパレータと、第2調整用コンパレータの出力にもとづいて、第2可変電圧源が生成する第2しきい値電圧を変化させる第2調節部と、をさらに備えてもよい。
この態様によると、第2しきい値電圧を、理想的なゼロカレントスイッチングに対応する電圧レベルに調節でき、さらに効率を改善できる。

0016

ある態様において、制御ロジックは、第2検出信号が第2レベルとなると、ブリッジ回路を第2状態から第3状態に遷移させ、第1検出信号が第2レベルとなると、ブリッジ回路を第4状態から第1状態に遷移させてもよい。
これにより、ゼロカレント用のコンパレータを2個とすることができ、回路面積を削減できる。

0017

ある態様において、第1ゼロカレント検出コンパレータおよび第2ゼロカレント検出コンパレータはそれぞれ、ヒステリシスコンパレータであってもよい。
この場合、ヒステリシス幅に応じて、第2状態から第3状態、第4状態から第1状態への遷移のしきい値を調節できる。

0018

ある態様において制御回路は、第1電圧を第3しきい値電圧と比較し、比較結果を示す第3検出信号を生成する第3ゼロカレント検出コンパレータと、第2電圧を第4しきい値電圧と比較し、比較結果を示す第4検出信号を生成する第4ゼロカレント検出コンパレータと、をさらに備えてもよい。制御ロジックは、第3検出信号、第4検出信号の一方に応じて、ブリッジ回路を第2状態から第3状態に遷移させ、他方に応じて第4状態から第1状態に遷移させてもよい。
この場合、第3、第4しきい値電圧を、第1、第2しきい値電圧の調節に依存せずに独立に規定することができる。

0019

(正側検出)
ある態様において、第1しきい値電圧は整流ノードに生ずる整流電圧の近傍で可変であってもよく、第1基準電圧は整流電圧より高い正電圧であってもよい。制御ロジックは、第1検出信号が第2レベルとなると、ブリッジ回路を、第2トランジスタおよび第3トランジスタのペアがオフであり、第1トランジスタおよび第4トランジスタのペアがオンである第3状態から、第1トランジスタから第4トランジスタがオフである第4状態に遷移させてもよい。

0020

第1基準電圧は、ダイオードの順方向電圧をVf、整流電圧をVRECTとするとき、整流電圧VRECTより高く、VRECT+Vfより低く定められてもよい。
これにより、第1トランジスタと並列なダイオードに電流が流れる状態を好適に検出できる。

0021

ある態様において制御回路は、第2入力ノードの第2電圧を第2しきい値電圧と比較し、第2電圧が第2しきい値電圧より高いとき第1レベル、低いとき第2レベルとなる第2検出信号を生成する第2ゼロカレント検出コンパレータをさらに備えてもよい。制御ロジックは、第2検出信号が第2レベルとなると、ブリッジ回路を、第1トランジスタおよび第4トランジスタのペアがオフであり、第2トランジスタおよび第3トランジスタのペアがオンである第1状態から、第1トランジスタから第4トランジスタがオフである第2状態に遷移させてもよい。

0022

ある態様において制御回路は、可変の第2しきい値電圧を生成する第2可変電圧源と、第2電圧を正の第2基準電圧と比較する第2調整用コンパレータと、第2調整用コンパレータの出力にもとづいて、第2可変電圧源が生成する第2しきい値電圧を変化させる第2調節部と、をさらに備えてもよい。

0023

ある態様において制御ロジックは、第1検出信号が第1レベルとなると、ブリッジ回路を第2状態から第3状態に遷移させ、第2検出信号が第1レベルとなると、ブリッジ回路を第4状態から第1状態に遷移させてもよい。

0024

ある態様において第1ゼロカレント検出コンパレータおよび第2ゼロカレント検出コンパレータはそれぞれ、ヒステリシスコンパレータであってもよい。

0025

ある態様において制御回路は、第1電圧を第3しきい値電圧と比較し、比較結果を示す第3検出信号を生成する第3ゼロカレント検出コンパレータと、第2電圧を第4しきい値電圧と比較し、比較結果を示す第4検出信号を生成する第4ゼロカレント検出コンパレータと、をさらに備えてもよい。制御ロジックは、第3検出信号、第4検出信号の一方に応じて、ブリッジ回路を第2状態から第3状態に遷移させ、他方に応じて第4状態から第1状態に遷移させてもよい。

0026

ある態様において、制御回路は、ひとつの半導体基板一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗キャパシタなどが半導体基板の外部に設けられていてもよい。

0027

本発明の別の態様は、同期整流回路に関する。同期整流回路は、ブリッジ回路と、ブリッジ回路を制御する上述のいずれかの制御回路と、を備えてもよい。

0028

本発明の別の態様は、ワイヤレス受電装置に関する。ワイヤレス受電装置は、受信コイルと、受信コイルと接続されるブリッジ回路と、ブリッジ回路を制御する上述のいずれかの制御回路と、を備える。

0029

本発明の別の態様は電子機器に関する。電子機器は、上述のワイヤレス受電装置を備える。

0030

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

発明の効果

0031

本発明のある態様によれば、同期整流回路の効率を改善できる。

図面の簡単な説明

0032

同期整流回路の回路図である。
図2(a)〜(c)は、同期整流回路の動作を示す波形図である。
実施の形態に係る制御回路を備える同期整流回路の回路図である。
同期整流回路の基本動作を示す波形図である。
図5(a)〜(d)は、図3の同期整流回路の動作波形図である。
第1調節部の構成例を示す回路図である。
図6の第1調節部のフローチャートである。
第1変形例に係る制御回路のブロック図である。
第3変形例に係る同期整流回路の動作波形図である。
同期整流回路を備えるワイヤレス受電装置のブロック図である。

実施例

0033

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

0034

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

0035

図3は、実施の形態に係る制御回路200を備える同期整流回路100の回路図である。同期整流回路100は、ブリッジ回路102および制御回路200を備える。ブリッジ回路102は、AC1端子(第1入力ノード)、AC2端子(第2入力ノード)、RECT端子(整流ノード)、GND端子(基準ノード)、ブリッジ形式で接続される第1トランジスタM1〜第4トランジスタM4、ダイオードD1〜D4を備える。第1トランジスタM1は、AC1端子とRECT端子の間に、第2トランジスタM2は、AC2端子とRECT端子の間に設けられる。第3トランジスタM3は、AC1端子とGND端子の間に設けられ、第4トランジスタM4は、AC2端子とGND端子の間に設けられる。GND端子は接地される。本実施の形態において第1トランジスタM1〜第4トランジスタM4はMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるが、IGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタ、GaN(窒化ガリウムFETなどを用いてもよい。またハイサイド側の第1トランジスタM1、第2トランジスタM2は、Pチャンネル(あるいはPNP型)を用いてもよい。ダイオードD1〜D4はそれぞれ、それと並列なMOSFETのボディダイオードであってもよいし、ディスクリート素子であってもよい。

0036

制御回路200は、以下の状態φ1〜φ4を繰り返す。
・第1状態φ1
第1トランジスタM1=OFF
第2トランジスタM2=ON
第3トランジスタM3=ON
第4トランジスタM4=OFF
・第2状態φ2
第1トランジスタM1=OFF
第2トランジスタM2=OFF
第3トランジスタM3=OFF
第4トランジスタM4=OFF
・第3状態φ3
第1トランジスタM1=ON
第2トランジスタM2=OFF
第3トランジスタM3=OFF
第4トランジスタM4=ON
・第4状態φ4
第1トランジスタM1=OFF
第2トランジスタM2=OFF
第3トランジスタM3=OFF
第4トランジスタM4=OFF

0037

制御回路200は、ひとつの半導体基板に一体集積化された機能IC(IntegratedCircuit)である。制御回路200は、第1トランジスタM1〜第4トランジスタM4それぞれのゲートと接続される出力端子UT1〜OUT4、AC1端子と接続される第1検出端子AC1_DET、AC2端子と接続される第2検出端子AC2_DETを有する。

0038

制御回路200は、制御ロジック202、第1ゼロカレント検出回路204、第2ゼロカレント検出回路206、ドライバ208を備える。第1ゼロカレント検出回路204は、AC1_DET端子の電圧VAC1にもとづいて、電流IAC1のゼロクロスを検出し、ゼロクロス点ごとにレベルが遷移する第1検出信号(ZC_DET1)を生成する。

0039

同様に第2ゼロカレント検出回路206は、AC2_DET端子の電圧VAC2にもとづいて、電流IAC2のゼロクロスを検出し、ゼロクロス点ごとにレベルが遷移する第2検出信号(ZC_DET2)を生成する。なお、ZC_DET1信号およびZC_DET2信号が示すゼロクロスタイミングは、厳密な電流ゼロクロス点を示すのではなく、それよりも時間的に前の時刻を示しうる。

0040

第1ゼロカレント検出回路204は、第1可変電圧源VS1、第1ゼロカレント検出コンパレータZC_CMP1、第1調節用コンパレータADJ_CMP1、第1調節部210を備える。

0041

第1可変電圧源VS1は、ゼロカレント検出用の可変の第1しきい値電圧VZC1を生成する。第1しきい値電圧VZC1は、ゼロ近傍に設定され、通常はゼロよりわずかに低い電圧レンジ(−数mV〜−数十mV)に設定される。第1しきい値電圧VZC1が低いほど、ゼロカレントの検出が時間的に早められ、高いほど、ゼロカレントの検出が時間的に遅くなる。

0042

第1ゼロカレント検出コンパレータZC_CMP1は、AC1_DET端子の第1電圧VAC1を第1しきい値電圧VZC1と比較する。第1ゼロカレント検出コンパレータZC_CMP1の出力ZC_DET1は、第1電圧VAC1が第1しきい値電圧VZC1より高いとき第1レベル(本実施の形態ではハイレベル)、低いとき第2レベル(本実施の形態ではローレベル)となる。

0043

第1ゼロカレント検出コンパレータZC_CMP1はヒステリシスコンパレータであり、VAC1<VZC1であるときには、しきい値電圧VZC1は高い値に設定され、VAC1>VZC1であるときには、しきい値電圧VZC1は低い値(便宜的にVZC3と記す)に設定される。

0044

第1調整用コンパレータADJ_CMP1、第1調節部210については後述する。

0045

第2ゼロカレント検出回路206は、第1ゼロカレント検出回路204と同様に構成され、第2可変電圧源VS2、第2ゼロカレント検出コンパレータZC_CMP2、第2調節用コンパレータADJ_CMP2、第2調節部212を備える。

0046

第2ゼロカレント検出コンパレータZC_CMP2は、AC2_DET端子の第2電圧VAC2を第2しきい値電圧VZC2と比較し、VAC2>VZC2のとき第1レベル(ハイレベル)、VAC2<VZC2のとき第2レベル(ローレベル)となるZC_DET2信号を出力する。第2ゼロカレント検出コンパレータZC_CMP2もヒステリシスコンパレータで構成され、VAC2<VZC2であるときには、しきい値電圧VZC2は高い値に設定され、VAC2>VZC2であるときには、しきい値電圧VZC2は低い値(便宜的にVZC4と記す)に設定される。

0047

制御ロジック202は、
(1)ZC_DET1信号が第1レベル(ハイレベル)となると、ブリッジ回路102を第1状態φ1から第2状態φ2に遷移させ、
(2)ZC_DET2信号が第2レベル(ローレベル)となると、ブリッジ回路102を第2状態φ2から第3状態φ3に遷移させ、
(3)ZC_DET2信号が第1レベル(ハイレベル)となると、ブリッジ回路102を、第3状態φ3から第4状態φ4に遷移させ、
(4)ZC_DET1信号が第2レベル(ローレベル)となると、ブリッジ回路102を第4状態φ4から第1状態φ1に遷移させる。

0048

制御ロジック202はステートマシンであってもよい。制御ロジック202は、第1トランジスタM1〜第4トランジスタM4それぞれのオン、オフを指示するゲート信号G1〜G4を生成する。ドライバ208は、ゲート信号G1〜G4に応じて第1トランジスタM1〜第4トランジスタM4のオン、オフを切りかえる。

0049

以上が同期整流回路100の基本構成である。続いて同期整流回路100の整流動作を説明する。図4は、同期整流回路100の基本動作を示す波形図である。

0050

時刻t0より前は第1状態φ1である。時刻t0に、第1検出端子AC1_DETの第1電圧VAC1が第1しきい値電圧VZC1を超えると、ZC_DET1信号が第1レベル(ハイレベル)となり、制御回路200は、第2状態φ2への遷移を指示する。その後、検出遅延τ1の経過後の時刻t1に、出力OUT2およびOUT3がローレベルとなり、第2トランジスタM2、第3トランジスタM3がオフとなる。

0051

時刻t2に、第2検出端子AC2_DETの第2電圧VAC2がしきい値電圧VZC4を下回ると、ZC_DET2信号が第2レベル(ローレベル)となり、制御回路200は、第3状態φ3への遷移を指示する。その後、検出遅延τ2の経過後の時刻t3に第4トランジスタM4がオンし、遅れた時刻t4に第1トランジスタM1がオンする。

0052

時刻t5に、第2検出端子AC2_DETの第2電圧VAC2が第2しきい値電圧VZC2を超えると、ZC_DET2信号が第1レベル(ハイレベル)となり、制御回路200は、第4状態φ4への遷移を指示する。その後、検出遅延τ3の経過後の時刻t6に、出力OUT1およびOUT4がローレベルとなり、第1トランジスタM1、第4トランジスタM4がオフとなる。

0053

時刻t7に、第1検出端子AC1_DETの第1電圧VAC1がしきい値電圧VZC3を下回ると、ZC_DET1信号が第2レベル(ローレベル)となり、制御回路200は、第1状態φ1への遷移を指示する。その後、検出遅延τ4の経過後の時刻t8に第3トランジスタM3がオンし、遅れた時刻t9に第2トランジスタM2がオンする。

0054

同期整流回路100は、以上の動作を繰り返す。続いて、同期整流回路100において生ずる課題を説明する。

0055

ブリッジ回路102の状態φ1’〜φ4’はそれぞれ、制御回路200の対応する状態φ1〜φ4よりも遅延して遷移する。制御回路200の第1しきい値電圧VZC1〜第4しきい値電圧VZC4は、遅延したブリッジ回路102の状態φ1’〜φ4’が、実際の電流IAC1、IAC2のゼロクロス点と一致するように定められる。

0056

第1状態φ1から第2状態φ2への遷移に着目する。
第1状態φ1における第1電圧VAC1は、IAC1×RON3で与えられる。RON3は、第3トランジスタM3のオン抵抗である。しきい値電圧VZC1は、VAC1がVZC1と交差してから遅延時間τ1の経過後に、実際の電流ゼロカレント(IAC1=0)が発生するように定めればよい。

0057

電流IAC1の傾きをα(A/s)とすれば、第1電圧VAC1の傾きは、α×RON3(V/s)となる。したがって、式(1)を満たすようにしきい値電圧VZC1を定めることで、理想的なゼロカレントスイッチングが実現できる。
VZC1=α×RON3×τ1 …(1)

0058

ところが、第1ゼロカレント検出コンパレータZC_CMP1のオフセット電圧のばらつき、コンパレータの応答速度のばらつき、制御ロジック202およびドライバ208の遅延のばらつきなどによって遅延τ1が変動しうる。また、第3トランジスタM3のオン抵抗RON3もばらつきを有する。オン抵抗RON3のばらつきは、第3トランジスタM3が外付けディスクリート部品である場合に一層顕著となる。また電流IACの周波数やピーク値IPEAKが変化すると、傾きαが変化する。

0059

したがって第1しきい値電圧VZC1を固定すると、バラツキ誤差電流変動等の影響で、理想的なゼロカレントスイッチングから逸脱する。第3状態φ3から第4状態φ4についても同様であり、第2しきい値電圧VZC2を固定すると、理想的なゼロカレントスイッチングから逸脱する。なおこの問題を当業者の一般的な認識として捉えてはならない。

0060

この問題を解決するために、図3の制御回路200は、第1調節部210、第1調整用コンパレータADJ_CMP1、第2調節部212、第2調整用コンパレータADJ_CMP2をさらに備える。

0061

第1調節用コンパレータADJ_CMP1は、第1電圧VAC1を所定の負の第1基準電圧VTH1と比較する。第1基準電圧VTH1は、ダイオードの順方向電圧をVfとするとき、接地電圧0Vより低く、−Vfより高く定められる。典型的にはVf=0.6〜0.7Vであり、たとえば第1基準電圧VTH1は、−50〜−300mV程度に設定することができる。本実施の形態ではVTH1=−120mVである。第1調整用コンパレータADJ_CMP1の出力VF_DET1は、VAC1<VTH1のとき第1レベル(たとえばハイレベル)、VAC1>VTH1のとき第2レベル(たとえばローレベル)となる。

0062

第1調節部210は、第1調節用コンパレータADJ_CMP1の出力VF_DET1にもとづいて、第1可変電圧源VS1が生成する第1しきい値電圧VZC1を変化させる。

0063

第2ゼロカレント検出回路206側についても同様である。第2調節用コンパレータADJ_CMP2は、第2電圧VAC2を所定の負の第2基準電圧VTH2と比較する。第2基準電圧VTH2は、第1基準電圧VTH1と同じ電圧であってもよい。

0064

第2調整用コンパレータADJ_CMP2の出力VF_DET2は、VAC2<VTH2のとき第1レベル(たとえばハイレベル)、VAC2>VTH2のとき第2レベル(たとえばローレベル)となる。

0065

第2調節部212は、第2調節用コンパレータADJ_CMP2の出力VF_DET2にもとづいて、第2可変電圧源VS2が生成する第2しきい値電圧VZC2を変化させる。

0066

以上が制御回路200の構成である。続いて、第1しきい値電圧VZC1,第2しきい値電圧VZC2の最適化を説明する。

0067

図5(a)〜(d)は、図3の同期整流回路100の動作波形図である。再び第1状態φ1から第2状態φ2への遷移に着目する。図5(a)は、電流IAC1を示す。図5(b)〜(d)にはそれぞれ、第1電圧VAC1、ZC_DET1信号、第1調整用コンパレータADJ_CMP1の出力VF_DET1を示す。図5(b)〜(d)では第1しきい値電圧VZC1が異なっている。

0068

図5(c)が理想的なゼロカレントスイッチングを示す。図5(b)では、図5(c)よりも第1しきい値電圧VZC1が高く、したがってハッチングを付した領域での損失が問題となる。

0069

図5(d)では、図5(c)よりも第1しきい値電圧VZC1が低くなっている。この場合、電流のゼロクロスタイミングZCよりも前に、第2状態φ2に遷移し、第3トランジスタM3がターンオフすることとなる。この場合、第3トランジスタM3と並列なダイオードD3に、電流IAC1が流れることとなり、第1電圧VAC1が−Vfとなる。第1調整用コンパレータADJ_CMP1によって、第1電圧VAC1が−Vfとなったことが検出され、VF_DET1信号がアサートされる。

0070

しきい値電圧VZC1がゼロカレントスイッチングの理想値であるか、もしくはそれより高ければ、ダイオードD3に電流IAC1は流れず、VF_DET1信号はアサートされない。しきい値電圧VZC1が理想値よりわずかでも低くなると、ダイオードD3に電流IAC1が流れ、VF_DET1信号がアサートされる。

0071

言い換えれば、第1しきい値電圧VZC1の理想値は、VF_DET1信号がアサートされる直前に生じている。そこで第1調節部210は、VF_DET1信号を監視しながら第1しきい値電圧VZC1を変化させ、その理想値を検出することができる。

0072

たとえば第1調節部210は、第1しきい値電圧VZC1をVF_DET1信号がアサートされるまで徐々に低下させていき、VF_DET1信号がアサートされる直前の値を理想値としてもよい。

0073

このように実施の形態に係る同期整流回路100によれば、回路定数のばらつき、電流の周波数やピーク値、傾きが変動したとしても、ゼロカレント検出のためのしきい値電圧VZC1、VZC2を、理想的なゼロカレントスイッチングに対応する電圧レベルに調節できる。理想的なゼロカレントスイッチングにより、スイッチング素子(トランジスタ)の損失を低減でき、したがって効率を改善できる。また損失が低減されることから発熱量を抑えることができ、同期整流回路100自体、あるいはそれを用いた機器における熱設計が容易となる。

0074

従来では、第3トランジスタM3や第4トランジスタM4のオン抵抗のばらつきを抑えるために、ブリッジ回路102を制御回路200に内蔵するか、あるいはオン抵抗のばらつきの小さい素子選別して使用する必要があった。これに対して、実施の形態に係る制御回路200では、オン抵抗RONのばらつきをしきい値電圧VZC1,VZC2の調節により吸収できるため、ブリッジ回路102を外付けのディスクリート部品で構成でき、したがって制御回路200よりオン抵抗が小さくでき、これによっても効率が改善されうる。

0075

また従来では、遅延τをなるべく小さくするために、第1ゼロカレント検出コンパレータZC_CMP1、第2ゼロカレント検出コンパレータZC_CMP2として、高速なコンパレータを用いる必要があった。しかしながら高速なコンパレータは回路面積が大きく、また消費電力が大きい。実施の形態では、遅延τが大きくても、またその遅延がばらついても、しきい値電圧VZC1,VZC2の調節により吸収できるため、コンパレータZC_CMP1,ZC_CMP2は低速であってもよく、設計が容易となる。

0076

従来では各種のばらつきの影響は、同期整流回路のスイッチング周期が短いほど、言い換えればスイッチング周波数が高いほど顕著であり、高周波化が難しいという問題があった。実施の形態では、交流信号IACの高周波化に容易に対応できる。

0077

なお、しきい値電圧VZC1,VZC2の調節は、同期整流回路100の動作中、常時行ってもよい。これにより、交流電流IACの特性が変化したり、遅延τが変化したりした場合にも、しきい値電圧VZC1,VZC2をそれらの変化に追従させることができる。

0078

反対に、しきい値電圧VZC1,VZC2の調節は、同期整流回路100の動作中、あるいは動作前の、キャリブレーション期間中に限定してもよい。つまり交流電流IACの特性や遅延τの変化が無視できる場合には、一旦、最適化した電圧を使用し続けてもよい。キャリブレーションは、定期的に行ってもよい。
これにより、第1調整用コンパレータADJ_CMP1、第2調整用コンパレータADJ_CMP2、第1調節部210、第2調節部212の消費電力を削減できる。

0079

本発明は、図3のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。

0080

図6は、第1調節部210の構成例を示す回路図である。マスク回路214は、ZC_DET1信号のレベル変化マスクし、ノイズの影響を除去する。

0081

第1調節部210は、アップダウンカウンタ220を含む。アップダウンカウンタ220のカウント値S20が、第1可変電圧源VS1の制御信号である。ここではカウント値S20が高いほど、しきい値電圧VZC1は高いものとする。

0082

アップダウンカウンタ220は、VF_DET1信号がローレベルの間、つまりVAC1>VTH1のとき、カウントアップし、VF_DET1信号がハイレベルの間、つまりVAC1<VTH1のとき、カウントダウンする。

0083

インバータ222,224,226、フリップフロップ228、遅延回路230は、タイミング調節および論理レベル適合させるために設けられる。フリップフロップ228の入力(D)にはハイレベルの電圧(たとえば電源電圧DD)が入力され、そのクロック端子にはインバータ222により反転されたVF_DET1信号が入力される。フリップフロップ228のリセット端子反転論理)には、ZC_DET1信号が入力される。第2調節部212についても、第1調節部210と同様に構成される。

0084

続いて第1調節部210の動作を説明する。図7は、図6の第1調節部210のフローチャートである。

0085

はじめにアップダウンカウンタ220が初期化される(S100)。カウント値S20の初期値は、しきい値電圧VZC1が理想値よりも高くなるように定められる。たとえばカウント値は、カウンタ最大値としてもよいし、しきい値電圧VZCが0Vとなる値であってもよい。

0086

なお、しきい値電圧VZC1の初期値を低く設定して理想値より低くなると、誤動作の原因となり得る。一方、初期値を高くすると、理想値に到達するまでの時間が長くなるが、誤動作を防止できる。

0087

第1状態φ1から第2状態φ2への遷移が発生する(S102)。その結果、VAC1>VTH1であれば(S104のN)、VZC1は理想値より高いため、アップダウンカウンタ220がカウントダウンし(S108)、VZC1が低下する。反対にVAC1<VTH1であれば(S104のY)、VZC1は理想値より低くなっており、アップダウンカウンタ220がカウントアップし(S106)、VZC1が上昇する。

0088

続いて、第2状態φ2、第3状態φ3、第4状態φ4、第1状態φ1と順に遷移し(S110)、ステップS102に戻る。

0089

この処理が繰り返され、第1しきい値電圧VZC1が理想値の近傍に収束する。AC2側についても並列して同じ処理が繰り返され、第2しきい値電圧VZC2も同様にして理想値の近傍に収束する。

0090

以上、本発明について、実施の形態をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

0091

(第1変形例)
図8は、第1変形例に係る制御回路200aのブロック図である。この変形例では制御回路200aは、第3ゼロカレント検出コンパレータZC_CMP3、第4ゼロカレント検出コンパレータZC_CMP4をさらに備える。

0092

第3ゼロカレント検出コンパレータZC_CMP3は、第1電圧VAC1を第3しきい値電圧VZC3と比較し、比較結果を示す第3検出信号(ZC_DET3)を生成する。ZC_DET3信号は、VAC1>VZC3のとき第1レベル(たとえばハイレベル)、VAC1<VZC3のとき第2レベル(ローレベル)となる。

0093

また第4ゼロカレント検出コンパレータZC_CMP4は、第2電圧VAC2を第4しきい値電圧VZC4と比較し、比較結果を示す第4検出信号(ZC_DET4)を生成する。
ZC_DET4信号は、VAC2>VZC4のとき第1レベル(たとえばハイレベル)、VAC2<VZC4のとき第2レベル(たとえばローレベル)である。

0094

制御ロジック202は、ZC_DET4信号が第2レベル(ローレベル)となると、ブリッジ回路102を第2状態φ2から第3状態φ3に遷移させ、ZC_DET3信号が第2レベル(ローレベル)となると、ブリッジ回路102を第4状態φ4から第1状態φ1に遷移させる。

0095

この変形例によれば、しきい値電圧VZC3,VZC4を、第1、第2しきい値電圧VZC1,VZC2の調節に依存せずに独立に規定することができる。

0096

(第2変形例)
実施の形態では、AC1側とAC2側の両方に、しきい値電圧VZC1,VZC2の調節手段を設けたが、一方のみに設けてもよい。たとえばAC1側のみに調節手段を設けてもよい。一例として、第1調整用コンパレータADJ_CMP1および第1調節部210を、AC1側とAC2側で時分割にて用いてもよい。
これにより回路面積を削減できる。

0097

あるいは、第1調節部210により第1しきい値電圧VZC1を調節した結果を、第2しきい値電圧VZC2に反映させてもよい。
AC1側とAC2側の対称性が高い場合には、片側のみを監視結果にもとづいて、両方の最適化処理を行うことで、回路面積を削減できる。

0098

(第3変形例)
実施の形態では、第1電圧VAC1、第2電圧VAC2を、ゼロ近傍のしきい値電圧VZC1〜VZC4と比較してゼロカレントを検出したが、本発明はそれには限定されない。しきい値電圧VZC1〜VZC4は、RECT端子の整流電圧VRECTの近傍に設定してもよい。

0099

制御回路200の構成は図3と同様である。第1しきい値電圧VZC1、第2しきい値電圧VZC2は、整流電圧VRECTの近傍で可変であってもよい。第1基準電圧VTH1、第2基準電圧VTH2は整流電圧VRECTより高く、VRECT+Vfより低い正電圧である。

0100

図9は、第3変形例に係る同期整流回路100の動作波形図である。
制御ロジック202は、
(i)ZC_DET1信号が第2レベル(たとえばハイレベル)となると、つまりVAC1<VTH1となると、ブリッジ回路102を、第3状態φ3から第4状態φ4に遷移させ、
(ii)ZC_DET2信号が第2レベル(たとえばハイレベル)となると、つまりVAC2<VTH2となると、ブリッジ回路102を、第1状態φ1から第2状態φ2に遷移させ、
(iii)ZC_DET1信号が第1レベル(たとえばローレベル)となると、つまりVAC1>VTH3となると、ブリッジ回路102を、第2状態φ2から第3状態φ3に遷移させ、
(iv)ZC_DET2信号が第1レベル(たとえばローレベル)となると、つまりVAC2>VTH4となると、ブリッジ回路102を、第4状態φ4から第1状態φ1に遷移させる。

0101

第3状態φ3から第4状態φ4への遷移に着目する。第3状態φ3における第1電圧VAC1は、式(2)で与えられる。
VAC1=IAC1×RON3+VRECT …(2)
電流IAC1がゼロに近づくにしたがい、VAC1はVRECTに向かって時間とともに低下する。この変形例では、第1しきい値電圧VZC1が高いほど、ゼロカレント検出のタイミングが前掛かりとなる。たとえば第1調節部210は、第1しきい値電圧VZC1を初期値から徐々に増大させていき、理想値を検出してもよい。第2調節部212についても同様である。

0102

第3変形例に、さらに第1または第2の変形例を適用してもよい。

0103

(第4変形例)
図8の変形例では、VZC1、VZC2を0V近傍とし、VZC3、VZC4をVRECT近傍としてもよい。反対に、VZC1、VZC2をVRECT近傍とし、VZC3、VZC4を0V近傍としてもよい。

0104

(第5変形例)
実施の形態で説明した各信号の論理レベル(ハイレベル/ローレベル)の割り当ては例示であり、当業者によれば自由に変更が可能である。

0105

(用途)
続いて、同期整流回路100の好ましい用途を説明する。同期整流回路100は、ワイヤレス給電システム受電装置に好適に利用可能である。図10は、同期整流回路100を備えるワイヤレス受電装置300のブロック図である。

0106

ワイヤレス受電装置300は電子機器500に搭載される。電子機器500は、電気シェーバ電動歯ブラシコードレスホンゲーム機器コントローラ電動工具などであり、非接触電力伝送無接点電力伝送ワイヤレス給電ともいう)により充電可能なデバイスである。あるいは電子機器500は、携帯電話端末タブレットPC、ノートPC、デジタルカメラデジタルビデオカメラポータブルオーディオ機器ポータブルゲーム機器などであってもよい。

0107

電子機器500は、2次電池502およびワイヤレス受電装置300を備える。ワイヤレス受電装置300は、ワイヤレス給電装置400からの電力を受け、2次電池502を充電する。たとえば2次電池502は、ニッケル水素電池や、リチウムイオン電池である。

0108

ワイヤレス給電装置400は、ワイヤレス受電装置300に対して電力信号を供給する。ワイヤレス給電装置400は、送信コイル402、駆動部404を備える。駆動部404は、電圧源もしくは電流源であり、送信コイル402に交流駆動電流を流す。

0109

ワイヤレス受電装置300の受信コイル302は、送信コイル402と結合するように近接して配置される。送信コイル402に駆動電流が流れると、電磁誘導によって受信コイル302にコイル電流ICOILが流れる。

0110

ワイヤレス受電装置300は、受信コイル302に加えて、同期整流回路100、平滑キャパシタ304、充電回路306を備える。

0111

同期整流回路100は、受信コイル302に流れるコイル電流ICOILを整流し、平滑キャパシタ304に供給する。充電回路306は、整流電圧VRECTを受け、2次電池502を充電する。

0112

実施の形態に係る同期整流回路100は、電力信号の周波数が、商用交流よりも高いワイヤレス給電の整流回路として好適に使用できる。なお同期整流回路100の用途はこれには限定されず、AC/DCコンバータなどさまざまな用途に利用しうる。

0113

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

0114

100…同期整流回路、102…ブリッジ回路、M1…第1トランジスタ、M2…第2トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、120…平滑キャパシタ、200…制御回路、202…制御ロジック、204…第1ゼロカレント検出回路、206…第2ゼロカレント検出回路、208…ドライバ、210…第1調節部、212…第2調節部、ZC_CMP1…第1ゼロカレント検出コンパレータ、ZC_CMP2…第2ゼロカレント検出コンパレータ、ZC_CMP3…第3ゼロカレント検出コンパレータ、ZC_CMP4…第4ゼロカレント検出コンパレータ、ADJ_CMP1…第1調整用コンパレータ、ADJ_CMP2…第2調整用コンパレータ、220…アップダウンカウンタ、VS1…第1可変電圧源、VS2…第2可変電圧源、300…ワイヤレス受電装置、302…受信コイル、304…平滑キャパシタ、306…充電回路、400…ワイヤレス給電装置、402…送信コイル、404…駆動部、500…電子機器、502…2次電池。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社テクノバの「 非接触給電装置」が 公開されました。( 2020/09/24)

    【課題】走行車両への給電効率を落とさずに漏洩磁束が削減できる非接触給電装置を提供する。【解決手段】受電コイル60が走行路上で隣接する送電コイル311,312の中間位置にあるとき、送電コイル311又は3... 詳細

  • オムロン株式会社の「 非接触給電装置」が 公開されました。( 2020/09/24)

    【課題】受電側の共振回路が有する共振コンデンサの端子間電圧を低減させるとともに、送信コイルと受信コイル間の結合度が動的に変化しても、エネルギー伝送効率の低下を抑制できる非接触給電装置を提供する。【解決... 詳細

  • 東芝テック株式会社の「 受電システムおよび給電システム」が 公開されました。( 2020/09/24)

    【課題】非接触で送電される電力を確実に受電できる受電システム及び給電システムを提供する。【解決手段】カートに設置する受電システム20は、カートにおける第1の箇所に受電面を設ける第1の受電コイル45Rと... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ