図面 (/)

技術 電力変換システム

出願人 トヨタ自動車株式会社
発明者 井手暁彦
出願日 2015年4月21日 (5年8ヶ月経過) 出願番号 2015-086867
公開日 2016年12月8日 (4年0ヶ月経過) 公開番号 2016-208643
状態 特許登録済
技術分野 DC‐DCコンバータ
主要キーワード 共通スイッチ 出力電路 実回転角度 結果変更 昇圧ライン 電流通流 パラレルコンバータ 位相シフト制御
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年12月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

2つの昇圧回路から電流が供給される共通スイッチング素子に対して、電力損失を低減させる。

解決手段

電力変換システム10は、第1、第2バッテリB1,B2の電圧並列に昇圧させるパラレル昇圧時に、第1及び第2昇圧回路BCNV1,BCNV2の両者から電流が供給される共通スイッチング素子S3を含む。電力変換システム10の制御部22は、パラレル昇圧時であって共通スイッチング素子S3の温度が閾値温度超過したときに、第1PWM信号PWM1と第2PWM信号PWM2の一方の立下りと他方の立上りが連結するとともに第1PWM信号PWM1と第2PWM信号PWM2のPWM制御周期におけるオン時間の和がPWM制御1周期から当該PWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、第1PWM信号PWM1と第2PWM信号PWM2の少なくとも一方のオン時間を変更する。

概要

背景

回転電機駆動源とするハイブリッド車両電気自動車では、バッテリ直流電力インバータ交流電力に変換して回転電機を駆動させる。加えて、バッテリとインバータの間には、バッテリ電圧を昇圧させ、また回転電機による回生電力降圧させる昇降圧コンバータが設けられる。

この昇降圧コンバータの機能を拡張させたものとして、例えば特許文献1では、4つのスイッチング素子を備え、2つのバッテリに接続される電圧変換器が開示されている。この電圧変換器は、2つのバッテリを直列接続並列接続切換え可能となっている。

上記の電圧変換器では、並列接続(パラレルモード)時に、2つのバッテリに対する昇降圧並列に行われる(パラレル昇降圧)。昇降圧はそれぞれの昇降圧回路に対するデューティ比PWM制御周期におけるオン時間の割合)を示すPWM信号を用いて制御される。特許文献1に係る電圧変換器では、2つの昇降圧回路でスイッチング素子を共用するような回路構成となっており、各スイッチング素子は、いわゆる重ねの理により、両者のPWM信号の論理和に従ってオン/オフ制御される。例えば一方の昇降圧回路のPWM信号PWM1と他方の昇降圧回路のPWM信号PWM2に基づいて所定のスイッチング素子を制御する場合、PWM1とPWM2の合成信号によって当該スイッチング素子のオンオフ動作が制御される。

ここで、スイッチング素子のオン/オフ動作に伴って電力損失(以下単に損失とも呼ぶ)が発生する。具体的な損失として、図17上段に示すように、スイッチング素子がオフ電流遮断)からオン(電流通流)に切り替わる際、及び、オンからオフに切り替わる際に生じるスイッチング損失ターンオン損失及びターンオフ損失)が挙げられる。また、損失の他の例として、スイッチング素子のオン時におけるオン電圧コレクタエミッタ間飽和電圧)とこのとき流れる電流とによって生じる定常損失が挙げられる。

定常損失については、2つの昇降圧回路からの電流が重複してスイッチング素子に供給される重複損失と、2つの昇降圧回路の一方の電流のみがスイッチング素子に供給されるオン損失とに分けることができる。電流量の大小から、損失は重複損失の方がオン損失よりも大となる。

スイッチング素子に生じた損失により当該スイッチング素子が加熱される。スイッチング素子の過熱を防ぐために、特許文献1では、2つの昇降圧回路のPWM信号の位相シフトさせている(位相シフト制御)。

位相シフト制御では、図17下段に示すように、一方のPWM信号PWM1のオンデューティ(OnDuty1)の立上りを、他方のPWM信号PWM2のオンデューティ(OnDuty2)の立下りに一致させる(連結させる)ように、PWM信号PWM1、PWM2の一方または両者の位相をシフトさせる。これにより、図17上段に示すPWM信号よりもスイッチング回数が低減され、スイッチング損失が低減される。また重複損失の期間も短縮される。

概要

2つの昇圧回路から電流が供給される共通スイッチング素子に対して、電力損失を低減させる。電力変換システム10は、第1、第2バッテリB1,B2の電圧を並列に昇圧させるパラレル昇圧時に、第1及び第2昇圧回路BCNV1,BCNV2の両者から電流が供給される共通スイッチング素子S3を含む。電力変換システム10の制御部22は、パラレル昇圧時であって共通スイッチング素子S3の温度が閾値温度超過したときに、第1PWM信号PWM1と第2PWM信号PWM2の一方の立下りと他方の立上りが連結するとともに第1PWM信号PWM1と第2PWM信号PWM2のPWM制御1周期におけるオン時間の和がPWM制御1周期から当該PWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、第1PWM信号PWM1と第2PWM信号PWM2の少なくとも一方のオン時間を変更する。

目的

本発明では、特にパラレル昇圧時において、2つの昇圧回路から電流が供給されるスイッチング素子に対して、従来よりも電力損失の低減が可能な、電力変換システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1バッテリと、第2バッテリと、複数のスイッチング素子を含み、当該複数のスイッチング素子をPWM信号に従ってオンオフさせて前記第1、第2バッテリと出力電路との間で双方向に昇降圧を行う電圧変換器と、を含み、前記第1、第2バッテリの電圧並列に昇圧させるパラレル昇圧時に、前記第1バッテリの電圧を前記電圧変換器にて昇圧させて前記出力電路に出力する第1昇圧回路と、前記第2バッテリの電圧を前記電圧変換器にて昇圧させて前記出力電路に出力する第2昇圧回路が形成され、前記第1昇圧回路の昇圧制御を行う第1PWM信号と、前記第2昇圧回路の昇圧制御を行う第2PWM信号とを生成して、前記第1及び第2昇圧回路を制御する制御部を備える、電力変換システムであって、前記複数のスイッチング素子は、前記パラレル昇圧時に前記第1及び第2昇圧回路の両者から電流が供給される共通スイッチング素子を含み、前記制御部は、前記パラレル昇圧時であって前記共通スイッチング素子の温度が閾値温度超過したときに、前記第1PWM信号と前記第2PWM信号の一方の立下りと他方の立上りが連結するとともに前記第1PWM信号と前記第2PWM信号のPWM制御周期におけるオン時間の和が前記PWM制御1周期から当該PWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、前記第1PWM信号と前記第2PWM信号の少なくとも一方のオン時間を変更することを特徴とする、電力変換システム。

請求項2

請求項1に記載の電力変換システムであって、前記制御部は、前記オン時間変更に当たり、前記第1PWM信号と前記第2PWM信号のPWM制御1周期におけるオン時間の和が前記PWM制御1周期と一致するように、前記第1PWM信号と前記第2PWM信号の少なくとも一方のオン時間を変更することを特徴とする、電力変換システム。

請求項3

請求項1に記載の電力変換システムであって、前記制御部は、前記オン時間変更前の前記第1PWM信号と前記第2PWM信号の前記PWM制御1周期におけるオン時間の和が前記PWM制御1周期を超過するときに、当該オン時間の和よりも少なくなるように前記許容期間を設定することを特徴とする、電力変換システム。

請求項4

請求項1から3のいずれか一つに記載の電力変換システムであって、前記制御部は、前記オン時間変更前の前記第1PWM信号と前記第2PWM信号の前記PWM制御1周期におけるオン時間の和が前記PWM制御1周期未満であって、前記オン時間変更後の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失が、前記オン時間変更前の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失よりも小さい場合に、前記オン時間変更を実行することを特徴とする、電力変換システム。

請求項5

請求項1から3のいずれか一つに記載の電力変換システムであって、前記制御部は、前記オン時間変更後の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失が、前記オン時間変更前の前記第1PWM信号と第2PWM信号に対してオン時間の延長または短縮を伴わずに少なくとも一方の立下りに他方の立上りをシフトさせる位相シフトを行ったときに前記共通スイッチング素子に発生する電力損失よりも小さい場合に、前記オン時間変更を実行することを特徴とする、電力変換システム。

請求項6

請求項1から5のいずれか一つに記載の電力変換システムであって、前記第1及び第2昇圧回路から出力された直流電力交流電力に変換するインバータを備え、前記制御部は、前記オン時間変更前後の前記第1及び第2昇圧回路の出力電圧の変化に応じて前記インバータにおける通流率を変更させることを特徴とする、電力変換システム。

請求項7

請求項6に記載の電力変換システムであって、前記インバータにより変換された交流電力が供給される回転電機を備え、前記制御部は、前記オン時間変更前後の前記第1及び第2昇圧回路の出力電圧の変化に応じた前記回転電機の効率変化に応じて前記インバータにおける通流率を変更させることを特徴とする、電力変換システム。

技術分野

0001

本発明は、2つの直流電源に対して並列昇降圧可能な電力変換システムに関する。

背景技術

0002

回転電機駆動源とするハイブリッド車両電気自動車では、バッテリ直流電力インバータ交流電力に変換して回転電機を駆動させる。加えて、バッテリとインバータの間には、バッテリ電圧を昇圧させ、また回転電機による回生電力降圧させる昇降圧コンバータが設けられる。

0003

この昇降圧コンバータの機能を拡張させたものとして、例えば特許文献1では、4つのスイッチング素子を備え、2つのバッテリに接続される電圧変換器が開示されている。この電圧変換器は、2つのバッテリを直列接続並列接続切換え可能となっている。

0004

上記の電圧変換器では、並列接続(パラレルモード)時に、2つのバッテリに対する昇降圧が並列に行われる(パラレル昇降圧)。昇降圧はそれぞれの昇降圧回路に対するデューティ比PWM制御周期におけるオン時間の割合)を示すPWM信号を用いて制御される。特許文献1に係る電圧変換器では、2つの昇降圧回路でスイッチング素子を共用するような回路構成となっており、各スイッチング素子は、いわゆる重ねの理により、両者のPWM信号の論理和に従ってオン/オフ制御される。例えば一方の昇降圧回路のPWM信号PWM1と他方の昇降圧回路のPWM信号PWM2に基づいて所定のスイッチング素子を制御する場合、PWM1とPWM2の合成信号によって当該スイッチング素子のオンオフ動作が制御される。

0005

ここで、スイッチング素子のオン/オフ動作に伴って電力損失(以下単に損失とも呼ぶ)が発生する。具体的な損失として、図17上段に示すように、スイッチング素子がオフ電流遮断)からオン(電流通流)に切り替わる際、及び、オンからオフに切り替わる際に生じるスイッチング損失ターンオン損失及びターンオフ損失)が挙げられる。また、損失の他の例として、スイッチング素子のオン時におけるオン電圧コレクタエミッタ間飽和電圧)とこのとき流れる電流とによって生じる定常損失が挙げられる。

0006

定常損失については、2つの昇降圧回路からの電流が重複してスイッチング素子に供給される重複損失と、2つの昇降圧回路の一方の電流のみがスイッチング素子に供給されるオン損失とに分けることができる。電流量の大小から、損失は重複損失の方がオン損失よりも大となる。

0007

スイッチング素子に生じた損失により当該スイッチング素子が加熱される。スイッチング素子の過熱を防ぐために、特許文献1では、2つの昇降圧回路のPWM信号の位相シフトさせている(位相シフト制御)。

0008

位相シフト制御では、図17下段に示すように、一方のPWM信号PWM1のオンデューティ(OnDuty1)の立上りを、他方のPWM信号PWM2のオンデューティ(OnDuty2)の立下りに一致させる(連結させる)ように、PWM信号PWM1、PWM2の一方または両者の位相をシフトさせる。これにより、図17上段に示すPWM信号よりもスイッチング回数が低減され、スイッチング損失が低減される。また重複損失の期間も短縮される。

先行技術

0009

特開2014−193090号公報

発明が解決しようとする課題

0010

ところで、スイッチング素子の過熱防止のために、更なる損失抑制が求められている。そこで本発明では、特にパラレル昇圧時において、2つの昇圧回路から電流が供給されるスイッチング素子に対して、従来よりも電力損失の低減が可能な、電力変換システムを提供することを目的とする。

課題を解決するための手段

0011

本発明は、電力変換システムに関する。当該システムは、第1バッテリと、第2バッテリと、複数のスイッチング素子を含み当該複数のスイッチング素子をPWM信号に従ってオンオフさせて前記第1、第2バッテリと出力電路との間で双方向に昇降圧を行う電圧変換器と、を含む。また、電力変換システムは、前記第1、第2バッテリの電圧を並列に昇圧させるパラレル昇圧時に、前記第1バッテリの電圧を前記電圧変換器にて昇圧させて前記出力電路に出力する第1昇圧回路と、前記第2バッテリの電圧を前記電圧変換器にて昇圧させて前記出力電路に出力する第2昇圧回路が形成される。加えて、電力変換システムは、前記第1昇圧回路の昇圧制御を行う第1PWM信号と、前記第2昇圧回路の昇圧制御を行う第2PWM信号とを生成して、前記第1及び第2昇圧回路を制御する制御部を備える。前記複数のスイッチング素子は、前記パラレル昇圧時に前記第1及び第2昇圧回路の両者から電流が供給される共通スイッチング素子を含む。前記制御部は、前記パラレル昇圧時であって前記共通スイッチング素子の温度が閾値温度超過したときに、前記第1PWM信号と前記第2PWM信号の一方の立下りと他方の立上りが連結するとともに前記第1PWM信号と前記第2PWM信号のPWM制御1周期におけるオン時間の和が前記PWM制御1周期から当該PWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、前記第1PWM信号と前記第2PWM信号の少なくとも一方のオン時間を変更する。

0012

また、上記発明において、前記制御部は、前記オン時間変更に当たり、前記第1PWM信号と前記第2PWM信号のPWM制御1周期におけるオン時間の和が前記PWM制御1周期と一致するように、前記第1PWM信号と前記第2PWM信号の少なくとも一方のオン時間を変更することが好適である。

0013

また、上記発明において、前記制御部は、前記オン時間変更前の前記第1PWM信号と前記第2PWM信号の前記PWM制御1周期におけるオン時間の和が前記PWM制御1周期を超過するときに、当該オン時間の和よりも少なくなるように前記許容期間を設定することが好適である。

0014

また、上記発明において、前記制御部は、前記オン時間変更前の前記第1PWM信号と前記第2PWM信号の前記PWM制御1周期におけるオン時間の和が前記PWM制御1周期未満であって、前記オン時間変更後の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失が、前記オン時間変更前の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失よりも小さい場合に、前記オン時間変更を実行することが好適である。

0015

また、上記発明において、前記制御部は、前記オン時間変更後の前記第1PWM信号及び第2PWM信号に基づいて前記共通スイッチング素子に発生する電力損失が、前記オン時間変更前の前記第1PWM信号と第2PWM信号に対してオン時間の延長または短縮を伴わずに少なくとも一方の立下りに他方の立上りをシフトさせる位相シフトを行ったときに前記共通スイッチング素子に発生する電力損失よりも小さい場合に、前記オン時間変更を実行することが好適である。

0016

また、上記発明において、電力変換システムは、前記第1及び第2昇圧回路から出力された直流電力を交流電力に変換するインバータを備え、前記制御部は、前記オン時間変更前後の前記第1及び第2昇圧回路の出力電圧の変化に応じて前記インバータにおける通流率を変更させることが好適である。

0017

また、上記発明において、電力変換システムは、前記インバータにより変換された交流電力が供給される回転電機を備え、前記制御部は、前記オン時間変更前後の前記第1及び第2昇圧回路の出力電圧の変化に応じた前記回転電機の効率変化に応じて前記インバータにおける通流率を変更させることが好適である。

発明の効果

0018

本発明によれば、2つの昇圧回路から電流が供給されるスイッチング素子に対して、従来よりも電力損失の低減が可能となる。

図面の簡単な説明

0019

本実施形態に係る電力変換システムを例示する図である。
本実施形態に係る電圧変換器の動作であって、パラレル昇圧時かつ第1及び第2昇圧回路がチャージ過程であるときの動作を例示する図である。
本実施形態に係る電圧変換器の動作であって、パラレル昇圧時かつ第1及び第2昇圧回路がディスチャージ過程であるときの動作を例示する図である。
本実施形態に係るオン時間変更の第1例を説明する図である。
本実施形態に係るオン時間変更の第2例を説明する図である。
本実施形態に係るオン時間変更の第3例を説明する図である。
本実施形態に係るオン時間変更の第4例を説明する図である。
本実施形態に係るオン時間変更の第5例を説明する図である。
本実施形態に係るオン時間変更の第6例を説明する図である。
共通スイッチング素子の損失算定について説明する図表(1/2)である。
共通スイッチング素子の損失算定について説明する図表(2/2)である。
本実施形態に係る電力変換システムにおける、共通スイッチング素子の過熱保護制御(オン時間変更及び位相シフト)フローを例示する図である。
パラレル昇圧時の昇圧電圧指令値とPWM信号PWM1及びPWM2のデューティ比との関係を示す図である。
電圧変換器に対する昇圧電圧指令値VH*を求めるためのVH*マップを例示する図である。
本実施形態に係る電圧変換器の別例を示す図である。
本実施形態に係る電圧変換器の更なる別例を示す図である。
PWM1とPWM2のオン時間の和がPWM制御1周期を超過するときの、位相シフト制御について説明する図である。

実施例

0020

以下、図面を参照しながら本発明の実施形態について説明する。図1には、本実施形態に係る電力変換システム10を含む、車両の電気系統の構成図が例示されている。なお、図1の一点鎖線信号線を示している。また、図1では、理解を容易にするために、電力変換に関連のない構成については一部図示を省略している。

0021

<全体構成>
電力変換システム10は、第1バッテリB1、第2バッテリB2、電圧変換器11、インバータ18及び制御部22を含んで構成される。電力変換システム10は、ハイブリッド車両または電気自動車等の車両に搭載される。またこの車両には、駆動源となる回転電機20が搭載されている。

0022

図1に示されているように、第1バッテリB1、第2バッテリB2は、それぞれ別個に電圧変換器11に接続されている。電圧変換器11は、第1バッテリB1、第2バッテリB2からの直流電圧VB1,VB2を昇圧してインバータ18に出力する。

0023

インバータ18は三相のインバータから構成され、その出力側が回転電機20に接続されている。インバータ18は電圧変換器11により昇圧された直流電力を三相交流電力に変換して回転電機20に出力する。これにより回転電機20が回転駆動する。回転電機20の駆動力は、図示しない駆動輪に伝達される。

0024

また、車両の制動時には、回転電機20により回生制動を行う。その際得られた回生電力はインバータ18により交直変換されて直流電力となり、また電圧変換器11により降圧され、第1バッテリB1及び第2バッテリB2に供給される。

0025

制御部22は電圧変換器11のスイッチング素子S1〜S4のオンオフを制御するCNV制御部13を含む。スイッチング素子S1〜S4のオンオフを制御することで、電圧変換器11の昇降圧(電圧変換)及び直列/並列切換えが制御される。

0026

また、制御部22は、インバータ18の図示しないスイッチング素子のオンオフを制御するINV制御部15を含む。インバータ18のスイッチング素子のオンオフを制御することで、インバータ18の直交変換/交直変換が制御される。

0027

このように、制御部22は、CNV制御部13及びINV制御部15を介した電圧変換器11及びインバータ18の制御を行うことで、回転電機20の駆動を制御する。

0028

また、制御部22は、パラレル昇圧時に、特定のスイッチング素子に対して過熱保護制御を実行することができる。パラレル昇圧とは、第1バッテリB1及び第2バッテリB2の電圧を並列に昇圧させる電圧変換を指している。また特定のスイッチング素子とは、パラレル昇圧時に、第1バッテリB1を昇圧させる第1昇圧回路と第2バッテリB2を昇圧させる第2昇圧回路の両者から電流が供給されるスイッチング素子を指す。本実施形態では、このようなスイッチング素子を「共通スイッチング素子」と呼ぶ。後述するように、図1に示す例では、スイッチング素子S3が共通スイッチング素子となる。

0029

共通スイッチング素子S3の温度が所定の閾値温度を超過したときに、CNV制御部13は、過熱保護制御として、第1昇圧回路の昇圧動作を制御する第1PWM信号PWM1と、第2昇圧回路の昇圧動作を制御する第2PWM信号PWM2の少なくとも一方のオン時間を変更させる。具体的には、CNV制御部13は、PWM1及びPWM2の一方の立下りと他方の立上りが連結するとともに、PWM1及びPWM2のPWM制御1周期におけるオン時間の和が、PWM制御1周期から当該PWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、PWM1及びPWM2の少なくとも一方のオン時間を変更させる。

0030

上記過熱保護制御を実行することで、共通スイッチング素子S3は、PWM制御1周期に亘ってオン状態が維持され、これにより共通スイッチング素子S3におけるスイッチング損失の発生が避けられる。加えて、PWM1及びPWM2のオン時間が重複せずに交互に切り換わるか、または重複したとしてもオン時間変更前よりは重複期間が短縮された状態でPWM1及びPWM2のオン時間が切り換わることで、共通スイッチング素子S3における重複損失の発生が避けられるか、または少なくとも軽減される。このような損失低減により、共通スイッチング素子S3の過熱を抑制することができる。

0031

<各構成の詳細>
第1バッテリB1及び第2バッテリB2は、ともに2次電池から構成される直流電源であり、例えばリチウムイオン蓄電池ニッケル水素蓄電池から構成される。また、第1バッテリB1及び第2バッテリB2の少なくとも一方を、2次電池に代えて、電気二重層キャパシタ等の蓄電素子としてもよい。

0032

電圧変換器11は、スイッチング素子S1〜S4を備える。CNV制御部13により生成されるPWM信号に応じてスイッチング素子S1〜S4がオンオフ制御されることで、第1バッテリB1及び第2バッテリB2と出力電路(高圧電路26)との間で電圧の昇降圧(電圧変換)が双方向に行われる。加えて、電圧変換器11は、高圧電路26に対する第1バッテリB1及び第2バッテリB2の接続を直列と並列とに切換える。

0033

電圧変換器11のスイッチング素子S1〜S4は、例えばIGBT等のトランジスタ素子から構成される。スイッチング素子S1〜S4は、電圧変換器11の出力電路である高圧電路26から基準電路28に向かう方向を順方向となるように直列接続される。更にそれぞれのスイッチング素子S1〜S4に逆並列となるように、各ダイオードDd1〜Dd4が接続される。

0034

電圧変換器11は、第1バッテリB1に直列に接続される第1リアクトルL1と、並列に接続される第1コンデンサC1を備える。また、第2バッテリB2に直列に接続される第2リアクトルL2と、並列に接続される第2コンデンサC2を備える。

0035

高圧電路26側から見て2つ目のスイッチング素子S2と3つ目のスイッチング素子S3との間に設けられた接続点ノード)40と、基準電路28とに、第1バッテリB1が接続される。さらに、高圧電路26から見て1つ目のスイッチング素子S1と2つ目のスイッチング素子S2との間に設けられた接続点42と、3つ目のスイッチング素子S3と4つ目のスイッチング素子S4との間に設けられた接続点44とに、第2バッテリB2が接続される。

0036

インバータ18は、図示しないスイッチング素子をオンオフ動作させることで、電圧変換器11により昇圧された直流電力を三相交流電力に変換して回転電機20に供給するとともに、回転電機20による回生電力(三相交流電力)を直流電力に変換し電圧変換器11を介し、第1バッテリB1、第2バッテリB2に供給する。

0037

制御部22は、後述するように、電圧変換器11に対する電圧変換及び電源接続の切換えをはじめ、車両の様々な運転制御を行う。制御部22は、電子コントロールユニット(ECU)と呼ばれるコンピュータから構成されてよく、例えば、演算回路であるCPU、メモリ等の記憶部、及び機器センサインターフェース内部バスを介して互いに接続されている。

0038

制御部22の記憶部には、スイッチング素子S1〜S4の制御プログラムや、後述する、VH*マップ、位相シフトのプログラム、オン時間変更プログラム等が記憶されている。

0039

制御部22は、機器・センサインターフェースを介して、種々のセンサからの信号を受信する。具体的には、第1バッテリB1及び第2バッテリB2に関する信号として、各バッテリの電圧値VB1,VB2を測定するバッテリ電圧センサ46A,46B、及び各バッテリの電流値IL1,IL2を測定するバッテリ電流センサ48A,48Bから各検出値を受信する。また、制御部22は、電圧変換器11の出力電圧に関する信号として、平滑コンデンサCHと並列に接続され、高圧電路26と基準電路28の電位差VH(出力電圧)を測定する出力電圧センサ50から検出値を受信する。

0040

さらに制御部22は、回転電機20に関する信号として、回転数センサ52及び電流センサ54A,54Bから、回転電機20の実回転角度三相交流電流検出信号を受信する。また、制御部22は、その他の車両情報として、図示しないアクセルペダル踏込量センサ,ブレーキペダル踏込量センサから各ペダル踏込量を受信する。

0041

加えて、制御部22は、共通スイッチング素子であるスイッチング素子S3の温度を検出する温度センサ17から温度信号を受信する。

0042

制御部22は、CNV制御部13及びINV制御部15を備える。制御部22、CNV制御部13及びINV制御部15は一台のコンピュータに組み込まれてよく、そのCPUやメモリ等のリソースが一部割り当てられることで、CNV制御部13及びINV制御部15は、制御部22とはそれぞれ独立して作動することができる。なお、制御部22、CNV制御部13及びINV制御部15は、それぞれ別個のコンピュータから構成されていてもよい。

0043

制御部22は、CNV制御部13及びINV制御部15に制御指令を送る。例えば、制御部22は、後述するVH*マップに基づいて、CNV制御部13に昇圧電圧指令値VH*を送る。また、回転電機20の実回転数トルク指令値等に基づいて、INV制御部15に対して、交流電力の指令周波数を送る。さらに、CNV制御部13及びINV制御部15同士で通信可能であってもよく、後述するように、PWM信号のオン時間変更の結果変更された昇圧電圧指令値VH*’を、CNV制御部13からINV制御部15に送信するようにしてもよい。

0044

INV制御部15は、コンピュータの記憶部に記憶された、図示しないスイッチング素子の制御プログラム、後述する電流補償制御、及び損失補償制御を実行することで、インバータ18を制御する。

0045

CNV制御部13は、コンピュータの記憶部に記憶された、スイッチング素子S1〜S4の制御プログラムや、後述する過熱保護制御プログラム等を実行することで、電圧変換器11を制御する。また、後述するように、CNV制御部13は、パラレル昇圧時に、第1昇圧回路及び第2昇圧回路ごとに昇圧制御のためのPWM信号PWM1及びPWM2を生成、出力する。

0046

<電圧変換器の動作>
電圧変換器11の詳細な動作については上述した特許文献1等により既知であるため、ここでは、後述する共通スイッチング素子の過熱保護制御に関連する、パラレル昇圧モードを簡単に説明する。

0047

昇圧動作は、主に、リアクトルにバッテリの電荷蓄積させるチャージ過程と、蓄積されたリアクトルの電荷とバッテリの電荷とを重畳させて負荷に放出するディスチャージ過程の2つの過程(プロセス)を含む。

0048

パラレル昇圧モードでは、上記の昇圧動作が並列に行われる。すなわち、図2、3で示すように、第1バッテリB1の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第1昇圧回路BCNV1と、第2バッテリB2の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第2昇圧回路BCNV2が電力変換システム10に形成される。さらにこれらの回路ごとに、チャージとディスチャージが実行される。

0049

図2には、パラレル昇圧時のチャージ過程が例示されている。第1昇圧回路BCNV1では、スイッチング素子S3及びS4がオンとなり、電流IL1に示されているように、第1バッテリB1→リアクトルL1→スイッチング素子S3→スイッチング素子S4→第1バッテリB1とのループ経路が形成される。

0050

また、第2昇圧回路BCNV2では、スイッチング素子S2及びS3がオンとなり、電流IL2に示されているように、第2バッテリB2→リアクトルL2→スイッチング素子S2→スイッチング素子S3→第2バッテリB2とのループ経路が形成される。

0051

この図に示されているように、スイッチング素子S3は、第1昇圧回路BCNV1及び第2昇圧回路BCNV2の両者から電流(IL1及びIL2)が供給される、共通スイッチング素子となる。

0052

図3には、第1昇圧回路BCNV1及び第2昇圧回路BCNV2の、パラレル昇圧時におけるディスチャージ過程の動作が示されている。第1昇圧回路BCNV1では、スイッチング素子S3及びS4がオフとなり、第1バッテリB1→リアクトルL1→ダイオードDd2→ダイオードDd1→負荷(回転電機20)→第1バッテリB1の経路を電流IL1が流れる。

0053

また、第2昇圧回路BCNV2では、スイッチング素子S2及びS3がオフとなり、第2バッテリB2→リアクトルL2→ダイオードDd1→負荷(回転電機20)→ダイオードDd4→第2バッテリB2の経路を電流IL2が流れる。

0054

<パラレル昇圧時のPWM信号>
CNV制御部13は、パラレル昇圧時に、図2、3のような動作をスイッチング素子に行わせるために、PWM信号を生成、出力する。具体的には、CNV制御部13は、スイッチング素子S3及びS4に対して、第1昇圧回路BCNV1のチャージ(S3オン、S4オン)及びディスチャージ(S3オフ、S4オフ)を実行させるためのPWM信号PWM1を生成する。また、CNV制御部13は、スイッチング素子S2及びS3に対して、第2昇圧回路BCNV2のチャージ(S2オン、S3オン)及びディスチャージ(S2オフ、S3オフ)を実行させるためのPWM信号PWM2を生成する。

0055

また、スイッチング素子S1に対しては、スイッチング素子S1〜S4が同時にオン状態になることを防止するために、チャージ過程及びディスチャージ過程を通してオフにする(オフ固定)ようにPWM信号を生成、出力してもよいし、PWM1またはPWM2の反転信号(/PWM1または/PWM2)を生成、出力してもよい。

0056

<共通スイッチング素子の過熱保護制御>
図2、3で示した第1及び第2昇圧回路BCNV1及びBCNV2をもとに、共通スイッチング素子S3の過熱保護制御について説明する。上述したように、共通スイッチング素子S3には、第1昇圧回路BCNV1及び第2昇圧回路BCNV2から電流が供給される。このとき、図17上段に示すように、共通スイッチング素子S3に第1昇圧回路BCNV1及び第2昇圧回路BCNV2の電流が重畳されて供給されることで重複損失が発生する場合がある。また図4上段に示すように、第1昇圧回路BCNV1に対するPWM信号PWM1のオンオフタイミングと、第2昇圧回路BCNV2に対するPWM信号PWM2のオンオフタイミングとがずれることでスイッチング損失が発生する場合がある。

0057

これらの損失(電力損失)により共通スイッチング素子S3が加熱される。損失が過大であると共通スイッチング素子S3の過熱に至るおそれがある。そこでCNV制御部13は、温度センサ17から取得した共通スイッチング素子S3の温度が、所定の閾値温度を超過していたときには、以下に説明する過熱保護制御を実行する。

0058

<過熱保護制御の第1実施形態>
この実施形態では、PWM1とPWM2の、PWM制御1周期当たりのオン時間の和がPWM制御1周期とは異なる場合に、PWM1とPWM2の少なくとも一方のオン時間を変更することで、PWM1とPWM2の、PWM制御1周期当たりのオン時間の和を、PWM制御1周期と一致させる。加えて、PWM1及びPWM2の一方の立下りと他方の立ち上がりを連結させる。

0059

なお、PWM1及びPWM2の立上りとは、オフ時間からオン時間に切り替わるタイミングを指し、PWM1及びPWM2の立下りとは、オン時間からオフ時間に切り替わるタイミングを指している。

0060

PWM制御1周期におけるオン時間の割合はデューティ比または単にデューティと呼ばれる。PWM制御1周期が固定されているとの前提のもと、デューティ比を用いて上記したオン時間変更を言い換えると、PWM1のデューティ比とPWM2のデューティ比の和が100%とは異なる場合に、PWM1とPWM2の少なくとも一方のオン時間(オンデューティ)を変更することで、PWM1のデューティ比とPWM2のデューティ比の和を100%にする。加えて、PWM1及びPWM2の一方の立下りと他方の立ち上がりを連結させる。

0061

図4には、PWM制御1周期におけるPWM1とPWM2のオン時間の和がPWM制御1周期未満である場合、言い換えると、PWM1とPWM2のデューティ比の和が100%未満である(D1+D2<100%)場合における、オン時間変更の例が示されている。図4上段は、オン時間変更前のPWM1及びPWM2が示されている。

0062

図4下段は、上段の波形に対してオン時間変更を行った際の波形が示されている。この例では、PWM2の立下りをPWM1の立上りまで延長させる(OnDuty2→OnDuty2’)とともに、PWM1の立下りをPWM2の立上りまで延長させている(OnDuty1→OnDuty1’)。このようにすることで、PWM1とPWM2の一方の立下りが他方の立上りに連結されるとともに、PWM1とPWM2のPWM制御1周期におけるオン時間の和がPWM制御1周期と一致する。言い換えると、オン時間変更後のPWM1のデューティ比D1’とPWM2のデューティ比D2’の和が100%となる。

0063

オン時間変更後、共通スイッチング素子S3は、PWM制御1周期に亘って常にオン状態となり、スイッチング損失が0となる。またこれに加えて、第1昇圧回路BCNV1及び第2昇圧回路BCNV2の電流が重複することなく交互に共通スイッチング素子S3に供給される。この結果、図4の上段及び下段との比較から明らかなように、スイッチング損失が0となる。

0064

図5には、PWM制御1周期におけるPWM1とPWM2のオン時間の和がPWM制御1周期を超過する場合、言い換えると、PWM1とPWM2のデューティ比の和が100%を超過する(D1+D2>100%)場合における、オン時間変更の例が示されている。図5上段は、オン時間変更前のPWM1及びPWM2が示されている。

0065

図5下段は、上段の波形に対してオン時間変更を行った際の波形が示されている。この例では、PWM2の立下りをPWM1の立上りまで短縮(繰上げ)させる(OnDuty2→OnDuty2’)とともに、PWM1の立下りをPWM2の立上りまで延長させている(OnDuty1→OnDuty1’)。このようにすることで、PWM1とPWM2の一方の立下りが他方の立上りに連結されるとともに、PWM1とPWM2のPWM制御1周期におけるオン時間の和がPWM制御1周期と一致する。オン時間変更を行うことで、図5の下段に示されているように、重複損失とスイッチング損失が0となる。

0066

<オン時間変更の第2実施形態>
上述にて説明したオン時間変更では、PWM1及びPWM2の立下りをそれぞれ他方の立上りに揃えるようにしていたが、この形態に限らない。例えば図6のように、PWM1及びPWM2の立上りを、それぞれ他方の立下りに揃えるように、PWM1及びPWM2のオン時間変更を行っている。この例によっても、図6下段に示されるように、PWM1とPWM2の一方の立下りが他方の立上りに連結されるとともに、PWM1とPWM2のPWM制御1周期におけるオン時間の和がPWM制御1周期と一致する。なお、この図ではPWM1及びPWM2の両者のオン時間を変更させているが、波形によってはPWM1及びPWM2の一方のオン時間を変更させるだけでもよい。

0067

<オン時間変更の第3実施形態>
図4図6では、オン時間の短縮または延長プロセスと、立下り及び立上りの連結プロセスをまとめて行っていたが、この形態に限らない。例えばそれぞれのプロセスを段階的に行ってもよい。

0068

図7には、オン時間の短縮または延長を行った後に位相シフトを行う例が示されている。なお、本願におけるオン時間変更と従来技術の位相シフトとを区別するために、以下では、位相シフトを「オン時間の短縮または延長を伴わずにPWM1とPWM2の少なくとも一方の立下りに他方の立上りをシフトさせる(連結させる)制御」と定義する。

0069

まず、図7中段に示すように、PWM1及びPWM2のPWM制御1周期におけるオン時間の和をPWM制御1周期に一致させる(OnDuty1→OnDuty1’、OnDuty2→OnDuty2’)。このとき、PWM1及びPWM2の変化割合図7では減少割合)は均等であってよい。

0070

次に図7下段に示すように、PWM1及びPWM2の一方の立下りを他方の立上りに連結させるために、位相シフトを行う。上記2つのプロセスを経ることで、PWM1とPWM2の一方の立下りが他方の立上りに連結されるとともに、PWM1とPWM2のPWM制御1周期におけるオン時間の和がPWM制御1周期と一致する。

0071

図7の例では、図4〜6と比較して、PWM1及びPWM2の変化割合を均等にでき、第1バッテリB1及び第2バッテリB2の電力供給バランスをオン時間変更前後で大きく変化させないで済むというメリットがある。

0072

<オン時間変更の第4実施形態>
図4〜7の例では、PWM1及びPWM2のオン時間の和がPWM制御1周期と一致するようにオン時間変更を行っていたが、この形態に限らない。要するにオン時間変更後の共通スイッチング素子S3の電力損失が、オン時間変更前の電力損失よりも小さくなっていればよいので、例えばオン時間の和がPWM制御1周期よりも若干超過するようにしてもよい。言い換えると、PWM1及びPWM2のオン時間の和が、PWM制御1周期からPWM制御1周期に所定時間を加えた許容期間までの範囲に収まるように、PWM1及びPWM2の少なくとも一方のオン時間を変更させる。

0073

上記のオン時間変更をデューティ比を用いて説明すると、オン時間変更後のPWM1のデューティ比D1’及びPWM2のデューティ比D2’の和が、100%以上100%+αとなるように((100+α)%≧D1’+D2’≧100%)、デューティ比D1’,D2’を設定する。なお、αは任意の正数とする。

0074

図8には、PWM1及びPWM2のオン時間の和がPWM制御1周期未満である(D1+D2<100%)ような波形に対して、オン時間の和がPWM制御1周期を超過するようなオン時間変更を行う例が示されている。この例では、PWM1の立下りを延長させてPWM2の立上りに連結させるとともに、PWM2の立下りを延長させて、PWM1の立上りよりもわずかに(時間的に)後になるように、それぞれのオン時間を変更している。

0075

オン時間の和をPWM制御1周期以上とすることで、スイッチング損失が理論上0となる。共通スイッチング素子S3に発生する電力損失の大部分をスイッチング損失が占める場合などに、このようなオン時間変更を行うことで、効果的に電力損失を軽減させることができる。

0076

なお、この例では、オン時間変更の結果、オン損失が増加し、また重複損失が新たに発生している。そこで、オン時間変更前後の電力損失を予測した上で、電力損失の小さい方の波形とするようにしてもよい。すなわち、オン時間変更後のPWM1及びPWM2に基づく共通スイッチング素子S3に発生する電力損失が、オン時間変更前のPWM1及びPWM2に基づく共通スイッチング素子S3に発生する電力損失よりも小さい場合に、オン時間変更を行うようにしてもよい。

0077

図9には、PWM1及びPWM2のオン時間の和がPWM制御1周期を超過する(D1+D2>100%)ような波形に対して、オン時間の和がPWM制御1周期から許容期間までの範囲に収まるように、PWM1及びPWM2のオン時間を変更させる例が示されている。この例では、PWM1の立下りを延長させてPWM2の立上りに連結させるとともに、PWM2の立下りを短縮させてPWM1の立上りよりもわずかに(時間的に)後になるように、それぞれのオン時間を変更している。

0078

オン時間変更によってスイッチング損失が理論上0となり、さらに重複損失も低減される。このようなオン時間変更を行うに当たり、PWM制御1周期以上であって、オン時間変更前のPWM1及びPWM2のオン時間の和未満となるように、許容期間を設定すればよい。言い換えると、PWM1とPWM2のオン時間の和とPWM制御1周期の差がオン時間変更前よりも小さくなるように、オン時間変更を行えばよい。

0079

なお、上述したオン時間変更のいずれの実施形態においても、PWM1及びPWM2のオン時間変更は図示した形態に限られない。例えば波形に応じて、PWM1のみのオン時間延長または短縮、PWM2のみのオン時間延長または短縮、PWM1及びPWM2の双方のオン時間延長、PWM1及びPWM2の双方のオン時間短縮、ならびに、PWM1及びPWM2の一方のオン時間延長及び他方のオン時間短縮のいずれの形態であってもよい。

0080

<損失予測を踏まえた過熱保護制御>
上述したように、PWM1及びPWM2の波形によってはオン時間変更によってスイッチング損失が0になる代わりにオン損失の期間が増加される。また場合によっては重複損失が新たに発生する。したがって、オン損失や重複損失の増加分がスイッチング損失の削減分を上回る場合、オン時間変更は共通スイッチング素子S3の損失を却って増加させるおそれがある。

0081

そこで、CNV制御部13は、オン時間変更前後における共通スイッチング素子S3の損失を予め算定した上で、損失の低い方のPWM信号に基づいて共通スイッチング素子S3のオンオフ制御を行うようにしてもよい。

0082

図10及び図11には、共通スイッチング素子S3の損失推定の例が示されている。この例では、図7の例、すなわち、オン時間の短縮または延長プロセスと位相シフトプロセスとを段階的に行う例であって、変更後のPWM1及びPWM2のオン時間の和をPWM制御1周期と一致させる実施形態をもとに、共通スイッチング素子S3の損失推定を行っている。

0083

なお、この推定に当たり、第1バッテリB1の電圧VB1を300[V]、第2バッテリB2の電圧VB2を200[V]としている。また、スイッチング周波数キャリア周波数)fswを10[kHz]、共通スイッチング素子S3のオン電圧Vce(コレクタ−エミッタ間飽和電圧)を2[V]としている。さらに共通スイッチング素子S3のターンオン時間Tonを110[ns]、ターンオフ時間Toffを170[ns]としている。

0084

まず、図10の図面左端には、PWM1のデューティ比D1[rate]が示されている。この表では、D1の最小値を5%とし、以下5%刻みでデューティ比を(オンデューティの割合を)増加させている。

0085

デューティ比D1及びバッテリ電圧VB1,VB2を用いて、PWM2のデューティ比D2及び昇圧後の電圧VHが算出できる。本実施形態における電圧変換器11の動作モードはパラレル昇圧モードを想定していることから、第1昇圧回路BCNV1及び第2昇圧回路BCNV2の昇圧後電圧は理論上等しくなる。この前提を踏まえると、下記数式(1)(2)の連立方程式が得られる。

0086

0087

数式(1)(2)を解くことで、図10の表に示すように、任意のデューティ比D1に対するデューティ比D2及び昇圧後電圧VHが求められる。なお、上記数式(1)(2)及び後述する数式(3)〜(7)において、デューティ比D1,D2は百分率ではなく絶対値(例えば100% → 1.00)を表すものとする。

0088

ここで、デューティ比D1及びD2をそれぞれ並べた列の右隣には、デューティ比D1とD2の和D1+D2[rate]が示されている。表の中央付近には、D1+D2の値が100%となるセルが示されている。

0089

さらに、第1バッテリB1の電圧VB1と出力電力Wout[W]から、第1昇圧回路BCNV1から共通スイッチング素子S3に供給される電流IL1[A]が求められる。同様にして、第2バッテリB2の電圧VB2と出力電力Wout[W]から、第2昇圧回路BCNV2から共通スイッチング素子S3に供給される電流IL2[A]が求められる。図10の例では、出力電力Woutを50[kW]としている。

0090

上記により求めたD1、D2、VH、IL1、IL2を用いて、図10紙面右側に示されているような、共通スイッチング素子S3における電力損失[mJ]を求める。電力損失は、ターンオン損失Eon[mJ]、ターンオフ損失Eoff[mJ]、定常損失(ここではオン損失を指す)Esat[mJ]を、PWM1及びPWM2ごとに求める。つまり、ターンオン損失についてEon1及びEon2、ターンオフ損失についてEoff1及びEoff2、定常損失についてEsat1及びEsat2の計6種類の損失を求める。

0091

ターンオン損失、ターンオフ損失及び定常損失は、それぞれ下記数式(3)(4)(5)から求めることができる。

0092

0093

上記にて求めた損失について、図11の紙面左から矢印を挟んで4列目には、図10にて求めた6種類の損失の総和Etotal[mJ]が示されている。さらにその右の列には、位相シフト制御を実行したときの損失の総和Etotal’と、これとEtotalとの差分delta[mJ]とが示されている。

0094

なお、図11に示す例では、位相シフト実行時の損失Etotal’の計算に当たり、D1+D2<100%である場合とD1+D2≧100%である場合とで算出方法を変えている。

0095

すなわち、D1+D2<100%である場合には、PWM2の立下りとPWM1の立ち上がりを連結させた制御を想定して、PWM1(D1)のターンオン損失Eon1とPWM2(D2)のターンオフ損失Eoff2を、位相シフト前の総損失Etotalから削減し、これをEtotal’としている。

0096

また、D1+D2≧100%である場合には、位相シフトによりスイッチング損失が全てなくなることから、位相シフト前の総損失EtotalからEon1、Eon2、Eoff1、Eoff2を削減し、これをEtotal’としている。

0097

位相シフト前の総損失Etotalと位相シフト後の総損失Etotal’とを比較する、つまり図11のEtotal’の紙面右隣のdeltaを参照すると分かるように、いずれのデューティ比D1,D2においても(いずれの行においても)位相シフト制御によって損失が削減される。

0098

図11のさらに右隣の列には、位相シフト後、オン時間変更を行った場合の、共通スイッチング素子S3の総損失Etotal’’[mJ]と、これと位相シフト時の総損失Etotal’との差分delta[mJ]とが示されている。

0099

この列では、オン時間変更後の総損失Etotal’’として、デューティ比D1及びD2の和が100%であるときの位相シフト後の総損失Etotal’(=43.3[mJ])を、すべてのセル列に対して適用している。

0100

オン時間変更後の総損失Etotal’’の右隣の差分deltaを参照すると分かるように、まず、デューティ比D1及びD2の和が100%を超過する領域では、すべてのセル列に対して損失が低減されている。その一方で、デューティ比D1及びD2の和が100%未満の領域では、総損失が増加する場合と低減される場合とが存在する。

0101

上記の算定結果を踏まえて、CNV制御部13は、共通スイッチング素子S3に対するオン時間変更前後の損失比較に基づいて、オン時間変更の実行可否を判定するようにしてもよい。

0102

<損失比較を踏まえた共通スイッチング素子保護制御フロー>
図12には、上記の算定結果を踏まえた、CNV制御部13による共通スイッチング素子S3の過熱保護制御フローが例示されている。なお、この制御フローでは、図7の実施形態をベースにしている。すなわち、オン時間の短縮または延長プロセスと位相シフトプロセスを段階的に行い、またPWM1及びPWM2のオン時間の和をPWM制御1周期に一致させるようなオン時間変更を行う場合の制御フローが、図12に示されている。

0103

CNV制御部13は、まず電圧変換器11がパラレル昇圧を行っているか否かを判定する(S10)。パラレル昇圧中でない場合は、本フロー末尾のReturnまで進む。

0104

パラレル昇圧中である場合、CNV制御部13は、温度センサ17から共通スイッチング素子S3の温度を取得し(S12)、取得した温度が予め定めた閾値温度を超過しているか否かを判定する(S14)。超過していない場合、本フロー末尾のReturnまで進む。

0105

共通スイッチング素子S3の温度が閾値温度を超過している場合、CNV制御部13は、PWM1のデューティ比D1とPWM2のデューティ比D2を取得し(S16)、D1+D2の値が100%未満であるか否かを判定する(S18)。

0106

D1+D2の値が100%未満でない場合、つまり100%以上である場合、CNV制御部13はD1+D2の値が100%を超過するか否かを判定する(S20)。

0107

テップS20にてD1+D2の値が100%を超過しない場合、D1+D2の値は100%に等しい(D1+D2=100%)。そこでCNV制御部13は、デューティ比をD1及びD2のまま維持し(S22)、位相シフト制御を実行する(S24)。

0108

また、ステップS20にてD1+D2の値が100%を超過していると判定されると、CNV制御部13は、第1バッテリB1及び第2バッテリB2の電圧VB1及びVB2を取得する(S26)。さらに、CNV制御部13は、オン時間変更後のデューティ比D1’及びD2’(D1’+D2’=100%)を算出する。

0109

デューティ比D1’及びD2’の算出に当たり、CNV制御部13は、上述した数式(1)(2)からVHを取り去った下記数式(6)と、デューティ比D1’及びD2’についての数式(7)の連立方程式を解く(S28)。

0110

0111

さらにCNV制御部13は、求められたデューティ比D1’と第1バッテリ電圧VB1、または、デューティ比D2’と第2バッテリ電圧VB2から、オン時間変更後の昇圧電圧指令値VH*’を算出する。

0112

なお、数式(6)(7)を用いたデューティ比D1’,D2’の算出と、オン時間変更後の昇圧電圧指令値VH*’の算出を、以下では「処理1」と呼ぶ。

0113

CNV制御部13は、デューティ比をD1からD1’に、またD2からD2’に更新切り下げ)する(S30)とともに、昇圧電圧指令値をVH*からVH*’に更新(S32)する。さらにCNV制御部13は、更新後のデューティ比D1’及びD2’に対して位相シフト制御を実行する(S24)。

0114

ステップS18まで遡り、デューティ比D1及びD2の和が100%未満である場合には、CNV制御部13は、オン時間変更前後における、共通スイッチング素子S3の総損失を比較した上で、総損失の低い方のデューティ比を共通スイッチング素子S3のオンオフ制御に用いる。

0115

CNV制御部13は、バッテリ電圧センサ46A及び46Bから第1バッテリB1及び第2バッテリB2の電圧VB1及びVB2を取得する。また、バッテリ電流センサ48A及び48Bから第1バッテリB1及び第2バッテリB2の電流IL1及びIL2を取得する。さらに、出力電圧センサ50から高圧電路26と基準電路28の電位差VH(出力電圧)取得する(S34)。

0116

次にCNV制御部13は、上述した処理1を実行してオン時間変更後のデューティ比D1’、D2’と昇圧電圧指令値VH*’を算出する(S36)。さらにCNV制御部13は、オン時間変更前のデューティ比D1及びD2を位相シフトさせた場合の、共通スイッチング素子S3に発生するスイッチング損失Esw及び定常損失Esatを求める(S38)。なお、Esw=Eon+Eoffである。

0117

ここで、スイッチング損失Eswについては、位相シフトによる損失低下分を案して、上述した図11と同様に、PWM1(D1)のターンオン損失Eon1とPWM2のターンオフ損失Eoff2は取り込まなくてもよい。つまり、PWM1(D1)のターンオフ損失Eoff1とPWM2のターンオン損失Eon2の和をスイッチング損失Eswとしてよい。

0118

またCNV制御部13は、オン時間変更後のデューティ比D1’及びD2’に基づいて、オン時間変更かつ位相シフト後の、共通スイッチング素子S3に発生する定常損失Esat’を求める(S40)。

0119

次にCNV制御部13は、ステップS38で求めたスイッチング損失Esw及び定常損失Esatをもとに、オン時間変更前かつ位相シフト後のPWM1及びPWM2に基づいて共通スイッチング素子S3をオンオフ制御させた際に生じる、スイッチング損失及び定常損失の総和Esw+Esatを求める。さらにCNV制御部13は、オン時間変更前かつ位相シフト後の損失Esw+Esatが、オン時間変更後かつ位相シフト後の定常損失Esat’を超過するか否かを判定する(S42)。

0120

オン時間変更前かつ位相シフト後の損失Esw+Esatが、オン時間変更後かつ位相シフト後の損失Esat’を超過しない場合、オン時間変更を行わない方が共通スイッチング素子S3の損失が低くなるため、CNV制御部13は、デューティ比をD1及びD2のまま維持し(S22)、位相シフト制御を行う(S24)。

0121

オン時間変更前かつ位相シフト後の損失Esw+Esatがオン時間変更後かつ位相シフト後の損失Esat’を超過する場合、CNV制御部13は、デューティ比をD1からD1’に、またD2からD2’に更新(切り上げ)する(S44)とともに、昇圧電圧指令値をVH*からVH*’に更新(S46)する。さらにCNV制御部13は、更新後のデューティ比D1’及びD2’に対して位相シフト制御を実行する(S24)。共通スイッチング素子S3は、位相シフト後のD1’及びD2’の論理和に基づいてオンオフ制御される。

0122

<オン時間変更に伴う電流補償>
図12のステップS32、S46に示したように、オン時間(デューティ比)の変更に伴って、昇圧電圧指令値が変更される(VH*→VH*’)。図13には、これらの変更を説明する図が示されている。縦軸は第1昇圧回路BCNV1のPWM信号PWM1のデューティ比を表し、横軸は第2昇圧回路BCNV2のPWM信号PWM2のデューティ比を表す。

0123

このグラフにおいて、右上がりの直線(パラレル昇圧ライン)はパラレル昇圧時の昇圧電圧指令値VHを示している。つまり、パラレル昇圧ライン上の任意の点をプロットし、そのプロットから横軸に向かって垂線を引くと、その垂線と横軸との交点が第2昇圧回路BCNV2のデューティ比となる。同様にして、パラレル昇圧ライン上の点から縦軸に向かって垂線を引くと、その垂線と縦軸の交点が第1昇圧回路BCNV1のデューティ比となる。

0124

図13の右下がり破線は、第1昇圧回路BCNV1のデューティ比D1と第2昇圧回路BCNV2のデューティ比D2の和が100%となるライン(100%ライン)を示している。オン時間変更によって、昇圧電圧指令値VH*は、パラレル昇圧ラインと100%ラインの交点の値VH*’となる。また第1昇圧回路BCNV1のデューティ比D1及び第2昇圧回路BCNV2のデューティ比D2は、ともにパラレル昇圧ラインと100%ラインの交点VH*’に対応する値D1’,D2’に変更される。

0125

ここで、変更前の昇圧電圧指令値VH*は、図14に示したVH*マップを用いて求められる場合がある。VH*マップは、電圧変換器11に対する昇圧電圧指令値VH*を求めるためのマップであり、回転電機20の実回転数(横軸)とトルク指令値(縦軸)に対応して昇圧電圧指令値VH*(VH*1、VH*2、VH*3等)が記憶されている。昇圧電圧指令値VH*は、図示しないアクセルペダル踏み込み量に基づくトルク指令値と、回転数センサ52から取得した回転電機20の実回転数をVH*マップに代入することによって求められる。

0126

トルク指令値及び回転電機20の実回転数から求めた昇圧電圧指令値VH*が、オン時間変更によってVH*’に変更されると、所望のトルクまたは回転数が得られないおそれがある。

0127

そこで、オン時間変更によって昇圧電圧指令値が変更されても、所望のトルク及び回転数を回転電機20から得るための補償制御(電流補償)を行うようにしてもよい。例えば、当該電流補償は、CNV制御部13及びINV制御部15の協働により行われる。

0128

CNV制御部13にてオン時間変更が実行され、昇圧電圧指令値がVH*からVH*’に変更されると、当該情報はCNV制御部13からINV制御部15に送られる。INV制御部15では、変更後の昇圧電圧指令値VH*’と、予め定められた電力指令値とに基づいて、インバータ18における電流の通流率(つまりデューティ比)を設定する。

0129

より具体的には、INV制御部15には、予め制御部22から電力指令値が送られる。電力指令値は、インバータ18により交直変換された交流電力が供給される負荷(回転電機20)に対する電力要求値である。電力指令値は、例えば、VH*マップから求められた昇圧電圧指令値VH*に所定の比例制御ゲイン積分制御ゲイン掛けることで求められる。

0130

CNV制御部13から昇圧電圧指令値の変更情報(VH*→VH*’)を受信すると、INV制御部15は、変更後の昇圧電圧指令値VH*’と電力指令値に基づいて電流値を求め、これに応じたデューティ比に基づいて、インバータ18内のスイッチング素子のオンオフ制御を行う。

0131

<オン時間変更に伴う効率補償
上述したVH*マップは、回転電機20の効率を最大にするためのいわゆる最大トルク制御に基づいて作成される場合がある。つまり、VH*マップにプロットされた昇圧電圧指令値VH*(VH*1、VH*2、VH*3等)として、回転電機20の最適動作点に対応する電圧値(最大効率電圧値)が記憶されている場合がある。

0132

上述したオン時間変更によって昇圧電圧指令値が最大効率電圧値VH*からVH*’に変更されると、その電圧値の変動分(VH*→VH*’)をインバータ18にて電流で補っても、回転電機20の効率が低下して、所望の回転数やトルクが得られないおそれがある。

0133

そこで、INV制御部15では、昇圧電圧指令値の変動分に加えて、または単独で、当該変動に伴う回転電機20の効率低下分を補償するように、インバータ18における通流率(デューティ比)を定めるようにしてもよい。例えば、昇圧電圧指令値の変更前後の差分(VH*−VH*’)を補償する電流値に、当該差分に比例する係数損失補償係数)を掛けた値に基づいて、インバータ18におけるスイッチング素子のデューティ比を定めるようにしてもよい。

0134

<電圧変換器の別実施形態1>
上述した実施形態では、電圧変換器11として、スイッチング素子が4つ設けられ、直列接続と並列接続の切換えが可能な、いわゆるシリーズパラレルコンバータが挙げられていたが、この形態に限らない。要するにパラレル昇圧が可能であって、2つの昇圧回路から共通して電流が供給される共通スイッチング素子を備える電圧変換器であれば、本実施形態に係る過熱保護制御を適用することができる。

0135

図15には、電圧変換器11の別例が示されている。この電圧変換器11では、高圧電路26から基準電路28に向かう方向を順方向にして3つのスイッチング素子S1,S2,S3が直列に接続されている。さらにそれぞれのスイッチング素子S1〜S3に逆並列となるように、各ダイオードDd1〜Dd3が接続される。

0136

また、高圧電路26側から2つ目のスイッチング素子S2と3つ目のスイッチング素子S3の間に設けられた接続点40と基準電路28に第1バッテリB1が接続される。さらに第1バッテリB1とは直列に第1リアクトルL1が、並列に第1コンデンサC1が設けられている。

0137

高圧電路26側から1つ目のスイッチング素子S1と2つ目のスイッチング素子S2の間に設けられた接続点42と基準電路28に第2バッテリB2が接続される。さらに第2バッテリB2とは直列に第2リアクトルL2が、並列に第2コンデンサC2が設けられる。

0138

パラレル昇圧時には、第1バッテリB1の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第1昇圧回路BCNV1と、第2バッテリB2の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第2昇圧回路BCNV2が形成される。

0139

第1昇圧回路BCNV1のループ経路(第1バッテリB1及びリアクトルL1を含むループ)の形成及び開放を行うスイッチング素子は、スイッチング素子S3となる。また、第2昇圧回路BCNV2のループ経路(第2バッテリB2及びリアクトルL2を含むループ)の形成及び開放を行うスイッチング素子は、スイッチング素子S2及びS3となる。両昇圧回路の構成から、共通スイッチング素子はスイッチング素子S3となる。

0140

ループ経路の形成及び開放について、CNV制御部13によるPWM信号に基づくと、第1昇圧回路BCNV1に関して、スイッチング素子S3のオンオフ動作がPWM1により制御される。また、第2昇圧回路BCNV2に関して、スイッチング素子S2及びS3のオンオフ動作がPWM2により制御される。

0141

CNV制御部13は、共通スイッチング素子S3の温度をモニタリングするとともに、当該温度が閾値温度を超過したときに、PWM1及びPWM2の位相シフト及びオン時間変更を介して、上述した過熱保護制御を実行する。

0142

<電圧変換器の別実施形態2>
図16には、電圧変換器11の更なる別例が示されている。この電圧変換器11は、図15と同様に、高圧電路26から基準電路28に向かう方向を順方向にして3つのスイッチング素子S1,S2,S3が直列に接続されている。更にそれぞれのスイッチング素子S1〜S3に逆並列となるように、各ダイオードDd1〜Dd3が接続される。

0143

図16の電圧変換器11は、図15の電圧変換器と比較して、第1昇圧回路BCNV1の配置が異なっている。すなわち、高圧電路26側から1つ目のスイッチング素子S1と2つ目のスイッチング素子S2の間に設けられた接続点42と、高圧電路26側から2つ目のスイッチング素子S2と3つ目のスイッチング素子S3の間に設けられた接続点40との間に第1バッテリB1、第1リアクトルL1、及び第1コンデンサC1が接続される。

0144

パラレル昇圧時には、第1バッテリB1の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第1昇圧回路BCNV1と、第2バッテリB2の電圧が電圧変換器11にて昇圧されて高圧電路26(出力電路)に出力される第2昇圧回路BCNV2が形成される。

0145

第1昇圧回路BCNV1のループ経路(第1バッテリB1及びリアクトルL1を含むループ)の形成及び開放を行うスイッチング素子は、スイッチング素子S2となる。また、第2昇圧回路BCNV2のループ経路(第2バッテリB2及びリアクトルL2を含むループ)の形成及び開放を行うスイッチング素子は、スイッチング素子S2及びS3となる。両昇圧回路の構成から、共通スイッチング素子はスイッチング素子S2となる。

0146

ループ経路の形成及び開放について、CNV制御部13によるPWM信号に基づくと、第1昇圧回路BCNV1に関して、スイッチング素子S2のオンオフ動作がPWM1により制御される。また、第2昇圧回路BCNV2に関して、スイッチング素子S2及びS3のオンオフ動作がPWM2により制御される。

0147

CNV制御部13は、共通スイッチング素子S2の温度をモニタリングするとともに、当該温度が閾値温度を超過したときに、PWM1及びPWM2の位相シフト及びオン時間変更を介して、上述した過熱保護制御を実行する。

0148

10電力変換システム、11電圧変換器、13 CNV制御部、15 INV制御部、17温度センサ、18インバータ、20回転電機、22 制御部、26高圧電路、28 基準電路、B1 第1バッテリ、B2 第2バッテリ、BCNV1 第1昇圧回路、BCNV2 第2昇圧回路、S1-S4スイッチング素子、S3共通スイッチング素子。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 電力変換装置」が 公開されました。( 2020/10/29)

    【課題】半導体スイッチング素子を有する電力変換装置において、部品等を追加することなく、小型、高密度化を満足しながらスイッチングノイズの抑制を図る。【解決手段】半導体スイッチング素子を有する電力変換回路... 詳細

  • 三菱電機株式会社の「 電力変換装置」が 公開されました。( 2020/10/29)

    【課題】ワイドバンドギャップ半導体のスイッチング素子を保護する低コストの電力変換装置を提供する。【解決手段】電力変換装置1は、電力変換部3、4と、電力変換部3、4のスイッチング素子を制御する制御部6、... 詳細

  • 株式会社エフェクトメイジの「 コンバータおよびこれを用いたイルミネーション装置」が 公開されました。( 2020/10/29)

    【課題】並列接続させた複数のワイヤーイルミネーションに対して電力供給可能なコンバータを提供する。【解決手段】イルミネーション装置10において、コンバータ14は、入力側のDC電圧を所定のDC出力電圧に変... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ