図面 (/)

技術 不揮発性記憶装置及びその製造方法

出願人 東芝メモリ株式会社
発明者 関春海石川貴之齋藤真澄
出願日 2015年3月19日 (5年8ヶ月経過) 出願番号 2015-055871
公開日 2016年10月6日 (4年1ヶ月経過) 公開番号 2016-178155
状態 特許登録済
技術分野 半導体メモリ
主要キーワード セル側壁 原子パーセント未満 リデポジション 既存製品 ピラー状 直線状パターン 配線どうし イオン源電極
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年10月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

安定な動作が可能なクロスポイント型抵抗変化型メモリによる不揮発性記憶装置及びその製造方法を提供する。

解決手段

不揮発性記憶装置101は第1〜3層10s、20s、30sと第1電極15を含む。第1層10sは、第1方向に延在する複数の第1配線11と、第1絶縁部13と、を含む。第2層20sは、第1方向と交差する第2方向に延在する複数の第2配線21と、第2絶縁部23と、を含む。第3層30sは、第1層10sと第2層20sとの間に設けられ、第1配線11と第2配線21との間に設けられた第1部分31と、第1絶縁部13と第2絶縁部23との間に設けられた第2部分32と、を含む。第1電極15は、第1配線11と第1部分31との間に設けられる。第1電極15は、第1材料を含む。第2配線21は、第1材料よりもイオン化しにくい第2材料を含む。第1部分31の密度は、第2部分32の密度よりも低い。

概要

背景

不揮発性記憶装置として、クロスポイント型抵抗変化型メモリがある。このような不揮発性記憶装置において、安定した動作が望まれる。

概要

安定な動作が可能なクロスポイント型の抵抗変化型メモリによる不揮発性記憶装置及びその製造方法を提供する。不揮発性記憶装置101は第1〜3層10s、20s、30sと第1電極15を含む。第1層10sは、第1方向に延在する複数の第1配線11と、第1絶縁部13と、を含む。第2層20sは、第1方向と交差する第2方向に延在する複数の第2配線21と、第2絶縁部23と、を含む。第3層30sは、第1層10sと第2層20sとの間に設けられ、第1配線11と第2配線21との間に設けられた第1部分31と、第1絶縁部13と第2絶縁部23との間に設けられた第2部分32と、を含む。第1電極15は、第1配線11と第1部分31との間に設けられる。第1電極15は、第1材料を含む。第2配線21は、第1材料よりもイオン化しにくい第2材料を含む。第1部分31の密度は、第2部分32の密度よりも低い。

目的

本発明の実施形態は、安定な動作が可能な不揮発性記憶装置及びその製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む第1層と、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間した第2層であって、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む前記第2層と、前記第1層と前記第2層との間に設けられた第3層であって、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む前記第3層と、前記複数の第1配線と前記第1部分との間に設けられた複数の第1電極と、を備え、前記複数の第1電極は、第1材料を含み、前記第2配線は、第2材料を含み、前記第1材料は、前記第2材料よりもイオン化しやすく、前記第1部分における密度は、前記第2部分における密度よりも低い不揮発性記憶装置

請求項2

第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む第1層と、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間した第2層であって、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む前記第2層と、前記第1層と前記第2層との間に設けられた第3層であって、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む前記第3層と、を備え、前記第1配線は、第1材料を含み、前記第2配線は、第2材料を含み、前記第1材料は、前記第2材料よりもイオン化しやすく、前記第1部分における密度は、前記第2部分における密度よりも低い不揮発性記憶装置。

請求項3

前記第1部分における密度は、2.0(g/cm3)以下である請求項1または2記載の不揮発性記憶装置。

請求項4

前記第3層は、前記複数の第2配線と前記第1絶縁部との間に設けられ、酸化シリコンを含む第3部分と、前記複数の第1配線と前記第2絶縁部との間に設けられ、酸化シリコンを含む第4部分と、をさらに含み、前記第1部分における前記密度は、前記第3部分における密度よりも低く、前記第4部分における密度よりも低い請求項1〜3のいずれか1つに記載の不揮発性記憶装置。

請求項5

前記第1部分における単位体積あたりの空隙の割合は、前記第2部分における単位体積あたりの空隙の割合よりも高い請求項1〜4のいずれか1つに記載の不揮発性記憶装置。

請求項6

第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む第1層と、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間した第2層であって、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む前記第2層と、前記第1層と前記第2層との間に設けられた第3層であって、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む前記第3層と、前記複数の第1配線と前記第1部分との間に設けられた複数の第1電極と、を備え、前記複数の第1電極は、第1材料を含み、前記第2配線は、第2材料を含み、前記第1材料は、前記第2材料よりもイオン化しやすく、前記第1部分における炭素濃度は、前記第2部分における炭素濃度よりも高い不揮発性記憶装置。

請求項7

第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む第1層と、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間した第2層であって、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む前記第2層と、前記第1層と前記第2層との間に設けられた第3層であって、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む前記第3層と、を備え、前記第1配線は、第1材料を含み、前記第2配線は、第2材料を含み、前記第1材料は、前記第2材料よりもイオン化しやすく、前記第1部分における炭素濃度は、前記第2部分における炭素濃度よりも高い不揮発性記憶装置。

請求項8

前記第1部分における前記炭素濃度は、1原子パーセント以上であり、前記第2部分における前記炭素濃度は、1原子パーセント未満である請求項6または7記載の不揮発性記憶装置。

請求項9

前記第3層は、前記複数の第2配線と前記第1絶縁部との間に設けられ、酸化シリコンを含む第3部分と、前記複数の第1配線と前記第2絶縁部との間に設けられ、酸化シリコンを含む第4部分と、をさらに含み、前記第1部分における前記炭素濃度は、前記第3部分における密度よりも高く、前記第4部分における炭素濃度よりも高い請求項6〜8のいずれか1つに記載の不揮発性記憶装置。

請求項10

前記第1材料は、Ag、Cu、Al、Ni、Ti、Co、Cr、Mn、Fe、Zn、Sn、In、Pd、PbおよびBiの少なくともいずれかを含む請求項1〜9のいずれか1つに記載の不揮発性記憶装置。

請求項11

前記第2材料は、W、Pt、Ta、Mo、Si、Ge、TiN、TaNおよびWNの少なくともいずれかを含む請求項1〜10のいずれか1つに記載の不揮発性記憶装置。

請求項12

前記第1絶縁部は、窒化シリコンを含む請求項1〜11のいずれか1つに記載の不揮発性記憶装置。

請求項13

前記第1絶縁部は、酸化シリコンを含み、前記第1絶縁部の密度は、前記第1部分の密度よりも高い請求項1〜11のいずれか1つに記載の不揮発性記憶装置。

請求項14

第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む第1層と、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間した第2層であって、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む前記第2層と、前記第1層と前記第2層との間に設けられた第3層であって、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む前記第3層と、を含む不揮発性記憶装置の製造方法であって、前記第2層の上に前記第3層となるシリコン酸化膜を形成する工程と、前記第1部分となる領域の密度を前記第2部分となる領域の密度よりも低くする工程と、前記第1部分の上に前記第1配線を形成する工程と、を備えた不揮発性記憶装置の製造方法。

請求項15

前記第1部分となる前記領域の前記密度を前記第2部分となる前記領域の前記密度よりも低くする前記工程は、前記シリコン酸化膜の前記第1部分となる前記領域にイオン注入を行うことを含む請求項14記載の不揮発性記憶装置の製造方法。

請求項16

前記シリコン酸化膜の上に、前記第1絶縁部と、前記複数の第1配線の一部となる導電膜と、を形成する工程をさらに備え、前記イオン注入は、前記第1絶縁部と前記導電膜とをマスクとして行われる請求項15記載の不揮発性記憶装置の製造方法。

請求項17

前記イオン注入において注入される元素原子量は、シリコンの原子量よりも小さい請求項15または16記載の不揮発性記憶装置の製造方法。

請求項18

前記イオン注入において注入される元素は、希ガス元素を含む請求項15または16記載の不揮発性記憶装置の製造方法。

請求項19

前記イオン注入において注入される元素は、酸素および炭素の少なくともいずれかを含む請求項15または16記載の不揮発性記憶装置の製造方法。

技術分野

0001

本発明の実施形態は、不揮発性記憶装置及びその製造方法に関する。

背景技術

0002

不揮発性記憶装置として、クロスポイント型抵抗変化型メモリがある。このような不揮発性記憶装置において、安定した動作が望まれる。

先行技術

0003

特開2010−165950号公報

発明が解決しようとする課題

0004

本発明の実施形態は、安定な動作が可能な不揮発性記憶装置及びその製造方法を提供する。

課題を解決するための手段

0005

本発明の実施形態によれば、第1層と第2層と第3層と第1電極とを含む不揮発性記憶装置が提供される。前記第1層は、第1方向に延在し前記第1方向と交差する方向において互いに離間した複数の第1配線と、前記複数の第1配線どうしの間に設けられた第1絶縁部と、を含む。前記第2層は、前記交差する方向と前記第1方向とに対して交差する積層方向において前記第1層と離間する。前記第2層は、前記第1方向と交差する第2方向に延在し前記第2方向と交差する方向において互いに離間した複数の第2配線と、前記複数の第2配線どうしの間に設けられた第2絶縁部と、を含む。前記第3層は、前記第1層と前記第2層との間に設けられる。前記第3層は、前記複数の第1配線と前記複数の第2配線との間に設けられ酸化シリコンを含む第1部分と、前記第1絶縁部と前記第2絶縁部との間に設けられ酸化シリコンを含む第2部分と、を含む。前記複数の第1電極は、前記複数の第1配線と前記第1部分との間に設けられる。前記複数の第1電極は、第1材料を含む。前記第2配線は、第2材料を含む。前記第1材料は、前記第2材料よりもイオン化しやすい。前記第1部分における密度は、前記第2部分における密度よりも低い。

図面の簡単な説明

0006

図1(a)及び図1(b)は、第1の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
第1の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。
不揮発性記憶装置の特性を例示するグラフ図である。
図4(a)及び図4(b)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図5(a)及び図5(b)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図6(a)及び図6(b)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図7(a)〜図7(c)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図8(a)〜図8(c)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図9(a)〜図9(c)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図10(a)〜図10(c)は、第1の実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。
図11(a)〜図11(f)は、第1の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順模式断面図である。
図12(a)及び図12(b)は、第2の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
不揮発性記憶装置の特性を例示するグラフ図である。
図14(a)及び図14(b)は、第3の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。

実施例

0007

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

0008

(第1の実施形態)
図1(a)及び図1(b)は、第1の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
図2は、第1の実施形態に係る不揮発性記憶装置を例示する模式的平面図である。

0009

図1(a)は、図2に表した不揮発性記憶装置101のA1−A2線における断面を示す。図1(b)は、図2に表したB1−B2線における断面を示す。

0010

図1(a)及び図1(b)に表したように、不揮発性記憶装置101は、第1層10sと、第2層20sと、第3層30sと、複数の第1電極15と、複数の第2電極25と、を含む。

0011

図2に表したように、不揮発性記憶装置101は、さらに制御部60を含んでもよい。なお、図2においては、見やすさのため、後述の第1絶縁部13、第2絶縁部23および第3層30sの図示を省略している。

0012

第3層30sは、第1層10sと第2層20sとの間に設けられる。
本願明細書において、第1層10sから第2層20sへ向かう方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。X軸方向とZ軸方向とに対して垂直な方向をY軸方向とする。

0013

第1層10sは、複数の第1配線11、第1絶縁部13及び第1電極15を含む。 複数の第1配線11のそれぞれは、第1方向(Y軸方向)に延在し、第1方向と交差する方向(この例ではX軸方向)において互いに離間する。

0014

第1配線11には、導電材料を用いる。第1絶縁部13は、複数の第1配線11どうしの間に設けられる。第1絶縁部13の材料としては、例えば窒化シリコンが用いられる。

0015

第2層20sは、X軸方向及びY軸方向に対して交差する積層方向(この例ではZ軸方向)において第1層10sと離間している。第2層20sは、複数の第2配線21及び、第2絶縁部23を含む。

0016

複数の第2配線21のそれぞれは、Y軸方向と交差する第2方向(この例ではX軸方向)に延在し、第2方向と交差する方向において互いに離間する。

0017

第2配線21には、導電材料を用いる。第2絶縁部23は、複数の第2配線21どうしの間に設けられる。第2絶縁部23の材料の材料としては、例えばシリコン窒化膜が用いられる。

0018

第3層30sは、第1部分31と、第2部分32と、第3部分33と、第4部分34と、を含む。
第1部分31は、複数の第1配線11と、複数の第2配線21と、の間に設けられた部分である。第2部分32は、第1絶縁部13と第2絶縁部23との間に設けられた部分である。第3部分33は、複数の第2配線21と第1絶縁部13との間に設けられた部分である。第4部分34は、複数の第1配線11と第2絶縁部23との間に設けられた部分である。

0019

第1部分31、第2部分32、第3部分33及び第4部分34のそれぞれは、酸化シリコンを含む。第1部分31における密度(体積あたりの質量)は、第2部分32、第3部分33および第4部分34のそれぞれにおける密度よりも低い。

0020

この例では、第3部分33および第4部分34のそれぞれの密度は、第2部分32の密度と同等である。ただし、実施形態においては、第3部分33及び第4部分34のいずれかの密度は、第1部分31の密度と同等であってもよい。

0021

第1部分31の密度は、例えば2.0g/cm3以下に設定されることが好ましい。例えば、第1部分31の密度は、1.0g/cm3以上2.0g/cm3以下である。

0022

第1部分31の密度と第2部分32の密度との差は、例えば、0.05g/cm3以上に設定されることが好ましい。例えば、第1部分31の密度と第2部分32の密度との差は、0.05g/cm3以上1.0g/cm3以下である。

0023

例えば、第1部分31〜第4部分34は、空隙を含む。第1部分31における空隙の割合(単位体積あたりの隙間の割合)は、第2部分32における空隙の割合よりも高い。また、第1部分31における空隙の割合は、第3部分33における空隙の割合よりも高く、第4部分34における空隙の割合よりも高い。

0024

第1電極15は、複数の第1配線11のそれぞれと第1部分31との間に設けられる。第1電極15は、イオン化しやすい第1材料を含む。第1材料は、イオン化しやすい金属元素として、銀(Ag)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、コバルト(Co)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、亜鉛(Zn)、錫(Sn)、インジウム(In)、パラジウム(Pd)、鉛(Pb)及びビスマス(Bi)の少なくともいずれかを含む。

0025

第2電極25は、複数の第2配線21のそれぞれと第1部分31との間に設けられる。第2電極25は、イオン化しにくい第2材料を含む。第2材料は、第1材料よりもイオン化しにくい。第2材料は、例えば、タングステン(W)、プラチナ(Pt)、タンタル(Ta)およびモリブデン(Mo)の少なくともいずれかを含む。また、チタン窒化物(TiN)、タンタル窒化物(TaN)、タングステン窒化物(WN)等の金属窒化物を用いてもよい。不純物がドープされた半導体材料、例えばシリコン(Si)やゲルマニウム(Ge)等を用いてもよい。第2電極25は、イオン化しにくい金属からなることが好ましい。

0026

なお、第1電極15に用いられる材料と、第1配線11に用いられる材料と、を同じにして、第1電極15を省略してもよい。同様に、第2電極25に用いられる材料と、第2配線21に用いられる材料と、を同じにして、第2電極25を省略してもよい。電極の材料と配線の材料とを、共通の材料とすることで製造工程数の削減が可能となる。

0027

次に、不揮発性記憶装置101の動作について説明する。不揮発性記憶装置は、例えば、クロスポイント型の抵抗変化型メモリである。抵抗変化型メモリは、例えば、抵抗変化層を2つの電極で挟んだ2端子構造によって、記憶素子部が構成される不揮発性メモリである。

0028

第1配線11の端部、及び、第2配線21の端部は、制御部60に接続されている。制御部60は、第1配線11と第2配線21との間の電圧を制御する。これにより、第1電極15及び第2電極25を介して、第1部分31に所定の電圧が印加される。
第1配線11は、不揮発性記憶装置101のビットライン及びワードラインのいずれか一方として機能する。第2配線21は、不揮発性記憶装置101のビットライン及びワードラインのいずれか他方として機能する。

0029

第1部分31の電気抵抗は、第1配線11と第2配線21との間の電圧によって変化する。つまり、第1部分31は、不揮発性記憶装置101において、情報を記憶する複数のセル抵抗変化メモリ素子、抵抗変化層)として機能する。

0030

不揮発性記憶装置101において、複数のセルは、第1配線11と第2配線21とが互いに交差する位置(クロスポイント)に設けられる。そして、第2部分32〜第4部分34は、複数のセルを分離する絶縁部として機能する。

0031

例えば、図1(a)に表したように、第1部分31は、X−Y平面において並ぶ複数のセル(第1セル部31a、第2セル部31b等)を含む。
第1セル部31aは、第1電極15(電極15a)を介して第1配線11(配線11a)と電気的に接続され、第2電極25(電極25a)を介して第2配線21(配線21a)と電気的に接続されている。
第2セル部31bは、第1電極15(電極15b)を介して第1配線11(配線11b)と電気的に接続され、第2電極25(電極25b)を介して配線21aと電気的に接続されている。

0032

以下、一例として、第1部分31の第1セル部31aにおける動作について説明する。但し、他のセルに対する動作も同様である。

0033

まず、書込動作について説明する。第2電極25に対して正の書込電圧(Vset)を第1電極15に印加することで、第1セル部31aに書込電圧を印加する。これにより、第1セル部31aと接続された第1電極15に含まれる金属元素がイオン化し、第1セル部31a内で析出してフィラメントを形成する。これにより、第1セル部31aは、高抵抗状態から低抵抗状態遷移する。

0034

次に、消去動作について説明する。第2電極25に対して負の消去電圧(Vreset)を第1電極15に印加することで、例えば、第1セル部31aに消去電圧を印加する。これにより、第2電極25と第1電極15との間に電界が発生し、フィラメントが消失する。これにより、第1セル部31aは、低抵抗状態から高抵抗状態に遷移する。

0035

第2電極25がイオン化しやすい金属元素を含む場合、消去電圧の印加によって、第1セル部31a内に第2電極25に含まれる金属から成るフィラメントが形成されてしまうことがある。この場合、第1セル部31a内のフィラメントを消去することができない。したがって、第2電極25は、イオン化しにくい金属からなることが好ましい。

0036

次に、読出動作について説明する。第2電極25と第1電極15との間に読出電圧(Vread)を印加することで、第1セル部31aに読出電圧を印加する。そして、流れる電流を検出することにより、第1セル部31aが低抵抗状態であるか高抵抗状態であるかを判定する。読出電圧の絶対値は、書込電圧の絶対値よりも小さく、消去電圧の絶対値よりも小さい値に設定される。

0037

図3は、不揮発性記憶装置の特性を例示するグラフ図である。
図3は、実施形態に係る不揮発性記憶装置101のメモリセルと同様の構成を有するメモリ素子において、セルに含まれる酸化シリコンの密度を変化させた場合の実験結果を例示している。各素子は、酸化シリコンの密度において異なり、その他の電極等については共通である。酸化シリコンの密度は、膜の形成条件によって変化させることができる。

0038

図3横軸は、シリコン酸化膜の密度(g/cm3)を表す。図3縦軸は、書込電圧Vset(V)を表す。ここで、書込電圧Vsetは、セルに流れる電流値が所定の値となる時の電圧である。

0039

図3に表したように、密度が低いシリコン酸化膜を抵抗変化層とする素子の動作電圧は、密度が高いシリコン酸化膜を抵抗変化層とする素子の動作電圧よりも、低い。図3では、密度が2.0g/cm3よりも高いシリコン酸化膜を用いた場合、密度の増加に伴って、動作電圧Vsetが上昇する。

0040

他のメモリと比べて、抵抗変化型メモリのセル構造は、簡易である。このため、抵抗変化型メモリのスケーリングは比較的容易であると考えられている。抵抗変化型メモリは、広く製品として応用されているNAND型フラッシュメモリなどの既存製品を置き換える、次世代の大容量記憶装置の有力候補として注目を集めている。

0041

実施形態に係る不揮発性記憶装置のようなクロスポイント型のメモリ構造を用いることで、抵抗変化型メモリを用いて大容量記憶装置を実現することができる。しかしながら、クロスポイント型のメモリ構造においては、書込等の動作時に目的のメモリセルではなく、隣のセルとの間に斜めに電界が掛かるクロストークが生じることがある。

0042

例えば、第1セル部31aにおいて書込を行う場合を考える。第1セル部31aに接続された配線11aと、第1セル部31aに接続された配線21aと、の間に書込電圧を印加すると、配線11aと配線21aとの間に電界Ef1が発生する。これにより、第1セル部31a内にフィラメントが形成される。しかし、配線11aと配線21aとの間に書込電圧を印加したとき、第1セル部31aと隣のセル(例えば第2セル部31b)との間に斜めの電界Ef2が発生する。この斜めの電界Ef2は、例えば、電極15aと電極25bとの間に生じる。このようなクロストークによって、第1セル部31aと隣のセルとの間のシリコン酸化膜(この例では第3部分33)が低抵抗化してしまう懸念がある。これにより、正常な動作が妨げられる可能性がある。

0043

これに対して、実施形態においては、低密度なシリコン酸化膜である第1部分31の周囲には、高密度なシリコン酸化膜(第2部分32など)が設けられている。図3に示したとおり、電極が同じであれば、低密度なシリコン酸化膜を抵抗変化層とする素子に比べて、高密度なシリコン酸化膜を抵抗変化層とする素子の動作電圧は、高い。そこで、実施形態に係る不揮発性記憶装置101において、例えば、メモリセルの書込電圧を、高密度な第2部分32における動作電圧と、低密度な第1部分31における動作電圧と、の間に設定する。これにより、斜めの電界Ef2によって隣合ったセル同士の間のシリコン酸化膜が低抵抗化することを抑制することができ、クロストークを抑制することができる。したがって、安定な動作が可能となる。

0044

また、第1絶縁部13は、第1配線11同士の間に位置する。このため、2本の第1配線11間に電圧が印加された場合、第1絶縁部13に電界が掛かる。このとき、第1絶縁部13に低抵抗化が生じる可能性があり、これにより、不揮発性記憶装置の動作が不安定となる可能性がある。シリコン窒化膜においては、シリコン酸化膜に比べて、低抵抗化が生じる電圧が高い。このため、シリコン窒化膜は、配線を隔てる層間絶縁膜として好ましい。第1絶縁部13にシリコン窒化膜を用いることで、安定的な動作が可能となる。但し、実施形態においては、第1絶縁部13にシリコン酸化膜を用いてもよい。この場合には、第1絶縁部13の密度は、第1部分31の密度よりも高いことが好ましい。

0045

次に、実施形態に係る不揮発性記憶装置の製造方法について説明する。以下では、第1電極15の材料と第1配線11の材料とが同じであり、第2電極25の材料と第2配線21の材料とが同じである場合について説明する。

0046

図4(a)及び図4(b)は、実施形態に係る不揮発性記憶装置の製造方法を例示する模式図である。図4(b)は、模式的平面図であり、図4(a)は、図4(b)に示すC1−C2線における模式的断面図である。

0047

まず、複数の第2配線21と、第2絶縁部23と、を含む第2層20sを形成する。図4(b)に示すように、第2絶縁部23は、複数の直線状パターンを有する。すなわち、第2絶縁部23は、X軸方向に延在し、Y軸方向において互いに離間した複数の部分23pを含む。第2層20sでは、Z軸方向に沿って見たときに、第2配線21と部分23pとが交互に並んでいる。

0048

既に述べたとおり、第2配線21は、イオン化しにくい金属からなることが好ましい。この例では第2絶縁部23の材料として、シリコン窒化膜を用いる。

0049

図5(a)及び図5(b)は、図4(a)及び図4(b)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図5(b)は、模式的平面図であり、図5(a)は、図5(b)に示すD1−D2線における模式的断面図である。

0050

図5(a)及び図5(b)に示すように、第2層20sの上に、高密度なシリコン酸化膜30fを形成する。シリコン酸化膜30fは、第3層30sとなる膜である。シリコン酸化膜30fの形成には、ALD(Atomic Layer Deposition)法やPECVD(Plasma Enhanced Chemical Vapor Deposition)法などを用いることができる。シリコン酸化膜30fの厚さは、3ナノメートル(nm)以上10nm以下であることが望ましい。

0051

図6(a)及び図6(b)は、図5(a)及び図5(b)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図6(b)は、模式的平面図であり、図6(a)は、図6(b)に示すE1−E2線における模式的断面図である。

0052

図6(a)及び図6(b)に示すように、シリコン酸化膜30fの上に、第1絶縁部13を形成する。第1絶縁部13は、Z軸方向に沿って見たときに、複数の平行な直線状のパターンを有する。すなわち、第1絶縁部13は、Y軸方向に沿って延在し、X軸方向において互いに離間した複数の部分13pを含む。第1絶縁部13は、後に、第1層10sに含まれる第1配線11同士の間を埋める絶縁膜となる。

0053

第1絶縁部13には、シリコン窒化膜を用いることが好ましい。シリコン窒化膜は、シリコン酸化膜に比べて高密度であるため、後述のイオン注入を行う際に、マスクとして用いることができる。

0054

図7(a)〜図7(c)は、図6(a)及び図6(b)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図7(c)は模式的平面図であり、図7(a)は、図7(c)に示すF1−F2線における模式的断面図である。図7(b)は、図7(c)に示すG1−G2線における模式的断面図である。

0055

図7(a)〜図7(c)に示すように、シリコン酸化膜30fおよび第1絶縁部13の上に導電膜11fを形成する。導電膜11fは、後に複数の第1配線11の一部となる膜である。

0056

導電膜11fは、Z軸方向に沿って見たときに、複数の平行な直線状のパターンを有する。すなわち、導電膜11fは、X軸方向に延在し、Y軸方向において互いに離間した複数の部分11pを含む。

0057

複数の部分11pは、X−Y平面に投影したときに、第2配線21同士の間に位置し、第2絶縁部23と重なる。導電膜11fの直線状パターンの幅は、第2絶縁部23の直線状パターンの幅と同様である。また、導電膜11fの直線状パターンの間隔は、第2絶縁部23の直線状パターンの間隔と同様である。
導電膜11fには、前述のイオン化しやすい金属元素(第1材料)が用いられる。

0058

図8(a)〜図8(c)は、図7(a)〜図7(c)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図8(c)は模式的平面図であり、図8(a)は、図8(c)に示すH1−H2線における模式的断面図である。図8(b)は、図8(c)に示すI1−I2線における模式的断面図である。

0059

図8(a)〜図8(c)に示すように、シリコン酸化膜30fを加工して、第1部分31〜第4部分34を含む第3層30sを形成する。

0060

第1部分31となる領域の密度を第2部分32〜第4部分34となる領域の密度よりも低くする方法として、イオン注入を行う方法が用いられる。高密度なシリコン酸化膜30fに炭素酸素を添加することで、イオン注入された部分のみを低密度化することができる。シリコンよりも軽い(原子量の小さい)元素を添加することにより、組成を変化させ、密度を低下させることができる。また、原子量の大きい希ガス元素を注入することにより、シリコン酸化膜30fにダメージを与えて低密度化することができる。シリコン酸化膜30fに打ち込まれた元素が、シリコン酸化膜30fを構成するシリコンや酸素に衝突して空孔を作るため、低密度な状態が形成される。

0061

この例では、導電膜11fの上から、シリコン酸化膜30fにイオン注入を行う。このとき、第1絶縁部13および導電膜11fは、マスクとして働く。第1絶縁部13および導電膜11fで覆われていない領域(第1部分31となる領域)にイオンが注入される。このようにして、イオンが注入された密度の低い第1部分31と、イオンが注入されず密度の高い第2部分32〜第4部分34と、が形成される。

0062

第1絶縁部13の厚さは厚い方が好ましく、導電膜11fの厚さも厚い方が好ましい。これにより、第1絶縁部13の下部および導電膜11fの下部に位置するシリコン酸化膜にイオンが注入されにくくすることができる。第1絶縁部13の厚さ及び導電膜11fの厚さは、それぞれ30nm以上であることが好ましい。また、第1絶縁部13の密度及び導電膜11fの密度は、それぞれシリコン酸化膜30fの密度よりも高いことが望ましい。

0063

なお、低密度なシリコン酸化膜を形成した後に、一部を高密度化して第2部分32〜第4部分34を形成する方法を用いてもよい。低密度なシリコン酸化膜は、プラズマCVD等の方法によって形成することができる。低密度なシリコン酸化膜の第2部分32等になる領域に、シリコンやリン、ゲルマニウムなど、膜を構成する元素よりも原子番号の大きな元素を添加することにより高密度な状態を形成することができる。

0064

図9(a)〜図9(c)は、図8(a)〜図8(c)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図9(c)は模式的平面図であり、図9(a)は、図9(c)に示すJ1−J2線における模式的断面図である。図9(b)は、図9(c)に示すK1−K2線における模式的断面図である。

0065

図9(a)〜図9(c)に示すように、第1絶縁部13、導電膜11fおよび第3層30sの上に導電膜11gを形成する。これにより、第1絶縁部13の直線状パターン同士の間の隙間が埋められる。導電膜11gは、後に第1配線11の一部となる膜である。導電膜11gに用いられる材料は、例えば導電膜11fに用いられる材料と同様である。

0066

図10(a)〜図10(c)は、図9(a)〜図9(c)に続く、不揮発性記憶装置の製造方法を例示する模式図である。図10(c)は模式的平面図であり、図10(a)は、図10(c)に示すL1−L2線における模式的断面図である。図10(b)は、図10(c)に示すK1−K2線における模式的断面図である。

0067

図10(a)〜図10(c)に示すように、導電膜11g(および導電膜11f)の表面をCMP(Chemical Mechanical Polishing)によって平坦化する。例えば、第1絶縁部13の表面が露出するまで研磨する。これにより、第1部分31tの上に第1配線11が形成される。

0068

以上説明したようにして、配線と電極とを共有化したクロスポイント型のメモリ素子構造を有する不揮発性記憶装置101が作製される。第1配線11/第1部分31/第2配線21からなる部分が1つのメモリセル部(抵抗変化メモリ素子)となる。

0069

例えば、メモリセル部を作製する方法として、シリコン酸化膜などをピラー状に加工する参考例の方法がある。ピラー加工ではメモリセル部の周辺エッチングされる。このとき、メモリセル部の側壁が露出した状態になるため、側壁においてリデポジション(re-deposition:再付着)が生じる場合がある。側壁に付着した再付着物(リデポ物)が導電性を持つ場合は、セル側壁リーク電流が流れ、正常な動作が妨げられる場合がある。

0070

これに対して、実施形態においては、シリコン酸化膜30fを形成した後に、イオン注入を行うことで、抵抗変化層(第1部分31)と、層間絶縁膜(第2部分32)と、を作り分ける。このため、参考例のようなセル側壁部の加工プロセスがない。したがって、セル側壁の再付着物による側壁リークの発生を抑制することができ、安定な動作が可能となる。

0071

次に、実施形態に係る不揮発性記憶装置の、別の製造方法について説明する。この方法では、エッチングを用いて、高密度なシリコン酸化膜と、低密度なシリコン酸化膜と、を作り分ける。
図11(a)〜図11(f)は、第1の実施形態に係る不揮発性記憶装置の別の製造方法を例示する工程順模式断面図である。

0072

まず、図11(a)に示すように、第2層20sを形成する。そして、第2層20sの上に低密度なシリコン酸化膜30jを形成する。シリコン酸化膜30jは、低密度な第1部分31となる膜である。さらに、シリコン酸化膜30jの上に、イオン源電極材料(第1電極15の材料)を用いて導電膜11jを形成する。その後、導電膜11jの上にレジスト18を形成する。レジスト18は、最終的にメモリセルとなる部分をマスクするマスクパターンを有する。

0073

その後、図11(b)に示すように、レジスト18をマスクとしてエッチングを行い、マスクされていない低密度なシリコン酸化膜30jの一部と、導電膜11jの一部を除去する。

0074

次に、図11(c)に示すように、レジスト18を除去する。これにより、第1部分31が形成される。

0075

その後、図11(d)に示すように、第2層20s、第1部分31および導電膜11jの上に、高密度なシリコン酸化膜30kを形成する。シリコン酸化膜30kは、層間絶縁膜(第2〜第4部分32〜34)となる膜である。ここで形成されるシリコン酸化膜30kの厚さは、図11(a)で形成した低密度なシリコン酸化膜30jよりも厚くなるように設定される。これにより、層間絶縁膜を形成することができる。

0076

次に、図11(e)に示すように、CMPによって、導電膜11jが露出するまで表面を研磨する。これにより、互いに密度差を有するシリコン酸化膜によって形成された第3層30sが完成する。

0077

その後、図11(f)に示すように、第3層30sの上に絶縁膜を形成しパターニングすることで、第1絶縁部13を形成する。さらに、導電膜を形成し、CMPによって表面を平坦化することで、第1配線11を形成する。これにより、第1層10sが形成される。

0078

以上説明したように、イオン注入を行う方法以外に、互いに密度の異なる2種類のシリコン酸化膜を成膜することで、メモリ素子を形成してもよい。

0079

(第2の実施形態)
図12(a)及び図12(b)は、第2の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
本実施形態に係る不揮発性記憶装置102は、図2に表した構成と同様の構成を有する。図12(a)は、図2のA1−A2線における断面に対応し、図12(b)は、図2のB1−B2線における断面に対応する。

0080

不揮発性記憶装置102においても、第1層10s及び第2層20sが設けられる。これらについては、不揮発性記憶装置101と同様なので、説明を省略する。不揮発性記憶装置102においては、不揮発性記憶装置101の第3層30sの代わりに第3層30tが設けられる。

0081

第3層30tは、第1部分31t〜第4部分34tを含む。
第1部分31tは、複数の第1配線11と、複数の第2配線21と、の間に設けられた部分である。第2部分32tは、第1絶縁部13と第2絶縁部23との間に設けられた部分である。第3部分33tは、複数の第2配線21と第1絶縁部13との間に設けられた部分である。第4部分34tは、複数の第1配線11と第2絶縁部23との間に設けられた部分である。

0082

第1部分31t〜第4部分34tのそれぞれは、酸化シリコンを含む。さらに、第1部分31tは、炭素(C)を含む。
第2部分32t、第3部分33tおよび第4部分34tのそれぞれにおける炭素濃度は、第1部分31tにおける炭素濃度よりも低い。

0083

第1部分31tにおける炭素濃度は、1原子パーセント(at%)以上であることが好ましい。例えば、第1部分31tの密度は、1at%以上20at%以下である。

0084

第2部分32t〜第4部分34tのそれぞれにおける炭素濃度は、1at%未満であることが好ましい。また、第2部分32t〜第4部分34tは、炭素を含まなくてもよい。

0085

第1配線11と第2配線21との間の電圧に応じて、第1部分31tの抵抗が変化する。すなわち、第1部分31tは、情報を記憶する複数のセル(抵抗変化メモリ素子、抵抗変化層)として機能する。不揮発性記憶装置102においても、不揮発性記憶装置101と同様にして、書込動作、消去動作および読出動作が行われる。

0086

図13は、不揮発性記憶装置の特性を例示するグラフ図である。
図13は、実施形態に係る不揮発性記憶装置102のメモリセルと同様の構成を有するメモリ素子において、セルに含まれる炭素の濃度を変化させた場合の実験結果を例示している。各素子は、酸化シリコンにおける炭素濃度において異なり、その他の電極等の構成は共通である。例えば、酸化シリコンの形成条件によって、炭素濃度を変化させることができる。

0087

図13の横軸は、セルに含まれる酸化シリコンにおける炭素濃度(at%)を表す。図13の縦軸は、書込電圧Vset(V)を表す。

0088

図13では、炭素濃度が1at%未満の場合と、炭素濃度が16at%程度の場合と、を示す。図13から分かるように、炭素濃度が高いシリコン酸化膜を抵抗変化層とする素子の動作電圧は、炭素濃度が低いシリコン酸化膜を抵抗変化層とする素子の動作電圧よりも、低い。

0089

本実施形態においては、炭素濃度が高いメモリセル部(第1部分31t)の周囲に、炭素濃度が低い層間絶縁膜(第2部分32t等)が設けられている。第2部分32tは、第1部分31tに比べて、動作電圧が高く、低抵抗になりにくい。これにより、隣合ったセル同士の間のシリコン酸化膜が低抵抗化することを抑制できる。不揮発性記憶装置において、安定な動作を行うことができる。

0090

さらに、不揮発性記憶装置102の製造は、第1の実施形態と同様に実施することができる。すなわち、炭素をイオン注入することによって、メモリセル部を形成することができる。このため、セル側壁においてエッチングによる再付着物が生じず、リーク電流の発生を抑制することができる。

0091

(第3の実施形態)
図14(a)及び図14(b)は、第3の実施形態に係る不揮発性記憶装置を例示する模式的断面図である。
図14(a)に示すように、不揮発性記憶装置103は、第1層10s、第2層20s及び第3層30sに加えて、第4層40sおよび第5層50sを含む。第5層50sは、第4層40sと第1層10sとの間に設けられる。

0092

第4層40sは、複数の第3配線43を含む。複数の第3配線43のそれぞれは、X軸方向に延在し、Y軸方向において互いに離間する。第3配線43のそれぞれの間には絶縁膜が設けられる。第3配線43の構成や材料などは、第2配線21と同様である。

0093

第5層50sは、第5部分55と、第6部分56と、を含む。第5部分55は、複数の第1配線11と、複数の第3配線43と、の間に設けられた部分である。第5部分55は、情報を記憶する複数のセル(抵抗変化メモリ素子)となる。

0094

第6部分56は、第5層50sのうち第5部分55以外の部分である。第6部分56は、複数のセル(第5部分55)とX−Y平面内において並び、各セルの間に設けられる。第5部分55の構成や材料は、第1部分31と同様である。第6部分56の構成や材料は、第2部分32〜第4部分34と同様である。

0095

このように、不揮発性記憶装置103においては、情報を記憶するセルがZ軸方向において積層されている。例えば、不揮発性記憶装置103の構造は、第1層10sを通りX−Y平面に平行な平面を対称面として、面対称である。第1の実施形態と同様の工程を繰り返すことで、不揮発性記憶装置103を製造することができる。

0096

第1層10s/第3層30s/第2層20sの積層体メモリセル層MC1、第1層10s/第5層50s/第4層40sの積層体をメモリセル層MC2、とする。メモリセル層MC1の素子を動作させるためには、第1配線11と第2配線21との間に電圧を印加する。このとき、第1配線11と接する位置に配置された第1電極15からイオン化した金属が第1部分31に移動してフィラメントを形成する。これにより、第1部分31は低抵抗状態となる。

0097

メモリセル層MC2の素子を動作させるためには、第1配線11と第3配線43との間に電圧を印加する。このとき、第1配線11と接する位置に配置された電極16からイオン化した金属が第5部分55に移動してフィラメントを形成する。これにより、第5部分55は低抵抗状態となる。

0098

なお、この例では、第1配線11と第5部分55との間に電極16が設けられ、第3配線43と第5部分55との間に電極45が設けられている。但し、図14(b)に表した不揮発性記憶装置104のように、配線材料電極材料を共通として、電極の形成を省略してもよい。また、第3層30sや第5層50sの代わりに第2の実施形態において説明した第3層30tと同様の層を形成してもよい。

0099

本実施形態による不揮発性記憶装置は、第1及び第2の実施形態と同様にして、安定した動作が可能である。さらに、メモリセル層を積層することによって、メモリ装置高集積化することができる。

0100

実施形態によれば、安定な動作が可能な不揮発性記憶装置及びその製造方法が提供できる。

0101

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

0102

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、配線、電極および絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

0103

その他、本発明の実施の形態として上述した不揮発性記憶装置およびその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置およびその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

0104

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

0105

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0106

10s…第1層、 11、11a、11b…第1配線、 11f、11g、11j…導電膜、 11p…導電膜の部分、 13…第1絶縁部、 13p…第1絶縁部の部分、 15、15a、15b…第1電極、 16…電極、 20s…第2層、 21、21a…第2配線、 23…第2絶縁部、 23p…第2絶縁部の部分、 25、25a、25b…第2電極、 30f、30j、30k…シリコン酸化膜、 30s、30t…第3層、 31、31t…第1部分、 31a…第1セル部、 31b…第2セル部、 32、32t…第2部分、 33、33t…第3部分、 34、34t…第4部分、 40s…第4層、 43…第3配線、 45…電極、 50s…第5層、 55…第5部分、 56…第6部分、 60…制御部、 101〜104…不揮発性記憶装置、 CD…炭素濃度、 Dns…密度、 Ef1、Ef2…電界、 MC1、MC2…メモリセル層、 Vset…書込電圧

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ