図面 (/)

技術 アナログ信号入力装置

出願人 日本信号株式会社
発明者 近藤勉岡本正三波多野裕
出願日 2015年3月18日 (4年11ヶ月経過) 出願番号 2015-054509
公開日 2016年9月29日 (3年4ヶ月経過) 公開番号 2016-174335
状態 特許登録済
技術分野 アナログ←→デジタル変換
主要キーワード ディジタル変換結果 二重系構成 診断用信号 レベル検出動作 フェールセーフ性 アナログ入力回路 機器室 固定故障
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年9月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

複数チャンネルアナログ信号を入力して演算処理を行うことができ、且つこの演算結果を診断できるアナログ信号入力装置を提供する。

解決手段

アナログ信号入力装置は、第1、第2のアナログ信号A1,A2が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力する。このアナログ信号入力装置は、ディジタル化された第1、第2のアナログ信号を比較する比較手段6a,6bと、該比較手段による比較結果を診断する診断手段5a,5bとを備える。診断手段は、診断用信号に対して前記所定の処理を行ったときの処理結果に基づき、比較手段が正常動作しているか否かを診断する。

概要

背景

特許文献1には、外部から取り込んだアナログ信号に応じて制御出力制御信号)を演算し、演算結果としての制御出力を外部に出力することで、外部機器を制御するアナログ信号入力装置が開示されている。このアナログ信号入力装置は診断機能を有し、アナログ入力回路及びA/D変換器を含む故障を、高精度且つ汎用性をもって診断できるようになっている。

概要

複数チャンネルのアナログ信号を入力して演算処理を行うことができ、且つこの演算結果を診断できるアナログ信号入力装置を提供する。アナログ信号入力装置は、第1、第2のアナログ信号A1,A2が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力する。このアナログ信号入力装置は、ディジタル化された第1、第2のアナログ信号を比較する比較手段6a,6bと、該比較手段による比較結果を診断する診断手段5a,5bとを備える。診断手段は、診断用信号に対して前記所定の処理を行ったときの処理結果に基づき、比較手段が正常動作しているか否かを診断する。

目的

本発明は上記のような事情に鑑みてなされたもので、その目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1、第2のアナログ信号が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力するアナログ信号入力装置であって、ディジタル化された前記第1、第2のアナログ信号を比較する比較手段と、該比較手段による比較結果を診断する診断手段とを備え、前記診断手段は、第1の診断用信号に対して前記所定の処理を行ったときの処理結果に基づき、前記比較結果が正しいか否かを診断する、アナログ信号入力装置。

請求項2

前記診断手段は、更にディジタル化された前記第1、第2のアナログ信号を診断する、ことを特徴とする請求項1に記載のアナログ信号入力装置。

請求項3

信号を選択して前記診断手段に入力する信号入力切換手段を更に具備する、ことを特徴とする請求項1または2に記載のアナログ信号入力装置。

請求項4

前記診断手段は、前記信号入力切換手段で選択した信号のアナログディジタル変換を行うA/D変換器と、前記A/D変換器の出力に基づき前記所定の処理を行う処理装置と、該処理装置の出力をディジタルアナログ変換するD/A変換器とを含み、前記信号入力切換手段は、前記処理装置により切り換え制御されるマルチプレクサを含む、ことを特徴とする請求項3に記載のアナログ信号入力装置。

請求項5

前記マルチプレクサは、入力された前記第1のアナログ信号を選択して前記A/D変換器に供給する第1の動作モードと、入力された前記第2のアナログ信号を選択して前記A/D変換器に供給する第2の動作モードと、前記比較手段から出力される前記第1、第2のアナログ信号の比較結果を選択して前記A/D変換器に供給する第3の動作モードと、前記比較手段に前記第1の診断用信号を入力したときの比較出力を選択して前記A/D変換器に供給する第4の動作モードと、前記処理装置から出力され前記D/A変換器でアナログ化された第2の診断用信号を選択して前記A/D変換器に供給する第5の動作モードとを有する、ことを特徴とする請求項4に記載のアナログ信号入力装置。

請求項6

前記処理装置は、前記マルチプレクサの第1の動作モードでディジタル化された第1のアナログ信号を取得し、前記第2の動作モードでディジタル化された第2のアナログ信号を取得し、前記第3の動作モードで前記比較手段による比較結果を取得し、前記第4の動作モードで前記第1の診断用信号の比較出力を取得して、比較結果が所定の範囲内の場合に、前記比較手段が正常動作していると判断し、前記第5の動作モードでディジタル化された第2の診断用信号を取得して当該処理装置から出力した第2の診断用信号と比較し、比較結果が所定の範囲内の場合に、前記A/D変換器が正常動作していると判断する、ことを特徴とする請求項5に記載のアナログ信号入力装置。

請求項7

前記比較手段は、ディジタル化された前記第1、第2のアナログ信号を受け、これらの信号の位相差レベル差及び演算データの少なくともいずれか1つを算出する演算回路を含む、ことを特徴とする請求項1、5または6に記載のアナログ信号入力装置。

技術分野

0001

本発明は、複数チャンネルアナログ信号が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力するアナログ信号入力装置に関する。

背景技術

0002

特許文献1には、外部から取り込んだアナログ信号に応じて制御出力制御信号)を演算し、演算結果としての制御出力を外部に出力することで、外部機器を制御するアナログ信号入力装置が開示されている。このアナログ信号入力装置は診断機能を有し、アナログ入力回路及びA/D変換器を含む故障を、高精度且つ汎用性をもって診断できるようになっている。

先行技術

0003

特開2012−39423号公報

発明が解決しようとする課題

0004

しかしながら、特許文献1の技術は、単一のアナログ信号を入力して処理することを前提にしており、複数チャンネルのアナログ信号を入力し、これらの信号に基づく所定の演算処理を行う必要がある場合には対応できない。このため、複数チャンネルのアナログ信号間の位相差レベル差及び演算データなどを求め、その演算結果を外部機器に出力して制御することはできない。

0005

本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、複数チャンネルのアナログ信号を入力して演算処理を行うことができ、且つこの演算結果を診断できるアナログ信号入力装置を提供することにある。

課題を解決するための手段

0006

本発明のアナログ信号入力装置は、第1、第2のアナログ信号が入力され、これらの信号に基づき所定の処理を行い、処理結果を外部に出力するアナログ信号入力装置であって、ディジタル化された前記第1、第2のアナログ信号を比較する比較手段と、該比較手段による比較結果を診断する診断手段とを備え、前記診断手段は、診断用信号に対して前記所定の処理を行ったときの処理結果に基づき、前記比較手段が正常動作しているか否かを診断する。

発明の効果

0007

本発明では、比較手段により複数チャンネルのアナログ信号間の位相差、レベル差及び演算データなどを求める演算処理を行うことができる。また、診断手段の処理結果に基づき、演算処理を検証することで比較手段が正常動作しているか否かを診断できる。

図面の簡単な説明

0008

本発明の実施形態に係るアナログ信号入力装置を示すブロック図である。
図1に示したアナログ信号入力装置に入力される2つのアナログ信号と、CPUから出力されるディジタル信号波形図である。
図1に示したアナログ信号入力装置における2つのアナログ信号のレベル検出動作を示すフローチャートである。
図1に示したアナログ信号入力装置における2つのアナログ信号の位相差検出動作を示すフローチャートである。
図1に示したアナログ信号入力装置における演算回路診断動作を示すフローチャートである。
図1に示したアナログ信号入力装置におけるA/D変換器の診断動作を示すフローチャートである。
図1に示したアナログ信号入力装置におけるシステム電源の診断動作を示すフローチャートである。
図1に示したアナログ信号入力装置における系間レベル差の診断動作を示すフローチャートである。

実施例

0009

以下、本発明の実施形態について図面を参照して説明する。
図1に示すアナログ信号入力装置は、2チャンネルアナログ入力に対応し、A系とB系の二重系構成になっている。そして、アナログ信号A1,A2のレベルと、これらアナログ信号A1,A2間の位相差を算出して外部機器に出力する。当該アナログ信号入力装置には、各種の診断機能が付与されており、例えば軌道回路において列車在線検知を行う際にも使用できるように高いフェールセーフ性が確保されている。

0010

A系の回路部100は、アナログ入力回路1a,2a、マルチプレクサ3a、電源IC4a、MCU(Micro Controller Unit)5a及び演算回路6aなどを備えている。MCU5aは、判定制御部として働くもので、A/D変換器7a、CPU(Central Processing Unit)8a、バッファ9a,10a及びD/A変換器11aを含んでいる。B系の回路部200も同様な回路構成になっており、アナログ入力回路1b,2b、マルチプレクサ3b、電源IC4b、MCU5b及び演算回路6bなどを備えている。MCU5bは、判定制御部として働くもので、A/D変換器7b、CPU8b、バッファ9b,10b及びD/A変換器11bを含んでいる。

0011

アナログ入力信号A1,A2はそれぞれ、A系の回路部100のアナログ入力回路1a,2aとB系の回路部200のアナログ入力回路1b,2bに入力される。アナログ入力回路1a,2aにそれぞれ入力されたアナログ入力信号A1,A2はマルチプレクサ3aに供給され、アナログ入力回路1b,2bにそれぞれ入力されたアナログ入力信号A1,A2はマルチプレクサ3bに供給される。

0012

マルチプレクサ3aには、アナログ入力回路1a,2aから出力されるアナログ信号A1,A2に加えて、演算回路6aの出力信号、D/A変換器11aから出力されるA/D変換器7aの診断信号、及びシステム電源診断信号(電源電圧Vcc)が供給され、CPU8aの制御によりいずれか1つが選択されてA/D変換器7aに供給される。A/D変換器7aには、電源IC4aから基準電圧VREFaが供給され、この基準電圧VREFaに基づき、入力をアナログディジタル変換してCPU8aに供給する。これによって、CPU8aはマルチプレクサ3aで選択された各信号をアナログ/ディジタル変換した信号を時分割に取得する。

0013

同様に、マルチプレクサ3bには、アナログ入力回路1b,2bから出力されるアナログ信号A1,A2に加えて、演算回路6bの出力信号、D/A変換器11bから出力されるA/D変換器7bの診断信号、及びシステム電源診断信号(電源電圧Vcc)が供給され、CPU8bの制御によりいずれか1つが選択されてA/D変換器7bに供給される。A/D変換器7bには、電源IC4bから基準電圧VREFbが供給され、この基準電圧VREFbに基づき、入力をアナログ/ディジタル変換してCPU8bに供給する。これによって、CPU8bはマルチプレクサ3bで選択された各信号をアナログ/ディジタル変換した信号を時分割に取得する。

0014

CPU8aは、A/D変換器7aから出力されるディジタル信号D1,D2(アナログ信号A1,A2をディジタル化した信号、図2(a),(b)参照)をそれぞれ、バッファ9a,10aを介して演算回路6aに供給する。演算回路6aは、例えば入力されたディジタル信号D1,D2の位相を比較し、比較結果をマルチプレクサ3aに供給する。あるいは、必要に応じてディジタル信号D1,D2のレベル差や演算データなどを求め、演算結果をマルチプレクサ3aに供給する。また、CPU8aは、既知の診断用信号(ディジタル信号)をD/A変換器11aに供給する。このD/A変換器11aには、電源IC4aから基準電圧VREFaが供給されており、診断用信号をディジタルアナログ変換してマルチプレクサ3aに供給するようになっている。

0015

一方、CPU8bは、A/D変換器7bから出力されるディジタル信号D1,D2(アナログ信号A1,A2をディジタル化した信号)をそれぞれ、バッファ9b,10bを介して演算回路6bに供給する。演算回路6bは、例えば入力されたディジタル信号D1,D2の位相を比較し、比較結果をマルチプレクサ3bに供給する。あるいは、必要に応じてディジタル信号D1,D2のレベル差や演算データなどを求め、演算結果をマルチプレクサ3bに供給する。また、CPU8bは、既知の診断用信号(ディジタル信号)をD/A変換器11bに供給する。このD/A変換器11bには、電源IC4bから基準電圧VREFbが供給されており、診断用信号をディジタル/アナログ変換してマルチプレクサ3bに供給する。そして、CPU8a,8bからそれぞれ出力信号OUTa,OUTbを出力するようになっている。

0016

次に、上記のような構成において、図3及び図4のフローチャートにより検出動作を説明する。
[2つのアナログ信号のレベル検出
アナログ信号A1,A2のレベルを検出する場合には、図3に示すように行う。まず、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路1a,1bの出力、すなわちアナログ信号A1をそれぞれ選択する(ステップS1)。これによって、アナログ信号A1がA/D変換器7a,7bにそれぞれ入力され、アナログ/ディジタル変換される(ステップS2)。A/D変換器7a,7bの出力はそれぞれ、CPU8a,8bに供給されて読み取られ、A/D変換結果が取得される(ステップS3)。このステップS3においてCPU8a,8bで取得された値がアナログ信号A1の電圧レベルである。

0017

続いて、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路2a,2bの出力、すなわちアナログ信号A2をそれぞれ選択する(ステップS4)。これによって、アナログ信号A2がA/D変換器7a,7bにそれぞれ入力され、アナログ/ディジタル変換される(ステップS5)。A/D変換器7a,7bの出力はそれぞれ、CPU8a,8bに供給されて読み取られ、A/D変換結果が取得される(ステップS6)。このステップS6においてCPU8a,8bで取得された値がアナログ信号A2の電圧レベルである。
このようにして、アナログ信号A1,A2の電圧レベルを得ることができる。

0018

[2つのアナログ信号の位相差検出]
アナログ信号A1,A2の位相差を検出する場合には、上述したアナログ信号A1,A2のレベル取得時に、所定レベルを上回った(または下回った)情報をCPU8a,8bから出力して、MCU5a,5b外部の演算回路(位相比較)6a,6bに入力する。すなわち、図4のフローチャートに示すように、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路1a,1bの出力、すなわちアナログ信号A1をそれぞれ選択する(ステップS11)。

0019

これによって、アナログ信号A1がA/D変換器7a,7bにそれぞれ入力され、アナログ/ディジタル変換される(ステップS12)。A/D変換器7a,7bの出力はそれぞれ、CPU8a,8bに供給されて読み取られ、A/D変換結果が取得される(ステップS13)。CPU8a,8bでは、取得したA/D変換結果が所定レベルを上回ったか否か判定し、電圧レベルに応じた結果を演算回路に出力する(ステップS14)。

0020

次に、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路2a,2bの出力、すなわちアナログ信号A2をそれぞれ選択する(ステップS15)。これによって、アナログ信号A2がA/D変換器7a,7bにそれぞれ入力され、アナログ/ディジタル変換される(ステップS16)。A/D変換器7a,7bの出力はそれぞれ、CPU8a,8bに供給されて読み取られ、A/D変換結果が取得される(ステップS17)。CPU8a,8bでは、取得したA/D変換結果が所定レベルを上回ったか否か判定し、電圧レベルに応じた結果を演算回路に出力する(ステップS18)。

0021

続いて、CPU8a,8bの制御により、マルチプレクサ3a,3bでそれぞれ演算回路6a,6bの出力をそれぞれ選択する(ステップS19)。そして、演算回路6a,6bからアナログ信号A1,A2の位相差に応じて出力される電圧レベルを、それぞれA/D変換器7a,7bを経由して(スルーして)CPU8a,8bに入力することで位相差を取得する(ステップS20)。

0022

このとき、CPU8a,8bは、演算回路6a,6bに対してレベルのしきい値判定に応じた出力のみを行い、位相差そのものを演算する必要がないことから、処理負荷を少なく抑えることができる。
CPU8a,8bは、以上により取得したアナログ信号A1,A2のレベルと、これらの信号の位相差の情報に応じて外部機器を制御する。

0023

例えば、軌道回路において列車の在線、非在線を検出する際には、機器室基準電源と列車が在線しているか否かで位相と振幅が変化する電源の位相と振幅(電圧レベル)が正しい範囲に入っているか否かをチェックして在線、非在線を判断する。

0024

なお、本アナログ信号入力装置は、基準となるアナログ信号に対して、検出したアナログ信号がどうなっているのか比較することで、軌道回路に限らず様々な用途に用いることができる。
また、上述した実施形態では、アナログ信号A1,A2のそれぞれのレベルと、これらの信号A1,A2間の位相差を検出する場合を例に取って説明したが、演算回路6a,6bにより信号A1,A2のレベル差、信号A1,A2間の相関、及び信号A1,A2の演算データなどを求めることもできる。

0025

次に、図1に示したアナログ信号入力装置における様々な診断機能について、図5乃至図8のフローチャートにより説明する。これらの診断動作は、所定の時間間隔で実施しても良いし、必要なタイミングで適宜実施しても良い。
<演算回路の診断>
演算回路6a,6bの診断では、演算結果が一定値に固着する陰モード故障を検出する。図5のフローチャートに示すように、CPU8a,8bから演算回路6a,6bに対して一定周期で診断用信号を入力する(ステップS31)。そして、CPU8a,8bの制御によりマルチプレクサ3a,3bで演算回路6a,6bの出力をそれぞれ選択する(ステップS32)。選択した演算回路6a,6bの出力は、A/D変換器7a,7bを経由して(スルーして)、CPU8a,8bに供給する(ステップS33)。このようにして得られた処理値と、CPU8a,8bから出力した診断用信号の出力値を比較し、妥当性をCPU8a,8bにより確認する(ステップS34)。このように、演算処理結果を検証することで演算回路6a,6bが正常動作しているか否かを診断できる。

0026

<A/D変換器の診断>
A/D変換器7a,7bの診断は、図6のフローチャートに示すように、まずCPU8a,8bからD/A変換器11a,11bにそれぞれ診断用信号を出力し、ディジタル/アナログ変換する(ステップS41)。診断用信号は、既知の電圧レベルに対応するディジタル信号であり、この信号に対応するアナログ電圧が得られる。次に、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれD/A変換器11a,11bの出力をそれぞれ選択する(ステップS42)。診断用信号がA/D変換器7a,7bに入力されてアナログ/ディジタル変換され(ステップS43)、CPU8a,8bに供給される(ステップS44)。そして、CPU8a,8bで読み取った処理値と、CPU8a,8bから出力した診断用信号(出力値)とを比較して妥当性を確認する(ステップS45)。具体的には、処理値と出力値の比較結果が所定値よりも小さいか否か判定し、小さい場合にA/D変換器7a,7bが正常動作していると判断する。このような診断を行うことで、A/D変換系の異常による不当な変換結果の採用を防止することができる。

0027

<システム電源の診断>
システム電源の診断は、図7のフローチャートに示すように、CPU8a,8bの制御により、マルチプレクサ3a,3bで電源診断用信号(電源電圧Vcc)を選択して行う(ステップS51)。A/D変換器7a,7bで電源診断用信号をアナログ/ディジタル変換し(ステップS52)、CPU8a,8bで取得して基準電圧VREFa,VREFbと電源電圧Vccとの関係性を確認する(ステップS53)。
このように、システム電源の診断を行うことで、電源電圧Vccの異常によって基準電圧VREFa,VREFbが変動し、不当なアナログ/ディジタル変換結果となることを防止できる。

0028

<2系統の各種処理結果の診断>
本実施形態は、二重系構成になっているので、異常発生時にはA系の回路部100のCPU8aとB系の回路部200のCPU8bの処理結果に不一致が発生する。よって、CPU8aの各種処理結果と、CPU8bの各種処理結果を比較することで、アナログ入力回路1a,1b,2a,2b、マルチプレクサ3a,3b、MCU(A/D変換器7a,7b、CPU8a,8b、D/A変換器11a,11b等)5a,5b、及び電源IC4a,4bの単一系異常を検出可能である。

0029

すなわち、2系統の各種処理結果に対して系間照合を行う。図8のフローチャートに示すように、自系の処理結果を他系に渡し(ステップS61)、他系の処理結果を受け取る(ステップS62)。そして、両者を比較して一致しているか否か、あるいは相違許容範囲内にあるか否か確認する(ステップS63)。このようにA系の回路部100とB系の回路部200の各種処理結果を比較することで様々な故障、例えばCPU8a,8bの固定故障、すなわち出力レベルが固定された状態になる故障を診断できる。従って、判定結果に誤りがある場合に、系間照合を行うことによって判定の誤りを検出することができる。

0030

上述したように、本発明では、複数チャンネルのアナログ信号の入力に対応できるだけでなく、これらのアナログ信号に基づく処理を診断してフェールセーフ性を確保できる。また、MCU5a,5bの外部に演算回路6a,6bを設けたことにより、少ないMCU5a,5bの処理負荷で種々の演算を施したデータを得ることができる。MCU5a,5bの処理負荷が少ないため、高性能なMCUを用意する必要がなく、コストの削減も図れる。更に、二重系構成にしてA系の回路部100とB系の回路部200の演算結果同士を比較して正しい判断が行われたか診断するので、より信頼度を高くできる。これによって、例えば軌道回路における列車の在線検知をする際にも適用できる。

0031

なお、本発明は、上述した実施形態及びその変形例に限定されるものではなく、種々変形して実施することが可能である。例えば、2つのアナログ信号を入力して、信号間の位相差、レベル差及び演算データなどを求める場合を説明したが、3つ以上のアナログ信号を入力しても良いのはもちろんである。
また、検出動作と診断動作をそれぞれ独立して説明したが、各検出動作と各診断動作が所定の順序で連続的に実施されるようにしても良く、例えば検出動作と、この検出動作に対応する回路部の診断動作を交互に行うなどすることで、より信頼性を高めることができる。
更に、A系とB系の二重系構成を例に取ったが、高い信頼性が要求されない場合には一重系構成でも良い。

0032

以上の実施形態で説明された回路構成や動作手順等については、本発明が理解・実施できる程度に概略的に示したものに過ぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

0033

3a,3b…マルチプレクサ(信号入力切換手段)、5a,5b…MCU(診断手段)、6a,6b…演算回路(比較手段)、7a,7b…A/D変換器、8a,8b…CPU、9a,9b,10a,10b…バッファ、11a,11b…D/A変換器、100…A系の回路部、200…B系の回路部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 計測装置および保護・制御装置」が 公開されました。( 2019/09/12)

    【課題】微小入力から過大入力に至るまで、同一チャネルで精度よくアナログ信号のディジタル値を取り込むことができ、かつチャネルごとに入力回路の異常を検出すること。【解決手段】アナログ信号の高調波を除去する... 詳細

  • 株式会社リコーの「 半導体集積回路およびクロック供給方法」が 公開されました。( 2019/09/12)

    【課題】複数のサンプルホールド回路で構成される処理系統の中で、回路面積の増大を抑制して各回路間のサンプリングおよびホールドのタイミングを合わせる半導体集積回路を提供すること。【解決手段】半導体集積回路... 詳細

  • 日本電信電話株式会社の「 光デジタル・アナログ変換器」が 公開されました。( 2019/09/12)

    【課題】高速かつ回路規模の小さい光DACを提供する。【解決手段】光DACは、1:Nスプリッタ1によってN分岐された光のうち、Nビット電気デジタル信号の最上位ビット以外のビットに対応する光を、それぞれビ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ