図面 (/)

この項目の情報は公開日時点(2016年9月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (3)

課題

ゲート絶縁膜絶縁性の低下を抑制する。

解決手段

半導体装置100は、半導体層30と、半導体層30上に設けられ、半導体層30に接続された第1電極50と、半導体層30上に設けられ、半導体層30に接続され、第1電極50の横に設けられた第2電極51と、半導体層30上に設けられたゲート絶縁膜53と、第1電極50と第2電極51との間に設けられ、ゲート絶縁膜53を介して半導体層30上に設けられた第3電極52と、を備える。ゲート絶縁膜53は、第1電極50と第2電極51との間において半導体層30側に設けられ、シリコン窒化物を含む第1層53aと、第1電極50と第3電極52との間及び第2電極51と第3電極52との間において第1層53a上に設けられ、シリコン窒化物を含み、第1層53aよりも酸素をより多く含む第2層53bと、を有する。

概要

背景

電界下における電子移動度の低下が抑制される半導体として、ワイドギャップ半導体がある。例えば、窒化物半導体を用いた半導体装置では、2次元電子ガスによる電子電流ゲート電極電位で制御できる。ゲート電極と窒化物半導体との間には、ゲート絶縁膜が設けられている。このような半導体装置では、高電圧下で動作を行うために、信頼性の高いゲート絶縁膜が要求される。

しかし、ゲート電極をプラズマによって加工する際に、ゲート絶縁膜がプラズマに晒され、ゲート絶縁膜に欠陥が発生する場合がある。これにより、ゲート絶縁膜の絶縁性が低下する。

概要

ゲート絶縁膜の絶縁性の低下を抑制する。半導体装置100は、半導体層30と、半導体層30上に設けられ、半導体層30に接続された第1電極50と、半導体層30上に設けられ、半導体層30に接続され、第1電極50の横に設けられた第2電極51と、半導体層30上に設けられたゲート絶縁膜53と、第1電極50と第2電極51との間に設けられ、ゲート絶縁膜53を介して半導体層30上に設けられた第3電極52と、を備える。ゲート絶縁膜53は、第1電極50と第2電極51との間において半導体層30側に設けられ、シリコン窒化物を含む第1層53aと、第1電極50と第3電極52との間及び第2電極51と第3電極52との間において第1層53a上に設けられ、シリコン窒化物を含み、第1層53aよりも酸素をより多く含む第2層53bと、を有する。

目的

本発明が解決しようとする課題は、ゲート絶縁膜の絶縁性の低下が抑制される半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体層と、前記半導体層上に設けられ、前記半導体層に接続された第1電極と、前記半導体層上に設けられ、前記半導体層に接続され、前記第1電極の横に設けられた第2電極と、前記半導体層上に設けられた絶縁膜と、前記第1電極と前記第2電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第3電極と、を備え、前記絶縁膜は、前記第1電極と前記第2電極との間において前記半導体層側に設けられ、シリコン窒化物を含む第1層と、前記第1電極と前記第3電極との間および前記第2電極と前記第3電極との間において前記第1層上に設けられ、シリコン窒化物および酸素を含む第2層と、を有する半導体装置

請求項2

前記第2層に含まれる酸素の濃度は、前記第2層内において、前記第1層の側の方が相対的に低くなっている請求項1記載の半導体装置。

請求項3

前記第2層に含まれる酸素の濃度は、前記第1層に向かうほど低くなっている請求項1または2に記載の半導体装置。

請求項4

半導体層と、前記半導体層上に設けられ、前記半導体層に接続された第1電極と、前記半導体層上に設けられ、前記半導体層に接続され、前記第1電極の横に設けられた第2電極と、前記半導体層上に設けられ、シリコン窒化物および酸素を含む絶縁膜と、前記第1電極と前記第2電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第3電極と、を備え、前記絶縁膜は、前記第1電極と前記第3電極との間および前記第2電極と前記第3電極との間において酸素を含み、前記酸素の濃度は、前記半導体層の側に向かうほど低くなっている半導体装置。

技術分野

0001

本発明の実施形態は、半導体装置に関する。

背景技術

0002

電界下における電子移動度の低下が抑制される半導体として、ワイドギャップ半導体がある。例えば、窒化物半導体を用いた半導体装置では、2次元電子ガスによる電子電流ゲート電極電位で制御できる。ゲート電極と窒化物半導体との間には、ゲート絶縁膜が設けられている。このような半導体装置では、高電圧下で動作を行うために、信頼性の高いゲート絶縁膜が要求される。

0003

しかし、ゲート電極をプラズマによって加工する際に、ゲート絶縁膜がプラズマに晒され、ゲート絶縁膜に欠陥が発生する場合がある。これにより、ゲート絶縁膜の絶縁性が低下する。

先行技術

0004

特開2013−201370号公報

発明が解決しようとする課題

0005

本発明が解決しようとする課題は、ゲート絶縁膜の絶縁性の低下が抑制される半導体装置を提供することである。

課題を解決するための手段

0006

実施形態の半導体装置は、半導体層と、前記半導体層上に設けられ、前記半導体層に接続された第1電極と、前記半導体層上に設けられ、前記半導体層に接続され、前記第1電極の横に設けられた第2電極と、前記半導体層上に設けられた絶縁膜と、前記第1電極と前記第2電極との間に設けられ、前記絶縁膜を介して前記半導体層上に設けられた第3電極と、を備える。前記絶縁膜は、前記第1電極と前記第2電極との間において前記半導体層側に設けられ、シリコン窒化物を含む第1層と、前記第1電極と前記第3電極との間および前記第2電極と前記第3電極との間において前記第1層上に設けられ、シリコン窒化物を含み、前記第1層よりも酸素をより多く含む第2層と、を有する。

図面の簡単な説明

0007

図1(a)は、本実施形態に係る半導体装置の要部を表す模式的断面図である。図1(b)は、本実施形態に係る半導体装置のゲート電極付近を表す模式的断面図である。図1(c)は、本実施形態に係る半導体装置の要部を表す模式的平面図である。
図2(a)〜図2(c)は、本実施形態に係るゲート電極の製造過程を表す模式的断面図である。

実施例

0008

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。図面には、三次元座標系が導入される場合がある。

0009

図1(a)は、本実施形態に係る半導体装置の要部を表す模式的断面図である。図1(b)は、本実施形態に係る半導体装置のゲート電極付近を表す模式的断面図である。図1(c)は、本実施形態に係る半導体装置の要部を表す模式的平面図である。

0010

図1(a)は、図1(c)のA1−A2線に沿った位置での断面が表されている。図1(c)は、図1(a)でのB1−B2線に沿った位置での断面が表されている。また、図1(b)の右には、図1(b)のA−B間における酸素濃度プロファイルが表されている。

0011

本実施形態に係る半導体装置100として、一例として、HEMT(High Electron Mobility Transistor)が例示されている。本実施形態に係る半導体装置100は、半導体基板10と、バッファ層31と、半導体層30と、第1電極(以下、例えば、ソース電極50)と、第2電極(以下、例えば、ドレイン電極51)と、絶縁膜(以下、例えば、ゲート絶縁膜53)と、第3電極(以下、例えば、ゲート電極52)と、を備える。

0012

半導体基板10は、例えば、シリコン(Si)を含む。バッファ層31は、半導体基板10上に設けられている。バッファ層31は、窒化アルミニウムを含む。

0013

半導体層30は、バッファ層31上に設けられたキャリア走行層33と、キャリア走行層33上に設けられた障壁層34と、を有する。キャリア走行層33は、ノンドープ窒化ガリウム(GaN)、またはノンドープの窒化アルミニウムガリウム(AlXGa1−XN(0≦X<1))を含む。障壁層34は、ノンドープもしくはn形の窒化アルミニウムガリウム(AlYGa1−YN(0<Y≦1、X<Y))を含む。キャリア走行層33内のキャリア走行層33と障壁層34の界面付近には2次元電子ガス(2DEG)が発生している。

0014

ソース電極50は、半導体層30上に設けられている。ソース電極50は、半導体層に接続されている。ソース電極50は、障壁層34とオーミック接触をしている。ソース電極50は、例えば、X方向に延在している。

0015

ドレイン電極51は、半導体層30上に設けられている。ドレイン電極51は、半導体層30に接続されている。ドレイン電極51は、障壁層34とオーミック接触をしている。ドレイン電極51は、Y方向において、ソース電極50の横に設けられている。ドレイン電極51は、X方向に延在している。

0016

ゲート電極52は、ソース電極50とドレイン電極51との間に設けられている。ゲート電極52は、ゲート絶縁膜53を介して半導体層30上に設けられている。ゲート電極52は、例えば、X方向に延在している。

0017

ゲート絶縁膜53は、半導体層30上に設けられている。ゲート絶縁膜53は、第1層53aと、第1層53a上に選択的に設けられた第2層53bと、を有する。第1層53aは、シリコン窒化物(SiNx)を含む。第1層53aは、ソース電極50とドレイン電極51との間において半導体層30側に設けられている。

0018

第2層53bは、ソース電極50とゲート電極52との間およびドレイン電極51と電極とゲート電極52との間において、第1層53a上に設けられている。第2層53bは、シリコン窒化物(SiNx)および酸素(O)を含む。第2層53bには、第1層53aよりもより多くの酸素が含まれている。

0019

第2層53bに含まれる酸素の濃度は、第2層53b内において、ゲート絶縁膜53の上面53uの側よりも第1層53aの側のほうが相対的に低くなっている。例えば、第2層53bに含まれる酸素の濃度は、第1層53aに向かうほど低くなっている。また、第2層53bに含まれる酸素の濃度は、半導体層30の側に向かうほどさらに低くなっている。

0020

なお、第2層53bの酸素濃度と第1層53aの酸素濃度との比較は、層内における酸素濃度のピークまたは平均値によって行うことができる。

0021

このほか、半導体装置100においては、ゲート絶縁膜53上に保護層60が設けられている。保護層60上には、保護層61が設けられている。保護層60、61は、例えば、シリコン酸化物、シリコン窒化物等を含む。

0022

ソース電極50には、コンタクト電極54が接続されている。コンタクト電極54には、フィールドプレート電極56が接続されている。フィールドプレート電極56は、保護層61上に設けられている。

0023

ドレイン電極51には、コンタクト電極57が接続されている。コンタクト電極57には、電極58が接続されている。電極58は、保護層61上に設けられている。

0024

ゲート電極52には、コンタクト電極55が接続されている。コンタクト電極55には、フィールドプレート電極59が接続されている。フィールドプレート電極59は、保護層60上に設けられている。

0025

なお、ソース電極50、ドレイン電極51、およびゲート電極52の数は、図示される数に限られない。

0026

図2(a)〜図2(c)は、本実施形態に係るゲート電極の製造過程を表す模式的断面図である。

0027

例えば、図2(a)に表すように、障壁層34上に低圧CVD(Chemical Vapor Deposition)によってゲート絶縁膜53を形成する。ゲート絶縁膜53の膜厚は、例えば、20nmである。次に、ゲート絶縁膜53の全面に、ゲート電極52をPVD(Physical Vapor Deposition)により形成する。ゲート電極52の膜厚は、50nmである。ゲート電極52は、チタン窒化物(TiN)を含む。次に、ゲート電極52上に選択的にマスク層90を形成する。

0028

次に、図2(b)に表すように、マスク層90から露出されたゲート電極52をRIE(Reactive Ion Etching)により除去する。マスク層90から露出されたゲート電極52がゲート絶縁膜53上から除去されると、ゲート電極52から露出されたゲート絶縁膜53がプラズマに晒される。

0029

これにより、ゲート絶縁膜53の表層には、欠陥が発生する可能性がある。欠陥は、例えば、シリコン(Si)と窒素(N)との結合が乖離したダングリングボンド等を含む。

0030

次に、図2(c)に表すように、水素(H2)と酸素(O2)と含む混合ガス電離し、水素と酸素と含むプラズマガスをゲート絶縁膜53の表層に晒す。ここで、水素(H2)と酸素(O2)との流量比は、一例として、10:1である。水素(H2)と酸素(O2)との混合ガスの圧力は、一例として、100Paである。

0031

また、ゲート絶縁膜53の温度を、一例として、500℃に設定し、水素(H2)と酸素(O2)と含む混合ガスを、ゲート絶縁膜53の表層に晒してもよい。この場合、水素(H2)と酸素(O2)との流量比は、一例として、20:1である。水素(H2)と酸素(O2)との混合ガスの圧力は、一例として、100Paである。

0032

この処理により、例えば、ゲート絶縁膜53中のダングリングボンドに酸素が結合し、欠陥が酸素によって終端される。つまり、ゲート絶縁膜53中の欠陥dは、修復される。

0033

一方、ゲート電極52にも、酸素を含む混合ガスが晒されることになる。しかし、酸素が晒されたとしても混合ガス中の水素の存在により、ゲート電極52の表面では、酸化還元との繰り返しが起き、ゲート電極52は最終的に酸化されない。また、ゲート電極52の抵抗は、この処理後、増加しない。

0034

ここで、図2(c)に表す処理を行わない場合を想定する。この場合、ゲート絶縁膜53の表層に欠陥が残存する。そして、ゲート電極52上には、フィールドプレート電極59が形成される。フィールドプレート電極59とドレイン電極51との間に高電圧が印加されると、ドレイン電極51に接続された半導体層30とフィールドプレート電極59との間にも高電圧が印加される。

0035

ここで、半導体層30とフィールドプレート電極59との間に、ゲート絶縁膜53に欠陥が存在すると、欠陥付近にも高電圧が印加される。ここで、欠陥は、例えば、シリコンと窒素との結合が切れたダングリングボンドを含む。これにより、ゲート絶縁膜53が絶縁破壊する可能性がある。

0036

また、ゲート絶縁膜53に欠陥が存在すると、例えば、オン状態では、キャリア電子)が欠陥にトラップされる。従って、二次元電子ガスが低減して、半導体装置100のオン抵抗が増加してしまう。

0037

これに対して、本実施形態では、ゲート絶縁膜53中の欠陥を、酸素によって修復する。従って、半導体層30とフィールドプレート電極59との間に高電圧が印加されても、ゲート絶縁膜53の絶縁性が保たれ、ゲート絶縁膜53は絶縁破壊し難くなる。

0038

また、ゲート絶縁膜53中の欠陥は修復されるので、オン状態では、キャリア(電子)がゲート絶縁膜53にトラップされ難くなっている。従って、二次元電子ガスは低減することなく、半導体装置100のオン抵抗は増加し難くなる。

0039

上記の実施形態では、「AはBの上に設けられている」と表現された場合の「の上に」とは、AがBに接触して、AがBの上に設けられている場合の他に、AがBに接触せず、AがBの上方に設けられている場合との意味で用いられる場合がある。また、「AはBの上に設けられている」は、AとBとを反転させてAがBの下に位置した場合や、AとBとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。

0040

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

0041

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

0042

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0043

10半導体基板、 30半導体層、 31バッファ層、 33キャリア走行層、 34障壁層、 50 第1電極、 51 第2電極、 52 第3電極、 53ゲート絶縁膜、 53a 第1層、 53b 第2層、 54、55、57コンタクト電極、 56、59フィールドプレート電極、 58 電極、 60、61 保護層、 90マスク層、 100 半導体装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • スウェガン、アクチボラグの「 高電子移動度トランジスタのためのヘテロ構造及びその製造方法」が 公開されました。( 2020/10/29)

    【課題・解決手段】本文書は、高電子移動度トランジスタ(HEMT)のためのヘテロ構造を開示する。ヘテロ構造は、SiC基板と、SiC基板上に形成されるlnxAlyGa1−x−yN核生成層(12)とを備え、... 詳細

  • 株式会社東芝の「 半導体装置及びその製造方法」が 公開されました。( 2020/10/29)

    【課題】特性の向上が可能な半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、半導体装置は、第1〜第3電極、第1、第2半導体層、及び第1絶縁層を含む。第1電極から第2電極への第1方向に... 詳細

  • 株式会社東芝の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】安定した動作が得られる半導体装置を提供する。【解決手段】実施形態によれば、半導体層は、第1〜第4電極、半導体層、第1延在導電層、第1、第2電極接続部及び絶縁部材を含む。第1〜第4電極は、第1方... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ