図面 (/)

技術 スイッチトキャパシタフィルタ、それを用いたローパスフィルタ、標準電波受信回路及び電波修正機能付電子機器

出願人 シチズン時計株式会社
発明者 萩田拓史
出願日 2015年3月5日 (4年4ヶ月経過) 出願番号 2015-043344
公開日 2016年9月5日 (2年10ヶ月経過) 公開番号 2016-163297
状態 特許登録済
技術分野 遅延要素を用いたフィルタ 電子時計 電気機械時計
主要キーワード IC化 CRローパスフィルタ 主キャパシタ クロック信号回路 調整用キャパシタ 全波整流信号 パッシブフィルタ OUT側
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年9月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

スイッチトキャパシタフィルタ寄生容量の影響を低減し、損失が少なく高利得のフィルタ特性を有するスイッチトキャパシタフィルタ及びそれを用いたローパスフィルタ及び標準電波受信回路及び電波修正機能電子機器を提供する。

解決手段

フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗2で構成されたスイッチトキャパシタフィルタ1であって、等価抵抗2はコンデンサCLとは異なる第2の容量素子であるコンデンサCSと、該コンデンサCSの端子に接続され、コンデンサCLとコンデンサCSを充電するための第1のスイッチ素子SW1、SW2と、一方の端子が第2の容量素子CSの端子に接続された、第2の容量素子CSを放電するための第2のスイッチ素子SW3、SW4を有し、該第2のスイッチ素子SW3、SW4の他方の端子の電位は、等価抵抗2の出力outと同電位とされる構成とした。

概要

背景

従来から、通信分野を中心にスイッチトキャパシタ技術を用いたフィルタ回路IC化が進められている。このスイッチトキャパシタフィルタは、高い精度で高抵抗値等価抵抗を得ることが出来るために、高精度なCRローパスフィルタを容易にIC化できる特徴を有している。このスイッチトキャパシタ技術によるローパスフィルタは、低周波長波)の標準電波を受信して時刻修正を行う計時装置電波修正時計)の検波回路復調回路)等に応用されている(たとえば、特許文献1参照)。

この特許文献1の計時装置は、ヘテロダイン方式によって標準電波を受信し、分周回路分周比を調整する調整手段を設けることで、通常の時計発振回路周波数(32,768Hz)に限定せず、PLL回路に必要な局部発振回路が最も安定して発振できる時計発振回路の発振周波数を設定することを可能とした構成である。それにより、局部発振回路が安定し、標準電波の受信感度が良好となる計時装置が実現できることが示されている。この計時装置は、中間周波数信号復調する復調回路を備えており、この復調回路に内蔵されるローパスフィルタは、一般的にスイッチトキャパシタフィルタが用いられている。

ここで、標準電波を受信する計時装置の復調回路にスイッチトキャパシタ技術が用いられる理由は、前述したように、高精度なローパスフィルタを容易にIC化できるからである。また、標準電波は受信状況が安定しやすい低周波であって、たとえば、40KHzや60KHz等が用いられている。このため、ヘテロダイン方式を採用した場合の中間周波数は更に低周波(10KHzなど)であり、低周波の中間周波数を復調(検波)するためには、復調回路のローパスフィルタのカットオフ周波数を低く設定する必要があるが、スイッチトキャパシタフィルタを用いれば、高精度で低周波のカットオフ周波数を備えたローパスフィルタを容易に実現できる。

また、スイッチトキャパシタ技術の他の応用として、スイッチトキャパシタを用いたフィルタ回路を構成するプログラマブル半導体集積回路が提案されている(たとえば、特許文献2参照)。この特許文献2のプログラマブル半導体集積回路は、スイッチトキャパシタによる等価抵抗回路と、主キャパシタに小容量の調整用キャパシタ調整用アナログスイッチからなる複数のキャパシタ回路と、キャパシタ回路を断続可能な調整用アナログスイッチと、キャパシタ回路と調整用アナログスイッチとクロック信号回路を制御するための情報を記憶して外部から書き換え可能とした不揮発性メモリを備えた構成である。このプログラマブル半導体集積回路は、LSI化後に、外部から不揮発性メモリの情報を書き換えることで任意の種類のフィルタ回路を構成し調整できることが示されている。

概要

スイッチトキャパシタフィルタの寄生容量の影響を低減し、損失が少なく高利得のフィルタ特性を有するスイッチトキャパシタフィルタ及びそれを用いたローパスフィルタ及び標準電波受信回路及び電波修正機能電子機器を提供する。フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗2で構成されたスイッチトキャパシタフィルタ1であって、等価抵抗2はコンデンサCLとは異なる第2の容量素子であるコンデンサCSと、該コンデンサCSの端子に接続され、コンデンサCLとコンデンサCSを充電するための第1のスイッチ素子SW1、SW2と、一方の端子が第2の容量素子CSの端子に接続された、第2の容量素子CSを放電するための第2のスイッチ素子SW3、SW4を有し、該第2のスイッチ素子SW3、SW4の他方の端子の電位は、等価抵抗2の出力outと同電位とされる構成とした。

目的

本発明の目的は上記課題を解決し、スイッチトキャパシタフィルタの寄生容量の影響を低減し、損失が少なく高利得のフィルタ特性を有するスイッチトキャパシタフィルタ及びそれを用いたローパスフィルタ及び標準電波受信回路及び電波修正機能付電子機器を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

フィルタを形成するための第1の容量素子と、等価抵抗で構成されたスイッチトキャパシタフィルタであって、前記等価抵抗は、前記第1の容量素子とは異なる第2の容量素子と、該第2の容量素子の端子に接続され、前記第1の容量素子と前記第2の容量素子を充電するための第1のスイッチ素子と、一方の端子が前記第2の容量素子の端子に接続された、前記第2の容量素子を放電するための第2のスイッチ素子を有し、該第2のスイッチ素子の他方の端子の電位は、前記等価抵抗の出力と同電位とされることを特徴とするスイッチトキャパシタフィルタ。

請求項2

前記等価抵抗の出力が前記第2の容量素子の端子であり、前記第1の容量素子と前記第2の容量素子は直接接続されることを特徴とする請求項1に記載のスイッチトキャパシタフィルタ。

請求項3

前記第2のスイッチ素子の他方の端子は、前記等価抵抗の出力に直接接続されることを特徴とする請求項1又は2に記載のスイッチトキャパシタフィルタ。

請求項4

前記等価抵抗の出力を入力する電圧バッファを有し、前記第2のスイッチ素子の他方の端子は、前記電圧バッファの出力に接続されることを特徴とする請求項1又は2に記載のスイッチトキャパシタフィルタ。

請求項5

請求項1から4のいずれか1つに記載のスイッチトキャパシタフィルタを備えたことを特徴とするローパスフィルタ

請求項6

請求項5に記載のローパスフィルタを、検波回路のローパスフィルタとしたことを特徴とする標準電波受信回路

請求項7

請求項6に記載の標準電波受信回路を有することを特徴とする電波修正機能電子機器

技術分野

0001

本発明は、スイッチトキャパシタによるフィルタ回路とそれを用いた標準電波受信回路及び電波修正機能電子機器に関する。

背景技術

0002

従来から、通信分野を中心にスイッチトキャパシタ技術を用いたフィルタ回路のIC化が進められている。このスイッチトキャパシタフィルタは、高い精度で高抵抗値等価抵抗を得ることが出来るために、高精度なCRローパスフィルタを容易にIC化できる特徴を有している。このスイッチトキャパシタ技術によるローパスフィルタは、低周波長波)の標準電波を受信して時刻修正を行う計時装置電波修正時計)の検波回路復調回路)等に応用されている(たとえば、特許文献1参照)。

0003

この特許文献1の計時装置は、ヘテロダイン方式によって標準電波を受信し、分周回路分周比を調整する調整手段を設けることで、通常の時計発振回路周波数(32,768Hz)に限定せず、PLL回路に必要な局部発振回路が最も安定して発振できる時計発振回路の発振周波数を設定することを可能とした構成である。それにより、局部発振回路が安定し、標準電波の受信感度が良好となる計時装置が実現できることが示されている。この計時装置は、中間周波数信号復調する復調回路を備えており、この復調回路に内蔵されるローパスフィルタは、一般的にスイッチトキャパシタフィルタが用いられている。

0004

ここで、標準電波を受信する計時装置の復調回路にスイッチトキャパシタ技術が用いられる理由は、前述したように、高精度なローパスフィルタを容易にIC化できるからである。また、標準電波は受信状況が安定しやすい低周波であって、たとえば、40KHzや60KHz等が用いられている。このため、ヘテロダイン方式を採用した場合の中間周波数は更に低周波(10KHzなど)であり、低周波の中間周波数を復調(検波)するためには、復調回路のローパスフィルタのカットオフ周波数を低く設定する必要があるが、スイッチトキャパシタフィルタを用いれば、高精度で低周波のカットオフ周波数を備えたローパスフィルタを容易に実現できる。

0005

また、スイッチトキャパシタ技術の他の応用として、スイッチトキャパシタを用いたフィルタ回路を構成するプログラマブル半導体集積回路が提案されている(たとえば、特許文献2参照)。この特許文献2のプログラマブル半導体集積回路は、スイッチトキャパシタによる等価抵抗回路と、主キャパシタに小容量の調整用キャパシタ調整用アナログスイッチからなる複数のキャパシタ回路と、キャパシタ回路を断続可能な調整用アナログスイッチと、キャパシタ回路と調整用アナログスイッチとクロック信号回路を制御するための情報を記憶して外部から書き換え可能とした不揮発性メモリを備えた構成である。このプログラマブル半導体集積回路は、LSI化後に、外部から不揮発性メモリの情報を書き換えることで任意の種類のフィルタ回路を構成し調整できることが示されている。

先行技術

0006

特開2004−294357号公報(第6頁、図1
特開昭63−242016号公報(第2頁、図1

発明が解決しようとする課題

0007

ここで、特許文献1で提示されている計時装置は、中間周波数である信号Si2が復調回路5に入力され復調されるが(特許文献1:図1参照)、前述したように、この復調回路5に内蔵されるローパスフィルタは、通常、スイッチトキャパシタフィルタが用いられる。しかし、従来のスイッチトキャパシタフィルタは、IC内部の配線容量やトランジスタゲート容量等による寄生容量の影響で低周波の損失が大きく、その結果、スイッチトキャパシタフィルタを復調回路のローパスフィルタに用いた場合、復調信号のS/N比が低下して標準電波の受信感度が悪化してしまう課題がある。

0008

また、特許文献2で提示されているプログラマブル半導体集積回路は、同様にスイッチトキャパシタフィルタの寄生容量の影響を考慮していないので、低周波での損失が大きく、良好なフィルタ特性を得ることが困難であると想定される。

0009

[従来のバタフライ型のスイッチトキャパシタフィルタの説明:図14
ここで、スイッチトキャパシタフィルタは公知技術ではあるが、本発明を理解する助けとなるので、従来のバタフライ型とクロール型のスイッチトキャパシタフィルタの構成の一例を説明する。まず、従来のバタフライ型の構成と基本動作図14を用いて説明する。図14(a)において、符号100は、従来のバタフライ型のスイッチトキャパシタフィルタである。スイッチトキャパシタフィルタ100は、コンデンサCSと4つの半導体スイッチ素子(以下、スイッチと略す)SW1〜SW4による等価抵抗と、出力端子OUT側に配置されるコンデンサCLと、によって構成される。

0010

スイッチトキャパシタフィルタ100の入力端子INには、スイッチSW1の一方の端子が接続され、スイッチSW1の他方の端子は、コンデンサCSの一方の端子とスイッチSW3の一方の端子に接続される。コンデンサCSの他方の端子にはスイッチSW2の一方の端子と、スイッチSW4の一方の端子が接続される。

0011

また、スイッチSW2の他方の端子は出力端子OUTに接続され、出力端子OUTはコンデンサCLの一方の端子に接続される。また、スイッチSW3とSW4の他方の端子は、回路のGNDに接続され、コンデンサCLの他方の端子も回路のGNDに接続される。

0012

次に、スイッチトキャパシタフィルタ100の動作を図14(b)と図14(c)を用いて説明する。スイッチトキャパシタ100の動作は、スイッチSW3、SW4がONになる期間(図14(b))と、スイッチSW1、SW2がONになる期間(図14(c))が、所定の周期で交互に繰り返される。

0013

ここで、スイッチSW3、SW4がONになる期間(図14(b))では、コンデンサCSの両端子がスイッチSW3とSW4によってショートするので、コンデンサCSは放電電流Idが流れて、コンデンサCSに溜まっていた電荷放電する。

0014

一方、スイッチSW1、SW2がONになる期間(図14(c))では、入力端子INから充電電流IcgがコンデンサCSに流れ、さらにその充電電流Icgが出力端子OUT側のコンデンサCLに流れて、コンデンサCSとコンデンサCLに電荷が蓄積される。

0015

このように、スイッチSW3、SW4とスイッチSW1、SW2が交互に速くON、OFFを繰り返すことで、各スイッチの動作周波数をf、コンデンサCSのキャパシタをCsとすると、スイッチトキャパシタフィルタ100は、等価抵抗R=1/Csfで表せる抵抗と、コンデンサCLとによるCRローパスフィルタとして扱うことができる。

0016

このスイッチトキャパシタによるCRローパスフィルタは、駆動周波数fを可変することでフィルタ特性を容易に可変できること、高精度で温度特性にも優れていること、また
、IC化した場合にチップ面積占有率を小さくできること等により、信号処理回路などで幅広く利用されている。

0017

[従来のスイッチトキャパシタの問題点:図15
次に、従来のスイッチトキャパシタフィルタの問題点を図15を用いて説明する。図15において、従来のスイッチトキャパシタフィルタ100をIC化した場合、X点(コンデンサCSとスイッチSW2とSW4の接続点)の寄生容量Cp(点線で示す)の影響が非常に大きいことが知られている。この寄生容量Cpは、回路をIC化することによる配線容量やスイッチSW2とSW4のゲート容量などである。

0018

ここで、スイッチSW3、SW4がONになる期間(図15(a))では、コンデンサCSの両端子がスイッチSW3とSW4によってショートするので、前述したように、コンデンサCSに溜まっていた電荷は放電する。また同時に、X点に寄生容量Cpが存在すると、寄生容量Cpは、スイッチSW4のONによって回路のGNDを介してショートするので、この寄生容量Cpの電荷も放電する。

0019

次にスイッチSW1、SW2がONになる期間(図15(b))では、入力端子INから充電電流IcgがコンデンサCSに流れるが、この充電電流Icgは、コンデンサCLに流れる充電電流Icg1と寄生容量Cpに流れる充電電流Icg2に分割され、それにより、充電電流Icg1が減少するので、コンデンサCLに蓄積される電荷が減少して損失が発生する。すなわち、充電電流Icg2によって寄生容量Cpに溜まる電荷が損失となるのである。この寄生容量Cpによる損失は、ローパスフィルタの低周波での利得を低下させる原因となる。

0020

[従来のスイッチトキャパシタフィルタのフィルタ特性の説明:図16
次に、従来のスイッチトキャパシタフィルタの特性が、寄生容量の付加によって、どのように劣化するかを図16を用いて説明する。図16は、従来のスイッチトキャパシタフィルタをIC化した場合を想定したディスクリート部品による実験結果の一例である。図16において、横軸は信号の周波数F(Hz)であり、縦軸フィルタの利得(dB)である。

0021

実験の条件としては一例として、実際にIC化した場合と比較して約4000倍にスケーリングした値を選択し、コンデンサCSは1000pF、コンデンサCLは15000pF。寄生容量Cpは、0pF、150pF、470pF、1500pFの4種類とした。ここで、たとえば、実験値の寄生容量Cp=470pFは、実際の寄生容量Cpは、約118fFに相当する。図16で明らかなように、寄生容量Cpが0pFであれば、低周波での損失は、ほぼゼロであるが、寄生容量Cpの増加と共に低周波での損失が増加することが理解できる。

0022

このスイッチトキャパシタフィルタをIC化した場合の実際の寄生容量Cpの値は、一例として50〜100fF程度であるので、図16のデータから換算すると、寄生容量Cpによる損失は、スイッチトキャパシタフィルタの1段あたり、一例として約2.5dBと想定できる。

0023

このスイッチトキャパシタフィルタは、後述する標準電波受信回路に用いる場合、フィルタ特性の傾きを急峻にするために、一例としてスイッチトキャパシタフィルタを4段直列接続するが、この場合、1段あたりの損失が約2.5dBあると、合計で4倍の約10dBの損失となり、受信回路のS/N比が低下して受信感度が大きく悪化する原因となる。

0024

この寄生容量による損失を改善する手段として、コンデンサCSとCLの容量値を大きくすれば、相対的に寄生容量の影響を減少させられるが、スイッチトキャパシタフィルタをIC化する場合、チップ上でコンデンサが占める面積が大きくなるので、IC化での量産性に問題が生じる。また、スイッチトキャパシタフィルタをアクティブフィルタにすれば、寄生容量の影響は低減できるが、回路構成が複雑になってチップ面積大、消費電流大、アンプノイズ等の問題が発生し、スイッチトキャパシタフィルタを電波修正時計などの受信回路で使用する場合、量産性や消費電力などで大きな問題となる。

0025

[従来のクロール型スイッチトキャパシタフィルタの説明:図17
次に、従来のクロール型スイッチトキャパシタフィルタの構成と動作を図17を用いて説明する。図17(a)において、符号110は、従来のクロール型のスイッチトキャパシタフィルタである。スイッチトキャパシタフィルタ110の回路構成は、前述したバタフライ型のスイッチトキャパシタフィルタ100(図14参照)と同様であり、スイッチSW1〜SW4のON、OFF動作が異なるのみであるので、構成の説明は省略する。

0026

次に、従来のスイッチトキャパシタフィルタ110の動作を図17(b)と図17(c)を用いて説明する。スイッチトキャパシタ110の動作は、スイッチSW1、SW4がONになる期間(図17(b))と、スイッチSW2、SW3がONになる期間(図17(c))が、所定の周期で交互に繰り返される。

0027

ここで、スイッチSW1、SW4がONになる期間(図17(b))では、入力端子INから充電電流IcgがコンデンサCSに流れて、コンデンサCSに電荷が蓄積される。

0028

一方、スイッチSW2、SW3がONになる期間(図17(c))では、コンデンサCSに蓄積された電荷が、放電電流IdとしてコンデンサCSから流れ出し、この放電電流Idは、コンデンサCLに充電電流Icgとして流れ込み、コンデンサCLに電荷が蓄積される。すなわち、コンデンサCSの電荷がコンデンサCLに転送される。なお、コンデンサCLに蓄積される電荷の極性は、バラフライ型スイッチトキャパシタフィルタ100に対して逆になるので出力端子OUTの極性は反転する。

0029

このように、スイッチSW1、SW4とスイッチSW2、SW3が交互に速くON、OFFを繰り返すことで、各スイッチの動作周波数をf、コンデンサCSのキャパシタをCsとすると、スイッチトキャパシタフィルタ110は、バラフライ型スイッチトキャパシタフィルタ100と同様に、等価抵抗R=1/Csfで表せる抵抗と、コンデンサCLとによるCRローパスフィルタとして扱うことができる。

0030

[従来のクロール型スイッチトキャパシタの問題点:図18
次に、従来のクロール型スイッチトキャパシタフィルタの問題点を図18を用いて説明する。図18において、従来のスイッチトキャパシタフィルタ110をIC化した場合、前述したバタフライ型スイッチトキャパシタフィルタ100と同様に、X点(コンデンサCSとスイッチSW2とSW4の接続点)の寄生容量Cp(点線で示す)の影響が非常に大きい。この寄生容量Cpは、回路をIC化することによる配線容量やスイッチSW2とSW4のゲート容量などである。

0031

ここで、スイッチSW1、SW4がONになる期間(図18(a))では、前述したように、入力端子INから充電電流IcgがコンデンサCSに流れて、コンデンサCSに電荷が蓄積される。また同時に、X点に寄生容量Cpが存在すると、寄生容量Cpは、スイッチSW4のONによって回路のGNDを介してショートするので、この寄生容量Cpの電荷は放電する。

0032

次にスイッチSW2、SW3がONになる期間(図18(b))では、前述したように、コンデンサCSに蓄積された電荷が、放電電流IdとしてコンデンサCSから流れ出すが、この放電電流Idは、コンデンサCLに流れ込む充電電流Icg1と寄生容量Cpに流れ込む充電電流Icg2に分割され、それにより、充電電流Icg1が減少するので、コンデンサCLに蓄積される電荷が減少して損失が発生する。すなわち、充電電流Icg2によって寄生容量Cpに溜まる電荷が損失となるのである。この寄生容量Cpによる損失は、ローパスフィルタの低周波での利得を低下させる原因となる。

0033

このように、クロール型のスイッチトキャパシタフィルタ110であっても、前述したバタフライ型のスイッチトキャパシタフィルタ100と同様に、寄生容量Cpの影響を大きく受けてフィルタ特性が劣化するのである。

0034

本発明の目的は上記課題を解決し、スイッチトキャパシタフィルタの寄生容量の影響を低減し、損失が少なく高利得のフィルタ特性を有するスイッチトキャパシタフィルタ及びそれを用いたローパスフィルタ及び標準電波受信回路及び電波修正機能付電子機器を提供することである。

課題を解決するための手段

0035

上記課題を解決するために、本発明のスイッチトキャパシタフィルタ及びそれを用いたローパスフィルタ及び標準電波受信回路及び電波修正機能付電子機器は下記記載の構成を採用する。

0036

本発明のスイッチトキャパシタフィルタは、フィルタを形成するための第1の容量素子と、等価抵抗で構成されたスイッチトキャパシタフィルタであって、等価抵抗は、第1の容量素子とは異なる第2の容量素子と、該第2の容量素子の端子に接続され、第1の容量素子と第2の容量素子を充電するための第1のスイッチ素子と、一方の端子が第2の容量素子の端子に接続された、第2の容量素子を放電するための第2のスイッチ素子を有し、該第2のスイッチ素子の他方の端子の電位は、等価抵抗の出力と同電位とされることを特徴とする。

0037

上記構成により、第2のスイッチ素子の他方の端子の電位が等価抵抗の出力と同電位とされることで、第2のスイッチ素子がONして第2の容量素子の電荷を放電しても、第2の容量素子の出力側に存在する寄生容量からは放電電流が流れず充電された状態が維持される。それにより、第1のスイッチ素子がONして第2の容量素子から第1の容量素子に充電電流が流れるとき、寄生容量には充電電流がほとんど流れないので、寄生容量による電荷の損失は無視できるほど低減する。その結果、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。

0038

また、寄生容量の影響を低減できるので、スイッチトキャパシタの各容量素子の容量値を小さくすることが可能となり、IC化する場合にチップ面積の占有率が小さいスイッチトキャパシタフィルタを実現できる。また、オペアンプ等を用いたアクティブフィルタではなく、パッシブフィルタの構成であるので、回路規模が小さく、且つ、低消費電力で動作するローパスフィルタを実現できる。

0039

また、本発明のスイッチトキャパシタフィルタは、等価抵抗の出力が第2の容量素子の端子であり、第1の容量素子と第2の容量素子は直接接続されることを特徴とする。

0040

これにより、スイッチ素子数を削減できるので、回路構成が簡略化されてIC化した場合のチップ面積の占有率をさらに減らすことが可能となる。また、スイッチ素子を削減できるので、回路上の寄生容量が減少し、さらに損失の少ないスイッチトキャパシタフィル
タを実現できる。

0041

また、第2のスイッチ素子の他方の端子は、等価抵抗の出力に直接接続されることを特徴とする。

0042

これにより、第2のスイッチ素子の他方の端子が等価抵抗の出力に直接接続されることで、第2のスイッチ素子がONして第2の容量素子の電荷を放電しても、第2の容量素子の出力側に存在する寄生容量は充電された状態が維持される。それにより、第1のスイッチ素子がONして第2の容量素子から第1の容量素子に充電電流が流れるとき、寄生容量には充電電流がほとんど流れないので、寄生容量による電荷の損失は無視できるほど低減する。その結果、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。

0043

また、等価抵抗の出力を入力する電圧バッファを有し、第2のスイッチ素子の他方の端子は、電圧バッファの出力に接続されることを特徴とする。

0044

これにより、等価抵抗の出力と第2のスイッチ素子の他方の端子の間に電圧バッファを設けることで、第2のスイッチ素子の他方の端子と等価抵抗の出力が同電位となり、第2のスイッチ素子の他方の端子と等価抵抗の出力を直接接続した場合と同様の効果が得られる。また、第2のスイッチ素子と等価抵抗の出力を直接接続する必要がないので、柔軟性のある回路構成を実現できる。

0045

また、本発明のスイッチトキャパシタフィルタを備えたローパスフィルタであることを特徴とする。さらに、そのローパスフィルタを、検波回路のローパスフィルタとした標準電波受信回路であることを特徴とする。

0046

これにより、低周波での損失が少ない検波回路を実現できるので、検波回路の出力である振幅信号のS/N比が向上し、受信感度が良好で安定した受信が可能な標準電波受信回路を提供できる。また、回路規模が小さく、低消費電力の標準電波受信回路を実現できる。

0047

また、本発明の標準電波受信回路を有する電波修正機能付電子機器であることを特徴とする。

0048

これにより、S/N比に優れ、高感度な標準電波受信回路を用いることで、比較的電波の弱い環境下においても標準電波を受信して時刻修正が可能な信頼性に優れた電波修正機能付電子機器を提供できる。また、小規模で消費電流の少ない標準電波受信回路を用いることで、量産性に優れ低消費電力の電波修正機能付電子機器を実現できる。

発明の効果

0049

上記の如く本発明によれば、スイッチトキャパシタフィルタの第2のスイッチ素子の他方の端子の電位が等価抵抗の出力と同電位とされるので、第2のスイッチ素子がONして第2の容量素子の電荷を放電しても、第2の容量素子の出力側に存在する寄生容量は充電された状態が継続する。それにより、寄生容量には充電電流がほとんど流れず、寄生容量による電荷の損失は無視できるほど低減する。その結果、高利得で小規模、低消費電力のスイッチトキャパシタフィルタを提供できる。

図面の簡単な説明

0050

本発明の第1の実施形態に係わるスイッチトキャパシタフィルタの構成を示す回路図とクロック信号波形図である。
本発明の第1の実施形態に係わるスイッチトキャパシタフィルタの動作を説明する説明図である。
本発明の第1の実施形態に係わるスイッチトキャパシタフィルタのフィルタ特性を説明するグラフである。
本発明の第1の実施形態の変形例1に係わるスイッチトキャパシタフィルタの構成を示す回路図である。
本発明の第1の実施形態の変形例2に係わるスイッチトキャパシタフィルタの構成を示す回路図である。
本発明の第1の実施形態の変形例2に係わるスイッチトキャパシタフィルタの動作を説明する説明図である。
本発明の第2の実施形態に係わるスイッチトキャパシタフィルタの構成を示す回路図である。
本発明の第2の実施形態に係わるスイッチトキャパシタフィルタの動作を説明する説明図である。
本発明の第1の実施形態に係わるスイッチトキャパシタフィルタを検波回路のローパスフィルタに使用した第3の実施形態に係わる標準電波受信回路の構成を示すブロック図である。
本発明の第1の実施形態に係わるスイッチトキャパシタフィルタをローパスフィルタに使用した第3の実施形態に係わる検波回路の構成とローパスフィルタの構成を示すブロック図である。
本発明の第3の実施形態に係わる検波回路の動作を説明する波形図である。
本発明の第3の実施形態に係わる検波回路のローパスフィルタの特性と従来のスイッチトキャパシタフィルタを用いたローパスフィルタの特性の違いを説明する周波数スペクトル図である。
本発明の第4の実施形態に係わる電波修正機能付電子機器の構成を示すブロック図である。
従来のバタフライ型スイッチトキャパシタフィルタの構成と動作を説明する回路図である。
従来のバタフライ型スイッチトキャパシタフィルタの問題点を説明する説明図である。
従来のバタフライ型スイッチトキャパシタフィルタのフィルタ特性を説明するグラフである。
従来のクロール型スイッチトキャパシタフィルタの構成と動作を説明する回路図である。
従来のクロール型スイッチトキャパシタフィルタの問題点を説明する説明図である。

実施例

0051

下図面により本発明の実施の形態を詳述する。
[各実施形態の特徴]
第1の実施形態の特徴は本発明の基本的な構成であり、スイッチ素子が4つ、または2つで構成されるバタフライ型のスイッチトキャパシタフィルタである。第2の実施形態の特徴は、クロール型のスイッチトキャパシタフィルタである。第3の実施形態の特徴は、第1の実施形態のスイッチトキャパシタフィルタを検波回路のローパスフィルタに使用した標準電波受信回路である。第4の実施形態の特徴は、第3の実施形態の標準電波受信回路を用いた電波修正機能付電子機器である。

0052

[第1の実施形態]
[第1の実施形態のスイッチトキャパシタフィルタの構成説明:図1(a)]
第1の実施形態のスイッチトキャパシタフィルタの構成を図1(a)を用いて説明する
図1(a)において、符号1は、第1の実施形態のバタフライ型のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ1は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗2(内側の点線で囲む)と、で構成される。等価抵抗2は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1及び第2のスイッチ素子によって構成される。

0053

等価抵抗2の入力inは、スイッチトキャパシタフィルタ1の入力端子INに接続され、等価抵抗2の出力outは、スイッチトキャパシタフィルタ1の出力端子OUTに接続される。また、コンデンサCLの一方の端子は、等価抵抗2の出力out、すなわち、スイッチトキャパシタフィルタ1の出力端子OUTに接続され、コンデンサCLの他方の端子は、回路のGNDに接続される。

0054

第1のスイッチ素子はスイッチSW1、SW2で構成され、第2のスイッチ素子はスイッチSW3、SW4で構成される。スイッチSW1、SW2は、コンデンサCLとコンデンサCSを充電するために配置され、スイッチSW1、SW2のそれぞれの一方の端子はコンデンサCSの両端子に接続される。また、スイッチSW3、SW4は、コンデンサCSの電荷を放電するために配置され、スイッチSW3、SW4のそれぞれの一方の端子はコンデンサCSの両端子に接続され、スイッチSW3、SW4の他方の端子は、等価抵抗2の出力out、すなわち、スイッチトキャパシタフィルタ1の出力端子OUTに直接接続される。

0055

また、スイッチSW1の他方の端子は、等価抵抗2の入力in、すなわち、スイッチトキャパシタフィルタ1の入力端子INに接続され、スイッチSW2の他方の端子は、等価抵抗2の出力outに接続される。なお、スイッチSW1〜SW4は、制御端子GによってON、OFF制御されるトランスミッションゲートで構成される。

0056

また、符号Cpは、従来例と同様に、X点に存在する寄生容量であり、X点と回路のGNDとの間に等価的に存在するキャパシタである。

0057

また、符号11は2層クロック生成回路であり、所定の周波数でなる基準信号P10を入力して2層のクロック信号CLK1とCLK2とを出力する。クロック信号CLK1は、スイッチSW1とSW2の制御端子Gに接続され、クロック信号CLK2は、スイッチSW3とSW4の制御端子Gに接続される。

0058

[クロック信号CLK1とCLK2の波形説明:図1(b)]
次に、2層クロック生成回路11の出力であるクロック信号CLK1とCLK2を図1(b)を用いて説明する。図1(b)において、クロック信号CLK1、CLK2は、所定の周期でタイミングT1、T2、T3を繰り返す2層クロック信号である。

0059

ここで、タイミングT1では、クロック信号CLK1がレベル”H”、クロック信号CLK2がレベル”L”であり、タイミングT2では、クロック信号CLK1とCLK2が共にレベル”L”であり、タイミングT3では、クロック信号CLK1がレベル”L”、クロック信号CLK2がレベル”H”である。

0060

ここで、クロック信号CLK1がレベル”H”のとき、スイッチSW1、SW2がONとなり、クロック信号CLK2がレベル”H”のとき、スイッチSW3、SW4がONとなる。また、クロック信号CLK1とCLK2が共にレベル“L”のとき、すべてのSW1〜SW4はOFFとなる。すなわち、スイッチSW1、SW2とスイッチSW3、SW4は、所定の周期で交互にONとOFFを繰り返す動作を実行し、同時にONとなるタイミングは存在しないように制御される。

0061

[第1の実施形態のスイッチトキャパシタフィルタの動作説明:図2
次に、第1の実施形態のスイッチトキャパシタフィルタ1の動作を図2を用いて説明する。なお、説明の前提として、入力端子INに所定のプラス電圧の信号が印加されているとする。図2(a)において、クロック信号CLK1、CLK2がタイミングT1のとき、スイッチSW1とSW2がONとなり、スイッチSW3、SW4がOFFとなる。

0062

次に図2(b)において、所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT2のときは、すべてのスイッチSW1〜SW4がOFFとなる。

0063

次に図2(c)において、さらに所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT3のときは、スイッチSW1とSW2がOFFとなり、スイッチSW3、SW4がONとなる。

0064

さらに時間が経過するとクロック信号CLK1、CLK2はタイミングT2に戻るので(図1(b)参照)、すべてのスイッチSW1〜SW4が再びOFFとなる(図2(b))。

0065

さらに時間が経過するとクロック信号CLK1、CLK2は再びタイミングT1になるので(図1(b)参照)、スイッチSW1とSW2がONとなり、スイッチSW3、SW4がOFFとなる(図2(a))。以降、この動作が所定の周期で繰り返される。

0066

ここで、最初のタイミングT1(図2(a))では、入力端子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れ、この充電電流Icgは、従来例と同様に、コンデンサCLに流れる充電電流Icg1と寄生容量Cpに流れる充電電流Icg2に分割され、コンデンサCLと寄生容量Cpにそれぞれ所定の電荷が蓄積される。

0067

次に、タイミングT2を経てタイミングT3(図2(c))になると、スイッチSW3、SW4が共にONするので、コンデンサCSは、ショート状態となって放電電流Idが流れてコンデンサCSの電荷は放電される。しかし、スイッチSW3、SW4の他方の端子は、共に等価抵抗2の出力である出力端子OUTに接続されているため、寄生容量Cpが存在するX点の電圧は、出力端子OUTの電圧(すなわち、コンデンサCLの電圧)と等しくなるようにバイアスされる。それにより、タイミングT3では、寄生容量Cpは、出力端子OUTの電圧まで充電された状態が維持され、寄生容量Cpの電荷は、ほとんど放電されない。

0068

その結果、次にタイミングT2を経てタイミングT1になると(図2(a))、再び、入力端子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れるが、寄生容量Cpに流れる充電電流Icg2は減少し、充電電流Icgのほとんどが出力端子OUT側のコンデンサCLに流れる充電電流Icg1となってコンデンサCLに電荷が蓄積される。

0069

すなわち、X点に存在する寄生容量Cpは、タイミングT3において、電荷が放電されずに出力端子OUTの電圧と同電位にバイアスされ続けるので、寄生容量Cpに繰り返し充電電流Icg2が流れることがなく、寄生容量Cpによる電荷の損失は無視できるほど低減する。なお、入力端子INにマイナス電圧の信号が印加された場合は、充電電流Icgと放電電流Idの電流方向が逆向きになるだけで、スイッチトキャパシタフィルタとしての動作は同じである。

0070

[第1の実施形態のスイッチトキャパシタフィルタのフィルタ特性の説明:図3
次に、第1の実施形態のスイッチトキャパシタフィルタのフィルタ特性の一例を図3を用いて説明する。図3は従来例で示したグラフ(図16参照)と同様に、本実施形態のスイッチトキャパシタフィルタ1をIC化した場合を想定したディスクリート部品による実験結果の一例である。図3において、横軸は信号の周波数F(Hz)であり、縦軸はフィルタの利得(dB)である。

0071

実験の条件としては従来例と同様に、実際にIC化した場合と比較して、約4000倍にスケーリングした値を選択し、コンデンサCSは1000pF、コンデンサCLは15000pF。寄生容量Cpは、0pFと従来例の実験における最大値の1500pFとした。図3で明らかなように、寄生容量Cpが0pF(点線)と1500pF(実線)のフィルタ特性は、ほとんど変化がなく、寄生容量Cpによる損失は、ほぼゼロであることが理解できる。

0072

以上のように、第1の実施形態のバタフライ型のスイッチトキャパシタフィルタ1によれば、寄生容量Cpの影響をほぼ無視できるほど低減できるので、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。また、寄生容量Cpの影響をほぼ無視できることで、コンデンサCSとコンデンサCLの容量値を小さくすることが可能となり、IC化する場合にチップ面積の占有率が小さいスイッチトキャパシタフィルタを実現できる。また、オペアンプ等を用いたアクティブフィルタではなく、パッシブフィルタの構成であるので、回路規模が小さく、且つ、低消費電力で動作するローパスフィルタを実現できる。

0073

[第1の実施形態の変形例1のスイッチトキャパシタフィルタの構成説明:図4
次に、第1の実施形態の変形例1のスイッチトキャパシタフィルタの構成を図4を用いて説明する。この変形例1は、等価抵抗の出力と第2のスイッチ素子の他方の端子との間に電圧バッファが配置される特徴を有している。

0074

図4において、符号3は、第1の実施形態の変形例1のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ3は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗4(内側の点線で囲む)と、で構成される。等価抵抗4は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1、第2のスイッチ素子、及び、電圧バッファ5によって構成される。

0075

ここで、変形例1のスイッチトキャパシタフィルタ3を構成するコンデンサCLと等価抵抗4の基本的な回路構成は、第1の実施形態のスイッチトキャパシタフィルタ1の回路構成(図1参照)と同様であるので、変形例1の特徴である等価抵抗4に配置される電圧バッファ5を中心に説明する。

0076

電圧バッファ5は、一例として入力電圧に対して同電位の電圧を出力する一般的なバッファ回路で構成され、その入力端子5aは等価抵抗4の出力outに接続され、電圧バッファ5の出力端子5bは、第2のスイッチ素子のスイッチSW3、SW4の他方の端子に接続される。

0077

ここで、電圧バッファ5は、前述したように、入力端子5aに入力する電位に対して同電位の電圧を出力端子5bから出力するので、等価抵抗4の出力outの電位と、スイッチSW3、SW4の他方の端子の電位が常に同電位となるように動作する。

0078

そのため、電圧バッファ5によって、等価的に等価抵抗4の出力out(すなわち、出力端子OUT)がスイッチSW3、SW4の他方の端子と直接接続されたと同様の動作となり、従って、変形例1のスイッチトキャパシタフィルタ3の動作は、第1の実施形態の
スイッチトキャパシタフィルタ1の動作(図2参照)と同一である。

0079

このように、変形例1のスイッチトキャパシタフィルタ3は、スイッチSW3、SW4の他方の端子が、電圧バッファ5によって等価抵抗4の出力out、すなわち、出力端子OUTに直接接続されていることと等価であるので、第1の実施形態と同様に、寄生容量Cpが存在するX点の電圧は、出力端子OUTの電圧(すなわち、コンデンサCLの電圧)と等しくなるようにバイアスされる。それにより、寄生容量Cpは、出力端子OUTの電圧まで充電された状態が維持され、寄生容量Cpの電荷は、ほとんど放電されない。

0080

その結果、X点に存在する寄生容量Cpは、電荷が放電されずに出力端子OUTの電圧と同電位にバイアスされ続けるので、寄生容量Cpに繰り返し充電電流Icg2が流れることがなく、寄生容量Cpによる電荷の損失は無視できるほど低減し、損失の少ないスイッチトキャパシタフィルタを実現できる。

0081

なお、第1の実施形態の変形例1のフィルタ特性は、前述した第1の実施形態のフィルタ特性(図3参照)と同様であるので説明は省略する。

0082

以上のように、第1の実施形態の変形例1のスイッチトキャパシタフィルタ3によれば、寄生容量Cpの影響をほぼ無視できるほど低減できるので、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。また、等価抵抗4の出力outとスイッチSW3、SW4の他方の端子の間に電圧バッファ5を設けることで、等価抵抗4の出力outとスイッチSW3、SW4の他方の端子とを直接接続する必要がないので、IC内部の配線引き回しに柔軟性を持たせることができる。

0083

なお、本変形例1のように等価抵抗の出力と第2のスイッチ素子の他方の端子との間に電圧バッファが配置される構成は、後述する第1の実施形態の変形例2、及び、第2の実施形態にも適用できる。

0084

[第1の実施形態の変形例2のスイッチトキャパシタフィルタの構成説明:図5
次に、第1の実施形態の変形例2のスイッチトキャパシタフィルタの構成を図5を用いて説明する。この変形例2は、第1のスイッチ素子と第2のスイッチ素子が、各1個で構成される特徴を有している。

0085

図5において、符号6は、第1の実施形態の変形例のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ6は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗7(内側の点線で囲む)と、で構成される。等価抵抗7は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1及び第2のスイッチ素子によって構成される。

0086

コンデンサCLの一方の端子は、等価抵抗7の出力out、すなわち、スイッチトキャパシタフィルタ6の出力端子OUTに接続され、コンデンサCLの他方の端子は、回路のGNDに接続される。

0087

第1のスイッチ素子はスイッチSW1で構成され、第2のスイッチ素子はスイッチSW3で構成される。スイッチSW1は、コンデンサCLとコンデンサCSを充電するために配置され、スイッチSW1の一方の端子はコンデンサCSの一方の端子に接続され、スイッチSW1の他方の端子は、等価抵抗7の入力in、すなわち、スイッチトキャパシタフィルタ6の入力端子INに接続される。

0088

コンデンサCSの他方の端子は、等価抵抗7の出力outに位置するコンデンサCLの
一方の端子に接続される。すなわち、等価抵抗7の出力outが第2の容量素子であるコンデンサCSの他方の端子であり、コンデンサCLとコンデンサCSは、直接接続される構成である。

0089

また、スイッチSW3は、コンデンサCSを放電するために配置され、スイッチSW3の一方の端子はコンデンサCSの一方の端子に接続され、スイッチSW3の他方の端子は、等価抵抗7の出力out、すなわち、スイッチトキャパシタフィルタ6の出力端子OUTに接続される。

0090

また、符号CpはX点に存在する寄生容量であり、X点と回路のGNDとの間に等価的に存在するキャパシタである。

0091

また、2層クロック生成回路11は、第1の実施形態と同様に2層のクロック信号CLK1とCLK2を出力する。クロック信号CLK1は、スイッチSW1の制御端子Gに接続され、クロック信号CLK2は、スイッチSW3の制御端子Gに接続される。なお、スイッチSW1、SW3は、制御端子GによってON、OFF制御されるトランスミッションゲートで構成される。

0092

[第1の実施形態の変形例2のスイッチトキャパシタフィルタの動作説明:図6
次に、第1の実施形態の変形例2のスイッチトキャパシタフィルタ6の動作を図6を用いて説明する。なお、説明の条件として、入力端子INに所定のプラス電圧の信号が印加されているとする。また、クロック信号CLK1、CLK2のタイミングT1〜T3は、前述した第1の実施形態のクロック信号と同様である(図1(b)参照)。

0093

図6(a)において、クロック信号CLK1、CLK2がタイミングT1のとき、スイッチSW1がONとなり、スイッチSW3がOFFとなる。

0094

次に図6(b)において、所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT2のときは、スイッチSW1、SW3が共にOFFとなる。

0095

次に図6(c)において、さらに所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT3のときは、スイッチSW1がOFFとなり、スイッチSW3がONとなる。

0096

さらに時間が経過するとクロック信号CLK1、CLK2はタイミングT2に戻るので、スイッチSW1、SW3が再びOFFとなる(図6(b))。

0097

さらに時間が経過するとクロック信号CLK1、CLK2は再びタイミングT1になるので、スイッチSW1がONとなり、スイッチSW3がOFFとなる(図6(a))。以降、この動作が所定の周期で繰り返される。

0098

ここで、最初のタイミングT1(図6(a))では、入力端子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れ、この充電電流Icgは、従来例と同様に、コンデンサCLに流れる充電電流Icg1と寄生容量Cpに流れる充電電流Icg2に分割され、コンデンサCLと寄生容量にCpにそれぞれ所定の電荷が蓄積される。

0099

次に、タイミングT2を経てタイミングT3(図6(c))になると、スイッチSW3がONするので、コンデンサCSは、ショート状態となって放電電流Idが流れてコンデンサCSの電荷は放電される。しかし、スイッチSW3の他方の端子は、等価抵抗7の出力である出力端子OUTに接続されているため、寄生容量Cpが存在するX点の電圧は、
出力端子OUTの電圧と等しくなるようにバイアスされる。それにより、タイミングT3では、寄生容量Cpは、出力端子OUTの電圧まで充電された状態が維持され、寄生容量Cpの電荷は、ほとんど放電されない。

0100

その結果、タイミングT2を経てタイミングT1になると(図6(a))、再び、入力端子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れるが、寄生容量Cpに流れる充電電流Icg2は減少し、充電電流Icgのほとんどが出力端子OUT側のコンデンサCLに流れる充電電流Icg1となってコンデンサCLに電荷が蓄積される。

0101

すなわち、第1の実施形態の変形例2においても、X点に存在する寄生容量Cpは、タイミングT3において、電荷が放電されずに出力端子OUTの電圧と同電位にバイアスされるので、寄生容量Cpに繰り返し充電電流Icg2が流れることがなく、寄生容量Cpによる電荷の損失は無視できるほど低減する。

0102

なお、第1の実施形態の変形例2のフィルタ特性は、前述した第1の実施形態のフィルタ特性(図3参照)と同様であるので説明は省略する。

0103

以上のように、第1の実施形態の変形例2のスイッチトキャパシタフィルタ6によれば、寄生容量Cpの影響をほぼ無視できるほど低減できるので、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。また、スイッチ素子の数が少ないので、回路構成が簡略化されてIC化する場合にチップ面積の占有率をさらに減らすことができる。また、スイッチ素子が少ないので、寄生容量が減少し、さらに損失の少ないスイッチトキャパシタフィルタを実現できる。

0104

[第2の実施形態]
[第2の実施形態のスイッチトキャパシタフィルタの構成説明:図7
次に、第2の実施形態のスイッチトキャパシタフィルタの構成を図7を用いて説明する。図7において、符号8は、第2の実施形態のクロール型のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ8は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗9(内側の点線で囲む)と、で構成される。等価抵抗9は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1及び第2のスイッチ素子によって構成される。

0105

ここで、スイッチトキャパシタフィルタ8の入力端子INや出力端子OUT、および、コンデンサCLの接続等は、第1の実施形態の回路構成(図1参照)と同様であるので説明は省略する。

0106

等価抵抗9の第1のスイッチ素子はスイッチSW1、SW4で構成され、第2のスイッチ素子はスイッチSW2、SW3で構成される。スイッチSW1、SW4は、コンデンサCSとコンデンサCLを充電するために配置され、スイッチSW1、SW4のそれぞれの一方の端子はコンデンサCSの両端子に接続される。また、スイッチSW2、SW3は、コンデンサCSの電荷を放電するために配置され、スイッチSW2、SW3のそれぞれの一方の端子はコンデンサCSの両端子に接続され、スイッチSW2、SW3の他方の端子は、等価抵抗9の出力out、すなわち、スイッチトキャパシタフィルタ8の出力端子OUTに接続される。

0107

また、スイッチSW1の他方の端子は、等価抵抗9の入力in、すなわち、スイッチトキャパシタフィルタ8の入力端子INに接続され、スイッチSW4の他方の端子は、等価抵抗9の出力outに接続される。なお、スイッチSW1〜SW4は、制御端子Gによっ
てON、OFF制御されるトランスミッションゲートで構成される。

0108

また、符号Cpは第1の実施形態と同様に、X点に存在する寄生容量であり、X点と回路のGNDとの間に等価的に存在するキャパシタである。また、2層クロック生成回路11と、その出力であるクロック信号CLK1とCLKも、第1の実施形態と同様である。

0109

このように、第2の実施形態のクロール型のスイッチトキャパシタフィルタ8では、クロック信号CLK1が等価抵抗9のスイッチSW1とSW4の制御端子Gに接続され、クロック信号CLK2がスイッチSW2とSW3の制御端子Gに接続される。従って、スイッチSW1とSW4が、二つ同時にON、OFF制御され、スイッチSW2とSW3が、二つ同時にON、OFF制御される構成である。

0110

[第2の実施形態のスイッチトキャパシタフィルタの動作説明:図8
次に、第2の実施形態のスイッチトキャパシタフィルタ8の動作を図8を用いて説明する。なお、説明の条件として、入力端子INに所定のプラス電圧の信号が印加されているとする。また、クロック信号CLK1、CLK2のタイミングT1〜T3は、第1の実施形態のクロック信号と同様である(図1(b)参照)。

0111

図8(a)において、クロック信号CLK1、CLK2がタイミングT1のとき、スイッチSW1とSW4がONとなり、スイッチSW2とSW3がOFFとなる。

0112

次に図8(b)において、所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT2のときは、すべてのスイッチSW1〜SW4がOFFとなる。

0113

次に図8(c)において、さらに所定の時間が経過して、クロック信号CLK1、CLK2がタイミングT3のときは、スイッチSW1とSW4がOFFとなり、スイッチSW2とSW3がONとなる。

0114

さらに時間が経過するとクロック信号CLK1、CLK2はタイミングT2に戻るので(図1(b)参照)、すべてのスイッチSW1〜SW4が再びOFFとなる(図8(b))。

0115

さらに時間が経過するとクロック信号CLK1、CLK2は再びタイミングT1になるので、スイッチSW1とSW4がONとなり、スイッチSW2とSW3がOFFとなる(図8(a))。以降、この動作が所定の周期で繰り返される。

0116

ここで、最初のタイミングT1(図8(a))では、入力端子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れ、この充電電流Icgは、SW4を通ってコンデンサCLに流れる充電電流Icg1と、X点から寄生容量Cpに流れる充電電流Icg2に分割され、コンデンサCLと寄生容量にCpにそれぞれ所定の電荷が蓄積される。

0117

次に、タイミングT2を経てタイミングT3(図8(c))になると、スイッチSW2、SW3がONするので、コンデンサCSは、ショート状態となって放電電流Idが流れてコンデンサCSの電荷は放電される。しかし、スイッチSW2、SW3の他方の端子は、共に等価抵抗9の出力である出力端子OUTに接続されているため、寄生容量Cpが存在するX点の電圧は、出力端子OUTの電圧と等しくなるようにバイアスされる。それにより、タイミングT3では、寄生容量Cpは、出力端子OUTの電圧まで充電された状態が維持され、寄生容量Cpの電荷は、ほとんど放電されない。
その結果、タイミングT2を経てタイミングT1になると(図8(a))、再び、入力端
子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れるが、寄生容量Cpに流れる充電電流Icg2は減少し、充電電流IcgのほとんどはスイッチSW4を通って出力端子OUT側のコンデンサCLに流れる充電電流Icg1となってコンデンサCLに電荷が蓄積される。
すなわち、第2の実施形態のスイッチトキャパシタフィルタ8においても、X点に存在する寄生容量Cpは、タイミングT3において、電荷が放電されずに出力端子OUTの電圧と同電位にバイアスされるので、寄生容量Cpに繰り返し充電電流Icg2が流れることがなく、寄生容量Cpによる電荷の損失は無視できるほど低減する。

0118

なお、第2の実施形態のフィルタ特性は、前述した第1の実施形態のフィルタ特性(図3参照)と同様であるので説明は省略する。

0119

以上のように、第2の実施形態のクロール型のスイッチトキャパシタフィルタ8によれば、寄生容量Cpの影響をほぼ無視できるほど低減できるので、低周波での損失が減少して高利得のフィルタ特性を備えたスイッチトキャパシタフィルタを提供できる。また、第1の実施形態と同様に、チップ面積の占有率が小さく、回路構成が簡単で低消費電力のローパスフィルタを実現できる。

0120

[第3の実施形態]
[第3の実施形態の標準電波受信回路の構成説明:図9
次に、第1の実施形態のスイッチトキャパシタフィルタ1(図1参照)を検波回路のローパスフィルタに使用した第3の実施形態の標準電波受信回路の概略構成図9を用いて説明する。図9において、符号30は第3の実施形態の標準電波受信回路である。標準電波受信回路30は、ヘテロダイン方式の受信回路であり、第1の実施形態のスイッチトキャパシタフィルタ1を組み込んだ検波回路20、増幅回路21、MIX回路22、フィルタ回路23、局部発振回路24、制御回路25、デコード回路26などによって構成される。

0121

増幅回路21は、アンテナ31が受信した標準電波P1(40KHz、60KHzなど)を入力し、増幅して増幅信号P2を出力する。MIX回路22は、増幅信号P2と局部発振回路24からの所定の局発信号P3を入力し、二つの信号を混合して中間周波数信号IFを出力する。

0122

フィルタ回路23は、バンドパスフィルタであって、中間周波数信号IFを入力し、中間周波数信号IFの内、限られた周波数成分のみを抽出して、抽出信号P5を出力する。検波回路20は抽出信号P5を入力し、内部のローパスフィルタ(後述する)によって抽出信号P5の振幅変化のみを取り出して振幅信号P7として出力する。

0123

デコード回路26は、振幅信号P7を入力し、所定の閾値2値化してシリアルデータP8として出力する。このシリアルデータP8が、標準電波P1から得られる標準時刻の情報である。

0124

また、制御回路25は、検波回路20からの振幅信号P7を入力し、その信号レベルに応じて、増幅回路21の増幅率制御信号P9aによって決定する。また、制御回路25は、標準電波P1の搬送波周波数に応じて局部発振回路24の局発信号P3の周波数を制御信号P9bによって決定する。

0125

たとえば、MIX回路22からの中間周波数信号IFを10KHzとする場合、標準電波P1の搬送波周波数が40KHzのときは局発信号P3が30KHzとなるように制御し、また、搬送波周波数が60KHzのときは局発信号P3が50KHzとなるように制
御する。この動作によって、標準電波P1の搬送波周波数が国や地域で異なっても、MIX回路22が出力する中間周波数信号IFは固定された周波数となるので、フィルタ回路23以降の回路は、固定の周波数である中間周波数信号IF(たとえば、10KHz)を処理する。

0126

[第3の実施形態の標準電波受信回路の検波回路の構成説明:図10
次に、第3の実施形態の標準電波受信回路の検波回路の構成を図10を用いて説明する。図10(a)は検波回路20の構成を示すブロック図であり、図10(b)は検波回路20の内部のローパスフィルタの構成を示すブロック図である。

0127

図10(a)において、検波回路20は、全波整流回路12と、4段の直列接続で構成されるローパスフィルタ10と、各ローパスフィルタ10に2層クロックであるクロック信号CLK1、CLK2を供給する2層クロック生成回路11等によって構成される。なお、4段のローパスフィルタ10を個別に示す場合は、10a〜10dの符号を用いる。

0128

全波整流回路12は、原理的には図示するように4つのダイオード12aでなるダイオードブリッジで構成されるが、実際にはコンパレータとスイッチ素子で信号を反転しながら差動アンプシングルエンドに変換する回路を用いてもよい。この全波整流回路12は、前述したフィルタ回路23(図9参照)からの抽出信号P5を入力端子IN1、IN2から入力し、全波整流して全波整流信号P6を出力する。

0129

この全波整流信号P6は、ローパスフィルタ10の初段のローパスフィルタ10aに入力され、4段のローパスフィルタ10a〜10dを順次通過して、全波整流信号P6に含まれる中間周波数信号IFの2倍の周波数成分が除去されて最終段のローパスフィルタ10dから振幅変化のみの振幅信号P7が出力される。

0130

次に、ローパスフィルタ10の内部構成を図10(b)を用いて説明する。図10(b)において、ローパスフィルタ10は、第1の実施形態のスイッチトキャパシタフィルタ1(図面上ではSCF1と略す)とボルテージフォロア13によって構成される。スイッチトキャパシタフィルタ1は、前述したように2層クロック生成回路11からのクロック信号CLK1とCLK2によって動作し、入力端子Finから信号を入力して、その出力信号はボルテージフォロア13によって低インピーダンスに変換されて出力端子Foutから出力される。

0131

なお、ローパスフィルタ10を4段接続する理由は、急峻なフィルタ特性を得るためであり、これによって、キャリアノイズ(中間周波数の2倍の周波数成分)が少なく、波形のなまりも少ない振幅信号P7を得ることができる。なお、ローパスフィルタ10の構成は4段に限定されず、検波回路20に要求される性能に応じて任意に構成してよい。

0132

また、ローパスフィルタ10を構成するスイッチトキャパシタフィルタは、第1の実施形態のスイッチトキャパシタフィルタ1に限定されず、第1の実施形態の変形例1または変形例2、または第2の実施形態のスイッチトキャパシタフィルタを用いてもよい。

0133

[第3の実施形態の検波回路の動作説明:図11
次に、検波回路20の動作を信号波形による図11を用いて説明する。図11(a)は検波回路20に入力される抽出信号P5の一例であり、図11(b)は検波回路20の全波整流回路12から出力される全波整流信号P6の一例であり、図11(c)は最終段のローパスフィルタ10dから出力される振幅信号P7の一例である。

0134

図11(a)において、抽出信号P5は、中間周波数信号IF(たとえば10KHz)
が標準時刻の情報に基づいて振幅変調された信号である。この抽出信号P5が検波回路20に入力され、全波整流回路12(図10参照)によって全波整流されると、図11(b)のような全波整流信号P6となる。全波整流信号P6は、中間周波数信号IFが全波整流されることで、中間周波数の2倍(たとえば20KHz:2×IF)の周波数成分を有するシングルエンド信号となる。

0135

この全波整流信号P6が、4段のローパスフィルタ10a〜10d(図10参照)を通過すると、2倍の中間周波数成分が除去されて、図11(c)に示すような振幅信号P7となる。この振幅信号P7が、デコーダ回路26(図9参照)によってデコードされることで、論理”1”と論理“0”のシリアルデータに変換され、標準時刻情報を取得できる。

0136

ここで、図11(c)において、振幅信号P7´は、検波回路20のローパスフィルタ10に内蔵するスイッチトキャパシタフィルタが、従来の回路構成(図14図15参照)であって、寄生容量Cpの影響によってフィルタ特性が低域で損失がある場合の一例を示している。

0137

すなわち、ローパスフィルタ10に低域の損失があると、ベースバンド信号減衰するので、検出回路20の出力が低下し、振幅信号P7´のように波高値が小さい信号となってしまう。その結果、振幅信号P7のS/N比が劣化し、デコード回路26の誤動作を招き、正確な標準時刻情報を取得することが困難となる。また、別の言い方をすれば、ロータスフィルタ10に低域の損失があると、標準電波を受信する標準電波受信回路30の受信感度が低下し、安定した受信が得られないと言える。

0138

しかし、本発明のスイッチトキャパシタフィルタによれば、寄生容量の影響を低減し、低周波における利得が向上して損失の少ないスイッチトキャパシタフィルタを提供できるので、図11(c)に示すように、波高値が大きくS/N比が十分に高い振幅信号P7を得ることができ、高感度で安定した受信が可能な標準電波受信回路を実現できる。

0139

[第3の実施形態の周波数スペクトル図による説明:図12
次に、検波回路20に内蔵するローパスフィルタ10の特性を図12の周波数スペクトル図を用いて説明する。図12(a)は第3の実施形態の検波回路20のローパスフィルタ10の電圧利得周波数特性の一例を示す周波数スペクトル図であり、図12(b)は従来のスイッチトキャパシタフィルタを用いたローパスフィルタの電圧利得の周波数特性の一例を示す周波数スペクトル図である。なお、図12(a)と図12(b)は、共にスイッチトキャパシタフィルタでなるローパスフィルタを4段接続した構成(図10参照)を例とする。

0140

図12(a)において、横軸は周波数Fであり、縦軸は利得(dB)である。ここで、第3の実施形態の検波回路20のローパスフィルタ10は、前述したように、低周波での損失が無視できる程度であるので、電圧利得A1は低周波領域では約0dBであり、所定のカットオフ周波数Fc以上の領域では、急峻に減衰する特性となる。その結果、振幅信号P7(ベースバンド信号)は減衰せず、キャリアノイズ(中間周波数信号IFの2倍の周波数成分:2×IF)に対して十分に高いS/N比を得ることができる。

0141

一方、図12(b)で示す従来のスイッチトキャパシタフィルタを用いたローパスフィルタの電圧利得A2の周波数特性は、前述したように、従来のスイッチトキャパシタフィルタは寄生容量の影響による低周波での損失が大きいので、一例として電圧利得A2は低周波領域で約−10dBとなる。その結果、振幅信号P7´(ベースバンド信号)は大きく減衰するので、キャリアノイズ(2×IF)に対するS/N比が低下することになる。

0142

以上のように、第3の実施形態によれば、寄生容量の影響を低減して低周波における利得が向上したスイッチトキャパシタフィルタを採用した検波回路を用いることで、振幅信号P7のS/N比が向上し、その結果、受信感度が良好で安定した標準電波の受信が可能な標準電波受信回路を提供できる。

0143

[第4の実施形態]
[第4の実施形態の電波修正機能付電子機器の構成説明:図13
次に、第3の実施形態の標準電波受信回路を備えた第4の実施形態の電波修正機能付電子機器の概略構成を図13を用いて説明する。図13において、符号40は第4の実施形態の電波修正機能付電子機器としての電波修正機能付アナログ電子時計である。なお、電波修正機能付電子機器は、電波修正機能付アナログ電子時計に限定されず、電波修正機能付デジタル時計や、電波修正機能が付加した他の電子機器でもよい。

0144

電波修正機能付アナログ電子時計40(以下、電波修正時計40と略す)は、発振回路41、水晶振動子42、分周回路43、駆動回路44、表示部45、制御回路46、前述した検波回路20を内蔵する第3の実施形態の標準電波受信回路30、及び、アンテナ31などによって構成される。

0145

発振回路41は、水晶振動子42によって所定の周波数の基準信号P10を発振し出力する。分周回路43は、基準信号P10を入力して分周し、たとえば、1Hzの運針信号P11を出力する。駆動回路44は、運針信号P11を入力して、表示部45のステップモータ(図示せず)を駆動する駆動信号P12を出力する。表示部45は、ステップモータ、輪列指針文字盤等によって構成され、駆動信号P12によってステップモータが運針し、時刻を表示する。

0146

標準電波受信回路30は、前述したように、アンテナ31によって標準電波を受信し、検波回路20によって検波し、標準時刻情報であるシリアルデータP8を出力する。制御回路46は、シリアルデータP8を入力し、必要に応じて制御信号P13、P14によって分周回路43と駆動回路44を制御し、表示部45の時刻表示修正する。

0147

ここで、電波修正時計40の標準電波受信回路30は、前述したように、検波回路20に第1の実施形態またはその変形例または第2の実施形態のスイッチトキャパシタフィルタを用いているので、S/N比が高く、高感度で安定した標準電波の受信動作を実現できる。そのため、比較的電波の弱い環境下においても標準電波を受信して時刻修正が可能な信頼性に優れた電波修正機能付電子機器を提供できる。また、回路構成が小規模で低消費電力のスイッチトキャパシタフィルタを用いた検波回路20を備えた標準電波受信回路30を用いることで、量産性に優れ低消費電力の電波修正機能付電子機器を実現できる。

0148

以上のように、第4の実施形態によれば、寄生容量の影響を低減して低周波における利得が向上した本発明のスイッチトキャパシタフィルタを検波回路のローパスフィルタに使用した標準電波受信回路を用いることにより、高感度で安定した標準電波の受信が可能な高性能の電波修正機能付電子機器を提供できる。

0149

なお、本発明の各実施形態で示したブロック図、回路図等は、これに限定されるものではなく、本発明の要旨を満たすものであれば、任意に変更することができる。

0150

1、3、6、8スイッチトキャパシタフィルタ
2、4、7、9等価抵抗
5電圧バッファ
10、10a〜10dローパスフィルタ
11 2層クロック生成回路
12全波整流回路
13ボルテージフォロア
20検波回路
21増幅回路
22MIX回路
23フィルタ回路
24局部発振回路
25、46制御回路
26デコード回路
30標準電波受信回路
40電波修正機能付アナログ電子時計(電波修正時計)
41発振回路
43分周回路
44駆動回路
45 表示部
CS、CLコンデンサ
SW1〜SW4半導体スイッチ素子(スイッチ)
P5抽出信号
P6全波整流信号
P7 振幅信号

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • シチズン時計株式会社の「 携帯型電波時計」が 公開されました。( 2019/05/09)

    【課題・解決手段】携帯型電波時計は、風防と、前記風防の周縁の裏側に前記周縁にそって形成されたアンテナと、前記アンテナに隣接する給電電極と、受信回路と、前記給電電極と前記受信回路とを接続する接続回路の少... 詳細

  • カシオ計算機株式会社の「 スイッチ装置および時計」が 公開されました。( 2019/05/09)

    【課題】 防水性および防泥性を確保し、かつ操作性の良いスイッチ装置およびそれを備えた時計を提供する。【解決手段】 腕時計ケース1の第1ケース2に設けられた貫通孔10に挿入された軸部14およびこの軸... 詳細

  • セイコーエプソン株式会社の「 電子時計」が 公開されました。( 2019/05/09)

    【課題】外装に金属ケースを採用した場合でも、良好な受信性能を確保できるアンテナ内蔵式時計を提供すること。【解決手段】GPS付き腕時計1Aは、導電性部材により形成された円筒ケース111と、円筒ケース11... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ