図面 (/)

技術 半導体素子および半導体装置

出願人 エイブリック株式会社
発明者 加藤貴博
出願日 2015年3月4日 (5年9ヶ月経過) 出願番号 2015-042468
公開日 2016年9月5日 (4年3ヶ月経過) 公開番号 2016-162960
状態 特許登録済
技術分野 ボンディング IC用リードフレーム
主要キーワード Y座標 X座標 人的資源 リードフレーム形状 ワイヤ接続 代表値 ボンディングワイヤー 複数種
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年9月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

ボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供する。

解決手段

上面に複数のボンディングパッドが配置され、複数のボンディングパッドが半導体素子の各辺方向に2つ以上配置されていないことを特徴とする半導体素子およびその半導体素子を搭載した半導体装置。

概要

背景

リードフレームからなる基台を用いた半導体装置においては、チップ状の半導体素子をリードフレームのダイパッド上に搭載し、半導体素子の上面に設けられたボンディングパッドとリードフレームのインナーリードとをボンディングワイヤーにて接続することで、半導体素子の電気的な配線がなされている。図6および7に示すように、従来の半導体装置に用いられるチップ状の半導体素子1は、ボンディングパッド2がチップ状の半導体素子の周辺に沿って配置されていて、ボンディングパッド2はボンディングワイヤー7によりリードフレームのインナーリード4と接続される。(例えば、特許文献1参照)

概要

ボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供する。上面に複数のボンディングパッドが配置され、複数のボンディングパッドが半導体素子の各辺方向に2つ以上配置されていないことを特徴とする半導体素子およびその半導体素子を搭載した半導体装置。

目的

本発明は、異なるリードフレーム形状であってもボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表面に複数のボンディングパッドを有する矩形半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標が全て異なり、前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子。

請求項2

前記半導体素子の対角線上に前記複数のボンディングパッドが配置されていることを特徴とする請求項1記載の半導体素子。

請求項3

前記複数のボンディングパッドと接続された第2ボンディングパッドが前記複数のボンディングパッドのそれぞれに対して配置されていることを特徴とする請求項2記載の半導体素子。

請求項4

前記第2ボンディングパッドが前記半導体素子の辺に沿って配置されていることを特徴とする請求項3記載の半導体素子。

請求項5

請求項1乃至4のいずれか1項に記載の前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置。

技術分野

0001

本発明は、半導体素子および半導体素子がリードフレーム上にボンディングワイヤー接続された半導体装置に関する。

背景技術

0002

リードフレームからなる基台を用いた半導体装置においては、チップ状の半導体素子をリードフレームのダイパッド上に搭載し、半導体素子の上面に設けられたボンディングパッドとリードフレームのインナーリードとをボンディングワイヤーにて接続することで、半導体素子の電気的な配線がなされている。図6および7に示すように、従来の半導体装置に用いられるチップ状の半導体素子1は、ボンディングパッド2がチップ状の半導体素子の周辺に沿って配置されていて、ボンディングパッド2はボンディングワイヤー7によりリードフレームのインナーリード4と接続される。(例えば、特許文献1参照)

先行技術

0003

特開平6-302638号公報

発明が解決しようとする課題

0004

しかしながら、従来の半導体素子ではボンディングパッドが半導体素子の周辺にそって配置されているため、図7(b)に示すようにインナーリード4が半導体素子の1辺に沿って配列されると、ボンディングワイヤー同士が接近し、接触するリスクが高まる。ボンディングワイヤー同士を接触させずにインナーリードと接続させるためには半導体素子に合わせたリードフレーム形状を準備する必要があり、個々のリードフレームに合わせた半導体素子の開発や設計、そしてその生産保管には相当の投資、時間、人的資源を必要とする。
本発明は、異なるリードフレーム形状であってもボンディングワイヤーどうしが接触するリスクを軽減できる半導体素子および半導体装置を提供することを課題とする。

課題を解決するための手段

0005

上記課題を解決するため、本発明では以下の手段を用いた。
まず、表面に複数のボンディングパッドを有する矩形の半導体素子であって、前記複数のボンディングパッドの各々は、前記半導体素子の第一の辺に投影される第一の座標および前記第一の辺に直交する第二の辺に投影される第二の座標が全て異なることを特徴とする半導体素子とした。

0006

また、前記半導体素子の対角線上に前記ボンディングパッドが配置されていることを特徴とする半導体素子とした。
また、前記ボンディングパッドと接続された第2ボンディングパッドが配置されていることを特徴とする半導体素子とした。

0007

また、前記第2ボンディングパッドが前記半導体素子の辺に沿って配置されていることを特徴とする半導体素子とした。
また、前記半導体素子をリードフレーム上に搭載した半導体装置であって、前記リードフレームのインナーリードが前記半導体素子の前記第一の辺に沿って配置されていることを特徴とする半導体装置とした。

発明の効果

0008

上記手段を用いることで、本発明の半導体素子は様々な形状のリードフレームにボンディングワイヤーを接触させずに搭載可能であり、そのため、リードフレームにあわせて個別の半導体素子を用意する必要がなくなる。これにより多品種の半導体素子を開発・生産することがなく。低コスト複数種の半導体装置を開発することが可能となる。

図面の簡単な説明

0009

本発明の半導体素子の実施例を示す平面図である。
本発明の半導体素子をリードフレームに搭載したときの平面図である。
本発明の半導体素子を複数個リードフレームに搭載したときの平面図である。
本発明の半導体素子を複数個リードフレームに搭載したときの変形例を示す平面図である。
本発明の半導体素子の他の実施例を示す平面図である。
従来の半導体素子の平面図である。
従来の半導体素子をリードフレームに搭載したときの平面図である。

実施例

0010

以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付す。

0011

図1は、本発明の半導体素子の平面図である。矩形の半導体素子1の上には複数のボンディングパッド2が形成されている。半導体素子1の左下端原点(0,0)とし、下辺をX軸、左辺をY軸としたとき、各ボンディングパッド2は異なる座標(X1,Y1)、(X2,Y2)・・・(X5,Y5)・・・(XN,YN)を有する。ここで、X座標であるX1,X2・・・X5・・・XNは異なる値であって、半導体素子の上または下の辺に投影した場合、各ボンディングパッドの座標が重なることはない。また、Y座標であるY1,Y2・・・Y5・・・YNは異なる値であって、半導体素子の左あるいは右の辺に投影した場合、各ボンディングパッドの座標が重なることはない。このように、各々のボンディングパッドは異なるX座標と異なるY座標を有するように配置している。すなわち、複数のボンディングパッドを矩形の半導体素子の各辺方向に平行に投影した場合、2つ以上のボンディングパッドが同じ位置に配置されていない。なお、ここでボンディングパッドの座標とは、各ボンディングパッドの位置を示す代表値であり、矩形のボンディングパッドであれば対角線の交点の座標としたり、図1の配置において左下の頂点の座標としたりすることが可能である。

0012

図2(a)は、図1で示した5つのボンディングパッドが配置された半導体素子1を左右対称形のリードフレーム3に搭載し、ボンディングパッド2とインナーリード4をボンディングワイヤー7で接続した実施例である。リードフレーム3はダイパッド5の周囲にインナーリード4を有し、ダイパッド5は吊りピン6によって支持され、封止樹脂によって被覆されるという構成である。図の符号8が封止樹脂端面である。この半導体素子1は5本のインナーリード4とワイヤ接続すれば良く、リードフレーム3の全てのインナーリード4を必要としない。

0013

図2(b)は、図6(b)と同じ形状のインナーリード4配列としたリードフレームに本発明の半導体素子1を載置し、ボンディングワイヤー7を介してボンディングパッドとインナーリード4を接続したものである。各ボンディングパッドが異なるX座標を有するためボンディングワイヤーどうしが接触するリスクが軽減されている。

0014

図3および図4は、本発明の半導体素子をダイパッド5上に2つ配置した実施例である。図3は、同サイズの半導体素子1をダイパッド上に2つ配置して、すべてのボンディングパッド2がインナーリード4とボンディングワイヤー7で接続されている。図4は、同サイズで別機能を有する半導体素子1をダイパッド上に2つ配置して、半導体素子同士のボンディングパッドをボンディングワイヤーで接続した場合である。本発明の半導体素子を利用することで、別機能を有する半導体素子を搭載した時にも生じるボンディングワイヤーの制限を緩和することが可能になり、半導体素子の組み合わせを変更するだけという低コストで新規の半導体装置を開発することが可能になる。

0015

図5は、本発明の半導体素子の他の実施例を示す平面図である。
図5(a)に示す半導体素子では、半導体素子1の対角線上にボンディングパッド2を配置している。このような配置とすることで各々のボンディングパッドが異なるX座標と異なるY座標を有するようになり、ボンディングワイヤーどうしが接触するリスクが軽減する。図5(b)に示す半導体素子はボンディングパッド2が対角線上に複数個(B1〜B5)配置され、第2ボンディングパッド9が半導体素子1の辺に沿って複数個(P1〜P5)配置されている例である。ここでボンディングパッドB1と第2ボンディングパッドP1は半導体素子内の配線によって接続されている。同様にB2とP2・・・B5とP5・・・BNとPNも半導体素子内の配線によって接続されている。ボンディングパッド2(B1・・・B5・・・BN)だけでなく、第2ボンディングパッド9(P1・・・P5・・・PN)を利用することで、ボンディングパッドの選択自由度が増え、ボンディングワイヤーどうしの接触のリスクをさらに軽減することが可能となる。

0016

以上説明したように、本発明の半導体素子は様々な形状のリードフレームにボンディングワイヤーを接触させずに搭載することが可能であり、そのため、半導体素子にあわせて個別のリードフレームを用意する必要がなくなる。これによりリードフレーム形状に合わせた多品種の半導体素子を開発・生産することがなく。低コストで新規半導体装置を開発することが可能となる。また、本発明の半導体素子を用いることで複数の半導体素子の搭載自由度を増やすことが可能となる。

0017

1半導体素子
2ボンディングパッド
3リードフレーム
4インナーリード
5ダイパッド
6 吊りピン
7ボンディングワイヤー
8封止樹脂端面
9 第2ボンディングパッド

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ