図面 (/)

技術 半導体パッケージ及びはんだ実装方法

出願人 富士通株式会社
発明者 菅田隆
出願日 2015年2月27日 (4年4ヶ月経過) 出願番号 2015-038232
公開日 2016年9月5日 (2年10ヶ月経過) 公開番号 2016-162814
状態 特許登録済
技術分野 印刷回路に対する電気部品等の電気的接続 プリント配線間の電気接続のための印刷要素 プリント板の構造 半導体または固体装置のマウント ボンディング
主要キーワード ザグリ穴 熱伝導グリス 実装歩留まり メッキスルーホール セラミックス部材 熱伝導材料 グラファイトシート ガラスセラミック基板
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年9月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

基板同士を接合するはんだボールに発生する応力を低減する。

解決手段

半導体パッケージは、半導体チップが搭載された第1基板と、前記第1基板に形成されたはんだボールと、前記第1基板と対向するように配置された第2基板を貫通するスルーホールに挿入されたピンと、を備え、前記ピンは、前記はんだボールに接合されている。

概要

背景

LSI(Large Scale Integration)等の半導体チップを備える半導体パッケージの構
造の一例として、BGA(Ball Grid Array)パッケージがある。BGAパッケージは、
パッケージ基板の底面に半球状の外部入出力端子はんだボール)がアレイ状に配設されている。図18は、BGAパッケージの一例を示す断面図である。図18に示すように、BGAパッケージ101は、パッケージ基板102と、パッケージ基板102上に搭載されたLSIチップ103と、LSIチップ103と電気的に接続されたはんだボール104とを備える。また、パッケージ基板102上には、LSIチップ103の熱を放熱するヒートスプレッダ105が搭載されている。

概要

基板同士を接合するはんだボールに発生する応力を低減する。半導体パッケージは、半導体チップが搭載された第1基板と、前記第1基板に形成されたはんだボールと、前記第1基板と対向するように配置された第2基板を貫通するスルーホールに挿入されたピンと、を備え、前記ピンは、前記はんだボールに接合されている。

目的

本願は、基板同士を接合するはんだボールに発生する応力を低減することを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体チップが搭載された第1基板と、前記第1基板に形成されたはんだボールと、前記第1基板と対向するように配置された第2基板を貫通するスルーホールに挿入されたピンと、を備え、前記ピンは、前記はんだボールに接合されていることを特徴とする半導体パッケージ

請求項2

前記第2基板における前記第1基板と対向する面側に、前記スルーホールと繋がり、前記スルーホールの径よりも大きい径の凹部が形成されていることを特徴とする請求項1に記載の半導体パッケージ。

請求項3

前記第2基板は、前記第1基板と対向する第1面及び前記第1面の反対面の第2面を有し、前記ピンの一方の端部は、前記第2面に繋がる前記スルーホールから突出し、かつ、台座に接続され、前記台座は、前記第2面にはんだ接合されていることを特徴とする請求項1又は2に記載の半導体パッケージ。

請求項4

前記ピンの中央部に、はんだとの濡れ性が悪いメッキが施されていることを特徴とする請求項1から3の何れか一項に記載の半導体パッケージ。

請求項5

基板を貫通するスルーホールにピンを挿入する工程と、前記基板に半導体パッケージを搭載する工程と、加熱して、前記半導体パッケージに形成されたはんだボールと前記ピンとを接合する工程と、を備えることを特徴とするはんだ実装方法

請求項6

前記ピンを挿入する工程の前に、前記基板における前記半導体パッケージと対向する面側に、前記スルーホールと繋がり、前記スルーホールの径よりも大きい径の凹部を形成する工程を備えることを特徴とする請求項5に記載のはんだ実装方法。

請求項7

前記基板は、前記半導体パッケージと対向する第1面及び前記第1面の反対面である第2面を有し、前記ピンの一方の端部は、前記第2面に繋がる前記スルーホールから突出し、かつ、台座に接続され、前記台座を前記第2面にはんだ接合する工程を備えることを特徴とする請求項5又は6に記載のはんだ実装方法。

請求項8

前記ピンの中央部に、はんだとの濡れ性が悪いメッキが施されていることを特徴とする請求項5から7の何れか一項に記載のはんだ実装方法。

技術分野

0001

本発明は、半導体パッケージ及びはんだ実装方法に関する。

背景技術

0002

LSI(Large Scale Integration)等の半導体チップを備える半導体パッケージの構
造の一例として、BGA(Ball Grid Array)パッケージがある。BGAパッケージは、
パッケージ基板の底面に半球状の外部入出力端子(はんだボール)がアレイ状に配設されている。図18は、BGAパッケージの一例を示す断面図である。図18に示すように、BGAパッケージ101は、パッケージ基板102と、パッケージ基板102上に搭載されたLSIチップ103と、LSIチップ103と電気的に接続されたはんだボール104とを備える。また、パッケージ基板102上には、LSIチップ103の熱を放熱するヒートスプレッダ105が搭載されている。

先行技術

0003

特開平5−291432号公報
特開平7−202378号公報
特開2001−44326号公報
特開2008−135650号公報

発明が解決しようとする課題

0004

近年、半導体パッケージのパッケージサイズの大型化により、パッケージ基板の反りが大きくなってきている。このため、マザーボードへの半導体パッケージの実装が困難となり、半導体パッケージの実装歩留まりが低下する。また、マザーボードへの半導体パッケージの実装におけるリフロー処理の際、半導体パッケージ及びマザーボードが反る。リフロー処理の加熱が終わると、パッケージ基板とマザーボードとを接合するはんだボールが固まって、半導体パッケージ及びマザーボードの反りが元に戻る。このとき、半導体パッケージの基板熱膨張係数とマザーボードのプリント基板の熱膨張係数とが異なることから、半導体パッケージとマザーボードの反りが元に戻る(縮む)量が、それぞれ異なる。そのため、はんだボールに発生する応力が増加する。例えば、パッケージ基板の熱膨張係数は8〜12ppm/℃であり、マザーボードの熱膨張係数は15〜18ppm/℃である。その結果、パッケージ基板とマザーボードとを接合するはんだボールにクラックが発生し、半導体パッケージの実装歩留まりが低下する。

0005

本願は、基板同士を接合するはんだボールに発生する応力を低減することを目的とする。

課題を解決するための手段

0006

本願の一観点による半導体パッケージは、半導体チップが搭載された第1基板と、前記第1基板に形成されたはんだボールと、前記第1基板と対向するように配置された第2基板を貫通するスルーホールに挿入されたピンと、を備え、前記ピンは、前記はんだボールに接合されている。

発明の効果

0007

本願によれば、ピンが基板の反りを吸収し、基板同士を接合するはんだボールに発生する応力を低減することができる。

図面の簡単な説明

0008

図1は、実施例1に係る電子装置の断面図である。
図2は、マザーボードの部分断面図である。
図3は、実施例1に係る電子装置の製造工程図である。
図4は、実施例1に係る電子装置の製造工程図である。
図5は、実施例1に係る電子装置の製造工程図である。
図6は、実施例1に係る電子装置の製造工程図である。
図7は、マザーボードの部分断面図である。
図8は、実施例1に係る電子装置の断面図である。
図9は、実施例2に係る電子装置の断面図である。
図10は、実施例2に係る電子装置の製造工程図である。
図11は、実施例2に係る電子装置の製造工程図である。
図12は、実施例2に係る電子装置の製造工程図である。
図13は、実施例2に係る電子装置の製造工程図である。
図14は、実施例3に係る電子装置の断面図である。
図15は、実施例3に係る電子装置の製造工程図である。
図16は、実施例3に係る電子装置の製造工程図である。
図17は、実施例4に係る電子装置の部分断面図である。
図18は、BGAパッケージの一例を示す断面図である。

実施例

0009

以下、図面を参照して実施形態について説明する。以下に示す各実施例の構成は例示であり、実施形態に係る構成は、以下に示す各実施例の構成に限定されない。また、実施形態に係る構成は、各実施例を組み合わせた構成であってもよい。

0010

〈実施例1〉
実施例1に係る電子装置1について説明する。図1は、実施例1に係る電子装置1の断面図である。電子装置1は、マザーボード2と、半導体パッケージ3とを備える。半導体パッケージ3は、マザーボード2に実装されている。マザーボード2は、例えば、プリント基板である。半導体パッケージ3は、例えば、BGAパッケージである。

0011

マザーボード2は、マザーボード2を貫通する複数のメッキスルーホールPTH)11、12を有する。図2は、マザーボード2の部分断面図である。メッキスルーホール11は、マザーボード2を貫通する孔21と、孔21の側壁に形成された金属膜導電膜)22とを含む。メッキスルーホール11は、スルーホールの一例である。メッキスルーホール12は、マザーボード2を貫通する孔23と、孔23の側壁に形成された金属膜(導電膜)24とを含む。金属膜24は、ランドパターン25に接続される。例えば、ドリルを用いて、マザーボード2に孔21、23を形成する。金属膜22、24及びランドパターン25の材料は、例えば、Cu(銅)である。

0012

半導体パッケージ3は、パッケージ基板31と、半導体チップ32と、ヒートスプレッダ33とを備える。パッケージ基板31として、例えば、ビルドアップ基板セラミック基板ガラスセラミック基板コアレス基板等が挙げられる。パッケージ基板31は、第1基板の一例である。マザーボード2及びパッケージ基板31は、互いに対向するように配置されている。マザーボード2は、第2基板の一例である。パッケージ基板31の第1面に半導体チップ32及びヒートスプレッダ33が搭載されている。パッケージ基板31の第2面に複数の電極パッド34、複数のはんだボール35及び複数のはんだボール36が形成されている。パッケージ基板31の第2面は、マザーボード2と対向する面であって、パッケージ基板31の第1面の反対面である。したがって、マザーボード2は、パッ
ケージ基板31の第2面と対向するように配置されている。はんだボール35、36は、マザーボード2及びパッケージ基板31同士を接合する。はんだボール35、36の材料は、例えば、Sn(スズ)又はSnを含む合金である。

0013

半導体チップ32は、例えば、LSI(Large Scale Integration)等のロジックチッ
プである。半導体チップ32は、パッケージ基板31にフリップチップ接合されている。半導体チップ32の回路が形成されている面(以下、回路面という)をパッケージ基板31に向けた状態(フェースダウン)で、半導体チップ32の回路面に形成された電極と、パッケージ基板31に形成された電極とが、はんだボール37を介して接合されている。はんだボール37の材料は、例えば、Sn又はSnを含む合金である。

0014

ヒートスプレッダ33が半導体チップ32を覆っている。ヒートスプレッダ33は、半導体チップ32の回路面の反対面と接触している。ヒートスプレッダ33は、例えば、Cu(銅)、Al(アルミニウム)等の金属部材や、SiC(炭化ケイ素)、AlN(窒化アルミニウム)等の高熱伝導セラミックス部材を用いて形成されている。ヒートスプレッダ33は、半導体チップ32から伝わる熱を放熱する。半導体チップ32とヒートスプレッダ33との間にTIM(Thermal Interface Material)を形成してもよい。TIMは、例えば、金属ペーストシリコンゴムグラファイトシート熱伝導グリス接着剤等の熱伝導材料である。

0015

メッキスルーホール11にピン13が挿入されている。ピン13は、円柱形状である。ピン13の材料は、例えば、Cu又はAu(金)である。ピン13は、マザーボード2の第1面から突出した状態となっている。マザーボード2の第1面は、パッケージ基板31と対向する面である。ピン13の第1端部(上端部)は、マザーボード2の第1面に繋がるメッキスルーホール11から突出し、はんだボール35と接合されている。したがって、ピン13は、はんだボール35を介して電極パッド34にはんだ接合されている。ピン13の第2端部(下端部)及び中央部は、メッキスルーホール11に挿入されている。ピン13の挿入部分は、メッキスルーホール11内に埋め込まれたはんだ14を介して、メッキスルーホール11とはんだ接合されている。

0016

図2に示すように、メッキスルーホール12上にランドパターン25が形成されている。ランドパターン25は、はんだボール36と接合されている。したがって、ランドパターン25は、はんだボール36を介して電極パッド34にはんだ接合されている。

0017

マザーボード2上に半導体パッケージ3を搭載した後、リフロー処理を行うことにより、マザーボード2上に半導体パッケージ3が実装される。リフロー処理が行われることにより、マザーボード2及びパッケージ基板31に反りが発生する。図1に示すように、マザーボード2とパッケージ基板31との接合部として、はんだボール35、36が用いられている。メッキスルーホール11に挿入されたピン13は、パッケージ基板31に向けてメッキスルーホール11から突出し、ピン13とはんだボール35とが接合している。リフロー処理の過熱が終わった後、メッキスルーホール11に挿入されたピン13が、マザーボード2の反りやパッケージ基板31の反りの戻り(縮む)際に発生する応力を吸収し、はんだボール35に発生する応力が低減される。その結果、はんだボール35におけるクラックの発生が抑止される。したがって、マザーボード2及びパッケージ基板31に反りが発生しても、マザーボード2に半導体パッケージ3を実装することが可能となり、半導体パッケージ3の実装歩留まりが向上する。なお、リフロー処理時のマザーボード2の反りやパッケージ基板31の反りが大きい箇所のメッキスルーホール11に、ピン13を挿入するのが望ましい。反りが大きい箇所は、例えば、図1のように、パッケージ基板31の中央に半導体チップ32が置かれている場合、半導体チップ32から離れたパッケージ基板31の周辺部が挙げられる。

0018

ピン13とはんだボール35とが接合しているため、マザーボード2の熱膨張係数とパッケージ基板31の熱膨張係数とが異なる場合でも、はんだボール35に発生する応力を低減することができる。したがって、マザーボード2の熱膨張係数とパッケージ基板31の熱膨張係数とが異なる場合でも、マザーボード2とパッケージ基板31との接合部の信頼性が向上し、半導体パッケージ3の実装歩留まりが向上する。例えば、有機マザーボードにセラミックパッケージを実装する場合のように、熱膨張係数の差が大きな組み合わせでも、はんだボール35に発生する応力が低減される。

0019

〈製造方法及びはんだ実装方法〉
実施例1に係る電子装置1の製造方法及びはんだ実装方法について説明する。図3から図6は、実施例1に係る電子装置1の製造工程図である。まず、マザーボード2を用意する。マザーボード2には、マザーボード2を貫通する複数のメッキスルーホール11、12が形成されている。次に、図3に示すように、複数のメッキスルーホール11の内部のそれぞれにはんだペースト41を充填する。例えば、ディスペンサ又はスキージを用いて、はんだペースト41の充填を行う。はんだペースト41は、はんだ粉末及びフラックスを含んでいる。はんだ粉末は、例えば、Sn又はSnを含む合金である。次いで、図4に示すように、複数のメッキスルーホール11にピン13をそれぞれ挿入し、各ピン13の第1端部をマザーボード2の第1面に繋がるメッキスルーホール11から突出させる。

0020

次に、図5に示すように、マザーボード2上に半導体パッケージ3を搭載する。マザーボード2の第1面に半導体パッケージ3を搭載する。これにより、マザーボード2及びパッケージ基板31が、互いに対向するように配置される。パッケージ基板31の第1面に複数の電極パッド34、複数のはんだボール35及び複数のはんだボール36が形成されている。複数のはんだボール35、36にはフラックスが塗布されている。

0021

次いで、図6に示すように、リフロー処理を行うことにより、ピン13とはんだボール35とを接合し、ランドパターン25とはんだボール36とを接合する。例えば、マザーボード2及び半導体パッケージ3をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト41のはんだ粉末が溶融し、はんだペースト41のフラックスが気化して、メッキスルーホール11内にはんだ14が形成される。これにより、ピン13の挿入部分が、メッキスルーホール11内に形成されたはんだ14を介して、メッキスルーホール11とはんだ接合される。

0022

リフロー処理により、ピン13とはんだ14とが接合され、ピン13とはんだボール35とが接合される。ピン13とはんだ14との接合が完了するまで、はんだ14は溶融した状態となる。ピン13とはんだボール35との接合が完了するまではんだボール35は溶融した状態となる。そのため、リフロー処理が行われている間、ピン13はメッキスルーホール11内で上下方向(マザーボード2の厚み方向)に移動可能である。なお、はんだボール35の表面張力により、ピン13が抜け落ちることはない。

0023

図7は、マザーボード2に反りが発生した場合のマザーボード2の部分断面図である。リフロー処理の際、マザーボード2が反る。リフロー処理の加熱が終わって冷えると、はんだボール35とはんだ14が固まりピン13が固定されて、マザーボード2の反りが元に戻る。メッキスルーホール11に挿入されたピン13が、リフロー処理の加熱が終わってマザーボード2の反りが元に戻る(縮む)際に発生する応力を吸収し、はんだボール35に発生する応力を低減する。したがって、マザーボード2とパッケージ基板31との接合部の信頼性が向上し、半導体パッケージ3の実装歩留まりが向上する。

0024

図8は、実施例1に係る電子装置1の断面図である。図8に示すように、メッキスルー
ホール11内に空間42を形成してもよい。メッキスルーホール11内に充填するはんだペースト41の量を調整し、メッキスルーホール11内にはんだペースト41の未充填の領域を形成した後、リフロー処理を行うことにより、メッキスルーホール11内に空間42が形成される。図8に示す構造例では、はんだ14とはんだボール35との間に空間42が形成されており、はんだ14とはんだボール35とが接合されていない。はんだ14とはんだボール35とが離れることにより、はんだボール35に発生する応力を低減することができる。

0025

〈実施例2〉
実施例2に係る電子装置1について説明する。実施例1と同一の構成要素については、実施例1と同一の符号を付し、その説明を省略する。図9は、実施例2に係る電子装置1の断面図である。マザーボード2の第1面側に、メッキスルーホール11と繋がり、メッキスルーホール11の径よりも大きい径の凹部(ザグリ穴)51が形成されている。凹部51は、平面視で、円形であってもよいし、矩形であってもよい。凹部51の側壁には、はんだ14及び金属膜22が形成されていない。

0026

ピン13は、マザーボード2の第1面から突出した状態となっている。ピン13の第1端部及び中央部は、凹部51の底面から上方に突出し、ピン13の第1端部は、凹部51の開口から上方に突出している。ピン13の第2端部は、メッキスルーホール11に挿入されている。はんだ14とはんだボール35とは接合されていない。すなわち、凹部51内におけるピン13の側面の一部が露出している。

0027

図9に示す構造例では、凹部51内におけるピン13の側面の一部が露出している。図9に示す構造例に限定されず、凹部51内におけるピン13の側面を樹脂が覆うようにしてもよい。ピン13の側面を覆う樹脂は、例えば、エポキシ樹脂である。凹部51内におけるピン13の側面を樹脂が覆うことにより、ピン13の耐性が向上する。

0028

〈製造方法及びはんだ実装方法〉
実施例2に係る電子装置1の製造方法及びはんだ実装方法について説明する。図10から図13は、実施例2に係る電子装置1の製造工程図である。まず、マザーボード2を用意する。マザーボード2には、マザーボード2を貫通する複数のメッキスルーホール11、12が形成されている。次に、図10に示すように、ドリルを用いて、マザーボード2の第1面に複数の凹部51を形成する。この場合、マザーボード2の第1面に、メッキスルーホール11と重なる領域及びメッキスルーホール11の周囲の領域に凹部51を形成する。したがって、マザーボード2の第1面側のメッキスルーホール11が部分的に除去され、マザーボード2の第2面側にメッキスルーホール11が残存した状態となる。マザーボード2の第2面は、マザーボード2の第1面の反対面である。

0029

次いで、図11に示すように、複数のメッキスルーホール11の内部のそれぞれにはんだペースト52を充填する。この場合、凹部51の内部にはんだペースト52を充填しない。はんだペースト52は、はんだ粉末及びフラックスを含んでいる。次に、図12に示すように、複数のメッキスルーホール11にピン13をそれぞれ挿入し、ピン13の第1端部及び中央部をメッキスルーホール11から突出させる。したがって、ピン13の第1端部及び中央部は、はんだペースト52と接触しない状態となる。

0030

次に、マザーボード2上に半導体パッケージ3を搭載する。マザーボード2上に半導体パッケージ3を搭載する処理は、実施例1と同様である。次いで、図13に示すように、リフロー処理を行うことにより、ピン13とはんだボール35とを接合し、ランドパターン25とはんだボール36とを接合する。例えば、マザーボード2及び半導体パッケージ3をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト
52のはんだ粉末が溶融し、はんだペースト52のフラックスが気化して、メッキスルーホール11内にはんだ14が形成される。これにより、ピン13の挿入部分が、メッキスルーホール11内に形成されたはんだ14を介して、メッキスルーホール11とはんだ接合される。

0031

リフロー処理により、ピン13とはんだ14とが接合され、ピン13とはんだボール35とが接合される。リフロー処理が行われている間、はんだ14及びはんだボール35は溶融状態となっている。そのため、リフロー処理が行われている間、ピン13はメッキスルーホール11内で上下に移動可能である。すなわち、リフロー処理が行われている間、ピン13はマザーボード2の厚み方向で移動可能である。

0032

リフロー処理が行われている間、はんだボール35が溶融し、はんだボール35がピン13に沿って変形する。はんだボール35の直下に凹部51が形成されているため、はんだボール35が凹部51内に入り込む。はんだ14とはんだボール35とは、ピン13の中央部分の長さに相当する距離離れている。したがって、リフロー処理により、はんだボール35がピン13に沿って変形しても、はんだ14とはんだボール35とは接合されない。メッキスルーホール11とはんだボール35とは、ピン13の中央部分の長さに相当する距離離れている。したがって、リフロー処理により、はんだボール35がピン13に沿って変形しても、メッキスルーホール11とはんだボール35とは接合されない。このため、はんだボール35に発生する応力が低減される。その結果、マザーボード2とパッケージ基板31との接合部の信頼性が向上し、半導体パッケージ3の実装歩留まりが向上する。

0033

〈実施例3〉
実施例3に係る電子装置1について説明する。実施例1及び実施例2と同一の構成要素については、実施例1及び実施例2と同一の符号を付し、その説明を省略する。図14は、実施例3に係る電子装置1の断面図である。マザーボード2は、マザーボード2を貫通する複数の孔61を有する。例えば、ドリルを用いて、マザーボード2に孔61を形成する。マザーボード2の第2面であって、孔61の開口の周囲に電極パッド62が形成されている。孔61は、スルーホールの一例である。

0034

孔61にピン13が挿入されている。ピン13は、マザーボード2の第1面から突出した状態となっている。ピン13の第1端部は、マザーボード2の第1面に繋がる孔61から突出し、はんだボール35と接合されている。したがって、ピン13は、はんだボール35を介して電極パッド34にはんだ接合されている。ピン13の中央部は、孔61に挿入されている。ピン13の第2端部は、マザーボード2の第2面に繋がる孔61から突出し、かつ、台座(支持板)63に接続されている。台座63の材料は、ピン13の材料と同じである。ピン13と台座63とが一体的に形成されていてもよい。ピン13が台座63に溶接されていてもよい。台座63の径は、孔61の径よりも大きい。

0035

電極パッド62は、電極パッド62と台座63との間に形成されたはんだ64に接合されている。台座63は、電極パッド62と台座63との間に形成されたはんだ64に接合されている。したがって、電極パッド62及び台座63は、はんだ64を介してはんだ接合されている。すなわち、台座63は、マザーボード2の第2面にはんだ接合されている。リフロー処理において、はんだボール35と孔61内のはんだペーストとが接触し、はんだボール35の過剰な濡れ広がりが発生する場合、はんだボール35の強度が低下する。孔61内にはんだペーストが充填されていないため、リフロー処理において、はんだボール35の過剰な濡れ広がりが抑制される。この結果、はんだボール35の強度の低下が抑止され、はんだボール35におけるクラックの発生が抑止される。したがって、マザーボード2とパッケージ基板31との接合部の信頼性が向上し、半導体パッケージ3の実装
歩留まりが向上する。また、図1図8及び図9に示す構造例におけるピン13の第2端部に台座63を接続してもよい。

0036

〈製造方法及びはんだ実装方法〉
実施例3に係る電子装置1の製造方法及びはんだ実装方法について説明する。図15及び図16は、実施例3に係る電子装置1の製造工程図である。まず、図15に示すように、マザーボード2を用意する。マザーボード2には、マザーボード2を貫通する複数の孔61が形成されている。マザーボード2の第2面であって、孔61の開口の周囲に電極パッド62が形成されている。次に、電極パッド62上にはんだペースト65を形成する。次いで、マザーボード2の第2面側から孔61にピン13を挿入する。

0037

次いで、図16に示すように、マザーボード2上に半導体パッケージ3を搭載する。マザーボード2の第1面に半導体パッケージ3が搭載される。これにより、マザーボード2及びパッケージ基板31が、互いに対向するように配置される。パッケージ基板31の第1面に複数の電極パッド34、複数のはんだボール35及び複数のはんだボール36が形成されている。複数のはんだボール35、36にはフラックスが塗布されている。

0038

次いで、リフロー処理を行うことにより、ピン13とはんだボール35とを接合し、ランドパターン25とはんだボール36とを接合する。例えば、マザーボード2及び半導体パッケージ3をリフロー炉に導入し、加熱を行う。リフロー処理が行われることで、はんだペースト65のはんだ粉末が溶融し、はんだペースト65のフラックスが気化して、電極パッド62と台座63との間にはんだ64が形成される。これにより、台座63が、はんだ64を介して、電極パッド62とはんだ接合される。すなわち、台座63が、マザーボード2の第2面にはんだ接合される。

0039

〈実施例4〉
実施例4に係る電子装置1について説明する。実施例1〜実施例3と同一の構成要素については、実施例1〜実施例3と同一の符号を付し、その説明を省略する。図17は、実施例4に係る電子装置1の部分断面図である。マザーボード2は、マザーボード2の第1面に凹部51を有する。ピン13の第1端部及び中央部は、凹部51の底面から突出し、ピン13の第1端部は、凹部51の開口から突出している。ピン13の第2端部は、メッキスルーホール11に挿入されている。ピン13の中央部は、金属メッキ71が施されている。金属メッキ71は、はんだとの濡れ性が悪い。金属メッキ71は、例えば、Ni(ニッケル)メッキ、Ti(チタン)メッキ、W(タングステン)メッキ、Ta(タンタル)メッキ及びCr(クロム)メッキ等である。ピン13をメッキスルーホール11に挿入する前に、例えば、スパッタリングによりピン13の中央部に金属メッキ71を形成する。また、図8及び図14に示す構造例におけるピン13の中央部に金属メッキ71を施してもよい。

0040

リフロー処理が行われている間、はんだボール35が溶融し、はんだボール35がピン13に沿って変形する。ピン13の中央部に金属メッキ71が形成されている。金属メッキ71ははんだとの濡れ性が悪いため、リフロー処理において、はんだボール35の過剰な濡れ広がりが抑制される。その結果、はんだボール35の強度の低下が抑止され、はんだボール35におけるクラックの発生が抑止される。したがって、マザーボード2とパッケージ基板31との接合部の信頼性が向上し、半導体パッケージ3の実装歩留まりが向上する。

0041

実施例1から実施例4において、マザーボード2とパッケージ基板31との接合部の全てについて、ピン13及びはんだボール35を用いてもよい。実施例1から実施例4において、マザーボード2の反り、半導体パッケージ3の反り、パッケージ基板31の反り及
びはんだボール35に発生する応力をシミュレーションにより事前予測してもよい。予測結果に基づいて、ピン13及びはんだボール35の接合箇所を決定してもよい。例えば、マザーボード2の反りが大きい箇所について、ピン13及びはんだボール35の接合を行うようにしてもよい。

0042

1電子装置
2マザーボード
3半導体パッケージ
11、12メッキスルーホール
13ピン
14、64はんだ
21、23、61 孔
22、24金属膜
25ランドパターン
31パッケージ基板
32半導体チップ
33ヒートスプレッダ
34、62電極パッド
35、36、37 はんだボール
41、52、65はんだペースト
42 空間
51 凹部
63 台座

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 有限会社ナプラの「 柱状導体構造」が 公開されました。( 2019/05/23)

    【課題】シールド性、導電性、耐熱性に優れた柱状導体構造を提供する。【解決手段】基板100の厚み方向に設けられた貫通孔102内に導体を充填した柱状導体構造Aであって、柱状導体構造Aは、貫通孔102の壁面... 詳細

  • ニホンハンダ株式会社の「 鉛フリーはんだ合金、及び、電子回路基板」が 公開されました。( 2019/05/23)

    【課題】温度変化が非常に激しい環境下、振動負荷を受ける環境下にあっても、はんだ接合部に生じる亀裂の発生、はんだ接合部の剥離、亀裂の進展、電子部品の電極剥離の現象を抑制できる鉛フリーはんだ合金、及び、こ... 詳細

  • 三菱電機株式会社の「 電力用半導体装置」が 公開されました。( 2019/05/23)

    【課題】インナーリードをリードフレームに接合する際のインナーリードの位置ずれを抑制し、小型で高出力な電力用半導体装置を得る。【解決手段】電力用半導体装置1は、リードフレーム2のインナーリード6が接合さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ