図面 (/)

技術 表面実装電子部品及び電子部品の実装基板

出願人 サムソンエレクトロ−メカニックスカンパニーリミテッド.
発明者 パーク、ヒュンキルパーク、サンソー
出願日 2015年11月25日 (3年7ヶ月経過) 出願番号 2015-230014
公開日 2016年8月4日 (2年11ヶ月経過) 公開番号 2016-139787
状態 特許登録済
技術分野 固定コンデンサ及びコンデンサ製造装置 セラミックコンデンサ コンデンサの端子一般 コンデンサの取付
主要キーワード 側面フレーム フレーム端子 容量設計 空間効率 表面実装電子部品 高温ハンダ 外部面 実装方向
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年8月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

熱ストレス及び機械的ストレスに対して高耐久性高信頼性を満たすことができる表面実装電子部品を提供する。

解決手段

表面実装電子部品100は、第1の方向に伸びる第1の側面フレーム151a及び上記第1の側面フレームの上端及び下端から第2の方向にそれぞれ伸びる第1の上面フレーム151b及び第1の下面フレーム151cを含む第1のフレーム端子151と、第1の側面フレームと対向し且つ第1の方向に伸びる第2の側面フレーム152a及び第2の側面フレームの上端及び下端から上記第2の方向と対向する第3の方向にそれぞれ伸びる第2の上面フレーム152b及び第2の下面フレーム152cを含む第2のフレーム端子152と、第1及び第2の上面フレームの下側において上記第1及び第2の側面フレームの間に配置される第1の電子部品101aと、上記第1及び第2の上面フレームの上側に配置される第2の電子部品101bとを含む。

概要

背景

キャパシタインダクタ圧電素子バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。

概要

熱ストレス及び機械的ストレスに対して高耐久性高信頼性を満たすことができる表面実装電子部品を提供する。表面実装電子部品100は、第1の方向に伸びる第1の側面フレーム151a及び上記第1の側面フレームの上端及び下端から第2の方向にそれぞれ伸びる第1の上面フレーム151b及び第1の下面フレーム151cを含む第1のフレーム端子151と、第1の側面フレームと対向し且つ第1の方向に伸びる第2の側面フレーム152a及び第2の側面フレームの上端及び下端から上記第2の方向と対向する第3の方向にそれぞれ伸びる第2の上面フレーム152b及び第2の下面フレーム152cを含む第2のフレーム端子152と、第1及び第2の上面フレームの下側において上記第1及び第2の側面フレームの間に配置される第1の電子部品101aと、上記第1及び第2の上面フレームの上側に配置される第2の電子部品101bとを含む。

目的

本発明の目的は、熱ストレス及び機械的ストレスに対して高耐久性と高信頼性を満たすことができる表面実装電子部品を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1の方向に伸びる第1の側面フレーム、及び前記第1の側面フレームの上端及び下端から第2の方向にそれぞれ伸びる第1の上面フレーム及び第1の下面フレームを含む第1のフレーム端子と、前記第1の側面フレームと対向し且つ第1の方向に伸びる第2の側面フレーム、及び前記第2の側面フレームの上端及び下端から前記第2の方向と対向する第3の方向にそれぞれ伸びる第2の上面フレーム及び第2の下面フレームを含む第2のフレーム端子と、前記第1及び第2の上面フレームの下側において前記第1及び第2の側面フレームの間に配置される第1の電子部品と、前記第1及び第2の上面フレームの上側に配置される第2の電子部品と、を含む、表面実装電子部品

請求項2

前記第1の電子部品及び第2の電子部品はそれぞれ、セラミック本体、及び前記セラミック本体の外部面に配置される外部電極を含み、前記第1の電子部品及び第2の電子部品の外部電極は、前記第1又は第2の上面フレームと電気的に連結される、請求項1に記載の表面実装電子部品。

請求項3

前記第1の電子部品及び第2の電子部品の外部電極は、導電性接着剤を介して前記第1又は第2の上面フレームと電気的に連結される、請求項2に記載の表面実装電子部品。

請求項4

前記第1の電子部品及び第2の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、前記第1の電子部品及び第2の電子部品の内部電極は、実装面に対して垂直に配置される、請求項1に記載の表面実装電子部品。

請求項5

前記第1の電子部品の内部電極はセラミック本体の上面に引き出され、前記第2の電子部品の内部電極はセラミック本体の下面に引き出される、請求項4に記載の表面実装電子部品。

請求項6

前記第1の電子部品及び第2の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、前記第1の電子部品及び第2の電子部品の内部電極は、実装面に対して水平に配置される、請求項1に記載の表面実装電子部品。

請求項7

前記第1の電子部品及び第2の電子部品は、誘電体層及び内部電極が交互に積層されたセラミック本体、及び前記セラミック本体の外面に配置され前記内部電極と連結される外部電極を含み、前記第1の電子部品に含まれた内部電極は実装面に対して垂直に配置され、第2の電子部品に含まれた内部電極は実装面に対して水平に配置される、請求項1に記載の表面実装電子部品。

請求項8

前記第1の電子部品に含まれた内部電極は、セラミック本体の上面に引き出される、請求項7に記載の表面実装電子部品。

請求項9

前記第1の電子部品の外部電極は、セラミック本体の上面において内部電極と連結される、請求項4又は7に記載の表面実装電子部品。

請求項10

前記第1の電子部品及び第2の電子部品を取り囲むモールディング部をさらに含む、請求項1から9のいずれか一項に記載の表面実装電子部品。

請求項11

前記第1の電子部品及び第2の電子部品が複数個である、請求項1から10のいずれか一項に記載の表面実装電子部品。

請求項12

複数の前記第1の電子部品は並列に連結される、請求項11に記載の表面実装電子部品。

請求項13

前記第1及び第2のフレーム端子の表面には金属皮膜が形成される、請求項11または12に記載の表面実装電子部品。

請求項14

第1の電子部品と、前記第1の電子部品の上側に配置される第2の電子部品と、前記第1の電子部品及び第2の電子部品と連結される一対のフレーム端子と、を含み、前記一対のフレーム端子の一端は前記第1の電子部品及び第2の電子部品の間に配置され、前記一対のフレーム端子の他端は前記第1の電子部品の下側に配置される、表面実装電子部品。

請求項15

上部に電極パッドを有する回路基板と、前記回路基板上に設置された表面実装電子部品と、前記電極パッドと前記表面実装電子部品とを連結するハンダと、を含み、前記表面実装電子部品は、第1の方向に伸びる第1の側面フレーム、及び前記第1の側面フレームの上端及び下端から第2の方向にそれぞれ伸びる第1の上面フレーム及び第1の下面フレームを含む第1のフレーム端子と、前記第1の側面フレームと対向し且つ第1の方向に伸びる第2の側面フレーム、及び前記第2の側面フレームの上端及び下端から前記第2の方向と対向する第3の方向にそれぞれ伸びる第2の上面フレーム及び第2の下面フレームを含む第2のフレーム端子と、前記第1及び第2の上面フレームの下側において前記第1及び第2の側面フレームの間に配置される第1の電子部品と、前記第1及び第2の上面フレームの上側に配置される第2の電子部品と、を含む、電子部品の実装基板

技術分野

0001

本発明は、表面実装電子部品及び電子部品実装された回路基板に関する。

背景技術

0002

キャパシタインダクタ圧電素子バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。

0003

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、及び上記内部電極に電気的に接続された外部電極を含む。

先行技術

0004

特開2013−030746号公報

発明が解決しようとする課題

0005

本発明の目的は、熱ストレス及び機械的ストレスに対して高耐久性高信頼性を満たすことができる表面実装電子部品を提供することである。

課題を解決するための手段

0006

本発明の一実施形態によれば、第1の電子部品と、上記第1の電子部品の上側に配置される第2の電子部品と、上記第1の電子部品及び第2の電子部品と連結される一対のフレーム端子と、を含み、上記フレーム端子の一端は上記第1の電子部品及び第2の電子部品の間に配置され、上記フレーム端子の他端は上記第1の電子部品の下側に配置されることにより、空間効率が向上し、耐久性及び信頼性が向上した表面実装電子部品が提供される。

発明の効果

0007

本発明の一実施形態によれば、フレーム端子が外部からの機械的応力を吸収するため、電子部品の損傷を防止することができ、また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇を抑制し信頼性を向上させることができるという効果がある。

0008

また、電子部品が上下に配置されるため、部品を小型化させ且つ静電容量を向上させることができるという効果がある。

図面の簡単な説明

0009

本発明の一実施形態による表面実装電子部品を示す概略的な斜視図である。
図1のA−A'線に沿う断面図である。
本発明の一実施形態による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
本発明の第1の変形例による表面実装電子部品の断面図である。
第1の変形例による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
本発明の第2の変形例による表面実装電子部品の断面図である。
第2の変形例による積層セラミックキャパシタに含まれたセラミック本体の分解斜視図である。
本発明の第3の変形例による表面実装電子部品の断面図である。
本発明の第4の変形例による表面実装電子部品の断面図である。
本発明の第5の変形例による表面実装電子部品の断面図である。
本発明の第6の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の第6の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の第6の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の第7の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の第7の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の第7の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。
本発明の一実施形態による表面実装電子部品が実装された回路基板を示す断面図である。

実施例

0010

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

0011

表面実装電子部品
本発明の一実施形態による表面実装電子部品は、上下に配置された第1及び第2の電子部品と、上記第1及び第2の電子部品と連結される一対のフレーム端子と、を含む。

0012

上記第1及び第2の電子部品は、第1の電子部品が下側に位置し、第2の電子部品が上記第1の電子部品の上側に位置するように配置されることができる。

0013

上記一対のフレーム端子は第1及び第2のフレーム端子を含み、上記第1及び第2のフレーム端子の一端は上記第1及び第2の電子部品の間に配置され、上記第1及び第2のフレーム端子の他端は上記第1の電子部品の下側に配置される。

0014

上記第1及び第2のフレーム端子は、一端が第1及び第2の電子部品の間に配置され、他端が第1の電子部品の下側に配置されるように折れ曲がる形状を有し、それぞれが二つ以上の折り曲げ部を含むことができる。

0015

本発明の一実施形態による表面実装電子部品は、第1及び第2のフレーム端子が機械的応力を吸収するため、当該フレーム端子と連結された電子部品の損傷を防止することができ、また、電子部品が圧電性を有する場合はフレーム端子が機械的振動を吸収及び緩和するため、アコースティックノイズを低減することができるという効果がある。

0016

また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇を抑制することができる。

0017

また、フレーム端子の一端を介して第1の電子部品及び第2の電子部品が配置されるため、実装面積を減少させることができる。フレーム端子の一端を介して第1の電子部品と第2の電子部品が対応して配置される場合、電流がフレーム端子から電子部品に均一に供給されることにより、電流による発熱が特定の電子部品に偏らないため、信頼性を向上させることができる。

0018

上記第1及び第2の電子部品は、積層セラミックキャパシタ及びインダクタのうち一つ以上であればよい。

0019

以下、図面を参照して、本発明の実施形態を詳細に説明する。

0020

図1は本発明の一実施形態による表面実装電子部品を示す概略的な斜視図であり、図2図1のA−A'線に沿う断面図である。

0021

本発明の実施例を明確に説明するために方向を定義すると、図面のL、W及びTはそれぞれセラミック本体の長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、電子部品の実装面に垂直な方向と同じ概念で用いられる。

0022

また、本実施形態では、説明の便宜のために、電子部品に含まれたセラミック本体の厚さ方向に向かい合う面を上下面という。

0023

図1及び図2を参照すると、本発明の一実施形態による表面実装電子部品は、第1及び第2の電子部品101a、101bと、第1及び第2のフレーム端子151、152と、を含む。

0024

上記第1のフレーム端子151は、第1の方向に伸びる第1の側面フレーム151a、上記第1の側面フレームの上端から第2の方向に伸びる第1の上面フレーム151b、及び上記第1の側面フレームの下端から第2の方向に伸びる第1の下面フレーム151cを含み、上記第2のフレーム端子152は、第1の側面フレームと対向し且つ第1の方向に伸びる第2の側面フレーム152a、上記第2の側面フレームの上端から第2の方向と対向する第3の方向に伸びる第2の上面フレーム152b、及び上記第2の側面フレームの下端から第3の方向に伸びる第2の下面フレーム152cを含む。

0025

上記第1の方向は、実装面に垂直な方向又はセラミック本体の厚さ方向と定義されることができる。

0026

上記第2の方向は、上記第1の方向とほぼ垂直な一方向と定義され、上記第3の方向は、上記第1の方向とほぼ垂直な方向であり且つ上記第2の方向と対向する方向と定義されることができる。

0027

本発明の一実施形態によれば、上記第1及び第2のフレーム端子151、152は、第1及び第2の側面フレーム151a、152aの上端及び下端に折り曲げ部を有する。

0028

例えば、上記第1及び第2のフレーム端子151、152は、「コ」字型であり、それぞれの端部が向かい合うように配置されることができる。

0029

上記第1の電子部品101aは、上記第1及び第2の上面フレーム151b、152bの下側において上記第1の側面フレーム151aと第2の側面フレーム152aの間に配置され、上記第2の電子部品101bは、上記第1及び第2の上面フレーム151b、152bの上側に配置される。

0030

上記第1及び第2の電子部品101a、101bはそれぞれ、セラミック本体110a、110b、及び上記セラミック本体の外部面に配置される第1及び第2の外部電極131a、132a、131b、132bを含み、上記第1及び第2の電子部品の第1及び第2の外部電極131a、132a、131b、132bは、上記第1又は第2のフレーム端子151、152と連結される。

0031

例えば、上記第1の電子部品101aの第1の外部電極131aと上記第2の電子部品101bの第1の外部電極131bは上記第1のフレーム端子151と連結され、上記第1の電子部品101aの第2の外部電極132aと上記第2の電子部品101bの第2の外部電極132bは上記第2のフレーム端子152と連結される。

0032

上記第1の電子部品の第1の外部電極131aは上記第1の上面フレーム151bの下面と連結され、上記第1の電子部品の第2の外部電極132aは上記第2の上面フレーム152bの下面と連結される。

0033

上記第2の電子部品の第1の外部電極131bは上記第1の上面フレーム151bの上面と連結され、上記第2の電子部品の第2の外部電極132bは上記第2の上面フレーム152bの上面と連結される。

0034

この際、第1及び第2の電子部品の外部電極131a、132a、131b、132bとフレーム端子151、152は、導電性接着剤160を介して電気的に連結されることができる。

0035

上記導電性接着剤160は、高温ハンダ導電性樹脂ペーストなどを含むことができるが、本発明はこれに限定されない。

0036

上記第1及び第2の電子部品は積層セラミックキャパシタでもある。具体的には、上記第1の電子部品及び第2の電子部品はそれぞれ第1の積層セラミックキャパシタ及び第2の積層セラミックキャパシタでもある。

0037

なお、第2の積層セラミックキャパシタはその構成が第1の積層セラミックキャパシタと類似するため、これらをまとめて説明し、異なる場合のみに別途に説明する。

0038

本発明の一実施形態による積層セラミックキャパシタ101a、101bは、セラミック本体110a、110b、及び第1及び第2の外部電極131a、132aを含むことができる。

0039

図3は、本発明の一実施形態による積層セラミックキャパシタのセラミック本体の分解斜視図である。

0040

図3を参照すると、本発明の一実施形態のセラミック本体110a、110bは、複数の誘電体層111を積層した後に焼成して形成されることができる。上記セラミック本体の形状、寸法及び誘電体層111の積層数は、多様に変更可能であり、本実施形態の図示に限定されない。

0041

また、セラミック本体を形成する複数の誘電体層111は、焼結された状態であり、隣接する誘電体層111間の境界走査電子顕微鏡(SEM:Scanning Electron Microscope)を用いなくては確認できないほどに一体化されることができる。

0042

誘電体層111の厚さは、積層セラミックキャパシタの容量設計に合わせて任意に変更可能である。

0043

また、誘電体層111は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO3)系又はチタン酸ストロンチウム(SrTiO3)系粉末を含むことができるが、本発明はこれに限定されない。

0044

第1及び第2の内部電極121、122は、互いに異なる極性を有する電極であり、誘電体層111に所定の厚さで導電性金属を含む導電性ペースト印刷して形成されることができる。

0045

上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)又はこれらの合金であればよいが、本発明はこれに限定されない。

0046

また、上記導電性ペーストの印刷方法としては、例えば、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されない。

0047

第1及び第2の内部電極121、122は、セラミック本体内に、誘電体層111の積層方向に沿って互いに対向するように交互に積層されることができる。

0048

本発明の一実施形態によれば、上記誘電体層111は、セラミック本体の幅方向に沿って積層されることができる。

0049

この際、上記第1及び第2の内部電極は、セラミック本体の上面及び下面に対して垂直に配置され、セラミック本体の上面又は下面に引き出される。

0050

本発明の一実施形態によれば、第1の積層セラミックキャパシタ101aの第1及び第2の内部電極121a、122aはセラミック本体110aの上面に引き出され、第2の積層セラミックキャパシタ101bの第1及び第2の内部電極121b、122bはセラミック本体110bの下面に引き出されることができる。

0051

また、第1の積層セラミックキャパシタ101aの第1及び第2の外部電極131a、132aは、セラミック本体110aの上面に配置されて第1及び第2の内部電極121a、122aの引出部と電気的に連結され、第2の積層セラミックキャパシタ101bの第1及び第2の外部電極131b、132bは、セラミック本体110bの下面に配置されて第1及び第2の内部電極121b、122bの引出部と電気的に連結される。

0052

第1及び第2の積層セラミックキャパシタ101a、101bの外部電極131a、132a、131b、132bがセラミック本体110a、110bの上面又は下面に配置される場合、外部電極の面積が減少することにより、容量に対して電子部品のサイズを減少させることができる。

0053

第1及び第2の積層セラミックキャパシタ101a、101bの第1及び第2の外部電極131a、132a、131b、132bは、セラミック本体110a、110bの上面又は下面からセラミック本体の幅方向の両側面に所定の長さで伸びることができる。

0054

第1及び第2の積層セラミックキャパシタ101a、101bの外部電極131a、132a、131b、132bは、導電性金属を含む導電性ペーストによって形成されることができる。

0055

上記導電性金属は、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)又はこれらの合金であればよいが、本発明はこれに限定されない。

0056

第1の積層セラミックキャパシタ101aの外部電極131a、132aはセラミック本体110aの上面に配置され、第2の積層セラミックキャパシタ101bの外部電極131b、132bはセラミック本体110bの下面に配置されて第1及び第2の上面フレーム151b、152bに連結されることができる。

0057

本実施形態のように第1及び第2の上面フレーム151b、152bの上側及び下側に第1及び第2の電子部品101a、101bが対称に配置される場合、フレーム端子を介して印加される電流が第1及び第2の電子部品に均一に流れ、電流による発熱が特定の電子部品に偏らないため、信頼性を向上させることができる。

0058

また、第2の電子部品101bの外部電極がセラミック本体の下面に配置される場合、当該第2の電子部品101bの上面には電極が配置されないため、金属シールド又は金属ケースが電子部品の上面に接触してもショートが発生しない。

0059

さらに、第1及び第2のフレーム端子151、152が機械的応力を吸収するため、フレーム端子と連結された電子部品の損傷を防止し、アコースティックノイズを低減することができるという効果がある。

0060

また、電子部品の発熱がフレーム端子を通じて放熱されるため、電子部品の温度上昇による信頼性の低下を抑制することができる。

0061

変形例
以下、本発明の変形例について説明する。但し、上述した本発明の一実施形態による表面実装電子部品と重複する説明は省略し、差異を中心に説明する。

0062

図4は、本発明の第1の変形例による表面実装電子部品の断面図である。

0063

図4を参照すると、第1及び第2の電子部品101a、101bはそれぞれ第1及び第2の積層セラミックキャパシタでもある。図5は、第1の変形例に含まれた積層セラミックキャパシタのセラミック本体の分解斜視図である。

0064

図5を参照すると、本変形例の第1及び第2の積層セラミックキャパシタに含まれた誘電体層111'及び内部電極121'、122'は、セラミック本体110'の厚さ方向に積層されることができる。

0065

本変形例によれば、第1の積層セラミックキャパシタ及び第2の積層セラミックキャパシタに含まれた内部電極121a'、122a'、121b'、122b'は、実装面に対して水平に配置され、セラミック本体110a'、110b'の長さ方向の両側面から引き出されることができる。

0066

第1及び第2の積層セラミックキャパシタの第1及び第2の外部電極131a'、132a'、131b'、132b'はそれぞれ、セラミック本体110a'、110b'の長さ方向の両側面に配置されて第1及び第2の内部電極と電気的に連結され、セラミック本体の長さ方向の両側面からセラミック本体の上面及び下面とセラミック本体の幅方向の両側面に伸びてフレーム端子151、152と電気的に連結されることができる。

0067

図6は、本発明の第2の変形例による表面実装電子部品の断面図である。

0068

図6を参照すると、第1及び第2の電子部品101a、101bはそれぞれ第1及び第2の積層セラミックキャパシタでもある。

0069

図7は、第2の変形例に含まれた積層セラミックキャパシタのセラミック本体の分解斜視図である。

0070

図6及び図7を参照すると、本変形例の第1及び第2の積層セラミックキャパシタに含まれた誘電体層111''及び内部電極121''、122''は、セラミック本体110'' の幅方向に積層されることができる。

0071

本変形例によれば、第1の積層セラミックキャパシタ及び第2の積層セラミックキャパシタに含まれた内部電極121a''、122a''、121b''、122b''は、実装面に対して垂直に配置され、セラミック本体110a''、110b''の長さ方向の両側面から引き出されることができる。

0072

第1及び第2の積層セラミックキャパシタの第1及び第2の外部電極131a''、132a''、131b''、132b''はそれぞれ、セラミック本体110a''、110b''の長さ方向の両側面に配置されて第1及び第2の内部電極と電気的に連結され、セラミック本体の長さ方向の両側面からセラミック本体の上面及び下面とセラミック本体の幅方向の両側面に伸びてフレーム端子151、152と電気的に連結されることができる。

0073

本発明の第1及び第2の変形例のように、第1及び第2の上面フレーム151b、152bを介して上下に配置された積層セラミックキャパシタが同一の実装方向に向かい合う場合、それぞれの圧電振動が逆の位相を有して作用し、上下に配置された積層セラミックキャパシタの圧電振動が相殺されるため、アコースティックノイズが低減されるという効果がある。

0074

図8は、本発明の第3の変形例による表面実装電子部品の断面図である。

0075

図8を参照すると、本変形例による第1の電子部品101aは、内部電極121a、122aが実装面に対して垂直に配置される積層セラミック電子部品であり、第2の電子部品101bは、内部電極121b'、122b'が実装面に対して水平に配置される積層セラミック電子部品である。

0076

例えば、第1の電子部品は、上述した本発明の一実施形態による第1の積層セラミックキャパシタと同一であり、第2の電子部品は、上述した第1の変形例による第2の積層セラミックキャパシタと同一である。

0077

図9は、本発明の第4の変形例による表面実装電子部品の斜視図である。

0078

図9に示されたように、本変形例によれば、第1及び第2の側面フレーム151a、152aは、第1及び第2の上面フレーム151b、152b又は第1及び第2の下面フレーム151c、152cより狭い幅で形成されることができる。また、図7に示されたように、第1及び第2の側面フレーム151a、152aは、一部の領域を除去することにより二つ以上の区分された領域で形成されることができる。

0079

本変形例のように第1及び第2の側面フレーム151a、152aの面積を減少させる場合、アコースティックノイズをより効果的に減少させることができるという効果がある。

0080

図10は、本発明の第5の変形例による表面実装電子部品の断面図である。

0081

図10に示されたように、本変形例による表面実装電子部品は、第1及び第2の電子部品101a、101bを取り囲むモールディング部140をさらに含むことができる。

0082

上記モールディング部140は、絶縁材で形成され、例えば、エポキシ樹脂を含むことができる。

0083

本変形例のように第1及び第2の電子部品をモールディング部で取り囲む場合、湿気及び水分が第1及び第2の電子部品に浸透することを防止し、第1及び第2の電子部品101a、101bとフレーム端子151、152との固着強度を改善することができる。

0084

第1及び第2のフレーム端子151、152の側面フレーム及び下面フレームは、モールディング部140の外部に配置されて外部と電気的に連結されることができる。

0085

図11a図11cは、本発明の第6の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。

0086

図11a図11cに示されたように、本発明の第6の変形例による表面実装電子部品は、第1の電子部品101aと第2の電子部品101bをそれぞれ複数個含み、各電子部品が並列に配置されることができる。

0087

まず、図11aに示されたように、平らな形状のフレーム端子151、152の一端を介して当該フレーム端子の下側及び上側にそれぞれ複数の第1の電子部品101aと第2の電子部品101bを配置することができる。

0088

次に、図11bに示されたように、第1の電子部品と第2の電子部品を取り囲むようにモールディング部140を形成した後、フレーム端子151、152を2回折り曲げて、図11cのような形状の表面実装電子部品を形成することができる。

0089

図12a図12cは、本発明の第7の変形例による表面実装電子部品及びその製造方法を概略的に示す斜視図である。

0090

図12a図12cに示されたように、本発明の第7の変形例による表面実装電子部品は、第1の電子部品101aと第2の電子部品101bをそれぞれ複数個含み、各電子部品が直列及び並列に配置されることができる。

0091

図12a図12cに示されたように、直列に連結される電子部品の間には連結フレーム153がさらに配置されることができる。

0092

電子部品の実装基板
本発明の一実施形態によれば、上述した本発明の一実施形態による表面実装電子部品及び上記第1〜第7の変形例による表面実装電子部品が実装された回路基板が提供される。

0093

図13は、本発明の一実施形態による表面実装電子部品が実装された回路基板を示す断面図である。

0094

図13を参照すると、本実施形態による電子部品の実装基板200は、上部に第1及び第2の電極パッド221、222を有する回路基板210と、上記回路基板上に設置された表面実装電子部品100と、を含むことができる。

0095

表面実装電子部品100は、第1及び第2のフレーム端子151、152がそれぞれ第1及び第2の電極パッド221、222上に接触するように位置した状態でハンダ230によって回路基板210と電気的に連結されることができる。

0096

なお、上記電子部品の実装基板に関する内容のうち上述した表面実装電子部品と同じ内容については説明の重複を避けるためにその詳細な説明を省略する。

0097

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

0098

100表面実装電子部品
101a、101b 第1及び第2の電子部品
151、152フレーム端子
200 電子部品の実装基板
210回路基板
230 ハンダ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社クラレの「 セラミックグリーンシートおよび塗工シート」が 公開されました。( 2019/05/23)

    【課題】 圧着時の接着性に優れ、且つ、デラミネーションが生じにくいセラミックグリーンシートの提供。任意の導電ペーストをセラミックグリーンシートに塗工して得られる塗工シートが圧着時の接着性に優れ、且つ... 詳細

  • 株式会社GSユアサの「 蓄電装置」が 公開されました。( 2019/05/23)

    【課題】蓄電素子の容器が損傷するのを抑制することができる蓄電装置を提供する。【解決手段】蓄電装置10は、第一容器を有する第一蓄電素子301を第一方向の端部に有する1以上の蓄電素子300と、第一蓄電素子... 詳細

  • 太陽誘電株式会社の「 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法」が 公開されました。( 2019/05/23)

    【課題】サイドマージン部の接合界面でのクラックや剥離を防止することが可能な積層セラミックコンデンサ及びその製造方法を提供する。【解決手段】本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ