図面 (/)

技術 半導体装置

出願人 トヨタ自動車株式会社
発明者 金原啓道
出願日 2015年1月27日 (6年7ヶ月経過) 出願番号 2015-013490
公開日 2016年8月4日 (5年0ヶ月経過) 公開番号 2016-139693
状態 特許登録済
技術分野 素子分離 SOI,アクティブマトリクス、SOS
主要キーワード 常圧CVD法 空洞領域 込絶縁層 トレンチ上端 ウェットエッチング装置 基板ウェハ 素子形成領域間 炭化シリコン膜
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年8月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

SOI基板を備える半導体装置であって、大型化することなく、活性層に設けられた開口部の上端側の沿面距離が長く、絶縁耐圧が向上した半導体装置を提供する。

解決手段

支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10と、第1の絶縁膜20と、第2の絶縁膜30と、層間絶縁膜40と、第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通し、内部に空洞を有し、層間絶縁膜40によって上端部が閉塞されているトレンチ50と、第1の絶縁膜20に設けられ、トレンチ50と隣接し、内部にトレンチ50内部の空洞と接する空洞を有する第1のサイドエッチング領域52と、を備える半導体装置100であって、第2の絶縁膜30は第1の絶縁膜20に対してエッチング選択比が高く、第1の絶縁膜20の開口幅W1が、活性層16の開口幅Waよりも広く、且つ第2の絶縁膜30の開口幅W2よりも広いことを特徴とする。

概要

背景

半導体基板に形成された複数の半導体素子電気的に分離する素子分離トレンチ(以下、「トレンチ」という)を備える半導体装置が知られている。特に、基板ウェハとして埋込絶縁層を有するSOI基板を用い、埋込絶縁層に達する深さのトレンチを形成すると、素子形成領域間絶縁物により分離されるため、pn接合分離を用いた場合に生じる寄生容量や寄生トランジスタによる問題が低減される。

このような半導体装置におけるトレンチの絶縁耐圧は、トレンチの開口幅とトレンチ内部の比誘電率とに依存する。トレンチの開口幅を広くすることにより、絶縁耐圧を向上させることができるが、半導体装置が大型化するという問題がある。

トレンチの絶縁耐圧向上を目的として、トレンチの内部に空洞を設けた半導体装置が知られている。特許文献1には、SOI基板と、SOI基板の半導体層素子分離領域に形成され、埋め込み絶縁層に達する溝とを有し、溝と溝に接する埋め込み絶縁層の一部領域が空洞となっている半導体装置が開示されている。

概要

SOI基板を備える半導体装置であって、大型化することなく、活性層に設けられた開口部の上端側の沿面距離が長く、絶縁耐圧が向上した半導体装置を提供する。支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10と、第1の絶縁膜20と、第2の絶縁膜30と、層間絶縁膜40と、第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通し、内部に空洞を有し、層間絶縁膜40によって上端部が閉塞されているトレンチ50と、第1の絶縁膜20に設けられ、トレンチ50と隣接し、内部にトレンチ50内部の空洞と接する空洞を有する第1のサイドエッチング領域52と、を備える半導体装置100であって、第2の絶縁膜30は第1の絶縁膜20に対してエッチング選択比が高く、第1の絶縁膜20の開口幅W1が、活性層16の開口幅Waよりも広く、且つ第2の絶縁膜30の開口幅W2よりも広いことを特徴とする。

目的

本発明は、かかる問題点を解決するためになされたものであり、SOI基板を備える半導体装置であって、大型化することなく、活性層に設けられたトレンチの開口部の上端側の沿面距離が長く、トレンチにおける絶縁耐圧が更に向上した半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

支持基板、埋込絶縁層および活性層が積層されているSOI基板と、前記活性層の上部に形成されている第1の絶縁膜と、前記第1の絶縁膜の上部に形成されている第2の絶縁膜と、前記第2の絶縁膜の上部に形成されている層間絶縁膜と、少なくとも前記第2の絶縁膜、前記第1の絶縁膜および前記活性層を貫通し、内部に空洞を有し、前記層間絶縁膜によって上端部が閉塞されているトレンチと、前記第1の絶縁膜に設けられ、前記トレンチと隣接し、内部に前記トレンチの内部の空洞と接する空洞を有する第1のサイドエッチング領域と、を備える半導体装置であって、前記第2の絶縁膜は前記第1の絶縁膜に対してエッチング選択比が高く、前記第1の絶縁膜に設けられた前記トレンチおよび前記第1のサイドエッチング領域の開口部の幅が、前記活性層に設けられた前記トレンチの開口部の幅よりも広く、且つ、前記第2の絶縁膜に設けられた前記トレンチの開口部の幅よりも広い、半導体装置。

技術分野

0001

本発明は、半導体装置に関し、特に、SOI(Silicon On Insulator)基板と、SOI基板上に形成された絶縁膜と、素子形成領域を分離するトレンチとを備える半導体装置に関する。

背景技術

0002

半導体基板に形成された複数の半導体素子電気的に分離する素子分離トレンチ(以下、「トレンチ」という)を備える半導体装置が知られている。特に、基板ウェハとして埋込絶縁層を有するSOI基板を用い、埋込絶縁層に達する深さのトレンチを形成すると、素子形成領域間絶縁物により分離されるため、pn接合分離を用いた場合に生じる寄生容量や寄生トランジスタによる問題が低減される。

0003

このような半導体装置におけるトレンチの絶縁耐圧は、トレンチの開口幅とトレンチ内部の比誘電率とに依存する。トレンチの開口幅を広くすることにより、絶縁耐圧を向上させることができるが、半導体装置が大型化するという問題がある。

0004

トレンチの絶縁耐圧向上を目的として、トレンチの内部に空洞を設けた半導体装置が知られている。特許文献1には、SOI基板と、SOI基板の半導体層素子分離領域に形成され、埋め込み絶縁層に達する溝とを有し、溝と溝に接する埋め込み絶縁層の一部領域が空洞となっている半導体装置が開示されている。

先行技術

0005

特開2012−142505号公報

発明が解決しようとする課題

0006

図4に従来のトレンチ内部に空洞を有する半導体装置の一例を示す。かかる半導体装置では、トレンチの内部にSiO2よりも比誘電率の低い空気層があることにより、トレンチにおける絶縁耐圧向上が図られている。しかしながら、かかる半導体装置のトレンチの上部では、トレンチの上端部を閉塞する層間絶縁膜によって活性層素子形成層)間の沿面距離図4破線)が短くなり、絶縁耐圧が低下する問題があった。

0007

その問題に対して、トレンチ内部の空洞領域を上方(配線側)に拡張することが考えられるが、その場合、その後のCMP(Chemical Mechanical Polishing、化学機械研磨)工程によってトレンチ上端部を閉塞する絶縁膜が薄層化してトレンチが開口してしまい、配線形成工程での配線材料パターニングのためのレジスト材料等が、開口部からトレンチ内部の空洞領域に入り込むおそれがある。また、トレンチにおいて活性層の上部の領域を横方向(素子形成領域側)に拡張することが考えられるが、トレンチの上端部を閉塞する絶縁膜を形成する際にその開口部が埋まるため、横方向への拡張も困難である。

0008

本発明は、かかる問題点を解決するためになされたものであり、SOI基板を備える半導体装置であって、大型化することなく、活性層に設けられたトレンチの開口部の上端側の沿面距離が長く、トレンチにおける絶縁耐圧が更に向上した半導体装置を提供することを目的とする。

課題を解決するための手段

0009

本発明に係る半導体装置は、支持基板、埋込絶縁層および活性層が積層されているSOI基板と、前記活性層の上部に形成されている第1の絶縁膜と、前記第1の絶縁膜の上部に形成されている第2の絶縁膜と、前記第2の絶縁膜の上部に形成されている層間絶縁膜と、少なくとも前記第2の絶縁膜、前記第1の絶縁膜および前記活性層を貫通し、内部に空洞を有し、前記層間絶縁膜によって上端部が閉塞されているトレンチと、前記第1の絶縁膜に設けられ、前記トレンチと隣接し、内部に前記トレンチの内部の空洞と接する空洞を有する第1のサイドエッチング領域と、を備える半導体装置であって、前記第2の絶縁膜は前記第1の絶縁膜に対してエッチング選択比が高く、前記第1の絶縁膜に設けられた前記トレンチおよび前記第1のサイドエッチング領域の開口部の幅が、前記活性層に設けられた前記トレンチの開口部の幅よりも広く、且つ、前記第2の絶縁膜に設けられた前記トレンチの開口部の幅よりも広いことを特徴とする。

発明の効果

0010

本発明に係る半導体装置によれば、トレンチにおいて、活性層に設けられたトレンチの内部の空洞を覆うように、その上部により広い空洞を形成することにより、大型化することなく、活性層に設けられたトレンチの開口部の上端側の沿面距離が長く、トレンチにおける絶縁耐圧が更に向上した半導体装置を提供することができる。

図面の簡単な説明

0011

本実施形態に係る半導体装置の一例を示す断面図である。
本実施形態に係る半導体装置の一例の製造工程を示す断面図である。
本実施形態に係る半導体装置の他の例の製造工程を示す断面図である。
従来の半導体装置の概略断面を示す図である。

0012

以下、本発明を実施するための形態(以下、本実施形態という)について図面を参照しながら説明する。本実施形態に係る半導体装置100は、図1に示す通り、支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10と、活性層16の上部に形成されている第1の絶縁膜20と、第1の絶縁膜20の上部に形成されている第2の絶縁膜30と、第2の絶縁膜30の上部に形成されている層間絶縁膜40と、少なくとも第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通し、内部に空洞を有し、層間絶縁膜40によって上端部が閉塞されているトレンチ50と、第1の絶縁膜20に設けられたトレンチ50の開口部に隣接して設けられ、内部に前記トレンチ50の内部の空洞と接する空洞を有する第1のサイドエッチング領域52と、を備えている。

0013

半導体装置100は、支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10を備え、SOI基板10の活性層16には複数の素子(図示しない)が形成されている。半導体装置100において、トレンチ50は素子が形成されている領域を電気的に分離する。なお図1では、半導体装置100の横方向に繰り返されている構成を省略している。

0014

半導体装置100は、SOI基板10の活性層16の上部に形成されている第1の絶縁膜20と、第1の絶縁膜20の上部に形成されている第2の絶縁膜30とを備えており、第2の絶縁膜30は、第1の絶縁膜20に対してエッチング選択比が高いことを特徴とする。「エッチング選択比」とは、ある部材のエッチングレートに対する他の部材のエッチングレートの比を意味し、「エッチング選択比が高い」とは、ある部材のエッチングレートに対して他の部材のエッチングレートが小さいことを意味する。第1の絶縁膜20に対して、第2の絶縁膜30のエッチング選択比が高いものとし、トレンチ50の形成後に等方性エッチングを行うことにより、第1の絶縁膜20に、トレンチ50に隣接する第1のサイドエッチング領域52が設けられる。

0015

第1の絶縁膜20および第2の絶縁膜30の組合せとしては、第2の絶縁膜30が第1の絶縁膜20に対してエッチング選択比が高くなる組合せであれば限定されるものではないが、例えば、第1の絶縁膜20としてSiO2膜を用い、第2の絶縁膜30としてシリコン窒化膜SiN膜)、炭化シリコン膜SiC膜)等を用いる組合せが挙げられる。

0016

半導体装置100は、第2の絶縁膜30の上部に形成されている層間絶縁膜40を有する。層間絶縁膜40は、トレンチ50の上端部を閉塞することにより、トレンチ50の内部に空洞領域を形成するとともに、配線材料或いはレジスト材料等がトレンチ50内部の空洞に入り込むことを防止する。層間絶縁膜40を形成する材料としては、例えばSiO2膜(酸化膜)等が挙げられ、絶縁に関する信頼性および後工程での熱処理に対する耐性の観点からTEOS(Tetra Ethyl Ortho Silicate)などのCVD法(Chemical Vapor Deposition、化学気相成長法)で形成されたSiO2膜であることが好ましい。

0017

トレンチ50は、少なくとも第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通するように形成されている。トレンチ50は、層間絶縁膜40によって上端部が閉塞されることにより、内部に空洞を有する。

0018

第1のサイドエッチング領域52は、第2の絶縁膜30を第1の絶縁膜20に対してエッチング選択比が高いものとし、トレンチ50を形成した後、等方性エッチングを行うことによって第1の絶縁膜20に設けられる、トレンチ50に隣接する領域である。半導体装置100は、第1のサイドエッチング領域52を備えることにより、トレンチ50および第1のサイドエッチング領域52によって第1の絶縁膜20に設けられた開口部の幅W1(以下「開口幅W1」という)が、トレンチ50によって活性層16に設けられた開口部の幅Wa(以下「開口幅Wa」という)よりも広く、且つ、トレンチ50によって第2の絶縁膜30に設けられた開口部の幅W2(以下「開口幅W2」という)よりも広いという特徴的な構造を有するものとなる。

0019

半導体装置100においては、開口幅W2が開口幅W1より狭いため、第1の絶縁膜20間が層間絶縁膜40で埋められることなく、第1のサイドエッチング領域52の内部に空洞が形成される。半導体装置100は、第1のサイドエッチング領域52の内部にある空洞とトレンチ50の内部にある空洞とが接していることを特徴としており、これにより、半導体装置100には、活性層16に設けられたトレンチ50の開口部の上部に、当該開口部よりも広い空洞領域が形成され、活性層16に設けられたトレンチ50の開口部の上端側の沿面距離が長くなり、トレンチ50の絶縁耐圧の向上を達成することができる。

0020

第2のサイドエッチング領域54は、埋込絶縁層14に設けられる領域であって、支持基板12と活性層16とに挟まれている。第2のサイドエッチング領域54は、第1のサイドエッチング領域52と同様に、トレンチ50を形成した後、等方性エッチングを行うことにより形成される。半導体装置100は、第2のサイドエッチング領域54を備えることが好ましい。第2のサイドエッチング領域54を備えることにより、トレンチ50および第2のサイドエッチング領域54によって埋込絶縁層14に設けられた開口部の幅Wb(以下「開口幅Wb」という)が開口幅Waよりも広くなる。その結果、活性層16に設けられたトレンチ50の開口部の下部に、当該開口部よりも広い空洞が形成され、活性層に設けられたトレンチ50の開口部の下端側の沿面距離が長くなり、トレンチ50の絶縁耐圧が向上するためである。

0021

本実施形態の半導体装置100における「開口幅」とは、半導体装置100に形成されるトレンチ50の長手方向に垂直な方向における、トレンチ50と、場合により、第1のサイドエッチング領域52または第2のサイドエッチング領域54とで形成される開口部において、トレンチ50等を介して対向する第1の絶縁膜20等同士の間の距離を意味する。本実施形態の半導体装置100においては、トレンチ50の形成方法の特徴から、開口幅W1および開口幅Waは上下方向でほぼ一定であるが、本実施形態の半導体装置100は、活性層16に設けられたトレンチ50の開口部の上端側の沿面距離が長くなるように、トレンチ50および第1のサイドエッチング領域52に共通する広い空洞が形成されるものである限り、開口幅W1およびWaがいずれも上下方向でほぼ一定である態様に限定されるものではない。

0022

一方、開口幅W2は、半導体装置100に形成されるトレンチ50の長手方向に垂直な方向における、トレンチ50の開口部を介して対向する第2の絶縁膜30同士の距離の最小値によって代表される。第2の絶縁膜30における当該最小値が開口幅W1より狭いこと、即ち、第2の絶縁膜30が第1のサイドエッチング領域52の上部に庇状張り出していることにより、第1のサイドエッチング領域52に空洞が形成されるためである。また、開口幅Wbは、半導体装置100に形成されるトレンチ50の長手方向に垂直な方向における、トレンチ50および第2のサイドエッチング領域54の開口部を介して対向する埋込絶縁層14同士の距離の最大値によって代表される。埋込絶縁層14における当該最大値が活性層16間の開口幅Waよりも広ければ、活性層16に設けられたトレンチ50の開口部の下端側の沿面距離が長くなり、トレンチ50の絶縁耐圧がより一層向上する。

0023

開口幅W1および開口幅Wbは、それぞれ、開口幅Waよりも広く、且つ、半導体装置100の機械的強度が保持される範囲であれば特に限定されないが、例えば、開口幅W1は開口幅Waに対して200%〜500%であることが好ましく、開口幅Wbは開口幅Waに対して200%〜500%であることが好ましい。

0024

これら開口幅W1、W2、WaおよびWbは、ドライエッチング装置ウェットエッチング装置等を用いて半導体装置100をトレンチ50の長手方向と垂直な方向に切削し、表れた断面における、トレンチ50等を介した各層間の距離を、電子顕微鏡等の公知の計測手段を用いて計測することにより、得られる。

0025

半導体装置100において、トレンチ50は、埋込絶縁層14を貫通して支持基板12に達するように形成されていることが好ましい。言い換えれば、支持基板12の一部が、トレンチ50の内部に露出していることが好ましい。等方性エッチングによって容易に第2のサイドエッチング領域54を形成し、開口幅W2を開口幅W1に対して広くすることができるとの利点を有するためである。

0026

図示しないが、本実施形態に係る半導体装置100は、活性層16のトレンチ50に囲まれた素子形成領域に素子を備え、また、層間絶縁膜40の上部に配線や保護膜等を備える。

0027

半導体装置100の製造方法を、図2を参照しながら説明する。

0028

本実施形態に係る半導体装置100は、支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10の活性層16の上部に第1の絶縁膜20を形成する第1絶縁膜形成工程と;第1の絶縁膜20の上部に第2の絶縁膜30を形成する第2絶縁膜形成工程と;少なくとも第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通するトレンチ50を形成するトレンチ形成工程と;等方性エッチングにより第1のサイドエッチング領域52を形成するサイドエッチング工程と;層間絶縁膜を形成して、トレンチ50の上端部を閉塞し、トレンチ50および第1のサイドエッチング領域52の内部に空洞を形成する層間絶縁膜形成工程と;を少なくとも有する製造方法によって、製造される。

0029

図2(a)に示す支持基板12、埋込絶縁層14および活性層16が積層されているSOI基板10を用意する。図2(b)に示すように、SOI基板10の活性層16の上部に、第1の絶縁膜20を形成し、第1の絶縁膜20の上部に第2の絶縁膜30を形成する。必要に応じて、第2の絶縁膜30の上部にマスク酸化膜32を形成する。

0030

第1の絶縁膜20は、熱酸化法等の公知の方法により形成される。上記の通り、第2の絶縁膜30はエッチング選択比が第1の絶縁膜20よりも高い材料を用いて形成される。第2の絶縁膜30としてSiN膜を形成する場合、熱またはプラズマを用いたCVD法等により形成される。深いトレンチを形成する場合、レジストパターンだけではエッチングマスクに必要な厚さが確保できない場合がある。そこで必要に応じて第2の絶縁膜30の上部にマスク酸化膜32を形成することにより、エッチングマスクを厚くすることができる。マスク酸化膜32は、例えばSiO2等からなり、CVD法等の公知の方法により形成される。

0031

図2(c)に示すように、少なくとも、第2の絶縁膜30、第1の絶縁膜20および活性層16を貫通し、埋込絶縁層14に達するトレンチ50を形成する。より詳しくは、第2の絶縁膜30上に、フォトリソグラフィ法を用いて、トレンチ50を形成する部位が開口したレジストパターン(図示せず)を形成した後、レジストパターンをエッチングマスクにして、トレンチ50を形成する。第2の絶縁膜の上部にマスク酸化膜32を形成する場合、レジストパターンはマスク酸化膜32の上部に形成される。

0032

トレンチ50は、RIE(Reactive Ion Etching)法等の異方性エッチングにより形成される。形成されるトレンチ50は、図2(c)に示すように、埋込絶縁層14を貫通して支持基板12に達していてもよい。

0033

トレンチ形成工程は、複数回の異方性エッチングに分けて行ってもよい。複数回に分けて行う場合、例えば、上記レジストパターンをエッチングマスクにして第2の絶縁膜30および必要に応じて形成されるマスク酸化膜32をドライエッチング法ウェットエッチング法等により選択的にエッチングして、開口部を形成し、次いで、レジストパターンを除去し、第2の絶縁膜30および必要に応じて形成されるマスク酸化膜32をハードマスクとしてドライエッチング法等により第1の絶縁膜20および活性層16をエッチングし、埋込絶縁層14に達するトレンチ50を形成してもよい。

0034

図2(d)に示すように、第1の絶縁膜20におけるトレンチ50に接する部分を等方性エッチングにより除去して、第1のサイドエッチング領域52を形成するサイドエッチング工程を行う。このときの等方性エッチングとしては、ウエットエッチングまたはCDE(Chemical Dry Etching)法によるドライエッチングが挙げられる。サイドエッチング工程において、図2(d)に示すように、埋込絶縁層14におけるトレンチ50に接する部分を除去して、第2のサイドエッチング領域54を形成することができる。

0035

第1の絶縁膜20を第2の絶縁膜30に対してエッチング選択比が低い材料で形成することにより、図1に示す第1のサイドエッチング領域52が形成され、開口幅W1が、開口幅W2および開口幅Waのそれぞれに対して広くなる。これにより、活性層16に設けられたトレンチ50の開口部よりも広い空洞領域が形成されて、トレンチ50の上部における活性層16間の沿面距離が長くなり、トレンチ50の絶縁耐圧が更に向上する。

0036

トレンチ50の絶縁耐圧のより一層の向上のため、サイドエッチング工程において第2のサイドエッチング領域54が形成されることによって、開口幅Wbが開口幅Waよりも広くなり、活性層16に設けられたトレンチ50の開口部よりも広い空洞領域が形成されることが好ましい。活性層16に設けられたトレンチ50の開口部の下端側の沿面距離が長くなり、トレンチ50の絶縁耐圧が更に向上するためである。

0037

図2(e)に示すように、第2の絶縁膜30の上部に層間絶縁膜40を形成することにより、第2の絶縁膜30に設けられた開口部を埋め、トレンチ50の上端部を閉塞する層間絶縁膜形成工程を行う。

0038

層間絶縁膜40の形成は、例えば、CVD法で行われる。層間絶縁膜40のCVD法による形成を、必要に応じて、カバレッジ性の低い条件、具体的には、高圧力条件または高パワー条件等の条件で行うことにより、トレンチ50および第1のサイドエッチング領域の内部にある空洞を維持しながら、トレンチ50の上端部が閉塞される。上記の通り、層間絶縁膜40はシラン(SiH4)、TEOS(Tetra Ethyl Ortho Silicate)等を用いて形成された酸化膜(SiO2膜)であることが好ましい。なお、層間絶縁膜40の形成条件によって、トレンチ50における活性層16の側面やトレンチ50の底面等に層間絶縁膜40の材料が堆積するが、トレンチ50の開口部の下端側の沿面距離への影響は小さいため、これらの堆積物が絶縁耐圧に及ぼす影響は少ない。

0039

半導体装置100は、上記の各工程に加えて、トレンチ50に囲まれた素子形成領域に素子を形成する工程、必要に応じたCMP等による層間絶縁膜40の平坦化工程、および、層間絶縁膜40の上部に配線や保護膜等を形成する工程等を行うことによって、製造される。

0040

[実施例1]
本実施形態に係る半導体装置100の製造方法の具体例を、図2を参照しながら記載する。支持基板12、埋込絶縁層14および活性層16が積層されたSOI基板10(図2(a))の活性層16表面に、熱酸化法によりSiO2からなる第1の絶縁膜20を形成し、さらにCVD法にてSiNからなる第2の絶縁膜30と、マスク酸化膜32とを形成する(図2(b))。

0041

マスク酸化膜32の上部にフォトレジスト(図示しない)を形成後、選択的にマスク酸化膜32および第2の絶縁膜30をドライエッチング法やウェットエッチング法により開口する。フォトレジストを除去した後、マスク酸化膜32および第2の絶縁膜30をハードレジストとして、第1の絶縁膜20、活性層16および埋込絶縁層14をドライエッチング法により開口する。このようにして、SOI基板10の支持基板12まで到達するトレンチ50を形成する(図2(c))。

0042

次いで、ウェットエッチング法またはケミカルドライエッチング法(CDE法)等の等方性エッチングにより、第1の絶縁膜20および埋込絶縁層14のそれぞれにおいてトレンチ50に隣接する部分を除去するサイドエッチングを行う(図2(d))。これにより、第1のサイドエッチング領域52および第2のサイドエッチング領域54が形成される。ウェットエッチング法またはケミカルドライエッチング法(CDE法)等の等方性エッチングでは、第2の絶縁膜30であるSiN膜は、第1の絶縁膜20であるSiO2膜に対してエッチング選択比が高いため、開口幅W2が開口幅W1より狭くなる。この工程においてマスク酸化膜32は除去される。

0043

CVD法によって、第2の絶縁膜30の上部に層間絶縁膜40を形成し、トレンチ50の上端部を閉塞した(図2(e))。CVD法による層間絶縁膜40の形成は、シラン(SiH4)および酸素(O2)を用いて、常圧CVD法にて行った。これにより、トレンチ50および第1のサイドエッチング領域52の内部の空洞を維持したままトレンチ50の上端部を閉塞し、本実施形態に係る半導体装置100を製造した。

0044

[実施例2]
本実施形態に係る半導体装置100の製造方法の他の具体例を、図3を参照しながら記載する。図3に示す方法では、図3(c)に示すように、トレンチ形成工程において形成されるトレンチ50を、埋込絶縁層14まで達するトレンチ50とした。トレンチ形成工程の後は、実施例1と同様に、図3(d)に示す第1の絶縁膜20および埋込絶縁層14のサイドエッチング工程と、図3(e)に示す層間絶縁膜40の形成工程を順に行い、本実施形態に係る半導体装置100を製造した。

実施例

0045

図1に示す半導体装置100並びに図2および図3に示す半導体装置100の製造方法を例に挙げて、本実施形態の半導体装置100を説明したが、本実施形態の半導体装置100はこの具体例に限定されるものではない。

0046

10SOI基板、12支持基板、14 埋込絶縁層、16活性層、20 第1の絶縁膜、30 第2の絶縁膜、32マスク酸化膜、40層間絶縁膜、50トレンチ、52 第1のサイドエッチング領域、54 第2のサイドエッチング領域、100半導体装置、W1 第1の絶縁膜の開口幅、W2 第2の絶縁膜30間の開口幅、Wa 活性層間の開口幅、Wb 埋込絶縁層間の開口幅。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ソイテックの「 高周波用途のための基板及び関連付けられた製造方法」が 公開されました。( 2021/07/08)

    【課題・解決手段】本発明は、半導体から作られたキャリア基板を含む高周波マイクロエレクトロニクスデバイス用の基板において、キャリア基板に配置され、少なくとも第1の誘電体と第1の誘電体とは異なる第2の誘電... 詳細

  • 株式会社SUMCOの「 多層SOIウェーハ及びその製造方法並びにX線検出センサ」が 公開されました。( 2021/07/01)

    【課題】X線検出センサに供して好適な、多層SOIウェーハ及びその製造方法を提供する。さらに本発明は、この多層SOIウェーハを用いたX線検出センサを提供する。【解決手段】シリコンウェーハと、前記シリコン... 詳細

  • 株式会社半導体エネルギー研究所の「 表示装置」が 公開されました。( 2021/07/01)

    【課題】走査線に接続されるトランジスタのゲート容量が低減された、新規な構成の表示装置等を提供すること。または、走査線の抵抗が低減された新規な構成の表示装置等を提供すること。または、高精細に画素を配置す... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ