図面 (/)

技術 可変容量半導体素子およびそれを用いた容量制御方法、ならびにその可変容量半導体素子が搭載された電子機器

出願人 株式会社リコー
発明者 米田和洋渡辺博文根来宝昭愛須克彦上田佳徳中谷寧一桜野勝之
出願日 2015年1月16日 (6年1ヶ月経過) 出願番号 2015-006811
公開日 2016年7月25日 (4年6ヶ月経過) 公開番号 2016-134432
状態 未査定
技術分野 固体撮像素子 半導体集積回路 フィルタ・等化器
主要キーワード 導通スイッチ 読み出し器 込電極 平板導体 光検出感度 電流電圧変換器 半導体設計 電流入力
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年7月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

基板上の小さい表面積で大容量の蓄積電荷量を有する可変容量半導体素子を提供する。

解決手段

表面に酸化膜24が形成された埋込電極部20を、半導体基板部10に形成された不純物領域26に埋め込んで、電圧印加部30,32によって埋込電極部20と半導体基板部10の間に任意の直流電圧印加して、酸化膜24の内部に形成された電荷蓄積部40に、印加された直流電圧に応じた電荷量を蓄積して可変容量半導体素子100を形成する。

概要

背景

従来、撮像装置を構成する光電変換素子感度を向上させることによって、微弱な光であっても光電変換された光電流増幅して出力することができる、光利用効率が改善された光電変換素子の構造が提案されている。

例えば、特許文献1の撮像装置にあっては、光電変換素子の異なる画素間に設けた深溝電極を埋め込んだ構造が提案されている。

図7は、従来の撮像装置102(光電変換素子)の内部構造の一部を示す断面図である。撮像装置102は、半導体基板部10と、埋込電極部20と、電圧印加部30と、電圧印加部32と、からなる。

半導体基板部10は、例えばp型シリコン半導体から構成されており、その内部には、深さ方向Hにエミッタ領域12,ベース領域14,コレクタ領域16が形成されている。

埋込電極部20は、例えばn型ポリシリコンで形成されて低抵抗性を有しており、エミッタ領域12,ベース領域14を貫通してコレクタ領域16に至るトレンチ22の内部に埋め込まれている。

電圧印加部30は、埋込電極部20に直流電圧Vを印加する。また、電圧印加部32は、半導体基板部10の表面をグランド電位接地する。

埋込電極部20の表面と半導体基板部10との境界面には、電気絶縁性を有する酸化膜24が形成されている。この酸化膜24を介して、埋込電極部20は、エミッタ領域12,ベース領域14,コレクタ領域16とそれぞれ絶縁されている。

この酸化膜24を介して、埋込電極部20と接するエミッタ領域12,ベース領域14,コレクタ領域16は、縦型バイポーラ構造を有する、エミッタ接地トランジスタを形成している。

このようなトランジスタ構造によると、埋込電極部20の近傍のキャリア濃度を変えることによってフォトトランジスタ電流増幅率が向上するため、光電変換素子の出力を向上させることができる。

概要

基板上の小さい表面積で大容量の蓄積電荷量を有する可変容量半導体素子を提供する。表面に酸化膜24が形成された埋込電極部20を、半導体基板部10に形成された不純物領域26に埋め込んで、電圧印加部30,32によって埋込電極部20と半導体基板部10の間に任意の直流電圧を印加して、酸化膜24の内部に形成された電荷蓄積部40に、印加された直流電圧に応じた電荷量を蓄積して可変容量半導体素子100を形成する。

目的

本発明は、上記の事情に鑑みてなされたもので、外部から印加する電圧に応じて電荷蓄積容量を制御することが可能な可変容量半導体素子を、基板上に小面積で形成することを目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板の深さ方向に亘ってエミッタ領域,ベース領域,コレクタ領域が順次形成された半導体基板部と、前記半導体基板部に埋め込まれて、前記半導体基板部との境界面に酸化膜が形成された埋込電極部と、前記埋込電極部と前記半導体基板部の間に直流電圧印加する電圧印加部と、前記酸化膜の内部に形成された、前記電圧印加部によって印加される直流電圧に応じた電荷量を蓄積する電荷蓄積部と、を有し、前記電荷蓄積部を可変容量素子とすることを特徴とする可変容量半導体素子

請求項2

前記電圧印加部が、前記半導体基板部の内部の不純物領域と前記埋込電極部との間に直流電圧を印加することを特徴とする請求項1に記載の可変容量半導体素子。

請求項3

請求項1に記載の可変容量半導体素子の一端に電流を入力する電流入力部と、前記可変容量半導体素子と並列に接続された、必要に応じて前記可変容量半導体素子に蓄積された電荷をリセットする導通スイッチと、を有し、前記電流入力部から入力された電流によって前記可変容量半導体素子に電荷を蓄積して、蓄積された電荷量に応じた電圧を出力することを特徴とする請求項1に記載の可変容量半導体素子を用いた電子機器

請求項4

請求項1に記載の可変容量半導体素子と、抵抗素子と、によってローパスフィルタを形成したことを特徴とする可変容量半導体素子を用いた電子機器。

請求項5

請求項2に記載の可変容量半導体素子の一端に備えられた電流入力部と、前記可変容量半導体素子と並列に接続された電圧比較部と、前記可変容量半導体素子と並列に接続された、必要に応じて前記可変容量半導体素子に蓄積された電荷をリセットする導通スイッチと、を有し、前記電圧比較部に入力される基準電圧と前記電流入力部から入力された電流に応じて前記可変容量半導体素子に蓄積された電荷量に対応する電圧との比較結果を出力することを特徴とする請求項2に記載の可変容量半導体素子を用いた電子機器。

請求項6

複数の光電変換素子からなる撮像装置出力信号を、請求項1または2に記載の可変容量半導体素子に入力して、前記可変容量半導体素子の電荷蓄積部に蓄積された電荷量に応じて発生する電圧値を、前記複数の光電変換素子の素子毎に読み出す撮像信号読み出し部を有し、前記電圧印加部は、前記出力信号の大きさに応じた電圧を前記埋込電極部に印加することを特徴とする可変容量半導体素子を用いた電子機器。

請求項7

基板の深さ方向に亘ってエミッタ領域,ベース領域,コレクタ領域が順次形成された半導体基板部に、表面に酸化膜が形成された埋込電極部を埋め込んで、前記埋込電極部と前記半導体基板部の間に印加する直流電圧を制御することによって、前記酸化膜の内部に形成された可変容量素子に蓄積する電荷量を制御することを特徴とする容量制御方法

請求項8

前記半導体基板部の内部の不純物領域と前記埋込電極部との間に直流電圧を印加することによって、前記酸化膜の内部に形成された可変容量素子に蓄積する電荷量を制御することを特徴とする請求項7に記載の容量制御方法。

請求項9

請求項7に記載の可変容量素子と、抵抗素子と、によってローパスフィルタのカットオフ周波数を制御することを特徴とする可変容量素子を用いた電子機器。

請求項10

複数の光電変換素子からなる撮像装置の出力信号を、請求項7または請求項8に記載の可変容量素子に入力して、前記可変容量素子に蓄積された電荷量に応じて発生する電圧値を、前記複数の光電変換素子の素子毎に読み出す際に、前記埋込電極部と前記半導体基板部の間に、前記出力信号の大きさに応じた電圧を印加することを特徴とする可変容量素子を用いた電子機器。

技術分野

0001

本発明は、可変容量半導体素子およびそれを用いた容量制御方法、ならびにその可変容量半導体素子が搭載された電子機器に関するものである。

背景技術

0002

従来、撮像装置を構成する光電変換素子感度を向上させることによって、微弱な光であっても光電変換された光電流増幅して出力することができる、光利用効率が改善された光電変換素子の構造が提案されている。

0003

例えば、特許文献1の撮像装置にあっては、光電変換素子の異なる画素間に設けた深溝電極を埋め込んだ構造が提案されている。

0004

図7は、従来の撮像装置102(光電変換素子)の内部構造の一部を示す断面図である。撮像装置102は、半導体基板部10と、埋込電極部20と、電圧印加部30と、電圧印加部32と、からなる。

0005

半導体基板部10は、例えばp型シリコン半導体から構成されており、その内部には、深さ方向Hにエミッタ領域12,ベース領域14,コレクタ領域16が形成されている。

0006

埋込電極部20は、例えばn型ポリシリコンで形成されて低抵抗性を有しており、エミッタ領域12,ベース領域14を貫通してコレクタ領域16に至るトレンチ22の内部に埋め込まれている。

0007

電圧印加部30は、埋込電極部20に直流電圧Vを印加する。また、電圧印加部32は、半導体基板部10の表面をグランド電位接地する。

0008

埋込電極部20の表面と半導体基板部10との境界面には、電気絶縁性を有する酸化膜24が形成されている。この酸化膜24を介して、埋込電極部20は、エミッタ領域12,ベース領域14,コレクタ領域16とそれぞれ絶縁されている。

0009

この酸化膜24を介して、埋込電極部20と接するエミッタ領域12,ベース領域14,コレクタ領域16は、縦型バイポーラ構造を有する、エミッタ接地トランジスタを形成している。

0010

このようなトランジスタ構造によると、埋込電極部20の近傍のキャリア濃度を変えることによってフォトトランジスタ電流増幅率が向上するため、光電変換素子の出力を向上させることができる。

発明が解決しようとする課題

0011

しかしながら、特許文献1に開示された撮像装置にあっては、光検出感度を向上させることができる反面、大きな電流出力が得られる。したがって、後段回路信号処理を行う際、例えば撮像素子から読み出し電流電圧に変換する際に大きな電荷蓄積容量、すなわちコンデンサが必要であった。そして、このような大きな電荷蓄積容量を有するコンデンサを実装するためには、大きな回路面積が必要になるという問題があった。

0012

本発明は、上記の事情に鑑みてなされたもので、外部から印加する電圧に応じて電荷蓄積容量を制御することが可能な可変容量半導体素子を、基板上に小面積で形成することを目的とする。

課題を解決するための手段

0013

本発明に係る可変容量半導体素子は、基板の深さ方向に亘ってエミッタ領域,ベース領域,コレクタ領域が順次形成された半導体基板部と、前記半導体基板部に埋め込まれて、前記半導体基板部との境界面に酸化膜が形成された埋込電極部と、前記埋込電極部と前記半導体基板部の間に直流電圧を印加する電圧印加部と、前記酸化膜の内部に形成された、前記電圧印加部によって印加される直流電圧に応じた電荷量を蓄積する電荷蓄積部と、を有し、前記電荷蓄積部を可変容量素子とすることを特徴とする。

発明の効果

0014

本発明に係る可変容量半導体素子によると、半導体基板部の深さ方向に亘って、電圧印加部による印加電圧に応じた電荷量を蓄積する電荷蓄積部を形成して、この電荷蓄積部を可変容量素子とした。したがって、基板の表面積を増大させることなく、印加電圧に応じた蓄積電荷量を有する可変容量素子を形成することができる。

図面の簡単な説明

0015

本発明の具体的な実施形態の一例である実施例1の可変容量半導体素子の構造を示す断面図である。
(a)実施例1の可変容量半導体素子における電極構造を示す模式図である。(b)従来の半導体設計で用いられるコンデンサの設計例を示す第1の図である。(c)従来の半導体設計で用いられるコンデンサの設計例を示す第2の図である。
本発明の別の実施形態である、可変容量半導体素子を用いた電圧電流変換回路の構成を示す回路図である。
本発明の別の実施形態である、可変容量半導体素子を用いたローパスフィルタの構成を示す回路図である。
本発明の別の実施形態である、可変容量半導体素子を用いた積分回路の構成を示す機能ブロック図である。
本発明の別の実施形態である、可変容量半導体素子を用いた撮像信号読み出し器の構成を示す機能ブロック図である。
従来の半導体素子の構造を示す断面図である。

0016

以下、本発明に係る可変容量半導体素子の具体的な実施例について、図面を用いて説明する。

0017

図1は、本発明の一実施形態に係る可変容量半導体素子100の構造を示す断面図である。この可変容量半導体素子100は、例えば、フォトトランジスタを用いた撮像装置から出力された光電変換信号(以下、撮像信号と呼ぶ)の信号処理回路に用いられる。

0018

可変容量半導体素子100は、従来の撮像装置102(図7)とほぼ等しい構造を有している。しかし、電圧印加部30と電圧印加部32に印加する直流電圧の大きさを制御することによって、従来は意図せずに酸化膜24の内部に蓄積されていた電荷量を制御し、電荷が蓄積される電荷蓄積部40を可変容量素子として利用する点が異なっている。また、電圧印加部32が、半導体基板部10の内部の不純物領域26に、任意の基準電圧Vrefを印加する点が異なっている。

0019

不純物領域26は、例えばp型シリコン半導体から構成されており、その内部には、深さ方向にエミッタ領域12,ベース領域14,コレクタ領域16が順次形成されている。

0020

電圧印加部30には直流電圧Vを印加して、電圧印加部32には任意の基準電圧Vrefを印加する。これによって、電荷蓄積部40の両端に、直流電圧の差分値V−Vrefに相当する任意の直流電圧を印加することができる。このとき、電荷蓄積部40の両端は接地されていないため、電荷蓄積部40に印加する直流電圧の調整範囲(直流電圧の正負,直流電圧の大きさ)を任意かつ容易に設定することができる。

0021

電荷蓄積部40は、埋込電極部20と半導体基板部10(エミッタ領域12,ベース領域14,コレクタ領域16)の境界面に形成された酸化膜24の内部に形成されている。

0022

この電荷蓄積部40のうち、埋込電極部20とベース領域14が対向する領域は、電圧印加部30と電圧印加部32に印加された直流電圧の差に応じた蓄積電荷量Qが蓄積されることによって可変容量素子を形成する。なお、電荷蓄積部40の領域に電荷が蓄積される現象は従来から知られていたが、あくまでも意図せずに蓄積される電荷であって、ここに蓄えられた電荷量の制御を行うことや、ここに蓄えられた電荷を他の用途に利用することはなされていなかった。

0023

ここで、電荷蓄積部40の他に、ベース領域14とコレクタ領域16の接合面にも電荷が蓄積されるが、ここに蓄えられる電荷は、半導体基板部10に形成されたフォトトランジスタの動作原理上、蓄積される電荷である。
(可変容量半導体素子の作用の説明)

0024

可変容量半導体素子100の具体的な作用について、図1図2(a)〜図2(c)を用いて説明する。

0025

図2(a)は、図1に示した可変容量半導体素子100を上面視および断面視した模式図である。図2(a)の構造では、埋込電極部20の外表面が半導体基板部10と一様に対向しており、埋込電極部20と半導体基板部10の境界領域に形成された電荷蓄積部40(可変容量素子)には、埋込電極部20の長さに応じた量の電荷を蓄積することができる。

0026

一方、従来、半導体基板部10には、図2(b)に示す構造の電荷蓄積部42や図2(c)に示す構造の電荷蓄積部44が形成されていた。

0027

一般に、平行平板導体で挟まれることによって形成された電荷蓄積部の静電容量Cは、(式1)で算出することができる。
C=ε*P/d (式1)
ここで、εは平行平板導体で挟まれら領域に充填された誘電体誘電率,Pは導体対向面積,dは導体間の距離を表す。

0028

図2(b)に示す電荷蓄積部42は、半導体基板部10のPIP(Poly Insulator Poly)やMIM(Metal Insulator Metal)といった、対向する金属配線間に形成されていた。

0029

この図2(b)に示す例にあっては、配線間に一定の厚さ以上の層間膜が存在するため、(式1)より、半導体基板部10の静電容量Cはそれほど大きな値にすることはできなかった。したがって、電荷蓄積部42に蓄積可能な単位面積あたりの蓄積電荷量Qsはそれほど大きくすることができなかった。

0030

また、図2(c)に示す電荷蓄積部44は、MOSトランジスタゲート酸化膜を利用して形成されていた。

0031

この図2(c)に示す例にあっては、電圧依存性はあるものの、ゲート酸化膜は図2(b)の層間膜と比較して非常に薄く形成することができる。したがって、図2(b)と比較すると静電容量Cを大きくすることができ、電荷蓄積部44に蓄積可能な単位面積あたりの蓄積電荷量Qsを、図2(b)に比べて大きくすることができる。

0032

一方、図2(a)に示す本実施例1の構造によると、埋込電極部20の表面に形成される酸化膜の厚さは、図2(c)のゲート酸化膜の厚さと同程度に薄く形成することが可能である。さらに、図2(a)の構造によると、埋込電極部20は、半導体基板部10の厚さの範囲内で長く伸ばして形成することができるため、半導体基板部10の単位面積当たりの蓄積電荷量Qsをより大きくすることができる。

0033

すなわち、図2(a)〜図2(c)の上面図に示すように、半導体基板部10の表面に占める電荷蓄積部40,42,44の面積はいずれの構造でもほぼ等しい。しかし、半導体基板部10の単位面積当たりの蓄積電荷量Qsは、図2(a)に示す構成とすることによって、従来の図2(b),図2(c)の構造に比べて大きくすることができる。

0034

さらに、図2(a)の構成によると、埋込電極部20と半導体基板部10の間に印加する直流電圧を変化させることによって、電荷蓄積部40に蓄積することが可能な蓄積電荷量を変更することができ、可変容量を有する半導体素子として使用することができる。

0035

図3は、実施例1で説明した可変容量半導体素子100を、電流電圧変換器60(電子機器)として使用した例を示す図である。

0036

図3に示すように、電流電圧変換器60は、実施例1で説明した可変容量半導体素子100と、可変容量半導体素子100に並列に接続された導通スイッチ62と、ドレイン端子Dに電源電圧Vddが印加されたMOS−FET64と、を備えている。なお、MOS−FET64のソース端子Sは定電流源負荷68を介して接地されており、いわゆるソースフォロワを形成している。このとき、入力端子61(電流入力部)に入力された電流によって可変容量半導体素子100に電荷が蓄積される。そして、出力端子69には、MOS−FET64のゲート端子Gに入力された電圧信号と等しい電圧信号が出力される。なお、電圧信号の出力後は導通スイッチ62を閉じて可変容量半導体素子100に蓄積された電荷をリセットすることができる。

0037

なお、可変容量半導体素子100の1端(図1の電圧印加部32)は、グランド電位(GND)に接地されている。

0038

この電流電圧変換器60の入力端子61(図1の電圧印加部30)に、例えば撮像装置から出力された撮像信号を入力することによって、電流電圧変換器60は、画像信号を増幅するビデオアンプ入力段として使用することができる。

0039

図4は、実施例1で説明した可変容量半導体素子100を、ローパスフィルタ70(電子機器)として使用した例を示す図である。

0040

図4に示すように、ローパスフィルタ70は、実施例1で説明した可変容量半導体素子100と、オペアンプ72と、抵抗素子76と、オペアンプ74と、入力端子71と、出力端子78を備えている。なお、可変容量半導体素子100の1端(図1の電圧印加部32)は、グランド電位(GND)に接地されている。

0041

ローパスフィルタ70は、入力端子71から入力された信号の中から、可変容量半導体素子100の容量と抵抗素子76の抵抗値によって定まる周波数カットオフ周波数)よりも低い周波数の信号のみを通過して出力端子78から出力する。

0042

本実施例で用いる可変容量半導体素子100にあっては、図1に示した埋込電極部20(電圧印加部30)に印加する電圧に応じて電荷蓄積部40の容量値が変化する。したがって、入力端子71に入力する入力信号バイアスをかけて基準電圧を変更することにより、可変容量半導体素子100の容量値を変化させることができる。これによって、ローパスフィルタ70のカットオフ周波数を変更して、周波数特性を所望の特性に変化させることができる。そして、設定された周波数特性のローパスフィルタ70を通過した信号が、出力端子78から出力される。

0043

図5は、図1に示した可変容量半導体素子100を、積分器80(電子機器)として使用した例を示す図である。

0044

図5に示すように、積分器80は、前述した可変容量半導体素子100と、可変容量半導体素子100に並列に接続された電圧比較部82と、導通スイッチ84と、を備えている。

0045

可変容量半導体素子100の一方の電圧印加部(図1の電圧印加部30)は、入力端子81に接続されている。また、他方の電圧印加部(図1の電圧印加部32)は、積分器80の出力端子に接続されている。

0046

電圧比較部82の一方の入力端子82aには、入力端子81(電流入力部)に入力された電流信号iが入力される。また、電圧比較部82の他方の入力端子82bには基準電圧Vrefを有する直流電源が接続されている。

0047

導通スイッチ84が開いた状態において、入力端子81(電流入力部)から流入した電流信号iに応じた電荷が可変容量半導体素子100に蓄積されて、電流信号iが電圧信号に変換される。

0048

電圧比較部82において、可変容量半導体素子100に蓄積された蓄積電荷量Qに応じた電圧信号Q/C(Cは可変容量半導体素子100の静電容量)と基準電圧Vrefが比較される。そして、比較結果であるVref−Q/Cに相当する電圧が出力端子88から出力される。なお、可変容量半導体素子100に蓄積された電荷は、導通スイッチ84を閉じることによってリセットすることができる。

0049

ここで、可変容量半導体素子100は両端とも接地されていないため、任意の電圧と基準電圧Vrefとの電圧比較部82を容易に構成することができる。

0050

図6は、実施例1で説明した可変容量半導体素子100を、複数の光電変換素子からなる撮像装置104から出力された撮像信号(出力信号)を読み出す撮像信号読み出し器90(電子機器)として使用した例を示す図である。

0051

図6に示すように、撮像信号読み出し器90は可変容量半導体素子100を有し、撮像信号を読み出す信号処理部92(撮像信号読み出し部)と、電圧印加部30(図1)に印加する直流電圧を生成する制御部94と、を備えている。

0052

信号処理部92(撮像信号読み出し部)は、撮像装置104から出力された撮像信号(出力信号)を所定のタイミングで読み出して、映像信号を生成して出力する。

0053

制御部94は、撮像信号の大きさに応じた直流電圧Vを生成して、生成された直流電圧Vを電圧印加部30,32の間(図1)に印加する。すると、埋込電極部20(図1)の周囲に形成された電荷蓄積部40(図1)の蓄積電荷量Qが、電圧印加部30,32に印加された直流電圧Vに応じた値に設定される。したがって、撮像装置104から出力される撮像信号(出力信号)のレベルが高いときには、可変容量半導体素子100の蓄積電荷量Qが大きく設定されるため、撮像信号のダイナミックレンジが大きい場合でも、映像信号を飽和することなく読み出すことができる。

0054

さらに、可変容量半導体素子100は、撮像装置104の埋込電極と同様の構成を有しているため、撮像装置104を製造するのと同じプロセスで撮像装置104の内部に形成することができる。したがって、撮像装置104の外部に大容量のコンデンサを含む制御回路を設けることなく、映像信号の読み出しを行うことができる。

0055

以上説明したように、本発明の実施例1に係る可変容量半導体素子100は、深さ方向に亘ってエミッタ領域12,ベース領域14,コレクタ領域16が順次形成された半導体基板部10に、表面に酸化膜24が形成された埋込電極部20を埋め込んだ。そして、埋込電極部20とベース領域14の間の酸化膜24内に電荷蓄積部40を形成した。この電荷蓄積部40に、電圧印加部30から印加された直流電圧Vと電圧印加部32から印加された基準電圧Vrefに応じた電荷量を蓄積することによって可変容量素子を形成したため、半導体基板部10の小さい表面積の中に大容量の電荷を蓄積することができる。すなわち、半導体基板部10の単位面積あたりの蓄積電荷量を大きくすることができる。

0056

本発明の実施例1に係る可変容量半導体素子100は、電圧印加部30,32が、半導体基板部10の内部の不純物領域26と埋込電極部20との間に任意の直流電圧を印加する。このとき、電荷蓄積部40の両端は接地されていないため、電荷蓄積部40に印加する直流電圧の調整範囲(直流電圧の正負,直流電圧の大きさ)を容易かつ任意に設定することができる。

0057

本発明の実施例2に係る可変容量半導体素子100を用いた電流電圧変換器60(電子機器)は、電荷蓄積部40の一端の入力端子61(電流入力部)から入力された電流信号iによって可変容量半導体素子100の電荷蓄積部40に電荷を蓄積した。そして、蓄積された電荷量に応じて発生した電圧をMOS−FET64を通して読み出すとともに、所定のタイミングで導通スイッチ62を作動させて電荷蓄積部40に蓄積された電荷をリセットする電流電圧変換器60(電子機器)を構成した。したがって、電荷蓄積部40に蓄積できる電荷量が大きいことを利用して、小さい基板面積で広いダイナミックレンジを有する電流電圧変換器60を構成することができる。

0058

本発明の実施例3に係る可変容量半導体素子100を用いたローパスフィルタ70(電子機器)は、入力端子71に入力する入力信号にバイアスをかけて基準電圧を変更することにより、可変容量半導体素子100の容量値を変化させることができる。したがって、ローパスフィルタ70の周波数特性を容易に所望の特性に変化させて使用することができる。

0059

本発明の実施例4に係る可変容量半導体素子100を用いた積分器80(電子機器)は、両端とも接地されていない可変容量半導体素子100の一端に光電変換素子の出力信号を入力する入力端子81(電流入力部)を有する。また、可変容量半導体素子100と並列に接続された電圧比較部82(電子機器)と、可変容量半導体素子100と並列に接続された、必要に応じて可変容量半導体素子100に蓄積された電荷をリセットする導通スイッチ84と、を有する。そして、電圧比較部82に入力される基準電圧Vrefと入力端子81から入力された電流に応じて可変容量半導体素子100に蓄積された電荷量に対応して発生する電圧の差分値を出力する。したがって、任意の電圧と基準電圧Vrefとの比較器を容易に構成することができる。

0060

本発明の実施例5に係る可変容量半導体素子100を用いた撮像信号読み出し器90(電子機器)は、複数の光電変換素子からなる撮像装置104の撮像信号(出力信号)を、可変容量半導体素子100に入力する。そして、信号処理部92(撮像信号読み出し部)が、可変容量半導体素子100の電荷蓄積部40に蓄積された蓄積電荷量Qに応じて発生する電圧値を、複数の光電変換素子の素子毎に読み出す。このとき、電圧印加部30,32は、撮像装置104から出力される撮像信号(出力信号)の大きさに応じた電圧を、埋込電極部20と半導体基板部10の間に印加する。したがって、撮像信号のレベルが高いときには、可変容量半導体素子100の蓄積電荷量Qが大きく設定されて、撮像信号のダイナミックレンジが大きい場合であっても、飽和することのない映像信号を得ることができる。

0061

本発明の実施例1に係る可変容量半導体素子100を用いた容量制御方法は、電圧印加部30に直流電圧Vを印加し、電圧印加部32に基準電圧Vrefを印加する。そして、電荷蓄積部にかかる直流電圧V−Vrefを任意に制御することによって電荷蓄積部40に蓄積する電荷量を可変にする。したがって、電荷蓄積部40に蓄積する電荷量を容易かつ確実に制御することができる。

0062

本発明の実施例1に係る可変容量半導体素子100を用いた容量制御方法は、電圧印加部30,32が、半導体基板部10の内部の不純物領域26と埋込電極部20との間に任意の直流電圧を印加する。このとき、酸化膜24の両端は接地されていないため、酸化膜24の内部に形成された電荷蓄積部40(可変容量素子)に印加する直流電圧の調整範囲(直流電圧の正負,直流電圧の大きさ)を容易かつ任意に設定することができる。これによって、電荷蓄積部40に蓄積する電荷量を容易かつ任意に制御することができる。

0063

本発明の実施例3に係る可変容量半導体素子100を用いたローパスフィルタ70(電子機器)は、入力端子71への入力信号にバイアスをかけて基準電圧を変更することにより、電荷蓄積部40(可変容量素子)の容量値を変化させる。これによってカットオフ周波数を変更することができるため、ローパスフィルタ70の周波数特性を容易に所望の特性に変化させて使用することができる。

0064

本発明の実施例5に係る可変容量半導体素子100を用いた撮像信号読み出し器90(電子機器)は、複数の光電変換素子からなる撮像装置104の撮像信号(出力信号)を、可変容量半導体素子100に入力する。そして、信号処理部92(撮像信号読み出し部)が、可変容量半導体素子100に蓄積された電荷量に応じて発生する電圧値を、複数の光電変換素子の素子毎に読み出す。このとき、埋込電極部20と半導体基板部10の間に、撮像信号(出力信号)の大きさに応じた電圧を印加するため、撮像信号のレベルが高いときには、電荷蓄積部40(可変容量素子)の蓄積電荷量Qが大きく設定される。したがって、撮像信号のダイナミックレンジが大きい場合であっても、飽和することのない映像信号を得ることができる。

0065

なお、実施例1では、可変容量半導体素子100を構成する半導体基板部10の内部に、深さ方向に亘ってエミッタ領域12,ベース領域14,コレクタ領域16を順に形成したが、各領域の形成順はこれに限定されるものではない。

0066

また、前記各実施例で説明した可変容量半導体素子100は、従来の撮像素子の埋め込み電極と同じ構造を有しているため、撮像素子を製造するのと同じプロセスで製造することができる。したがって、可変容量半導体素子100は、撮像素子の周辺回路として形成して、撮像装置から出力された撮像信号の信号処理回路に適用するのが望ましい。

0067

さらに、前記各実施例で説明した可変容量半導体素子100は、撮像素子以外の用途、例えば音声信号の信号処理回路を始めとする一般の電子回路にも広く適用可能である。

実施例

0068

以上、本発明の実施例を、図面を用いて説明したが、この実施例は本発明の例示にしか過ぎないものである。そのため、本発明はこの実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。

0069

10・・・・・半導体基板部
12・・・・・エミッタ領域
14・・・・・ベース領域
16・・・・・コレクタ領域
20・・・・・埋込電極部
22・・・・・トレンチ
24・・・・・酸化膜
26・・・・・不純物領域
30,32・・電圧印加部
40・・・・・電荷蓄積部
100・・・・可変容量半導体素子

先行技術

0070

特開2013−187527号公報

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ