図面 (/)

技術 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラム

出願人 ルネサスエレクトロニクス株式会社
発明者 坂元英雄
出願日 2015年1月15日 (4年6ヶ月経過) 出願番号 2015-005958
公開日 2016年7月25日 (2年11ヶ月経過) 公開番号 2016-134391
状態 特許登録済
技術分野 ICの設計・製造(配線設計等) CAD 絶縁ゲート型電界効果トランジスタ
主要キーワード C特性 回路周波数 シミュレーション誤差 レイアウト寸法 回路シミュレーションプログラム ゲートオーバーラップ容量 算出テーブル シミュレーション精度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年7月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

精度の高い回路シミュレーションが可能な回路シミュレーション装置を提供する。

解決手段

回路シミュレーション装置は、レイアウト設計データに基づいてトランジスタゲート電極延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とし、複数の第1のコンタクトとゲート電極との間隔および複数の第2のコンタクトとゲート電極との間隔を第2の間隔として計測する計測部と、計測部により計測された第1および第2の間隔に基づいてトランジスタのゲート電極とソース拡散層およびドレイン拡散層との間のフリンジ容量を算出する算出部と、算出部で算出されたトランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行する処理部とを備える。

概要

背景

近年、半導体装置回路シミュレーション重要性がますます増大してきている。
この点で、従来の半導体装置においては、MOS−FETトランジスタゲートの容量、配線容量の影響が大きく、それに対しMOS−FETトランジスタの近傍容量の影響は無視できる程度であった。

一方で、微細化に伴い、回路シミュレーションとシリコンデバイスとの実測値が合わないという問題が生じている。一例として、40nmテクノロジデジタル回路リングオシレータでは、周波数10%を超えるシミュレーション誤差が発生した。

主な原因は、MOS−FETトランジスタの近傍容量のシミュレーション精度誤差である。

MOS−FETトランジスタの近傍容量の特性が相対的に大きくなり、回路周波数への影響が大きくなってきている。特に、MOS−FETトランジスタの近傍容量で、ゲートフリンジ容量や、ゲートオーバーラップ容量や、ゲートコンタクトプラグ間容量は、回路設計で重要な特性となっている。

この点で、特開2011−129615号公報においては、ゲートとソース及びドレインとの重なり部分の容量であるゲートオーバーラップ容量を抽出する方式が示されている。

概要

精度の高い回路シミュレーションが可能な回路シミュレーション装置を提供する。回路シミュレーション装置は、レイアウト設計データに基づいてトランジスタのゲート電極延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とし、複数の第1のコンタクトとゲート電極との間隔および複数の第2のコンタクトとゲート電極との間隔を第2の間隔として計測する計測部と、計測部により計測された第1および第2の間隔に基づいてトランジスタのゲート電極とソース拡散層およびドレイン拡散層との間のフリンジ容量を算出する算出部と、算出部で算出されたトランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行する処理部とを備える。

目的

本開示は、上記の課題を解決するためになされたものであって、精度の高い回路シミュレーションが可能な回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

レイアウト設計データに基づいてトランジスタゲート電極延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の間隔として計測する計測部と、前記計測部により計測された前記第1および前記第2の間隔に基づいて前記トランジスタの前記ゲート電極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量を算出する算出部と、前記算出部で算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行する処理部とを備える、回路シミュレーション装置

請求項2

前記算出部は、前記第1および第2の間隔に従って予め規定されるフリンジ容量を算出する算出テーブルに従って、前記計測部により計測された前記第1および前記第2の間隔に基づいてフリンジ容量を算出する、請求項1記載の回路シミュレーション装置。

請求項3

前記算出テーブルは、前記第1の間隔毎に前記第2の間隔に従うフリンジ容量の特性が異なる複数のテーブルを有する、請求項2記載の回路シミュレーション装置。

請求項4

前記レイアウト設計データは、マスクレイアウト設計データである、請求項1記載の回路シミュレーション装置。

請求項5

前記処理部は、SPICE(Simulation Program with IntegratedCircuit Emphasis)を利用したレイアウトシミュレーションを実行する、請求項1記載の回路シミュレーション装置。

請求項6

前記処理部は、寄生抵抗および寄生容量の情報を含むネットリスト情報に基づくSPICEを利用したレイアウトシミュレーションを実行し、前記トランジスタのフリンジ容量は、前記寄生容量の情報に含まれる、請求項5記載の回路シミュレーション装置。

請求項7

前記寄生容量の情報は、オーバーラップ容量およびコンタクトプラグ間容量をさらに含む、請求項6記載の回路シミュレーション装置。

請求項8

前記フリンジ容量は、前記複数の第1および第2のコンタクトの配置に依存しない第1の容量特性パラメータと、前記複数の第1および第2のコンタクトの配置に依存する第2の容量特性パラメータとを含む、請求項1記載の回路シミュレーション装置。

請求項9

レイアウト設計データに基づいてトランジスタのゲート電極が延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の間隔として計測するステップと、計測された前記第1および前記第2の間隔に基づいて前記トランジスタの前記ゲート電極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量を算出するステップと、算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行するステップとを備える、回路シミュレーション方法

請求項10

回路シミュレーション装置のコンピュータにおいて実行される回路シミュレーションプログラムであって、前記プログラムは、前記コンピュータに、レイアウト設計データに基づいてトランジスタのゲート電極が延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の間隔として計測するステップと、計測された前記第1および前記第2の間隔に基づいて前記トランジスタの前記ゲート電極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量を算出するステップと、算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行するステップとを備える、処理を実行させる、回路シミュレーションプログラム。

技術分野

0001

本開示は、回路シミュレーション装置回路シミュレーション方法および回路シミュレーションプログラムに関し、トランジスタを備えた半導体装置の回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムに関する。

背景技術

0002

近年、半導体装置の回路シミュレーション重要性がますます増大してきている。
この点で、従来の半導体装置においては、MOS−FETトランジスタのゲートの容量、配線容量の影響が大きく、それに対しMOS−FETトランジスタの近傍容量の影響は無視できる程度であった。

0003

一方で、微細化に伴い、回路シミュレーションとシリコンデバイスとの実測値が合わないという問題が生じている。一例として、40nmテクノロジデジタル回路リングオシレータでは、周波数10%を超えるシミュレーション誤差が発生した。

0004

主な原因は、MOS−FETトランジスタの近傍容量のシミュレーション精度誤差である。

0005

MOS−FETトランジスタの近傍容量の特性が相対的に大きくなり、回路周波数への影響が大きくなってきている。特に、MOS−FETトランジスタの近傍容量で、ゲートフリンジ容量や、ゲートオーバーラップ容量や、ゲートコンタクトプラグ間容量は、回路設計で重要な特性となっている。

0006

この点で、特開2011−129615号公報においては、ゲートとソース及びドレインとの重なり部分の容量であるゲートオーバーラップ容量を抽出する方式が示されている。

先行技術

0007

特開2011−129615号公報

発明が解決しようとする課題

0008

一方で、MOS−FETトランジスタの近傍容量の1つであるゲートフリンジ容量については固定値が一般的に用いられており、精度の高い回路シミュレーションを保障するものではなかった。

0009

本開示は、上記の課題を解決するためになされたものであって、精度の高い回路シミュレーションが可能な回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを提供することを目的とする。

0010

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

0011

一実施例によれば、回路シミュレーション装置は、計測部と、算出部と、処理部とを備える。計測部は、レイアウト設計データに基づいてトランジスタのゲート電極延伸する方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔、および方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクトの隣接するコンタクト間の間隔を第1の間隔とする。また、計測部は、複数の第1のコンタクトとゲート電極との間隔および複数の第2のコンタクトとゲート電極との間隔を第2の間隔として計測する。算出部は、計測部により計測された第1および第2の間隔に基づいてトランジスタのゲート電極とソース拡散層およびドレイン拡散層との間のフリンジ容量を算出する。処理部は、算出部で算出されたトランジスタのフリンジ容量に基づいてレイアウトシミュレーションを実行する。

発明の効果

0012

一実施例によれば、回路シミュレーション装置は、精度の高い回路シミュレーションが可能である。

図面の簡単な説明

0013

実施形態に基づく回路シミュレーション装置1を説明する図である。
実施形態に基づくリングオシレータ回路の一例を説明する図である。
実施形態に基づくインバータIVのレイアウト構成を説明する図である。
実施形態に基づくネットリストの一例を説明する図である。
トランジスタの寄生抵抗(R)および寄生容量(C)を説明する図である。
寄生RC付きネットリストNRの一例を説明する図である。
実施形態に基づくトランジスタのフリンジ容量について説明する図である。
LPE部14の処理を説明するフロー図である。
レイアウト寸法計測部16でレイアウト設計データに基づくコンタクトプラグの配置に従って計測される寸法dc,dpcを説明する図である。
実施形態に基づくフリンジ容量Cfdelを算出するテーブルである。

実施例

0014

本実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

0015

以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

0016

図1は、実施形態に基づく回路シミュレーション装置1を説明する図である。
図1に示されるように、回路シミュレーション装置1は、SPICE(Simulation Program with IntegratedCircuit Emphasis)シミュレーション装置であり、回路設計データと、シミュレーションモデルファイルSMとの入力に基づいて回路ベルでのシミューレーションを実行する回路検証部10を含む。回路検証部10のシミュレーション結果としてレイアウト設計に用いられる回路構成要素素子)の各種パラメータPDが算出される。

0017

また、回路シミュレーション装置1は、レイアウト設計部12と、LPE(Layout Parasitic Extraction)部14と、レイアウト検証部20とを含む。

0018

レイアウト設計部12は、当該パラメータPDに従ってレイアウト設計データLDを生成する。

0019

LPE部14は、レイアウト寸法計測部16と、寄生RC特性計算部18とを含む。
レイアウト寸法計測部16は、レイアウト設計データLDに従って各種レイアウト寸法を計測(計算)する。

0020

寄生RC特性計算部18は、計測されたレイアウト寸法に従ってMOS−FETトランジスタ(以下、単にトランジスタとも称する)の寄生抵抗(R)および寄生容量(C)を計算し、寄生抵抗および寄生容量を考慮した寄生RC付きネットリストNRを出力する。

0021

レイアウト検証部20は、寄生RC付きネットリストNRとシミュレーションモデルファイルSMとに基づいてシミュレーション結果SDを出力する。

0022

図2は、実施形態に基づくリングオシレータ回路の一例を説明する図である。
図2に示されるように、複数のインバータIVが直列に接続されるとともに、リング状に接続された構成が示されている。また、インバータIVは、PチャネルMOSトランジスタおよびNチャネルMOSトランジスタとを含む。

0023

回路検証部10は、回路設計データとして一例としてリングオシレータ回路の回路図と、シミュレーションモデルファイルとに基づいて回路シミュレーションを実行する。当該回路シミュレーションにより、設計したリングオシレータ回路が所望の特性(例えば周波数特性)が出力されるか否かを検証する。所望の特性が出力されない場合には、再び各種パラメータPDを調整して所望の特性が出力されるように調整する。

0024

レイアウト設計部12は、回路検証部10での回路シミュレーションにより所望の特性が得られるリングオシレータ回路の検証結果として得られるパラメータPDに従ってレイアウト設計データLDを設計する。具体的には、リングオシレータ回路を形成するためのマスクレイアウトパターンを設計する。

0025

図3は、実施形態に基づくインバータIVのレイアウト構成を説明する図である。
図3に示されるように、当該レイアウト構成は、レイアウト設計データLDの一部である。

0026

インバータIVは、PチャネルMOSトランジスタおよびNチャネルMOSトランジスタを有する。PチャネルMOSトランジスタのソース拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して電源線DDと接続される。また、ドレイン拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して出力信号が出力される信号線UTと接続される。

0027

ゲートは、入力信号が入力される信号線INと接続される。
同様に、NチャネルMOSトランジスタのソース拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して接地線SSと接続される。また、ドレイン拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して出力信号が出力される信号線OUTと接続される。

0028

また、レイアウト設計部12は、レイアウト設計データLDとして、シミュレーションで利用するネットリストを設計する。

0029

図4は、実施形態に基づくネットリストの一例を説明する図である。
図4に示されるように、ここでは、図3のレイアウト構成のインバータIVのNチャネルMOSトランジスタのゲートを構成する1層の金属配線層(M1)のゲート長Lおよびゲート幅Wの長さが一例として示されている。他のレイアウト構成についても同様にネットリストとして記述されている。

0030

LPE部14は、レイアウト設計部12により設計されたレイアウト設計データLDに基づいて寄生RC特性を計算する。

0031

図5は、トランジスタの寄生抵抗(R)および寄生容量(C)を説明する図である。
図5に示されるように、1つのトランジスタに対して回路シミュレーションに影響を与える種々の寄生抵抗(R)および寄生容量(C)が付加された状態が示されている。

0032

LPE部14のレイアウト寸法計測部16は、レイアウト設計データLDに従って寄生RC特性を演算するために必要な各種レイアウト寸法を計測する。

0033

寄生RC特性計算部18は、計測されたレイアウト寸法に従ってトランジスタの各寄生抵抗(R)および寄生容量(C)を計算する。

0034

寄生容量として、本例においては主にフリンジ容量について説明するが、フリンジ容量だけでなく、オーバーラップ容量およびコンタクトプラグ間容量も算出した寄生容量を計算する。

0035

図6は、寄生RC付きネットリストNRの一例を説明する図である。
図6に示されるように、ここでは、図4のネットリストに加えて、インバータIVのNチャネルMOSトランジスタの寄生抵抗(R)および寄生容量(C)の寄生RC特性に関する情報が述されている。

0036

また、レイアウト寸法計測部16により計測されたレイアウト寸法の情報も記述されている。例えば、トランジスタのソース拡散層の長さSAおよびドレイン拡散層の長さSBが記述されている。

0037

レイアウト検証部20は、寄生RC付きネットリストNRと、シミュレーションモデルファイルSMとに基づいてレイアウトシミュレーションを実行する。当該レイアウトシミュレーションにより、設計したリングオシレータ回路が所望の特性(例えば周波数特性)が出力されるか否かを検証する。所望の特性が出力されない場合には、再びレイアウト設計データを調整して所望の特性が出力されるように調整する。

0038

<フリンジ容量について>
図7は、実施形態に基づくトランジスタのフリンジ容量について説明する図である。

0039

図7には、トランジスタの断面構造が示されている。
具体的には、トランジスタは、ドレイン拡散層32と、ソース拡散層36と、ゲート34と、コンタクトプラグ30とを含む。

0040

ここで、ゲート34とソース拡散層36およびドレイン拡散層32との重なり部分の容量であるゲートオーバーラップ容量Covと、ゲート34とコンタクトプラグ30との間のコンタクトプラグ間容量Cctとが示されている。

0041

また、ゲート34とソース拡散層36およびドレイン拡散層32との間のフリンジ容量Cfとが示されている。

0042

従来においては、ゲート34とソース拡散層36およびドレイン拡散層32との間のフリンジ容量Cfは、ソース拡散層36およびドレイン拡散層32に接続されるコンタクトプラグの配置によらず、固定値で設定されていた。

0043

実際には、コンタクトプラグ30が配置されると、ソース拡散層36およびドレイン拡散層32への電気力線が一部シールドされ、フリンジ容量Cfが減少する物理現象が生じる。

0044

本例においては、コンタクトプラグ30の配置によらず決まるフリンジ容量成分Cf1(第1の容量特性パラメータ)と、コンタクトプラグの配置に従って特性が変わるフリンジ容量成分をCf2,Cf3(第2の容量特性パラメータ)として説明する。

0045

フリンジ容量成分Cf2は、コンタクトプラグ30を配置した場合、ソース拡散層36およびドレイン拡散層32上へ電気力線が物理的に接続されない物理原理から配置に応じて変動する容量成分である。

0046

フリンジ容量成分Cf3は、コンタクトプラグ30を配置した場合、コンタクトプラグ30からゲート方向後方部への拡散層上へ電気力線が物理的に接続されない物理原理から配置に応じて変動する容量成分である。

0047

微細化が進むにつれて、ゲート、コンタクトプラグ間の寸法が小さくなるため、フリンジ容量成分Cf1に対して、変動するフリンジ容量成分Cf2,Cf3の割合が相対的に大きくなる。

0048

したがって、従来のシミュレーションで利用するフリンジ容量と実測値のフリンジ容量との間には無視できない乖離が生じていた
それゆえ、コンタクトプラグの配置によって電気力線がシールドされ、ソース及びドレインの拡散層へ接続されるフリンジ容量が減少する物理現象が生じるため、コンタクトプラグの配置に従う寸法dc,dpcに応じて変動するフリンジ容量Cfdel(Cf2+Cf3)を算出する必要がある。

0049

ここで、寸法dcは、隣接するコンタクトプラグ間の寸法(第1の間隔)である。端に設けられたコンタクトプラグの場合には、拡散層の端と当該コンタクトプラグとの間の寸法である。寸法dpcは、ゲートとコンタクトプラグ間の寸法(第2の間隔)である。

0050

図8は、LPE部14の処理を説明するフロー図である。
図8に示されるように、まず、レイアウト設計データに基づいて寸法dc,dpcを計測する処理を実行する(ステップS2)。

0051

次に、計測した寸法dc,dpcに基づいてフリンジ容量Cfdelを算出する(ステップS4)。

0052

次に、固定されたフリンジ容量Cf1と、変動するフリンジ容量Cfdelを寄生RC付きネットリストに付加する処理を実行する(ステップS6)。

0053

そして、処理を終了する(エンド)。
図9は、レイアウト寸法計測部16でレイアウト設計データに基づくコンタクトプラグの配置に従って計測される寸法dc,dpcを説明する図である。

0054

図9に示されるように、ソース拡散層には、ゲート電極が延伸する方向に並ぶようにして2つのコンタクトプラグCP1,CP2が配置される。また、ドレイン拡散層には、ゲート電極が延伸する方向に並ぶようにして2つのコンタクトプラグCP3,CP4が配置される。

0055

コンタクトプラグCP1のゲートとの間の寸法dpcは、dpc1として計測(計算)される。

0056

また、コンタクトプラグCP1の拡散層の端までの寸法dcは、dc1として計測(計算)される。

0057

コンタクトプラグCP2のゲートとの間の寸法dpcは、dpc2として計測(計算)される。

0058

また、コンタクトプラグCP1とCP2との間の寸法dcは、dc2として計測(計算)される。

0059

コンタクトプラグCP2の拡散層の端までの寸法dcは、dc3として計測(計算)される。

0060

コンタクトプラグCP3のゲートとの間の寸法dpcは、dpc3として計測(計算)される。

0061

また、コンタクトプラグCP3の拡散層の端までの寸法dcは、dc3として計測(計算)される。

0062

コンタクトプラグCP4のゲートとの間の寸法dpcは、dpc4として計測(計算)される。

0063

また、コンタクトプラグCP3とCP4との間の寸法dcは、dc4として計測(計算)される。

0064

コンタクトプラグCP4の拡散層の端までの寸法dcは、dc5として計測(計算)される。

0065

図10は、実施形態に基づくフリンジ容量Cfdelを算出するテーブルである。
図10に示されるように、寸法dc,dpcに従う変動するフリンジ容量Cfdelの特性線が示されている。当該テーブルは、予め寸法を測定して実験等することにより得られる特性線である。

0066

また、当該テーブルは、LPE部14に保持されていても良いし、格納された図示しない記憶部から取得するようにしても良い。

0067

寄生RC特性計算部18は、レイアウト寸法計測部16で計測された寸法に基づいて当該テーブルを利用してフリンジ容量を計算する。

0068

一例として寸法dc1,dc2,dc3(dc1>dc2>dc3)それぞれに対応するフリンジ容量の特性線が設けられている。ここでは、寸法dpcと、dcとをパラメータとするcfdel関数の特性線が示されている。

0069

当該フリンジ容量は、単位長当たりのフリンジ容量である。
したがって、ソース側のフリンジ容量Cfdelは、cfdel(dpc1,dc1)×w1+cfdel(dpc2,dc2)×w2/2+cfdel(dpc2,dc2)×w2/2+cfdel(dpc2,dc3)×w3として算出することが可能である。

0070

同様に、ドレイン側のフリンジ容量Cfdelは、cfdel(dpc3,dc3)×w4+cfdel(dpc3,dc4)×w5/2+cfdel(dpc4,dc4)×w5/2+cfdel(dpc4,dc5)×w6として算出することが可能である。

0071

当該フリンジ容量Cfdelと、固定されたフリンジ容量Cf1とに基づきフリンジ容量Cfを算出することが可能である。

0072

そして、当該情報が寄生RC付きネットリストに付加されて、レイアウト検証部20でレイアウトシミュレーションを実行することにより精度の高いシミュレーションが可能となる。

0073

また、本実施形態におけるプログラムとして、上記の図8等で説明した処理をパーソナルコンピュータで実行可能なアプリケーションを提供してもよい。このとき、本実施の形態に係るプログラムは、パーソナルコンピュータ上で実行される各種アプリケーションの一部の機能として組み込まれてもよい。

0074

1回路シミュレーション装置、10回路検証部、12レイアウト設計部、14LPE部、16レイアウト寸法計測部、18寄生RC特性計算部、20レイアウト検証部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ