図面 (/)

技術 光電変換装置

出願人 エイブリック株式会社
発明者 宇都宮文靖
出願日 2014年12月25日 (4年6ヶ月経過) 出願番号 2014-262943
公開日 2016年7月7日 (3年0ヶ月経過) 公開番号 2016-123026
状態 特許登録済
技術分野 光信号から電気信号への変換 固体撮像素子 受光素子3(フォトダイオード・Tr)
主要キーワード 電圧リミット回路 四角領域 再リセット 想定範囲 リミット電圧 フォトダイオード電圧 リミット回路 リセット信号入力端子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年7月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

多い光量が入射された場合に、リセット時間が長くなるのを防止した光電変換装置を提供する。

解決手段

入射光量に応じた光電流を流すフォトダイオード105と、フォトダイオード105の寄生容量をリセット電圧充電するリセット回路103と、フォトダイオード105の寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路102と、フォトダイオード105の寄生容量の電圧を出力する出力回路106と、を備える。

概要

背景

図4に従来の光電変換装置光電変換素子周辺回路図を示す。従来の光電変換装置の光電変換素子周辺の回路は、リセット回路103と、光電変換素子であるフォトダイオード105と、NMOSトランジスタ415と、NMOSトランジスタ401と、信号出力線403と、で構成される。フォトダイオード105は、入射された光量に応じた光電流を発生する。リセット回路103は、フォトダイオード105の電圧リセット電圧リセットする。NMOSトランジスタ415は、フォトダイオード105の電圧に基づいた電圧をソースから出力する。NMOSトランジスタ401は、NMOSトランジスタ415のソース電圧を、信号出力線403へ出力するかを選択する。リセット回路103は、ゲートリセット信号入力端子112に接続され、ドレインがリセット電圧入力端子120に接続され、ソースがフォトダイオード105のN型端子に接続されたNMOSトランジスタ113で構成される。

NMOSトランジスタ415は、ゲートがフォトダイオード105のN型端子に接続され、ドレインが電源端子100に接続され、ソースがNMOSトランジスタ401のドレインに接続される。NMOSトランジスタ401は、ゲートが出力選択信号入力端子402に接続され、ソースが信号出力線403に接続される。フォトダイオード105は、P型端子がGND端子101に接続される。
上記構成の従来の光電変換装置は、以下のように動作をして、発生する光電流に応じた出力信号を出力する。

フォトダイオード105は、リセット信号がリセット信号入力端子112に入力されると、N型電極の電圧をリセット電圧入力端子120に入力されたリセット電圧Vresにリセットされる。このため、フォトダイオード105は自ら持つ寄生容量にリセット電圧Vresが充電される。リセットが解除されると、フォトダイオード105は、入射光に応じた光電流で寄生容量の電圧を放電する。所定の時間が経過後、フォダイオード105が再リセットされる。フォトダイオード105の放電後の放電電圧と、この再リセットされたフォトダイオード105のリセット電圧は、NMOSトランジスタ415のソース電圧に変換され、MOSトランジスタ401を介して、その都度、信号出力線403へ出力される。信号出力線403へ出力されたフォトダイオード105のリセット電圧と放電電圧に基づく電圧は、図示していない出力回路にて比較される。出力回路は電圧の比較により得た電圧差を、増幅回路により増幅し、増幅した電圧をフォトダイオード105の入射光量に比例した電圧として出力する(例えば、特許文献1参照)。

概要

多い光量が入射された場合に、リセット時間が長くなるのを防止した光電変換装置を提供する。入射光量に応じた光電流を流すフォトダイオード105と、フォトダイオード105の寄生容量をリセット電圧に充電するリセット回路103と、フォトダイオード105の寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路102と、フォトダイオード105の寄生容量の電圧を出力する出力回路106と、を備える。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入射光量に応じた光電流を流すフォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードの寄生容量をリセット電圧充電するリセット回路と、前記フォトダイオードに接続され、前記フォトダイオードの寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路と、前記フォトダイオードに接続され、前記フォトダイオードの前記寄生容量の電圧を出力する出力回路と、を備えたことを特徴とする光電変換装置

請求項2

前記リミット回路は、ゲートリミット電圧が入力されたNMOSトランジスタを有し、前記寄生容量の電圧が所定の電圧より低下した際に、前記NMOSトランジスタが前記光電流に応じた電流を流す、ことを特徴とする請求項1に記載の光電変換装置。

技術分野

0001

本発明は、光電変換素子に発生する光電流に応じた出力信号を出力する光電変換装置に関する。

背景技術

0002

図4に従来の光電変換装置の光電変換素子周辺回路図を示す。従来の光電変換装置の光電変換素子周辺の回路は、リセット回路103と、光電変換素子であるフォトダイオード105と、NMOSトランジスタ415と、NMOSトランジスタ401と、信号出力線403と、で構成される。フォトダイオード105は、入射された光量に応じた光電流を発生する。リセット回路103は、フォトダイオード105の電圧リセット電圧リセットする。NMOSトランジスタ415は、フォトダイオード105の電圧に基づいた電圧をソースから出力する。NMOSトランジスタ401は、NMOSトランジスタ415のソース電圧を、信号出力線403へ出力するかを選択する。リセット回路103は、ゲートリセット信号入力端子112に接続され、ドレインがリセット電圧入力端子120に接続され、ソースがフォトダイオード105のN型端子に接続されたNMOSトランジスタ113で構成される。

0003

NMOSトランジスタ415は、ゲートがフォトダイオード105のN型端子に接続され、ドレインが電源端子100に接続され、ソースがNMOSトランジスタ401のドレインに接続される。NMOSトランジスタ401は、ゲートが出力選択信号入力端子402に接続され、ソースが信号出力線403に接続される。フォトダイオード105は、P型端子がGND端子101に接続される。
上記構成の従来の光電変換装置は、以下のように動作をして、発生する光電流に応じた出力信号を出力する。

0004

フォトダイオード105は、リセット信号がリセット信号入力端子112に入力されると、N型電極の電圧をリセット電圧入力端子120に入力されたリセット電圧Vresにリセットされる。このため、フォトダイオード105は自ら持つ寄生容量にリセット電圧Vresが充電される。リセットが解除されると、フォトダイオード105は、入射光に応じた光電流で寄生容量の電圧を放電する。所定の時間が経過後、フォダイオード105が再リセットされる。フォトダイオード105の放電後の放電電圧と、この再リセットされたフォトダイオード105のリセット電圧は、NMOSトランジスタ415のソース電圧に変換され、MOSトランジスタ401を介して、その都度、信号出力線403へ出力される。信号出力線403へ出力されたフォトダイオード105のリセット電圧と放電電圧に基づく電圧は、図示していない出力回路にて比較される。出力回路は電圧の比較により得た電圧差を、増幅回路により増幅し、増幅した電圧をフォトダイオード105の入射光量に比例した電圧として出力する(例えば、特許文献1参照)。

先行技術

0005

特開2001−308306号公報

発明が解決しようとする課題

0006

しかしながら従来の光電変換装置では、光電変換素子であるフォトダイオードに強い光が入射された後に、フォトダイオードの電圧をリセットする際に、フォトダイオードの電圧がリセット電圧まで達するまでに時間がかかるという課題があった。

0007

光電変換装置は、画像読み取り装置に使用される。近年の画像読み取り装置は、読み取り速度高速化のニーズが高い。このため、光電変換装置は、高速で画像を繰り返し読む必要が出てきた。従来の光電変換装置は、高速で画像を繰り返し読むためには、この際に繰り返し行なわれるフォトダイオードのリセット時間も短くする必要がある。しかし、画像を読み取る方式によっては強い光がフォトダイオードに入射されるため、フォトダイオードのリセット時間を長くする必要がある。このため、上記従来の光電変換装置を用いた画像読み取り装置では、読み取りを高速化できない課題があった。

課題を解決するための手段

0008

上記従来の課題を解決するために、本発明の光電変換装置は、以下のような構成とした。
入射光量に応じた光電流を流すフォトダイオードと、フォトダイオードの寄生容量をリセット電圧に充電するリセット回路と、フォトダイオードの寄生容量の電圧を所定の電圧より低下するのを防止する電圧リミット回路と、フォトダイオードの寄生容量の電圧を出力する出力回路と、を備えた光電変換装置とした。

発明の効果

0009

本発明の光電変換装置によれば、想定外の強い光量が光電変換素子として内蔵したフォトダイオードに入射された後、このフォトダイオードをリセットする際に、リセットを開始する際のフォトダイオード電圧所定電圧以上にリミットされる。このため、フォトダイオードの電圧低下によるフォトダイオードの寄生容量の増大を防止でき、この寄生容量をリセット電圧に充電する時間が短縮できる。

図面の簡単な説明

0010

本実施形態の光電変換回路の光電変換素子周辺回路を示す回路図である。
本実施形態の光電変換回路に用いたフォトダイオードの断面構造の一部を示した図である。
本実施形態の光電変換回路に用いたフォトダイオードにかかる電圧に対するフォトダイオードの寄生容量値の関係を示したグラフである。
従来の光電変換装置の光電変換素子周辺回路を示す回路図である。

実施例

0011

図1は、本実施形態の光電変換装置の光電変換素子周辺回路を示す回路図である。本実施形態の光電変換装置は、リミット回路102と、リセット回路103と、フォトダイオード105と、ソースフォロア回路104と、出力回路106と、を有している。

0012

フォトダイオード105は、光電変換機能を有し、入射された光量に応じた光電流を発生する。リミット回路102は、フォトダイオード105の電圧を設定されたリミット電圧以下にならないようにリミットする。リセット回路103は、フォトダイオード105の電圧をリセット電圧Vresにリセットする。ソースフォロア回路104は、フォトダイオード105の電圧に基づいた電圧を出力する。出力回路106は、ソースフォロア回路104から出力された電圧を処理し、この処理結果に基づいた出力電圧Voutを出力する。

0013

リミット回路102は、ゲートがリミット電圧入力端子110に接続され、ドレインが電源端子100に接続され、ソースがフォトダイオード105のN型端子に接続されたNMOSトランジスタ111で構成される。リセット回路103は、ゲートがリセット信号入力端子112に接続され、ドレインがリセット電圧入力端子120に接続され、ソースがフォトダイオード105のN型端子に接続されたNMOSトランジスタ113で構成される。ソースフォロア回路104は、定電流源114と、PMOSトランジスタ115と、で構成される。定電流源114は、電源端子100とPMOSトランジスタ115のソース間に設けられ、電源端子からPMOSトランジスタ115のソースへ定電流を供給する。PMOSトランジスタ115は、ゲートがフォトダイオード105のN型端子に接続され、ドレインがGND端子101に接続され、ソースは出力回路106の入力端子117に接続される。フォトダイオード105は、P型端子がGND端子101に接続される。

0014

本実施形態の光電変換装置は、以下のように動作をして、発生する光電流に応じた出力信号を出力する。
フォトダイオード105は、リセット信号がリセット信号入力端子112に入力されると、N型電極の電圧をリセット電圧Vresにリセットされる。このため、フォトダイオード105は、自ら持つ寄生容量にリセット電圧が充電される。その後、フォトダイオード105は、自らが光電変換で発生させた光電流で、自ら持つ寄生容量に充電されたリセット電圧を放電する。そして、フォトダイオード105は、再度リセット電圧に再リセットされる。リミット回路102は、フォトダイオード105の電圧が、リミット電圧入力端子110に入力されたリミット電圧Vlimから、NMOSトランジスタ111のしきい値電圧を引いた値を下回ると機能し始める。機能し始めたリミット回路は、フォトダイオード105のN型端子のさらなる電圧低下を防止する。一方、再リセットされたフォトダイオード105のリセット電圧と、フォトダイオード105の放電後の放電電圧は、ソースフォロア回路104のPMOSトランジスタの115のソース電圧に変換され、出力端子の入力端子117に入力される。出力回路106はソースフォロア回路104から出力されるフォトダイオード105のリセット電圧と放電電圧に基づく電圧を比較しそれら電圧の電圧差を抽出する。抽出された電圧差は、出力回路106でさらに所定倍率で増幅され、出力回路106の出力端子118から、出力電圧Voutとして出力される。上記本実施形態の光電変換装置は、電源電圧3.3Vで使用される場合を想定している。この場合、リセット電圧Vresは2.2Vに設定し、検出が必要な最大の光量が入射された場合で、リセット電圧から0.5V程度低下するよう設計されている。これは、放電電圧を0.5Vよりも増加させると、フォトダイオードのジャンクション部分の寄生容量が急激に増加し、入射光量変化に対する出力電圧の変化が線形で無くなるからである。従って、本実施形態の光電変換装置は、想定される範囲の光量を読み取る場合は、フォトダイオードの電圧がリセット電圧から最大でも0.5V程度しか低下しないため、フォトダイオードの寄生容量が増大しない。一方、本実施形態の光電変換装置に想定範囲外の強い光量が入射された場合、フォトダイオードの放電電圧が想定される電圧未満に低下し、さらに低下しようとするが、リミット回路が機能し始めるため、フォトダイオードの放電電圧はリミット回路により設定されたリミット電圧以上にリミットされる。このため、本実施形態の光電変換装置は、想定範囲外の強い光量が入射された場合でも、フォトダイオードの放電電圧がリミット回路により、設定されたリミット電圧以上にリミットされる。従って、本実施形態の光電変換装置は、フォトダイオードの寄生容量の増加が無く、この寄生容量をリセット電圧Vresまで充電する際に必要なリセット時間が長くなるのを防止できる。

0015

上記したように、本実施形態の光電変換装置は、想定外の強い光量が入射された場合でも、リセット時間を長くする必要が無い。従って、本実施形態の光電変換装置を用いた画像読み取り装置の読み取り速度を速めることができる。

0016

図2は、本実施形態の光電変換装置に用いるフォトダイオード105の一部の断面構造を示した図である。
フォトダイオード105は、P基板領域201とNウェル領域202とN型領域203とP型領域204とロコス酸化膜204と、を有している。ロコス酸化膜204は、中央の四角領域のみ無い状態で基板上面に形成される。深さが浅いN型領域203は、ロコス酸化膜203が無い基板上面に形成される。深さの深いNウェル領域202は、N型領域203の周囲を囲む様に形成される。深さの浅いP型領域は、ロコス酸化膜204の下に形成される。P基板領域201とP型領域204には、GND端子が接続され、N型領域203にフォトダイオード電圧が入力される。

0017

図2点線は、ジャンクションからNウェル領域202に伸び空乏層領域を示したものである。フォトダイオード105のフォトダイオード電圧が低いと、P基板領域201とNウェル領域202の底面のジャンクションからNウェル領域202へと伸びる空乏層と、P型領域204とNウェル領域202の上面のジャンクションからNウェル領域202へ伸びる空乏層とが離れてしまう。このため、フォトダイオード105のジャンクションによる寄生容量は、Nウェル領域202の底面と上面の広い領域で存在するので、非常に大きくなる。しかし、フォトダイオード105のフォトダイオード電圧が高いと、Nウェル領域202の底面と上面から伸びる空乏層が結合するため、大きかったNウェル領域202の底面と上面のジャンクション容量による寄生容量が非常に小さくなる。

0018

図3に、上記構造のフォトダイオードのフォトダイオード電圧に対するジャンクション容量による寄生容量値の関係を示す。低下するフォトダイオード電圧が0.2Vを下回るあたりから急激に寄生容量が増加し、フォトダイオード電圧が0.1Vを下回るあたりでは、Nウェル領域の底面と上面からの空乏層が完全に離れるので、寄生容量は急激に増加する。

0019

上記したように、本実施形態の光電変換装置に用いるフォトダイオードは、フォトダイオード電圧が高い場合は、ジャンクションによる寄生容量が少ないため、フォトダイオードの光電流による自らの寄生容量の放電速度が高くなる。このため、本実施形態の光電変換装置は、感度が向上する。

0020

しかし、本実施形態の光電変換装置は、フォトダイオード電圧が0.2Vを下回ると、フォトダイオードのジャンクションによる寄生容量が急激に増加するため、フォトダイオードの光電流による自らの寄生容量の放電速度が低くなるだけでなく、この電圧からのリセットに時間がかかってしまう。このため、本実施形態の光電変換装置は、フォトダイオード電圧が0.2Vを下回ると、感度が低下するだけでなく、リセット時間も長く必要になってくる。

0021

上記課題を解決するために、本実施形態の光電変換装置は、リミット回路で、フォトダイオード電圧の低下を0.2V以上にリミットしている。これにより、本実施形態の光電変換装置は、感度の低下も無く、リセット時間の遅延も無い。従って、本実施形態の光電変換装置を、想定外の強い光が入射された後に弱い光の入射を検出する紙幣読み取り等の画像読み取り装置に使用した場合でも、誤検出することがない。

0022

なお、本実施形態の光電変換装置では、リセット用NMOSトランジスタとは別に、リミット用NMOSトランジスタを設ける構成で示したが、リセット用とリミット用のNMOSトランジスタを1個のNMOSタランジスタで構成し、このNMOSトランジスタのゲートにリセット時は、リセット電圧Vresを入力し、リミット時はリミット電圧を入力する構成としても、上記本実施形態の光電変換装置と同じ効果が得られる。さらに、リセット用NMOSトランジスタとリミット用NMOSとランジスタは、共通にすることにより、フォタダイオードの寄生容量に並列接続されるNMOSトランジスタの寄生容量が減少する。このため、リセット用NMOSトランジスタとリミット用NMOSとランジスタを共通にした光電変換装置の方が、共通にしない場合に比べて感度が向上する。

0023

102リミット回路
103リセット回路
104ソースフォロア回路
105フォトダイオード
106 出力回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ソニーセミコンダクタソリューションズ株式会社の「 撮像素子」が 公開されました。( 2019/05/09)

    【課題・解決手段】本技術は、ノイズを低減させることができるようにする撮像素子に関する。光電変換素子と、光電変換素子からの信号を増幅する第1の増幅素子と、第1の増幅素子からの出力を増幅する第2の増幅素子... 詳細

  • 浜松ホトニクス株式会社の「 画素回路および固体撮像装置」が 公開されました。( 2019/05/09)

    【課題】画素回路を狭ピッチ化することができるとともに出力レンジの低下を抑制することができる差動増幅器を提供する。【解決手段】画素回路21は、差動増幅器51、NMOSトランジスタ56およびNMOSトラン... 詳細

  • キヤノン株式会社の「 撮像装置およびその制御方法」が 公開されました。( 2019/05/09)

    【課題】合焦近傍の被写体をボケた前景や背景との対比により際立たせる効果の有無を撮影前に報知する撮像装置を提供する。【解決手段】この撮像装置は、撮像手段により異なる複数の視点で撮像された複数の視点画像を... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ