図面 (/)

技術 固体撮像装置

出願人 キヤノン株式会社
発明者 大貫裕介小林昌弘三木崇史
出願日 2014年12月16日 (6年0ヶ月経過) 出願番号 2014-254581
公開日 2016年6月23日 (4年6ヶ月経過) 公開番号 2016-115855
状態 特許登録済
技術分野 光信号から電気信号への変換 固体撮像素子
主要キーワード 広がり量 n領域 ソースフォロアトランジスタ ポテンシャル勾配 界面構造 光電変換部側 ポテンシャル差 トランジタ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年6月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

光電変換部から電荷蓄積部へ電荷転送する場合において、電荷転送効率を向上させることが可能な新規固体撮像装置を提供する。

解決手段

光電変換部と、電荷蓄積部と、フローティングディフュージョンとを有するアクティブ領域と、アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する。平面視において、第1の転送トランジスタゲート下における電荷蓄積部側のアクティブ領域の幅が、第1の転送トランジスタのゲート下における光電変換部側のアクティブ領域の幅よりも大きい。

概要

背景

光電変換部を含む画素が行及び列方向に複数配置されたCMOSイメージセンサにおいて、全画素で同時に露光開始露光終了電子的に制御する構成が提案されている(グローバル電子シャッタ)。

グローバル電子シャッタの機能を実現する構成として、特許文献1には、画素内に光電変換部及びフローティングディフュージョンとは別に電荷蓄積部を有する例が開示されている。この構成によれば、光電変換部から電荷蓄積部に電荷転送され、電荷蓄積部からフローティングディフュージョンへ電荷が転送される。

概要

光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規固体撮像装置を提供する。 光電変換部と、電荷蓄積部と、フローティングディフュージョンとを有するアクティブ領域と、アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する。平面視において、第1の転送トランジスタゲート下における電荷蓄積部側のアクティブ領域の幅が、第1の転送トランジスタのゲート下における光電変換部側のアクティブ領域の幅よりも大きい。

目的

本発明では、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

光電変換部と、該光電変換部の電荷転送する第1の転送トランジスタと、該第1の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第2の転送トランジスタと、該第2の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素行列状に複数配置された撮像領域を有する固体撮像装置であって、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、平面視において、前記第1の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第1の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きいことを特徴とする固体撮像装置。

請求項2

前記第1の転送トランジスタをオンにした場合に、前記第1の転送トランジスタのゲート下の前記電荷に対するポテンシャルは、前記光電変換部側よりも前記電荷蓄積部側で低くなることを特徴とする請求項1に記載の固体撮像装置。

請求項3

平面視において、前記アクティブ領域には、前記アクティブ領域と前記素子分離領域の境界部分に沿って延在するように第2導電型半導体領域が配されていることを特徴とする請求項1または2に記載の固体撮像装置。

請求項4

平面視において、前記第2の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第2の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項1から3のいずれか1項に記載の固体撮像装置。

請求項5

第1導電型の第1半導体領域を有する光電変換部と、前記光電変換部の電荷を転送する第1の転送トランジスタと、第1導電型の第2半導体領域を有し、前記第1の転送トランジスタにより前記電荷が転送される電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を転送する第2の転送トランジスタと、前記第2の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する固体撮像装置であって、前記第1の転送トランジスタのゲート下における前記第1の転送トランジスタのチャネル幅方向断面において、前記第1半導体領域および前記第2半導体領域は第2導電型の第3半導体領域の間に配されており、前記第3半導体領域の間に配されている第2半導体領域の幅は、前記第3半導体領域の間に配されている前記第1半導体領域の幅よりも大きいことを特徴とする固体撮像装置。

請求項6

前記光電変換部は、前記第1半導体領域の上面と接する第2導電型の半導体領域と、前記第1半導体領域の下面と接する第1導電型の半導体領域とを更に有することを特徴とする請求項5に記載の固体撮像装置。

請求項7

前記光電変換部は、前記第1半導体領域の上面と接する第2導電型の半導体領域と、前記第1半導体領域の下面と接する第2導電型の半導体領域とを更に有することを特徴とする請求項5に記載の固体撮像装置。

請求項8

前記電荷蓄積部は、前記第2半導体領域の上面と接する第2導電型の半導体領域と、前記第2半導体領域の下面と接する第2導電型の半導体領域とを有することを特徴とする請求項5から7のいずれか1項に記載の固体撮像装置。

請求項9

平面視において、前記アクティブ領域には、第2導電型の半導体領域が、前記光電変換部から前記電荷蓄積部まで延在して配されていることを特徴とする請求項5または6に記載の固体撮像装置。

請求項10

前記第1の転送トランジスタのゲート下における前記第1の転送トランジスタのチャネル幅方向断面において、前記第2半導体領域は、前記第3半導体領域とは別の第2導電型の半導体領域の間に配されていることを特徴とする請求項9に記載の固体撮像装置。

請求項11

第1導電型はn型であり、第2導電型はp型であることを特徴とする請求項6から10のいずれか1項に記載の固体撮像装置。

請求項12

平面視において、前記第2の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第2の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項5から11のいずれか1項に記載の固体撮像装置。

請求項13

第1導電型の第1半導体領域を有する光電変換部と、前記光電変換部の電荷を転送する第1の転送トランジスタと、第1導電型の第2半導体領域を有し、前記第1の転送トランジスタにより前記電荷が転送される電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を転送する第2の転送トランジスタと、前記第2の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有する固体撮像装置であって、前記第1の転送トランジスタの下における前記第1の転送トランジスタのチャネル幅方向断面において、前記第1半導体領域および前記第2半導体領域は、第2導電型の第3半導体領域の間に配され、前記第1半導体領域と前記第3半導体領域との間には第1導電型の第4半導体領域が配され、前記第2半導体領域と前記第3半導体領域との間には第1導電型の第5半導体領域が配されており、前記第2半導体領域と前記第5半導体領域の幅の合計は前記第1半導体領域と前記第4半導体領域の幅の合計よりも大きいことを特徴とする固体撮像装置。

請求項14

平面視において、前記第2の転送トランジスタ下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第2の転送トランジスタ下における前記フローティングディフュージョン側の前記アクティブ領域の幅よりも大きいことを特徴とする請求項13に記載の固体撮像装置。

技術分野

0001

本発明は、固体撮像装置に関する。

背景技術

0002

光電変換部を含む画素が行及び列方向に複数配置されたCMOSイメージセンサにおいて、全画素で同時に露光開始露光終了電子的に制御する構成が提案されている(グローバル電子シャッタ)。

0003

グローバル電子シャッタの機能を実現する構成として、特許文献1には、画素内に光電変換部及びフローティングディフュージョンとは別に電荷蓄積部を有する例が開示されている。この構成によれば、光電変換部から電荷蓄積部に電荷転送され、電荷蓄積部からフローティングディフュージョンへ電荷が転送される。

先行技術

0004

特開2008—103647号公報

発明が解決しようとする課題

0005

特許文献1に記載の構成では、光電変換部と電荷蓄積部との電位差が小さい場合、光電変換部から電荷蓄積部へ電荷を転送する際に、転送トランジタゲート下に存在する電子の一部が電荷蓄積部へ転送されずに光電変換部に戻る可能性がある。このため、光電変換部から電荷蓄積部への電荷転送効率が低くなる。

0006

そこで、本発明では、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することを目的とする。

課題を解決するための手段

0007

本願発明に係る固体撮像装置は、光電変換部と、該光電変換部の電荷を転送する第1の転送トランジスタと、該第1の転送トランジスタにより前記電荷が転送される電荷蓄積部と、該電荷蓄積部に蓄積された電荷を転送する第2の転送トランジスタと、該第2の転送トランジスタにより前記電荷が転送されるフローティングディフュージョンと、を有する画素が行列状に複数配置された撮像領域を有する固体撮像装置であって、前記光電変換部と、前記電荷蓄積部と、前記フローティングディフュージョンとを有するアクティブ領域と、前記アクティブ領域を画定する絶縁体からなる素子分離領域と、を有し、平面視において、前記第1の転送トランジスタのゲート下における前記電荷蓄積部側の前記アクティブ領域の幅が、前記第1の転送トランジスタのゲート下における前記光電変換部側の前記アクティブ領域の幅よりも大きいことを特徴とする。

発明の効果

0008

本発明によれば、光電変換部から電荷蓄積部へ電荷を転送する場合において、電荷転送効率を向上させることが可能な新規な固体撮像装置を提供することができる。

図面の簡単な説明

0009

実施形態1における画素平面図と断面図
実施形態1における断面ポテンシャル図
実施形態1における断面図
実施形態2における画素平面図と断面図
実施形態2における断面図
実施形態3における画素平面図
実施形態4における画素平面図と断面図
実施形態4における画素平面図
実施形態4における断面ポテンシャル図
実施形態5における画素平面図と断面図
素子構造と該素子構造に対応するポテンシャルを説明する図

実施例

0010

(実施形態1)
本発明の実施形態1について、図1から図3を用いて説明する。以下では、信号電荷として電子を用いる構成を例示するが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合には、第1導電型がn型、第2導電型がp型である。ホールを信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。

0011

本実施形態を説明するにあたり、「半導体基板表面」とは、画素を構成する半導体領域が形成されている側の半導体基板の主表面のことを表す。また、「半導体基板」とは、材料基板だけでなく、複数の半導体領域が形成された部材をも含む概念である。さらに、半導体基板の主表面側の方向を「上」または「上部」、半導体基板の主表面側とは逆の裏面側の方向を「下」または「下部」と表現して、所定の領域や部材についての相対的な位置関係を特定することもある。

0012

図1(A)は固体撮像装置の撮像領域に行列状に複数配置されている画素を平面視した図(平面図)である。図1(B)および図1(C)は、それぞれ図1(A)のB−B’断面図とC−C’断面図である。図2図1(A)のA−A’断面のポテンシャル図、図3図1(A)のA−A’断面図である。

0013

図1(A)において、画素P1には、光電変換部2、光電変換部2から電荷の転送を行う第1の転送トランジスタ(符号8は第1の転送トランジスタのゲートを示す。)、第1の転送トランジスタにより転送された電荷を蓄積する電荷蓄積部4が設けられている。また、画素P1には、電荷蓄積部4から電荷を転送する第2の転送トランジスタ(符号9は第2の転送トランジスタのゲートを示す。)、第2の転送トランジスタにより転送された電荷を蓄積するフローティングディフュージョン6(以下、「FD」ともいう。)が設けられている。また、画素P1には、光電変換部2から電荷を排出するオーバーフロードレイン7(以下、「OFD」ともいう。)とOFDに電荷を転送するオーバーフロートランジスタが設けられている(符号10はオーバーフロートランジスタのゲートを示す。)。さらに、画素P1には、FD6と接続されるリセットトランジスタ(符号11はリセットトランジスタのゲートを示す。)、FD6とゲート12がメタル配線で接続されたソースフォロワトランジスタ(符号12はソースフォロアトランジスタのゲートを示す。)が設けられている。加えて、行選択トランジスタ(符号13は行選択トランジスタを示す。)、信号出力部14が設けられている。

0014

光電変換部2、電荷蓄積部4、FD6等からなるアクティブ領域1は、絶縁体からなる素子分離領域17によってその範囲が画定されている。素子分離領域17は、STI(Shallow trench isolation)またはLOCOS(Local oxidation of silicon)などにより構成される。

0015

アクティブ領域1の素子分離領域17側にはp型領域15が設けられており、第1の転送トランジスタのゲート8の下において、電荷蓄積部側のアクティブ領域1の幅が、光電変換部側のアクティブ領域1の幅よりも大きくなるように構成されている。

0016

次に図3を用いて、図1(A)のA−A’断面図を説明する。本実施形態では、光電変換部2、電荷蓄積部4、FD6、OFD7が、p型ウエル22の内部に配されている。p型ウエル22は、イオン注入またはエピタキシャル成長によって、n型基板21の一主面に形成される。p型ウエル22が配されたn型基板21の代わりに、p型基板を用いてもよい。

0017

また、光電変換部2から電荷蓄積部4に電荷を転送する第1の転送トランジスタのゲート8、電荷蓄積部4からFD6に電荷を転送する第2の転送トランジスタのゲート9が半導体基板表面に設けられている。また、光電変換部2からOFD7に電荷を転送するオーバーフロートランジスタのゲート10が、半導体基板表面に設けられている。

0018

本実施形態では、光電変換部2は、n型領域3、n型領域30、p型ウエル22、p型領域24で構成されている。

0019

n型領域3はn型領域30の内部に配されており、n型領域3の下面はn型領域30と接している。n型領域3の不純物濃度はn型領域30の不純物濃度よりも高い。n型領域30は、n型領域30の下部に配されたp型ウエル22とpn接合を構成している。n型領域3の半導体基板表面側にはp型領域24が設けられており、n型領域3の上面はp型領域24に接している。p型領域24をn型領域3の上に設けることによってpn接合が構成されている。これにより、いわゆる埋め込み型フォトダイオードが構成されており、基板の表面に形成される酸化膜(不図示)との界面構造に起因する暗電流を低減している。

0020

本実施形態では、電荷蓄積部4は、n型領域5、p型領域25、p型領域26で構成されている。

0021

n型領域5の上にはp型領域25が設けられている。n型領域5の下には、p型ウエル22よりも不純物濃度の高いp型領域26が設けられている。p型領域26はn型領域5とpn接合を構成している。電荷蓄積部4からFD6に電荷を転送する場合には、n型領域5には逆バイアスが供給され、n型領域5が空乏化される。n型領域5が空乏化されるときには、p型領域26にも空乏層が広がることになるが、この空乏層の広がり量はp型領域26の不純物濃度に応じて変化する。p型領域26の不純物濃度はp型ウエル22の不純物濃度よりも高いことから、p型ウエル22のみを設ける場合に比較して、p型領域への空乏層の広がりを抑制することが可能となり、空乏化するための電圧を低くすることができる。

0022

電荷蓄積部4、第1の転送トランジスタのゲート8、第2の転送トランジスタのゲート9の上には遮光部材20が設けられている。

0023

第1の転送トランジスタのゲート8の下部に示した符号40はチャネル領域であり、導通時に光電変換部2から電荷蓄積部4への電荷転送部となる。素子分離領域17の下にはチャネルストップとして機能するp型領域15が設けられている。p型領域15はp型ウエル22とは異なる工程で形成される。FD6およびOFD7にはプラグ27が接続されている。

0024

図1(B)は図1(A)のB−B’断面図であり、n型領域3が形成されている側の面(矢印方向から見た面)を図示したものである。

0025

図1(B)では、n型領域30の上に、n型領域30よりも不純物濃度が高いn型領域3(第1半導体領域)が設けられている。また、アクティブ領域1の素子分離領域側には、アクティブ領域1と素子分離領域17との境界部分に沿って延在するように、p型領域15(第3半導体領域)が形成されている。その上には、ゲート酸化膜(不図示)を介して、第1の転送トランジスタのゲート8が設けられている。p型領域24はゲート8の下に存在する場合もありうるが、本図面では省略している。

0026

図1(C)は図1(A)のC−C’断面図であり、n型領域5が形成されている側の面(矢印方向から見た面)を図示したものである。

0027

図1(C)では、p型領域26の上にn型領域5(第2半導体領域)が設けられている。また、図1(B)と同様に、アクティブ領域1の素子分離領域17側にはp型領域15(第3半導体領域)が形成されている。

0028

図1(B)と図1(C)を比較すると、符号300の方向について、n型領域3の幅は、n型領域5の幅よりも狭い。ところで、一般的に、MOSトランジスタについて、チャネル領域の大きさを特定する際に、電荷の転送方向の長さをチャネル長といい、電荷の転送方向と直交する方向の長さをチャネル幅という。そのため、本実施形態において、図1(B)および(C)に表記した符号300の方向は、第1の転送トランジスタのチャネル領域のチャネル幅方向に対応している。そこで、以降、符号300方向を転送トランジスタのチャネル幅方向といい、図1(B)および(C)を第1の転送トランジスタのチャネル幅方向断面の図ということもある。

0029

次に、第1の転送トランジスタのチャネル幅方向300について、n型領域3の幅とn型領域5の幅を変えた場合の効果について説明する。

0030

まず、図11を用いて、n型MOSトランジスタのソースまたはドレインにおけるn型領域のポテンシャルについて説明する。

0031

図11(A−1)から(C−1)はn型MOSトランジスタのチャネル幅方向の断面図であり、n型MOSトランジスタのソースまたはドレインについて、チャネル領域からソースに向かう方向またはチャネル領域からドレインに向かう方向から見たものである。

0032

符号1000はn型領域、符号1100はp型領域1100、符号1200はチャネル幅方向をそれぞれ示したものである。チャネル幅方向1200において、図11(A−1)に示したn型領域1000の幅は(B−1)および(C−1)よりも十分広い。また、(B−1)に示したn型領域1000は(C−1)に示したn型領域1000の幅よりも短い。

0033

また、図11(A−2)から(C−2)は、(A−1)から(C−1)の構造に関して、トランジスタをオンにした場合のポテンシャル図である。電位の正方向を下方向としており、転送電荷が電子の場合、下方向の方がポテンシャルは低くなる。

0034

ここで、図11(A)について説明すると、チャネル幅方向1200について、n型領域1000はp型領域1100と接しているため、チャネル幅方向において、n型領域1000はp型領域1100のポテンシャルの影響を受ける。(A−2)において、符号1250はポテンシャルを示し、符号1400はポテンシャルの底の中央を示す。n型領域1000の幅を十分大きくすることができる場合には、ポテンシャルの底の中央1400とp型領域1100との距離を十分に確保することができるため、ポテンシャルの底の中央1400はp型領域1200のポテンシャルの影響を受けることが少ない。このため、トランジスタをオンにした場合、ポテンシャルの底の中央のポテンシャルは電子にとって十分に低い位置となる(符号1300)。

0035

一方、図11(B−2)および(C−2)に示すように、チャネル幅方向のn領域1000の幅が十分大きくない場合は、(A−2)に示した場合よりも、ポテンシャルの底の中央1400は、p型領域1200のポテンシャルの影響を受ける。そのため、トランジスタをオンにした場合、(B−2)と(C−2)のポテンシャルの底の中央1400は十分に低くならない(符号1310、1320)。

0036

この原理に従えば、n型MOSトランジスタのチャネル幅方向断面において、ソースまたはドレインのn型領域が十分広くなっていれば、トランジスタをオンにした際に、電子に対してポテンシャルの底の中央を十分低い位置にすることができる。

0037

また、n型領域1000の幅を十分大きくすることができない場合であっても、n型領域1000の大小関係によっては、ポテンシャルの底の中央の位置は変化する。すなわち、n型領域1000の幅が大きい図11(C−2)のポテンシャルの底の中央1400は、(B−2)のポテンシャルの底の中央1400よりも低い位置となる。

0038

図1(B)に示したα—α´線の素子構造は、左から、素子分離領域17、p型領域15、n型領域30、n型領域3、n型領域30、p型領域15となっている。そのため、図1(B)の構造と図11(B−1)の構造とを対応づけると、図11(B−1)のn型領域1000は、図1(B)のn型領域3およびn型領域30に相当する。また、図11(B−1)のp型領域1100は、図1(B)のp型領域15に相当する。

0039

ここで、図1(B)の構造は、第1の転送トランジスタのチャネル幅方向断面において、n型領域3(第1半導体領域)が、p型領域15(第3半導体領域)の間に配されていると表現できる。また、p型領域15(第3半導体領域)とn型領域3(第1半導体領域)との間には、n型領域30が配されていると表現できる。

0040

同様に、図1(C)に示したβ—β´線の素子構造についても、図11(C−1)のn型領域1000は、図1(C)のn型領域5に相当する。また、図11(C−1)のp型領域1100は、図1(C)のp型領域22、26およびp型領域15に相当する。ここで、図1(C)の構造は、第1の転送トランジスタのチャネル幅方向断面において、n型領域5(第2半導体領域)が、p型領域15(第3半導体領域)の間に配されていると表現できる。また、p型領域15(第3半導体領域)とn型領域5(第2半導体領域)との間には、p型領域22、26が配されていると表現できる。

0041

このように、本実施形態では、p型領域15(第3半導体領域)の間に配されているn型領域5(第2半導体領域)の幅は、p型領域15(第3半導体領域)の間に配されているn型領域3(第1半導体領域)の幅よりも大きい。

0042

このため、第1の転送トランジスタをオンにした場合に、第1の転送トランジスタのゲート下における電子に対するポテンシャルは、光電変換部2側よりも電荷蓄積部4側の方が低くなる。また、第1の転送トランジスタのチャネルのポテンシャル構造もこれらのポテンシャルを連続的に接続したような構造となる。

0043

図2図1(A)におけるA—A’断面のポテンシャル図であり、図面の下方向は電位の正方向となっている。図2において、PDは光電変換部2、MEMは電荷蓄積部4、FDはフローティングディフュージョン6、OFDはオーバーフロードレイン7に相当する部分のポテンシャルを示している。

0044

図2(A)は、光電変換部2に電荷が蓄積されているときのポテンシャル図であり、第1の転送トランジスタのゲート8およびオーバーフロートランジスタのゲート10はオフとなっている。本実施形態では上記のような構成を採用していることから、ゲート8の下については、光電変換部2側のポテンシャルよりも、電荷蓄積部4側のポテンシャルが低くなっている。

0045

図2(B)は、第1の転送トランジスタのゲート8をオンにしたポテンシャル図である。第1の転送トランジスタのゲート8をオンにすることで第1の転送トランジスタのゲート8の下のポテンシャルを押し下げて光電変換部2から電荷蓄積部4に電荷が転送される。しかし、光電変換部2と電荷蓄積部4との電位差が小さいため、電荷の全てが電荷蓄積部4に転送されずに、多くの電荷は第1の転送トランジスタ8により押し下げられた第1の転送トランジスタ8のゲート下のポテンシャルに捕獲される。このとき、第1転送トランジスタのゲート下について、光電変換部2側ではポテンシャルが高く、電荷蓄積部4ではポテンシャルが低くなるようなポテンシャル構造となり、第1の転送トランジスタのゲート8のポテンシャル底部に電荷が捕獲されている。

0046

図2(C)は、図2(B)の第1の転送トランジスタがオンからオフに切り替わる中間過程のポテンシャル図である。また、図2(D)は、第1の転送トランジスタのゲート8をオフにして、電荷蓄積部4に電荷が転送された状態のポテンシャル図である。第1転送トランジスタのゲート下について光電変換部2側ではポテンシャルが高く、電荷蓄積部4ではポテンシャルが低くなるようなポテンシャル構造となっている。このため、光電変換部2側よりも電荷蓄積部4側のポテンシャルが高い場合、または、ポテンシャル差がついていない場合に比べて、光電変換部2から電荷蓄積部4への電荷転送効率が向上する。

0047

また、図1(B)のα—α´線における素子構造と、図1(C)のβ—β´線における素子構造とを比較すると、チャネル幅方向300のアクティブ領域1の幅は、光電変換部2側よりも電荷蓄積部4側の方が広い。

0048

図1(A)のアクティブ領域1において、第1の転送トランジスタ下のp型領域15の幅は、光電変換部2と電荷蓄積部4とで同程度となっている。このため、チャネル幅方向のアクティブ領域1の幅は、上記で説明したn型領域の幅の代理変数として用いることも可能である。

0049

したがって、平面視において、第1の転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0050

(実施形態2)
図4および図5を用いて、実施形態2を説明する。本実施形態は、実施形態1と比較して、p型領域15が形成されていない点と、n型領域3がp型領域22の上に形成されている点が異なる。

0051

図4(A)は画素の平面図であり、図4(B)および(C)はそれぞれ図4(A)におけるB—B’断面図とC—C’断面図である。また、図5図4(A)におけるA−A’断面図である。実施形態1と同じ符号は同じ領域または部材を意味する。

0052

図5において、光電変換部2は、n型領域3の下部および周囲にp型ウエル22が設けられており、n型領域3の下面はp型ウエル22と接している。これに対応して、図4(B)および(C)にも、n型領域3およびn型領域5の下部にp型ウエル22やp型領域26が設けられていることが図示されている。

0053

図4(B)に示したα—α´線における素子構造において、n型領域はn型領域3であり、p型領域はp型領域22である。また、図4(C)に示したβ—β´線における素子構造において、n型領域はn型領域5であり、p型領域はp型領域22、26である。ここで、図4(B)および(C)の構造は、第1の転送トランジスタのチャネル幅方向断面において、n型領域3(第1半導体領域)とn型領域5(第2半導体領域)が、p型領域15、26(第3半導体領域)の間に配されていると表現できる。

0054

本実施形態においては、第1の転送トランジスタの下における第1の転送トランジスタのチャネル幅方向断面において、電荷蓄積部のn型領域5(第2半導体領域)の幅が、光電変換部のn型領域3(第1半導体領域)の幅よりも広い。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0055

また、図4(A)のアクティブ領域1において、第1の転送トランジスタ下におけるp型領域22の幅は、光電変換部側と電荷蓄積部側とで同程度である。そのため、チャネル幅方向300におけるアクティブ領域1の幅はn型領域3およびn型領域5の幅の代理変数として用いることが可能である。したがって、平面視において、第1の転送トランジスタ下における電荷保持部側のアクティブ領域の幅を、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0056

(実施形態3)
図6を用いて、実施形態3を説明する。本実施形態は、実施形態1と比較して、平面視において、第2転送トランジスタ下における電荷蓄積部側のアクティブ領域の幅が、フローティングディフュージョン側のアクティブ領域の幅よりも大きくなっている点が異なる。

0057

本実施形態では光電変換部の電荷蓄積を電子で行うため、FD6側のn領域の幅を小さくすることによってFD6の面積を小さくし、FD6の容量を小さくすることができる。FD6の容量が小さくなれば、周辺回路での信号増幅をある程度の範囲に抑えることができるため、ノイズ成分も低減することが可能になる。

0058

電荷蓄積部4からFD6の電荷転送において、通常FD6には電源電圧相当の電圧が印加されており電荷蓄積部4との電位差が大きい。そのため、光電変換部2から電荷蓄積部4へ電荷を転送する際に生じうる電荷転送効率に関する課題が、電荷蓄積部4からFD6へ電荷を転送する際には相対的に生じにくい。そこで、本実施形態では、アクティブ領域の幅について、光電変換部2と電荷蓄積部4との関係と、電荷蓄積部4とFD6との関係が逆になっており、FD側のアクティブ領域1の幅を電荷蓄積部側のアクティブ領域1の幅よりも小さくしている。

0059

(実施形態4)
図7を用いて実施形態4を説明する。本実施形態は、実施形態1と比較して、n型領域3とn型領域5の幅が同じである点において異なる。

0060

図7(A)は画素の平面図であり、図7(B)および(C)はそれぞれ図7(A)におけるB—B’断面図とC—C’断面図である。

0061

図7(B)に示したα—α´線における素子構造によれば、光電変換部2のn型領域はn型領域3およびn型領域30であり、p型領域はp型領域15である。また、図7(C)に示したβ—β´線における素子構造によれば、n型領域はn型領域5およびn型領域35であり、p型領域はp型領域15である。

0062

ここで、図7(B)および(C)の構造は、第1の転送トランジスタのチャネル幅方向断面において、n型領域3(第1半導体領域)とn型領域5(第2半導体領域)が、p型領域15(第3半導体領域)の間に配されていると表現できる。また、p型領域15(第3半導体領域)とn型領域3(第1半導体領域)との間にはn型領域30(第4半導体領域)が配されていると表現できる。さらに、p型領域15(第3半導体領域)とn型領域5(第2半導体領域)との間には、n型領域35(第5半導体領域)が配されていると表現できる。

0063

本実施形態において、光電変換部側のn型領域3(第1半導体領域)とn型領域5(第2半導体領域)の幅は同じであるが、電荷蓄積部側のn型領域35(第5半導体領域)の幅は光電変換部側のn型領域30(第4半導体領域)の幅よりも大きい。このため、合計したn型領域の幅について、電荷蓄積部側の幅は光電変換部側の幅よりも大きくなることから、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0064

また、本実施形態では、第1の転送トランジスタのチャネル幅方向断面において、p型領域15の幅は、光電変換部2と電荷蓄積部4とで同程度であり、アクティブ領域1の幅はn型領域の幅の代理変数として用いることが可能である。したがって、平面視において、第1の転送トランジスタのゲート下における電荷蓄積部側のアクティブ領域の幅が、光電変換部側のアクティブ領域の幅よりも大きくすることにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0065

(実施形態5)
図8及び図9を用いて実施形態5を説明する。本実施形態は、実施形態1と比較して、アクティブ領域1の形状がテーパー状ではなく段差状に形成されている点が異なる。

0066

図8は画素の平面図であり、図9図8のA—A’断面のポテンシャル模式図である。図8のB—B’断面図は、図1(B)と同様の構成となっている。また、図8のC—C’断面図は、図1(C)と同様の構成となっている。

0067

図9に示すポテンシャル勾配は、実施形態1の図2に示すポテンシャル勾配とは異なるものの、光電変換部2側ではポテンシャルが高く、電荷蓄積部4側ではポテンシャルが低くなるポテンシャル構造となっている。これにより、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0068

(実施形態6)
図10を用いて、実施形態6を説明する。本実施形態は、実施形態1と比較して、光電変換部2の側端部にチャネル幅調整のp型領域18を追加的に形成している点において異なる。また、平面視において、第1の転送トランジスタのゲート下にあるアクティブ領域1が光電変換部2側と電荷蓄積部4側とで同じ幅で構成されているという点においても異なる。

0069

図10(A)は画素の平面図であり、図10(B)および(C)はそれぞれ図10(A)におけるB—B’断面図とC—C’断面図である。

0070

図10においては、素子分離領域17と接しているアクティブ領域1の側面部に対して、p型領域15とは別のp型領域18が追加的に形成されている。図10(B)に示したα—α´線における素子構造によれば、n型領域はn型領域3であり、p型領域はp型領域18およびp型領域15である。また、また、図10(C)に示したβ—β´線における素子構造によれば、n型領域はn型領域5であり、p型領域はp型領域15およびp型領域26である。

0071

ここで、図10(B)および(C)の構造は、第1の転送トランジスタのチャネル幅方向断面において、n型領域3(第1半導体領域)とn型領域5(第2半導体領域)が、p型領域15(第3半導体領域)の間に配されていると表現できる。また、n型領域3(第1半導体領域)は、p型領域18の間に配されていると表現できる。

0072

本実施形態においては、第1の転送トランジスタのゲート下における第1の転送トランジスタのチャネル幅方向断面において、電荷蓄積部側のn型領域5の幅は、光電変換部側のn型領域3の幅よりも大きい。このため、光電変換部から電荷蓄積部への電荷転送効率を向上させることができる。

0073

上記では複数の実施形態について説明を行ったが、各実施形態の構成は適宜組み合わせ可能である。

0074

また、本願における「第1の転送トランジスタのゲート下」とは実質的に第1の転送トランジスタのゲート下という意味である。第1の転送トランジスタがオン状態のときに信号電荷が光電変換部から電荷蓄積部に転送される限りにおいて、半導体領域が第1の転送トランジスタのゲートの真下からオフセットした位置に配置されていてもよい。

0075

さらに、例えば、上記各実施形態は固体撮像装置が組み込まれたカメラに適用することが可能である。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能補助的に備える装置(例えば、パーソナルコンピュータ携帯端末)も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

0076

2光電変換部
3 n型領域
4電荷蓄積部
5 n型領域
8 第1の転送トランジスタのゲート
9 第2の転送トランジスタのゲート

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • コニカミノルタ株式会社の「 近赤外線吸収性組成物、近赤外線吸収性膜及び固体撮像素子用イメージセンサー」が 公開されました。( 2020/10/29)

    【課題・解決手段】本発明の課題は、長期間にわたる保存における、構成材料の分散安定性及び近赤外線カット安定性に優れた近赤外線吸収性組成物と、これを用いて形成した近赤外線吸収性膜と、当該近赤外線吸収性膜を... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • シャープ株式会社の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】位相差AFの精度を従来よりも向上させる。【解決手段】撮像装置(100)において、画素アレイ(10)には、異なる偏光特性を有する偏光フィルタを備えた複数の位相差画素によって、偏光ユニットが構成さ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ