図面 (/)

技術 マルチキャリア変調信号のビット割り当て方法、装置及びシステム

出願人 富士通株式会社
発明者 イェヌ・ウエイジェヌリィウ・ボ李磊タオ・ジェヌニン
出願日 2015年10月29日 (5年0ヶ月経過) 出願番号 2015-213443
公開日 2016年5月23日 (4年5ヶ月経過) 公開番号 2016-092834
状態 特許登録済
技術分野 時分割方式以外の多重化通信方式 交流方式デジタル伝送
主要キーワード ステップ長さ ロジック部品 クリッピング歪み 実施過程 確定モジュール 実施方式 情報処理用プログラム 音声処理ユニット
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年5月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

本発明はマルチキャリア変調信号のビット割り当て方法、装置及びシステムを提供する。

解決手段

前記方法は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させる。具体的には、該方法は、調整用総ビット数を設定し;前記調整用総ビット数に基づいて目標ビット数確定し;所定のビット割り当て方法で前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアにてビット数を割り当て;及び、最大ビット数が割り当てられているサブキャリアのうちの平均パワーが最小であるサブキャリアのビット数を、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させることを含む。

概要

背景

マルチキャリア変調は複数のサブキャリア信号を採用する。それは、データ流を若干個のサブデータ流に分解することで、サブデータ流に、かなり低い伝送レートを持たせ、そして、これらのデータを用いてそれぞれ若干個のサブキャリア変調する。マルチキャリア変調信号は、サブキャリアデータの伝送レートが比較的低く、シンボル周期が比較的長いなどの特徴を有する。マルチキャリア変調は、複数種類の技術で実現することができ、例えば、DMT(Discrete Multi-tone、DMT)、OFDM(Orthogonal Frequency Division Multiplexing、OFDM)などで実現することができる。FFT(Fast Fourier Transform、FFT)は、マルチキャリア変調を実現し得る一種の有効な方法である。

マルチキャリア変調信号に存在する一つの問題は、そのPAPR(Peak to Average Power Ratio、PAPR)が比較的高いとのことである。実際の応用に当たって、送信機出力信号ピーク値は通常限られているのである。よって、信号の平均パワー電力)を上げるために、信号のPAPRを下げる必要がある。そのうち、一種の最も常用の方法は、マルチキャリア変調信号に対してクリッピング(Clipping)を直接行うことである。クリッピング法は、PAPRを下げて信号の平均パワーを上げ得ると同時に、信号歪み(distortion)(クリッピング歪みとも言う)を引き起こすこともある。他方では、マルチキャリア変調信号が複数のサブキャリア信号の重ね合わせより構成されるため、幾つかの特殊のビットパターンの場合、極めて高いPAPRが現れることがあり、これらの極めて高いPAPRのシンボルに対してクリッピング処理を行うことで、かなり大きな信号歪みが生じ、これによって、該シンボルにバーストエラー(burst error)をもたらすことがある。このようなバーストエラーの発生する確率が高くなくて、平均ビットエラーレートへの影響が少ないが、このようなバーストエラーは、FEC(Forward Error Correction、FEC)復号デコード)の失効を引き起こすことで、通信失敗をもたらすことができる。

概要

本発明はマルチキャリア変調信号のビット割り当て方法、装置及びシステムを提供する。前記方法は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させる。具体的には、該方法は、調整用総ビット数を設定し;前記調整用総ビット数に基づいて目標ビット数確定し;所定のビット割り当て方法で前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアにてビット数を割り当て;及び、最大ビット数が割り当てられているサブキャリアのうちの平均パワーが最小であるサブキャリアのビット数を、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させることを含む。

目的

本発明の実施例は、マルチキャリア変調信号のバーストエラーを低減するよう、マルチキャリア変調信号のビット割り当て方法、装置及びシステムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

マルチキャリア変調信号のビット割り当て装置であって、予め設定された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含む、装置。

請求項2

請求項1に記載の装置であって、前記調整ユニットは、前記調整用総ビット数を設定するための設定モジュール;前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数確定するための確定モジュール;所定のビット割り当て方法により、前記確定モジュールが確定した前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当てるための割り当てモジュール;及び最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるための調整モジュールを含む、装置。

請求項3

請求項2に記載の装置であって、前記調整モジュールは、所定のビット数をステップ長さとして、前記最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、装置。

請求項4

請求項3に記載の装置であって、前記所定のビット数は1である、装置。

請求項5

マルチキャリア通信システムであって、前記システムは、ビット割り当て装置を含み、前記ビット割り当て装置は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成される、システム。

請求項6

請求項5に記載のシステムであって、前記ビット割り当て装置は、更に、調整用総ビット数を設定し;前記調整用総ビット数に基づいて、目標ビット数を確定し;所定のビット割り当て方法により、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て;最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、システム。

請求項7

請求項6に記載のシステムであって、前記ビット割り当て装置は、更に、所定のビット数をステップ長さとして、前記最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、システム。

請求項8

マルチキャリア変調信号のビット割り当て方法であって、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させることを含む、方法。

請求項9

請求項8に記載の方法であって、具体的には、調整用総ビット数を設定し;前記調整用総ビット数に基づいて、目標ビット数を確定し;所定のビット割り当て方法により、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て;及び最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させることを含む、方法。

請求項10

請求項9に記載の方法であって、所定のビット数をステップ長さとして、前記最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、方法。

技術分野

0001

本発明は、通信技術分野に関し、特に、マルチキャリア変調信号のビット割り当て方法、装置及びシステムに関する。

背景技術

0002

マルチキャリア変調は複数のサブキャリア信号を採用する。それは、データ流を若干個のサブデータ流に分解することで、サブデータ流に、かなり低い伝送レートを持たせ、そして、これらのデータを用いてそれぞれ若干個のサブキャリア変調する。マルチキャリア変調信号は、サブキャリアデータの伝送レートが比較的低く、シンボル周期が比較的長いなどの特徴を有する。マルチキャリア変調は、複数種類の技術で実現することができ、例えば、DMT(Discrete Multi-tone、DMT)、OFDM(Orthogonal Frequency Division Multiplexing、OFDM)などで実現することができる。FFT(Fast Fourier Transform、FFT)は、マルチキャリア変調を実現し得る一種の有効な方法である。

0003

マルチキャリア変調信号に存在する一つの問題は、そのPAPR(Peak to Average Power Ratio、PAPR)が比較的高いとのことである。実際の応用に当たって、送信機出力信号ピーク値は通常限られているのである。よって、信号の平均パワー電力)を上げるために、信号のPAPRを下げる必要がある。そのうち、一種の最も常用の方法は、マルチキャリア変調信号に対してクリッピング(Clipping)を直接行うことである。クリッピング法は、PAPRを下げて信号の平均パワーを上げ得ると同時に、信号歪み(distortion)(クリッピング歪みとも言う)を引き起こすこともある。他方では、マルチキャリア変調信号が複数のサブキャリア信号の重ね合わせより構成されるため、幾つかの特殊のビットパターンの場合、極めて高いPAPRが現れることがあり、これらの極めて高いPAPRのシンボルに対してクリッピング処理を行うことで、かなり大きな信号歪みが生じ、これによって、該シンボルにバーストエラー(burst error)をもたらすことがある。このようなバーストエラーの発生する確率が高くなくて、平均ビットエラーレートへの影響が少ないが、このようなバーストエラーは、FEC(Forward Error Correction、FEC)復号デコード)の失効を引き起こすことで、通信失敗をもたらすことができる。

発明が解決しようとする課題

0004

背景技術に言及の問題を克服するために、本発明の実施例は、マルチキャリア変調信号のバーストエラーを低減するよう、マルチキャリア変調信号のビット割り当て方法、装置及びシステムを提供することを課題とする。

課題を解決するための手段

0005

本発明の実施例の第一側面によれば、マルチキャリア変調信号のビット割り当て方法が提供され、そのうち、前記方法は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させることを含む。

0006

本発明の実施例の第二側面によれば、マルチキャリア変調信号のビット割り当て装置が提供され、そのうち、前記装置は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含む。

0007

本発明の実施例の第三側面によれば、マルチキャリア通信システム中の送信機が提供され、前記送信機は、前述のビット割り当て装置を含む。

0008

本発明の実施例の第四側面によれば、マルチキャリア通信システム中の受信機が提供され、前記受信機は、前述のビット割り当て装置を含む。

0009

本発明の実施例の第五側面によれば、マルチキャリア通信システムが提供され、前記システムは、前述のビット割り当て装置を含む。

0010

本発明の実施例の他の側面によれば、コンピュータ可読プログラムが提供され、そのうち、マルチキャリア変調信号のビット割り当て装置中で前記プログラムを実行する時に、前記プログラムは、コンピュータに、前記装置中で前述の第一側面に記載の方法を実行させる。

0011

本発明の実施例の他の側面によれば、コンピュータ可読プログラムを記憶した記憶媒体が提供され、そのうち、前記コンピュータ可読プログラムは、コンピュータに、マルチキャリア変調信号のビット割り当て装置中で前述の第一側面に記載の方法を実行させる。

0012

本発明の有益な効果は、クリッピング歪みへのトレランス(tolerance)が最低であるサブキャリアのビット割り当て数を減少させることで、バーストエラーを低減し、FEC(Forward Error Correction、FEC)復号の成功保証することができる。

図面の簡単な説明

0013

実施例1におけるマルチキャリア変調信号のビット割り当て方法のフローチャートである。
実施例1における他のマルチキャリア変調信号のビット割り当て方法のフローチャートである。
マルチキャリア通信システムのビットエラーレートが調整用総ビット数に伴って変化することを示す図である。
実施例2におけるマルチキャリア変調信号のビット割り当て装置の構成図である。
実施例2における他のマルチキャリア変調信号のビット割り当て装置の構成図である。
実施例3における送信機の構成図である。
実施例4における受信機の構成図である。
実施例5におけるマルチキャリア通信システムの構成図である。

0014

以下、添付した図面を参照しながら本発明を実施するための形態を詳しく説明する。

0015

本発明の実施例はマルチキャリア変調信号のビット割り当て方法を提供する。従来のビット割り当てアルゴリズムによれば、異なるサブキャリアのクリッピング歪みへのトレランスがそれぞれ異なる。クリッピング処理での信号歪みが各サブキャリア上で生じた一つの同じ振幅干渉であるため、変調ビットが最大であり、且つ平均パワーが最小であるサブキャリアのクリッピング歪みへのトレランスが最低であり、また、生じたバーストエラーの確率も最大である。よって、本発明の実施例のビット割り当て方法は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げることで、バーストエラーを低減し、FEC復号の成功を保証することができる。

0016

以下、図面及び具体的な実施方式を元に本発明の実施例の方法、装置及びシステムについて詳しく説明する。

0017

本発明の実施例はマルチキャリア変調信号のビット割り当て方法を提供し、図1は、該方法のフローチャートであり、図1に示すように、該方法は、次のステップを含む。

0018

ステップ101:予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を減少させる。

0019

本実施例では、上述のように、変調ビットが最大(最高)である各サブキャリアのクリッピング歪みへのトレランスも異なる。そのうち、平均パワーが比較的大きいサブキャリアのクリッピング歪みへのトレランスも比較的大きく、それらのパフォーマンスは、変調ビットが少し小さく(低く)、且つパワーが比較的小さいサブキャリアと類似する。よって、変調ビットが最大である全てのサブキャリアを直接調整することで、過度な処理を引き起こすことがあり、これによって、元のビット割り当て結果が大きく変わり、システムのパフォーマンスが低下してしまう恐れがある。本実施例の方法は、変調ビットが最大であるサブキャリアだけでなく、これらのサブキャリアの平均パワーも考慮する。上述のように、変調ビットが最大であり、且つ平均パワーが最小であるサブキャリアのクリッピング歪みへのトレランスが最低であり、生じたバーストエラーの確率も最大であるため、この部分のサブキャリアのビット数を減少させることで、この部分のサブキャリアのクリッピング歪みへのトレランスを上げことができ、これにより、バーストエラーを低減し、FEC(Forward Error Correction、FEC)復号の成功を保証することができる。

0020

そのうち、調整用総ビット数、即ち、減少する必要があるビット数は、予め設定することができるが、本実施例では、これについて限定しない。

0021

一つの実施方式では、ステップ101は図2に示す方法で実現することができ、図2に示すように、該方法は、次のステップを含む。

0022

ステップ201:調整用総ビット数を設定し;
ステップ202:前記調整用総ビット数に基づいて、目標ビット数確定し;
ステップ203:所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て;
ステップ204:最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したビット数が前記調整用総ビット数に等しくなるまで減少させる。

0023

ステップ201では、調整用総ビット数がnと記され、即ち、減少する必要があるビットの数量であり、それは、所定のポリシーに基づいて決定することができ、例えば、シミュレーション結果、システム容量チャネル品質などに基づいて設定することができるが、本実施例では、これについて限定しない。

0024

ステップ202では、目標ビット数がmと記され、即ち、通信システムのレートに対応する総ビット数kと、上述の調整用総ビット数nとの和であり、即ち、m=k+nである。そのうち、通信システムのレートに対応する総ビット数kが一定であるため、上述の調整用総ビット数に基づいて該目標ビット数mを確定することができる。

0025

ステップ203では、目標ビット数を確定した後に、所定のビット割り当て方法を用いて該マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当てることができる。そのうち、本実施例では該所定のビット割り当て方法について限定せず、それは従来のビット割り当て方法、例えば、Chowのビット割り当てアルゴリズム[P. S. Chow et. al.、“A Practical Discrete Multitone TransceiverLoading Algorithm for Data Transmission over Spectrally Shaped Channels”、Trans. Comm.、vol 43、no 2、pp 773 (1995)]を採用しても良く、また、他のビット割り当て方法を採用しても良い。

0026

ステップ204では、各サブキャリアのためにビット数及び平均パワーを割り当てた後に、そのうちから、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアを発見し、そして、該サブキャリアのビット数を減少させると同時に、その平均パワーを不変にすることができる。

0027

そのうち、所定のビット数、例えば1をステップ長さとして、上述のサブキャリアのビット数を減少させても良く、即ち、最大ビット数が割り当てられているサブキャリアのうちから平均パワーが最小であるサブキャリアを見つけた後に、該サブキャリアのビット数を1減少させると同時に、その平均パワーを変えず、その後、ステップ204を再び実行し、全てのサブキャリアのうちから、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアをもう一度見つけ出し、そして、該サブキャリアのビット数を1減少させると同時に、その平均パワーを不変にし、このような処理を、減少したトータルなビット数が前述の調整用総ビット数に等しくなるまで繰り返して実行する。

0028

上述したような、1をステップ長さとするビット数の減少方法は、例示だけであり、具体的な実施過程では、実際の状況に応じて、他のビット数をステップ長さとして、ビット数を減少させても良く、本実施例では、これについて限定しない。

0029

図3は、マルチキャリア通信システムのビットエラーレート(BER、Bit Error Rate)が調整用総ビット数に伴って変化する様子を示す図である。そのうち、調整用総ビット数がゼロである場合、従来のChowのビット割り当てアルゴリズムに対応する。図3から分かるように、調整用総ビット数を合理的に設定することで、本発明の実施例におけるビット割り当て方法は、ビットエラーレートを有効に低減することができる。

0030

本発明の実施例によるマルチキャリア変調信号のビット割り当て方法は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。

0031

本発明の実施例は更にマルチキャリア変調信号のビット割り当て装置を提供し、該装置が問題を解決する原理は実施例1の方法に類似するため、その具体的な実施は実施例1の方法の実施を参照することができ、ここでは内容が同じ説明を省略する。

0032

図4は、本実施例のマルチキャリア変調信号のビット割り当て装置の構成図であり、図4に示すように、該装置400は、調整ユニット401を含み、該調整ユニット401は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を減少させるために用いられる。

0033

一つの実施方式では、図5に示すように、該調整ユニット401は、設定モジュール501、確定モジュール502、割り当てモジュール503、及び調整モジュール504を含む。

0034

設定モジュール501:調整用総ビット数を設定し;
確定モジュール502:前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数を確定し;
割り当てモジュール503:所定のビット割り当て方法で、前記確定モジュールが確定した目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及び平均パワーを割り当て;
調整モジュール504:最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる。

0035

そのうち、確定モジュール502が確定した上述の目標ビット数は、通信システムのレートに対応する総ビット数及び上述の調整用総ビット数の和である。

0036

そのうち、上述の調整モジュール504は、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したトータルなビット数が前記調整用総ビット数に等しくなるまで減少させる。一つの実施方式では、該所定のビット数は1である。

0037

本発明の実施例によるマルチキャリア変調信号のビット割り当て装置は、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。

0038

本発明の実施例は更に送信機を提供し、それは例えば、マルチキャリア通信システム中の基地局であり、該送信機は、実施例2に記載のマルチキャリア変調信号のビット割り当て装置を含んでも良い。

0039

図6は本実施例の送信機の構成を示す図であり、図6に示すように、該送信機600は、中央処理装置(CPU)601及び記憶装置602を含んでも良く、記憶装置602は中央処理装置601に結合される。そのうち、該記憶装置602は各種のデータを記憶しても良く、また、情報処理用プログラムも記憶することができ、該プログラムは、中央処理装置601の制御により実行することもできる。

0040

一つの実施方式では、実施例2に記載のマルチキャリア変調信号のビット割り当て装置の機能は、中央処理装置601に集約することができ、そのうち、中央処理装置601は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成され得る。

0041

オプションで、該中央処理装置601は更に、調整用総ビット数を設定し;前記調整用総ビット数に基づいて、目標ビット数を確定し;所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て;最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。

0042

そのうち、前記目標ビット数は、通信システムのレートに対応する総ビット数及び前記調整用総ビット数の和である。

0043

オプションで、該中央処理装置601は更に、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。そのうち、該所定ビット数は1であっても良い。

0044

他の実施方式では、実施例2に記載のようなビット割り当て装置は、中央処理装置601と独立して配置されても良く、例えば、ビット割り当て装置は、中央処理装置601と接続されるチップとして構成されも良く、また、中央処理装置601の制御によって、該ビット割り当て装置の機能を実現することができる。

0045

また、図6に示すように、送信機600は更に、送受信装置603及びアンテナ604などを含んでも良く、そのうち、上述の部品の機能は従来技術と類似するため、ここでは詳しい説明を省略する。なお、送信機600は図6に示す全ての部品を含む必要がない。また、送信機600は更に、図6に示していない他の部品を含んでも良く、これについては、従来技術を参照することができる。

0046

本発明の実施例による送信機は本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。

0047

本発明の実施例は更に受信機を提供し、それは例えば、マルチキャリア通信システム中のユーザ装置であり、該受信機は実施例2に記載のマルチキャリア変調信号のビット割り当て装置を含んでも良い。

0048

図7は本実施例の受信機の構成を示す図である。図7に示すように、該受信機700は、中央処理装置(CPU)701及び記憶装置702を含んでもよく、記憶装置702は中央処理装置701にカップリングされる。なお、該図は例示だけであり、更に他の類型の構造を用いて補充し又は該結構代替することで、関連する機能又は他の機能を実現することもできる。

0049

一つの実施方式では、実施例2に記載のマルチキャリア変調信号のビット割り当て装置の機能は中央処理装置701に統合することができ、そのうち、中央処理装置701は、予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少されるように構成され得る。

0050

オプションで、該中央処理装置701は更に、調整用総ビット数を設定し;前記調整用総ビット数に基づいて、目標ビット数を確定し;所定のビット割り当て方法で、前記目標ビット数に基づいて前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て;最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成され得る。

0051

そのうち、前記目標ビット数は、通信システムのレートに対応する総ビット数及び前記調整用総ビット数の和である。

0052

オプションで、該中央処理装置701は更に、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少したトータルなビット数が前記調整用総ビット数に等しくなるまで減少させる。そのうち、該所定のビット数は1であっても良い。

0053

他の実施方式では、該ビット割り当て装置は、中央処理装置701と離れて配置されても良く、例えば、該ビット割り当て装置は、中央処理装置701と接続されるチップとして構成され、中央処理装置701の制御によって該ビット割り当て装置の機能を実現することができる。

0054

図7に示すように、該受信機700は更に、通信モジュール703、入力ユニット704、音声処理ユニット705、表示器706、及び電源707を含んでも良い。なお、受信機700は図7に示す全ての部品を含む必要がない。また、受信機700は更に、図7に示していない部品を含んでもよく、これについては、従来技術を参照することができる。

0055

図7に示すように、中央処理装置701は、制御器又はコントローラとも称され、マイクロプロセッサー又は他の処理器及び/又はロジック部品を含んでも良く、該中央処理装置701は、入力を受信し、及び受信機700の各部品の操作を制御することができる。

0056

そのうち、記憶装置702は例えば、バッファフレッシュメモリハードディスク、移動可能な媒体揮発性記憶装置非揮発性記憶装置、或いは、他の適切な装置のうちの一種又は複数種類のものであってもよく、また、予め定義された或いは予め構成された情報を記憶しても良く、また、関連する実行用プログラムを記憶しても良い。中央処理装置701は、該記憶装置702に記憶の該プログラムを実行することで、情報の記憶或いは処理などを実現することができる。なお、他の部品の機能は、従来技術と類似するため、ここでは詳しい説明を省略する。また、受信機700の各部品は、専用ハードウェアファームウェアソフトウェア或いはそれらの組み合わせにより実現することができ、これらも本発明の範囲内に属する。

0057

本発明の実施例による受信機は、本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。

0058

本発明の実施例は更にマルチキャリア通信システムを提供し、図8は該システムの構成を示す図である。図8に示すように、該通信システム800は送信機801、受信機802、及びビット割り当て装置803を含み、そのうち、該ビット割り当て装置803は実施例2のビット割り当て装置により実現することができ、その内容はここに合併され、ここでの記載が省略される。

0059

本発明の実施例におけるマルチキャリア通信システムは本発明の実施例によるマルチキャリア変調信号のビット割り当て装置を採用し、クリッピング歪みへのトレランスが最低であるサブキャリアのビット割り当て数を減少させることで、マルチキャリア変調信号のクリッピング歪みへのトレランスを上げ、バーストエラーを低減し、これにより、FEC復号の成功を保証することができる。

0060

本発明の実施例は更にコンピュータ可読プログラムを提供し、そのうち、ビット割り当て装置中で前記プログラムを実行する時に、前記プログラムは、コンピュータに、前記ビット割り当て装置中で実施例1に記載の方法を実行させ得る。

0061

本発明の実施例は更にコンピュータ可読プログラムを記憶した記憶媒体を提供し、そのうち、前記コンピュータ可読プログラムは、コンピュータに、ビット割り当て装置中で実施例1に記載の方法を実行させ得る。

0062

本発明の以上の装置及び方法は、ハードウェアにより実現することができ、また、ハードウェアとソフトウェアとの組み合わせにより実現することもできる。本発明は、このようなコンピュータ可読プログラムにも関し、即ち、該プログラムは、ロジック部品により実行される時に、該ロジック部品に、上述の装置又は構成部品を実現させることができ、或いは、該ロジック部品に、上述の各種の方法又はステップを実現させることができる。本発明は更に、上述のプログラムの記憶媒体、例えば、ハードディスク、磁気ディスク光ディスク、DVD、flashメモリなどにも関する。

0063

また、上述の各実施例を含む実施形態に関し、更に以下の付記を開示する。

0064

(付記1)
ビット割り当て装置であって、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるための調整ユニットを含む、装置。

0065

(付記2)
付記1に記載の装置であって、
前記調整ユニットは、
前記調整用総ビット数を設定するための設定モジュール;
前記設定モジュールが設定した前記調整用総ビット数に基づいて、目標ビット数を確定するための確定モジュール;
所定のビット割り当て方法を用いて、前記確定モジュールが確定した前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当てるための割り当てモジュール;及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるための調整モジュールを含む、装置。

0066

(付記3)
付記2に記載の装置であって、
前記確定モジュールが確定した前記目標ビット数は、通信システムのレートに対応する総ビット数と前記調整用総ビット数との和である、装置。

0067

(付記4)
付記2に記載の装置であって、
前記調整モジュールは、所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させる、装置。

0068

(付記5)
付記4に記載の装置であって、
前記所定のビット数は1である、装置。

0069

(付記6)
マルチキャリア通信システムにおける送信機であって、
前記送信機は、ビット割り当て装置を含み、
前記ビット割り当て装置は、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成される、送信機。

0070

(付記7)
付記6に記載の送信機であって、
前記ビット割り当て装置は、更に、
調整用総ビット数を設定し;
前記調整用総ビット数に基づいて、目標ビット数を確定し;
所定のビット割り当て方法を用いて、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て;及び
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、送信機。

0071

(付記8)
付記7に記載の送信機であって、
前記目標ビット数は、通信システムのレートに対応する総ビット数と、前記調整用総ビット数との和である、送信機。

0072

(付記9)
付記7に記載の送信機であって、
前記ビット割り当て装置は、更に、
所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、送信機。

0073

(付記10)
付記9に記載の送信機であって、
前記所定のビット数は1である、送信機。

0074

(付記11)
マルチキャリア通信システムにおける受信機であって、
前記受信機は、ビット割り当て装置を含み、
前記ビット割り当て装置は、
予め設置された調整用総ビット数に基づいて、マルチキャリア変調信号の、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を減少させるように構成される、受信機。

0075

(付記12)
付記11に記載の受信機であって、
前記ビット割り当て装置は、更に、
調整用総ビット数を設定し;
前記調整用総ビット数に基づいて、目標ビット数を確定し;
所定のビット割り当て方法を用いて、前記目標ビット数に基づいて、前記マルチキャリア変調信号の各サブキャリアのためにビット数及びパワーを割り当て;
最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、受信機。

0076

(付記13)
付記12に記載の受信機であって、
前記目標ビット数は、通信システムのレートに対応する総ビット数と、前記調整用総ビット数との和である、受信機。

0077

(付記14)
付記12に記載の受信機であって、
前記ビット割り当て装置は、更に
所定のビット数をステップ長さとして、最大ビット数が割り当てられているサブキャリアのうちの、平均パワーが最小であるサブキャリアのビット数を、所定数まで減少させ、即ち、減少した総ビット数が前記調整用総ビット数に等しくなるまで減少させるように構成される、受信機。

0078

(付記15)
付記14に記載の受信機であって、
前記所定のビット数は1である、受信機。

実施例

0079

以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ