図面 (/)

技術 半導体装置及び半導体装置の製造方法

出願人 ラピスセミコンダクタ株式会社国立大学法人豊橋技術科学大学
発明者 伊藤由規瀬戸勝石井真國井有巳二川雅登澤田和明
出願日 2014年10月9日 (6年2ヶ月経過) 出願番号 2014-208420
公開日 2016年5月16日 (4年7ヶ月経過) 公開番号 2016-080370
状態 特許登録済
技術分野 電気化学的な材料の調査、分析
主要キーワード 外装膜 常圧CVD センサ用電極 検査体中 減圧CVD 特公表 イオン感応膜 ISFET
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年5月16日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

センサ領域平坦度を向上させた半導体装置及び半導体装置の製造方法を提供する。

解決手段

絶縁膜30上には、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42が形成されている。ゲート配線36Aは、センサFET21Aのゲート電極28Aとコンタクト34Aを介して電気的に接続されている。ゲート配線36A、配線36A1、A2、及びボンディングパッド42上には、保護膜32が形成されている。ボンディングパッド42上の保護膜32には、開口部が形成されている。また、ゲート配線36A上には、保護膜32の開口部37を埋めるように、センサ用電極38が積層されている。センサ領域12全体を覆うように保護膜32及びセンサ用電極38の表面には、イオン感応膜40が形成されている。ゲート配線36A及びセンサ用電極38が積層された厚さは、保護膜32の厚さと等しいとみなせる所定の範囲内となっている。

概要

背景

集積回路技術を用いた化学センサとして、FET(Field Effect Transistor:電界効果トランジスタ)の原理による種々のセンサが開発されてきた。このFET型センサは、電気化学的な電位変化を検出するものであり、一例として、イオン濃度を検出するイオンセンシティブFET(ISFET:Ion Sensitive Electrode Field Effect Transistor)と呼ばれている。

ISFETは、センサ領域中に設けられたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート絶縁膜上にイオンに感応するセンサ部を形成したものである。ISFETを水溶液等の検査体中に浸け、センサ部の電位の変化に基づくチャネルコンダクタンスの変化量を検出することにより、検査体中のイオン濃度を求める。

このようなISFETとして、例えば、特許文献1及び特許文献2に記載の技術が知られている。

概要

センサ領域の平坦度を向上させた半導体装置及び半導体装置の製造方法を提供する。絶縁膜30上には、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42が形成されている。ゲート配線36Aは、センサ用FET21Aのゲート電極28Aとコンタクト34Aを介して電気的に接続されている。ゲート配線36A、配線36A1、A2、及びボンディングパッド42上には、保護膜32が形成されている。ボンディングパッド42上の保護膜32には、開口部が形成されている。また、ゲート配線36A上には、保護膜32の開口部37を埋めるように、センサ用電極38が積層されている。センサ領域12全体を覆うように保護膜32及びセンサ用電極38の表面には、イオン感応膜40が形成されている。ゲート配線36A及びセンサ用電極38が積層された厚さは、保護膜32の厚さと等しいとみなせる所定の範囲内となっている。

目的

本発明は、上述した問題を解決するために提案されたものであり、センサ領域の平坦度を向上させた半導体装置及び半導体装置の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板の主表面に形成されたセンサ電界効果トランジスタ、及びセンサ部を含むセンサ領域と、ロジック用電界効果トランジスタ、及び前記ロジック用電界効果トランジスタのゲート電極電気的に接続されており、前記ロジック用電界効果トランジスタ上に絶縁膜を介して形成されたボンディングパッドを含み、前記センサ領域からの出力を出力するロジック領域と、を備え、前記センサ部は、前記センサ用電界効果トランジスタのゲート電極に電気的に接続されており、前記絶縁膜上に形成された保護膜よりも薄く、前記センサ用電界効果トランジスタ上に前記絶縁膜を介して形成されたゲート配線と、前記保護膜よりも薄く、前記ゲート配線上に積層されて形成されたセンサ用電極と、前記センサ用電極上に形成されたイオン感応膜と、を有する、半導体装置

請求項2

前記ゲート配線及び前記センサ用電極が積層された厚さが、前記保護膜の厚さと等しいとみなせる所定の範囲内である、請求項1に記載の半導体装置。

請求項3

前記センサ用電極の表面と、前記保護膜の表面とが面一に形成されている、請求項1または請求項2に記載の半導体装置。

請求項4

前記ゲート配線及び前記センサ用電極が積層された厚さが、前記ボンディングパッドの厚さよりも厚い、請求項1から請求項3のいずれか1項に記載の半導体装置。

請求項5

前記ゲート配線の厚さが、前記ボンディングパッドの厚さと等しい、請求項1から請求項3のいずれか1項に記載の半導体装置。

請求項6

前記ゲート配線の前記基板の主表面に対する大きさは、前記センサ用電極の前記基板の主表面に対する大きさよりも大きい、請求項1から請求項5のいずれか1項に記載の半導体装置。

請求項7

前記ゲート配線の前記基板の主表面に対する大きさは、前記センサ用電界効果トランジスタのゲート電極の前記基板の主表面に対する大きさよりも大きい、請求項1から請求項6のいずれか1項に記載の半導体装置。

請求項8

前記センサ用電極の前記基板の主表面に対する大きさは、前記センサ用電界効果トランジスタのゲート電極の前記基板の主表面に対する大きさよりも大きい、請求項1から請求項7のいずれか1項に記載の半導体装置。

請求項9

前記イオン感応膜は、前記センサ領域の表面全体を覆っている、請求項1から請求項8のいずれか1項に記載の半導体装置。

請求項10

基板の主表面のセンサ領域にセンサ用電界効果トランジスタ、及びロジック領域にロジック用電界効果トランジスタを形成する工程と、前記基板の前記センサ用電界効果トランジスタ及びロジック用電界効果トランジスタ上に絶縁膜を形成する工程と、前記センサ用電界効果トランジスタのゲート電極と電気的に接続されたゲート配線と、前記ゲート配線及び前記ロジック用電界効果トランジスタのゲート電極と電気的に接続されたボンディングパッドと、を前記絶縁膜上に形成する工程と、前記ゲート配線及び前記ボンディングパッドの形成後に前記絶縁膜上に保護膜を形成する工程と、前記ゲート配線上の前記保護膜を除去して開口部を形成し、該開口部の前記ゲート配線上にセンサ用電極を形成する工程と、前記ボンディングパッド上の保護膜を除去して開口部を形成する工程と、前記センサ領域内の前記センサ用電極上を含む領域にイオン感応膜を形成する工程と、を備えた半導体装置の製造方法。

請求項11

前記センサ用電極を形成する工程では、開口部を形成した後、前記保護膜上に金属膜を形成し、前記開口部以外に形成された該金属膜をCMP法により除去することにより前記センサ用電極を形成する、請求項10に記載の半導体装置の製造方法。

請求項12

前記センサ用電極を形成する工程では、開口部に電解メッキ法により、金属膜を形成することにより前記センサ用電極を形成する、請求項10に記載の半導体装置の製造方法。

技術分野

0001

本発明は、半導体装置及び半導体装置の製造方法に関するものである。

背景技術

0002

集積回路技術を用いた化学センサとして、FET(Field Effect Transistor:電界効果トランジスタ)の原理による種々のセンサが開発されてきた。このFET型センサは、電気化学的な電位変化を検出するものであり、一例として、イオン濃度を検出するイオンセンシティブFET(ISFET:Ion Sensitive Electrode Field Effect Transistor)と呼ばれている。

0003

ISFETは、センサ領域中に設けられたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート絶縁膜上にイオンに感応するセンサ部を形成したものである。ISFETを水溶液等の検査体中に浸け、センサ部の電位の変化に基づくチャネルコンダクタンスの変化量を検出することにより、検査体中のイオン濃度を求める。

0004

このようなISFETとして、例えば、特許文献1及び特許文献2に記載の技術が知られている。

先行技術

0005

特公表2003/042683号公報
特公表2009/011164号公報

発明が解決しようとする課題

0006

しかしながら、上記特許文献1及び特許文献2に記載の技術では、センサ領域に設けられた開口部にセンサ部が形成されているため、センサ領域の表面に該開口部に起因する凹凸が生じている。

0007

本発明は、上述した問題を解決するために提案されたものであり、センサ領域の平坦度を向上させた半導体装置及び半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

0008

上記目的を達成するために、本発明の半導体装置は、基板の主表面に形成されたセンサ用電界効果トランジスタ、及びセンサ部を含むセンサ領域と、ロジック用電界効果トランジスタ、及び前記ロジック用電界効果トランジスタのゲート電極電気的に接続されており、前記ロジック用電界効果トランジスタ上に絶縁膜を介して形成されたボンディングパッドを含み、前記センサ領域からの出力を出力するロジック領域と、を備え、前記センサ部は、前記センサ用電界効果トランジスタのゲート電極に電気的に接続されており、前記絶縁膜上に形成された保護膜よりも薄く、前記センサ用電界効果トランジスタ上に前記絶縁膜を介して形成されたゲート配線と、前記保護膜よりも薄く、前記ゲート配線上に積層されて形成されたセンサ用電極と、前記センサ用電極上に形成されたイオン感応膜と、を有する。

0009

また、本発明の半導体装置の製造方法は、基板の主表面のセンサ領域にセンサ用電界効果トランジスタ、及びロジック領域にロジック用電界効果トランジスタを形成する工程と、前記基板の前記センサ用電界効果トランジスタ及びロジック用電界効果トランジスタ上に絶縁膜を形成する工程と、前記センサ用電界効果トランジスタのゲート電極と電気的に接続されたゲート配線と、前記ゲート配線及び前記ロジック用電界効果トランジスタのゲート電極と電気的に接続されたボンディングパッドと、を前記絶縁膜上に形成する工程と、前記ゲート配線及び前記ボンディングパッドの形成後に前記絶縁膜上に保護膜を形成する工程と、前記ゲート配線上の前記保護膜を除去して開口部を形成し、該開口部の前記ゲート配線上にセンサ用電極を形成する工程と、前記ボンディングパッド上の保護膜を除去して開口部を形成する工程と、前記センサ領域内の前記センサ用電極上を含む領域にイオン感応膜を形成する工程と、を備える。

発明の効果

0010

本発明によれば、センサ領域の平坦度を向上させることができる、という効果を奏する。

図面の簡単な説明

0011

第1の実施の形態の半導体装置の一例を示す概略構成図である。
第1の実施の形態の半導体装置の製造方法の一例における第1工程〜第8工程を示した説明図である。
第1の実施の形態の半導体装置の製造方法の一例における第9工程〜第13工程を示した説明図である。
第1の実施の形態の半導体装置の製造方法の一例における第14工程〜第17工程を示した説明図である。
第1の実施の形態の半導体装置の製造方法の一例における第18工程及び第19工程を示した説明図である。
第2の実施の形態の半導体装置の製造方法の一例における第14工程を示した説明図である。
半導体装置のその他の一例を示す概略構成図である。
従来の半導体装置の一例を示す概略構成図である。

実施例

0012

[第1の実施の形態]
以下では、図面を参照して、本実施の形態を詳細に説明する。

0013

まず、本実施の形態の半導体装置の構成について説明する。図1に、本実施の形態の半導体装置の概略構成図を示す。本実施の形態の半導体装置は、水溶液等の検査体中に存在するイオンの濃度(イオン濃度)を測定するイオンセンシティブFET(ISFET:Ion Sensitive Electrode Field Effect Transistor)として機能する。

0014

なお、以下の説明において「厚さ」とは、半導体装置10の積層方向の厚さのことをいう。

0015

図1に示したように本実施の形態の半導体装置10は、センサ領域12及びロジック領域14を備えている。センサ領域12は、センサ用FET21A、及びセンサ用FET21Aのゲート電極28Aと電気的に接続されたセンサ部16を備え、検査体中のイオン濃度を感知する機能を有する。センサ部16は、ゲート配線36A、センサ用電極38、及びイオン感応膜40を備えている。

0016

また、ロジック領域14は、ロジック用FET21B、及びロジック用FET21Bのゲート電極28Bと電気的に接続されたボンディングパッド42を備え、センサ領域12からの信号を処理して出力する機能を有する。

0017

なお、本実施の形態では、図1に示すようにセンサ領域12に隣接してロジック領域14を設けているが、センサ領域12及びロジック領域14を基板20上に離間して設けてもよい。この場合のセンサ領域12とロジック領域14との間隔は特に限定されないが、具体例として20μmが挙げられる。

0018

図1に示すように、シリコン製の基板20の主表面には、素子分離用Locos酸化膜22がセンサ領域12及びロジック領域14に応じて複数設けられている。また、基板20の主表面には、センサ用FET21Aのソースドレイン拡散層24A1、24A2、及びロジック用FET21Bのソース/ドレイン拡散層24B1、24B2が形成されている。なお、本実施の形態では、ソース/ドレイン拡散層24A1、24B1がソース部として機能し、ソース/ドレイン拡散層24A2、24B2がドレイン部として機能する。

0019

センサ領域12では、ソース/ドレイン拡散層24A1とソース/ドレイン拡散層24A2との間の基板20上の領域には、酸化膜26Aを介してセンサ用FET21Aのゲート電極28Aが形成されている。一方、ロジック領域14では、ソース/ドレイン拡散層24B1とソース/ドレイン拡散層24B2との間の基板20上の領域には、酸化膜26Bを介してロジック用FET21Bのゲート電極28Bが形成されている。

0020

酸化膜26A、26Bの具体例としては、シリコン等の熱酸化膜が挙げられる。また、酸化膜26A、26Bの厚さの具体例としては、30Å〜100Åが挙げられる。ゲート電極28A、28Bの具体例としては、ポリシリコン等が挙げられる。

0021

センサ用FET21A及びロジック用FET21Bが形成された基板20上には、絶縁膜30が形成されている。絶縁膜30の具体例としては、BPSG(Boron Phosphorus Silicon Glass)膜、及びPSG(Phosphorus Silicon Glass)膜等が挙げられる。また、絶縁膜30の厚さの具体例としては、7000Åが挙げられる。さらに、ゲート電極28A上部分の絶縁膜30の厚さの具体例としては、5000Åが挙げられる。

0022

センサ領域12では、ソース/ドレイン拡散層24A1上に絶縁膜30を介して配線36A1が形成されており、ソース/ドレイン拡散層24A2上に絶縁膜30を介して配線36A2が形成されている。また、ゲート電極28A上に絶縁膜30を介してゲート配線36Aが形成されている。配線36A上には、センサ用電極38が形成されている。

0023

配線36A1とソース/ドレイン拡散層24A1とは、絶縁膜30中に設けられたコンタクト34A1により電気的に接続されている。配線36A2とソース/ドレイン拡散層24A2とは、絶縁膜30中に設けられたコンタクト34A2により電気的に接続されている。ゲート配線36Aとゲート電極28Aとは、絶縁膜30中に設けられたコンタクト34Aにより電気的に接続されている。

0024

また、ボンディングパッド42とゲート電極28Bとは、絶縁膜30中に設けられたコンタクト34Bにより電気的に接続されている。

0025

本実施の形態では、具体例には、後述するようにゲート配線36Aとボンディングパッド42とは一体的に形成されている。換言するとゲート配線36Aとボンディングパッド42とは同一の工程(同じタイミング)で形成されている。そのためゲート配線36Aの厚みとボンディングパッド42の厚みとは、製造上及び設計上の誤差を無視すると等しくなっている。

0026

ゲート配線36A、配線36A1、36A2、及びボンディングパッド42の具体例としては、Al(アルミニウム)等が挙げられる。また、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42の厚さの具体例としては、3000Åが挙げられる。

0027

絶縁膜30上には保護膜32が設けられている。保護膜32の具体例としては、NSG(None-doped Silicate Glass)膜等のノンドーププラズマ酸化膜及びプラズマ窒化膜等が挙げられる。また、保護膜32の厚さの具体例としては、8000Åが挙げられる。

0028

本実施の形態の半導体装置10では、保護膜32のボンディングパッド42上にあたる領域には開口部が設けられている。当該開口部は、ボンディングパッド42と外部装置等とを接続するためのものである。

0029

また、ゲート配線36A上の保護膜32が除去された開口部37には、センサ用電極38が積層されている。センサ用電極38の具体例としては、W(タングステン)、Cu(銅)、及びAu(金)等が挙げられる。また、本実施の形態の半導体装置10では、センサ用電極38の厚さは、ゲート配線36Aの厚さ及び保護膜32の厚さに応じて定められる。このようにセンサ用電極38とゲート配線36Aとを積層してセンサ部16を構成することにより、ボンディングパッド42及びセンサ用電極38の各々を異なる材料を用いて形成した場合でも、工程の複雑化を避けることが可能となる。例えば、ロジック領域14にはボンディングに適した材料を用いてボンディングパッド42を形成し、一方、センサ部16には平坦化に適した材料を用いてセンサ用電極38を形成する場合でも、工程の複雑化を避けることが可能となる。

0030

本実施の形態の半導体装置10では、ゲート配線36A及びセンサ用電極38が積層された厚さ、すなわち、ゲート配線36Aの厚さとセンサ用電極38の厚さとを加算した厚さが、保護膜32の厚さと等しいとみなせる所定の範囲内となっている。なお、本実施の形態の半導体装置10において、保護膜32の厚さと等しいとみなせる所定の範囲とは、製造上及び設計上の誤差、保護膜32等の厚さ、及びセンサとしての精度等に応じて予め定められる範囲である。

0031

また、本実施の形態の半導体装置10では、センサ用電極38の表面及び保護膜32表面は、製造上及び設計上の誤差を無視すると、面一となっている。

0032

また、本実施の形態の半導体装置10では、ゲート配線36Aの大きさをセンサ用電極38の大きさよりも大きくしている。なお、本実施の形態で「大きさ」とは、基板20の主表面に対する大きさのことであり、より具体的には、基板20の主表面に対向する領域の大きさのことをいう。本実施の形態では、具体例として、ゲート配線36Aは、半導体装置10の主表面に対して一辺図1に示したゲート配線36Aの横方向の長さ)が0.5μm〜1.5μmの矩形状としている。また、具体例としてセンサ用電極38は、半導体装置10の主表面に対して一辺(図1に示したセンサ用電極38の横方向の長さ)が0.4μm〜1.4μmの矩形状としている。

0033

また、本実施の形態では、ゲート電極28Aの大きさも、ゲート配線36Aより小さく、さらには、センサ用電極38よりも小さい。具体例として、ゲート電極28Aは、半導体装置10の主表面に対して一辺(図1に示したゲート電極28Aの横方向の長さ)が0.2μm〜0.5μmの矩形状としている。

0034

センサ領域12の保護膜32上であるセンサ領域12の表面には、イオン感応膜40が形成されている。イオン感応膜40の材質は、検査対象となるイオンに応じて異なるが、具体例としては、Ta2O5、Al2O3、Y2O3、HfO2、及びTiO2等の金属酸化物等が挙げられる。また、イオン感応膜40の厚さとしては、100Å〜500Åが挙げられる。

0035

なお、本実施の形態では、図1に示すように、センサ領域12の表面の全体にイオン感応膜40が設けられているが、これに限らない。イオン感応膜40は、センサ部16を含む領域に設けられておればよく、少なくとも、センサ用電極38の表面を覆うように設けられていればよい。

0036

なお、イオン感応膜40は、センサ用FET21Aが形成された領域上を覆うように設けられていることが好ましく、本実施の形態のようにセンサ領域12の表面の全体に設けられていることがより好ましい。

0037

次に、本実施の形態の半導体装置10の製造方法の一例について説明する。

0038

図2には、本実施の形態の半導体装置10の製造方法の一例における第1工程〜第8工程の説明図を示す。また、図3には、本実施の形態の半導体装置10の製造方法の一例における第9工程〜第13工程の説明図を示す。また、図4には、本実施の形態の半導体装置10の製造方法の一例における第14工程〜第17工程の説明図を示す。さらに、図5には、本実施の形態の半導体装置10の製造方法の一例における第18工程及び第19工程の説明図を示す。

0039

本実施の形態の半導体装置10の製造方法では、まず、図2の第1工程に示すように、センサ領域12(センサ用FET21A)及びロジック領域14(ロジック用FET21B)に応じて、素子分離のためのLocos酸化膜22を基板20上に形成する。

0040

次に、第2工程では、アクティブ領域Si面)に、酸化膜26A、26Bのもととなる、酸化膜26を形成する。酸化膜26の形成方法の具体例としては、熱酸化法等が挙げられる。

0041

次に、第3工程では、ゲート電極28A、28Bのもととなるポリシリコン膜28を成膜する。ポリシリコン膜28の成膜方法の具体例としては、LPCVD(low pressure chemical vapor deposition:減圧CVD)法等が挙げられる。

0042

次に、第4工程では、ゲート電極28A、28Bを形成する。ゲート電極28A、28Bの形成方法の具体例としては、フォトリソグラフィによりゲート電極28A、28Bを形成する領域をパターニングした後、エッチングにより不要なポリシリコン膜28を除去する方法等が挙げられる。

0043

次に、第5工程では、ソース/ドレイン拡散層24A1、24A2、24B1、24B2を基板20上に形成する。ソース/ドレイン拡散層24A1、24A2、24B1、24B2の形成方法の具体例としては、まず、ソース/ドレイン拡散層24A1、24A2、24B1、24B2を形成する領域以外をマスキングして、ソース/ドレイン拡散層24A1、24A2、24B1、24B2を形成する領域に不純物イオン注入により注入し、マスクを除去した後、熱処理によりアニールする方法等が挙げられる。このようにして、センサ領域12にセンサ用FET21Aが形成され、また、ロジック領域14にロジック用FET21Bが形成される。

0044

次に、第6工程では、基板20上に、絶縁膜30を形成する。絶縁膜30の形成方法の具体例としては、AP−CVD(Atmospheric chemical vapor deposition:常圧CVD)法等が挙げられる。

0045

次に、第7工程では、コンタクト34A、34A1、34A2、34Bを形成する領域にコンタクトホール33を形成する。具体的には、絶縁膜30のゲート電極28A上、ソース/ドレイン拡散層24A1上、ソース/ドレイン拡散層24A2上、及びゲート電極28B上にコンタクトホール33を形成する。コンタクトホール33の形成方法の具体例としては、フォトリソグラフィによりパターニングした後、エッチングにより不要部分の絶縁膜30を除去する方法等が挙げられる。

0046

次に、第8工程では、コンタクトホール33を埋めつつ、金属膜35を形成する。金属膜35の形成方法の具体例としては、CVD法が挙げられる。

0047

次に、図3に示すように、第9工程では、コンタクトホール33以外の金属膜35を除去してコンタクト34A、34A1、34A2、34Bを形成する。金属膜35の除去方法の具体例としては、CMP(Chemical Mechanical Polishing:化学的機械研磨)法やエッチバック法等が挙げられる。

0048

次に、第10工程では、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42のもととなる金属配線層36を形成する。金属配線層36の形成方法の具体例としては、スパッタ法等が挙げられる。

0049

次に、第11工程では、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42を形成する。ゲート配線36A、配線36A1、36A2、及びボンディングパッド42の形成方法の具体例としては、フォトリソグラフィによりパターニングした後、エッチングにより不要部分の金属配線層36を除去する方法等が挙げられる。

0050

次に、第12工程では、保護膜32を形成する。保護膜32の形成方法の具体例としては、PECVD(plasma-enhanced chemical vapor deposition:プラズマCVD)法等が挙げられる。

0051

次に、第13工程では、センサ領域12のゲート電極28A上に、後の工程(第14、15工程参照)でセンサ用電極38を形成する部分に開口部37を形成する。開口部37の形成方法の具体例としては、フォトリソグラフィによりパターニングした後、ゲート電極28A上の保護膜32をエッチングにより除去する方法等が挙げられる。

0052

次に、図4に示すように、第14工程では、開口部37を埋めるように、保護膜32の表面に金属膜39を形成する。金属膜39の形成方法の具体例としては、CVD法等が挙げられる。

0053

次に、第15工程では、CMP法により、センサ用電極38を形成する。本実施の形態におけるセンサ用電極38の形成方法は、CMP法により金属膜39を除去する方法であれば限定されない。具体例としては、開口部37(金属膜39を埋め込んだ部分)以外の金属膜39をCMP法により除去する方法等が挙げられる。

0054

次に、第16工程では、ロジック領域14のボンディングパッド42上に、開口部41を形成する。開口部41の形成方法の具体例としては、フォトリソグラフィによりパターニングした後、ボンディングパッド42上の保護膜32をエッチングにより除去する方法等が挙げられる。

0055

次に、第17工程では、センサ領域12以外(本実施の形態では、ロジック領域14)をフォトレジスト46で覆い、センサ領域12の表面を露出させる。本実施の形態では、イオン感応膜40をセンサ領域12全体(全面)に形成しているため、このようにセンサ領域12の表面を露出させる。なお、イオン感応膜40を設ける領域(表面)を露出させるようにすればよく、例えば、センサ部16のみにイオン感応膜40を設ける場合は、センサ部16の表面を露出させればよい。

0056

次に、図5に示すように、第18工程では、保護膜32の表面にイオン感応膜40を形成する。イオン感応膜40の形成方法は、特に限定されず、イオン感応膜40の材質に応じた方法を用いればよい、例えば、イオン感応膜40の材質となる金属酸化物を含む溶媒を塗布した後、溶媒を揮発させることにより形成してもよい。

0057

次に、第19工程では、フォトレジスト46、及びセンサ領域12以外に形成されたイオン感応膜40を除去することにより、センサ領域12のみにイオン感応膜40が形成された状態にする。

0058

本実施の形態では、このように上述の第1〜第19工程により、図1に示した半導体装置10が製造される。本実施の形態の半導体装置10は、CMP法により、ゲート配線36A上にセンサ用電極38を形成しているため、センサ用電極38とゲート配線36Aとの段差は、50Å程度よりも小さい。従って、本実施の形態の半導体装置10は、センサ領域12の表面が平坦化されている。

0059

次に、本実施の形態の半導体装置10の動作について説明する。

0060

半導体装置10をISFETとして動作させるために、半導体装置10(センサ用FET21A及びロジック用FET21B)を駆動及び制御するための電圧印加される。

0061

水溶液中のイオン濃度を検出する場合、半導体装置10のセンサ領域12(少なくともセンサ部16)を検出対象の水溶液に浸ける。半導体装置10は、水溶液中のイオンに反応し、イオン感応膜40の電位状態が変化する。イオン感応膜40の電位の変化に応じて、センサ用電極38の電位が変化する。さらに、センサ用電極38の電位の変化に応じて、ゲート配線36A及びコンタクト34Aを介してセンサ用電極38と電気的に接続されているセンサ用FET21Aのゲート電極28Aの電位が変化する。

0062

当該電位の変化をロジック領域14のロジック用FET21Bを用いて、参照電圧と比較し、増幅することにより、水溶液中のイオン濃度(具体的にはpH)に応じた電圧がボンディングパッド42を介して、外部装置に出力される。

0063

外部装置では、電圧とイオン濃度との対応関係が予め得られており、当該対応関係に基づいて、半導体装置10から出力された電圧に応じたイオン濃度を得ることができる。
[第2の実施の形態]
本実施の形態では、第1の実施の形態で示した半導体装置10(図1参照)の製造方法において、第1の実施の形態と工程の一部が異なる場合について説明する。

0064

本実施の形態の半導体装置10の製造方法では、センサ用電極38の形成方法が、第1の実施の形態と異なっている。図6には、本実施の形態の半導体装置10の製造方法におけるセンサ用電極38の形成方法(第14工程)を説明するための説明図を示す。

0065

第1工程〜第13工程は、第1の実施の形態と同様である。本実施の形態では、第1の実施の形態で説明した第13工程の終了後、図6に示した第14工程に進む。第14工程では、開口部37に電解メッキ法により金属膜39を形成することにより、センサ用電極38を形成する。なお、センサ用電極38(金属膜39)の形成方法は、電解メッキ法によりセンサ用電極38(金属膜39)を形成する方法であれば限定されない。

0066

このように本実施の形態の製造方法では、電解メッキ法により、開口部37に金属膜39を形成することによりセンサ用電極38を形成しているため、開口部37以外の保護膜32上には、金属膜39が形成されない。従って、第1の実施の形態と異なり、保護膜32上の金属膜39を除去する工程(第1の実施の形態の第15工程)が不要となる。そのため、本実施の形態では、第14工程の後、第1の実施の形態で説明した第16工程〜第19工程を、第15工程〜第18工程として実施することにより、図1に示した半導体装置10が製造される。

0067

なお、第1の実施の形態のようにCMP法によりセンサ用電極38を形成する場合の方が、本実施の形態のように電解メッキ法によりセンサ用電極38を形成する場合に比べて表面が平坦化され、保護膜32との段差が抑制されるが、電解メッキ法によりセンサ用電極38を形成した場合であっても、保護膜32との段差が十分に抑制され、センサ領域12の表面が平坦化される。

0068

このようにして製造された本実施の形態の半導体装置10は、第1の実施の形態の半導体装置10と同様に動作する。

0069

以上説明したように、上記各実施の形態の半導体装置10は、センサ領域12及びロジック領域14を備えている。ロジック領域14は、ロジック用FET21B及びボンディングパッド42を備えている。センサ領域12は、センサ部16及びセンサ用FET21Aを備えている。センサ部16は、ゲート配線36A、センサ用電極38、及びイオン感応膜40を備えている。絶縁膜30上には、ゲート配線36A、配線36A1、36A2、及びボンディングパッド42が形成されている。ゲート配線36Aは、センサ用FET21Aのゲート電極28Aとコンタクト34Aを介して電気的に接続されている。ゲート配線36A、配線36A1、A2、及びボンディングパッド42上には、保護膜32が形成されている。ボンディングパッド42上の保護膜32には、開口部が形成されている。また、ゲート配線36A上には、保護膜32の開口部37を埋めるように、センサ用電極38が積層されている。保護膜32の厚さは、ゲート配線36Aの厚さよりも厚く、また、センサ用電極38の厚さよりも厚い。センサ領域12全体を覆うように保護膜32及びセンサ用電極38の表面には、イオン感応膜40が形成されている。

0070

このように上記各実施の形態の半導体装置10では、ゲート配線36A上には、保護膜32が除去された開口部37を埋めるように、センサ用電極38が積層されている。ゲート配線36A及びセンサ用電極38が積層された厚さは、保護膜32の厚さと等しいとみなせる所定の範囲内となっており、センサ用電極38の表面と、保護膜32の表面とは面一になっている。

0071

従って、本実施の形態の半導体装置10では、センサ用電極38と保護膜32との段差が抑制されるため、センサ領域12の表面が平坦化される。そのため、従来のISFETに比べて、センサ領域12の平坦度を向上させることができる。従来のISFETの具体例として、図8には、特許文献1に示した従来のISFETである半導体装置の概略構成図を示す。図8に示した従来のISFETのセンサ部では、外装膜及び保護膜中に設けられた開口部にイオン感応膜が形成されている。そのため、従来のISFET(半導体装置)では、センサ領域に、センサ部に起因する開口部が形成されているため、センサ領域の表面には凹凸が生じている。一方、本実施の形態の半導体装置10では、センサ領域12の表面が平坦化されているため、例えば、感度を向上させることができる。

0072

なお、ゲート配線36A及びセンサ用電極38の大きさは、上記各実施の形態に限らず、例えば、同じ大きさとしてもよいが、上記各実施の形態のように、ゲート配線36Aの大きさがセンサ用電極38の大きさよりも大きい方が好ましい。また同様に、ゲート電極28Aの大きさも上記各実施の形態に限らず、例えば、ゲート配線36Aと同じ大きさとしてもよいが、上記各実施の形態のように、ゲート配線36Aよりも小さい方が好ましく、さらには、センサ用電極38よりも小さい方が好ましい。

0073

また、上記各実施の形態の半導体装置10では、1層の金属配線(配線36A、36A1、36A2)を用いた半導体装置について説明したがこれに限らず、金属配線を多層化してもよい。図7には、金属配線を3層とした場合の半導体装置の具体例を示す。図7に示した半導体装置50のセンサ領域52、ロジック領域54、及びセンサ部56が、図1に示した半導体装置10のセンサ領域12、ロジック領域14、及びセンサ部16にそれぞれ対応している。

0074

半導体装置50は、基板60の主表面に、Locos酸化膜62、センサ用FET61A、及びロジック用FET61Bが形成されている。センサ用FET61Aは、ソース/ドレイン拡散層64A1、64A2、酸化膜66A、及びゲート電極68Aを備えている。また、ロジック用FET61Bは、ソース/ドレイン拡散層64B1、64B2、酸化膜66B、及びゲート電極68Bを備えている。第1の金属配線層では、上記各実施の形態の半導体装置10の金属層図1参照)と同様に、絶縁膜70A中に、コンタクト74A、74A1、74A2、74Bが形成されている。第2の金属配線層では、絶縁膜70Bに、複数の配線76及び複数のコンタクト74が形成されており、同様に、第3の金属配線層では、絶縁膜70Cに、複数の配線76及び複数のコンタクト34形成されている。第3の金属層上には、ゲート配線76A及びボンディングパッド82、及び保護膜72が形成されている。ゲート配線76A上には、保護膜72の開口部77を埋めるようにセンサ用電極78が形成されている。保護膜72及びセンサ用電極78の表面には、センサ領域52の全体を覆うようにイオン感応膜80が形成されている。また、ゲート配線76Aは、ゲート電極68Aと電気的に接続されている。ボンディングパッド82はゲート電極68Bと電気的に接続されている。図7に示した半導体装置50のように、金属配線を多層化した場合でも、センサ用電極78と保護膜72との段差が抑制されるため、センサ部56の表面の平坦度が向上する。

0075

また、上記各実施の形態では、センサ領域12に1つのセンサ部16及びセンサ用FET21Aを備えた場合を示したがこれに限らず、センサ部16及びセンサ用FET21Aの数は、限定されるものではなく、半導体装置10の感度等に応じて定めればよい。また同様に、ロジック領域14のロジック用FET21Bも限定されるものではない。

0076

また、その他の上記各実施の形態で説明した半導体装置10、センサ領域12、及びロジック領域14の構成、製造方法、及び動作は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

0077

10半導体装置
12センサ領域
14ロジック領域
16センサ部
20基板
21A センサ用FET、21Bロジック用FET
28A、28Bゲート電極
30絶縁膜
32 保護膜
36Aゲート配線
38センサ用電極
40イオン感応膜
42 ボンディングパッド

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ