図面 (/)

技術 差動増幅回路

出願人 住友電気工業株式会社
発明者 巽泰三
出願日 2014年9月10日 (5年9ヶ月経過) 出願番号 2014-184395
公開日 2016年4月21日 (4年2ヶ月経過) 公開番号 2016-058919
状態 特許登録済
技術分野 増幅器一般
主要キーワード 絶対最大値 逆相入力電圧 正相入力電圧 Nチャネル 電圧シフト回路 全高調波歪 出力伝送線路 線形動作範囲
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年4月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

低消費電力化が可能であり、線形動作範囲を広げることができる差動増幅回路を提供する。

解決手段

互いに位相が逆の正相出力電流逆相出力電流とを出力する差動増幅回路1は、第1のトランジスタ12及び第2のトランジスタ13を有する第1の差動対回路11と、第3のトランジスタ22及び第4のトランジスタ23を有する第2の差動対回路21と、電流源Iee1と、を備える。正相入力電圧が、第1のトランジスタ12の制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタ22の制御端子に入力され、正相入力電圧と位相が逆の逆相入力電圧が、第2のトランジスタ13の制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタ23の制御端子に入力される。

概要

背景

ディジタル変調によって信号を送信する場合、変調方式に応じた低歪の増幅回路が用いられる。例えば特許文献1には、低歪特性の信号を得るために線形性の向上を図った差動増幅回路が記載されている。図10に示されるように、この差動増幅回路100は、トランジスタ112,113,122,123によって構成されており、非線形性を有する差動対111に対して、同様に非線形性を有する差動対121が並列に接続されている。これにより、差動対111の出力電流Id11と差動対121の出力電流Id14との非線形性、及び差動対111の出力電流Id12と差動対121の出力電流Id13との非線形性が、それぞれ相殺される構成となっている。

例えば特許文献2〜5にも、差動増幅回路に係る技術が記載されている。また、例えばコアネットワークを構成する光伝送システムなどでは、四位相偏移変調(QPSK:Quadrature Phase Shift Keying)等の位相遷移変調方式において、光変調器駆動回路等に低歪の差動増幅回路が使用される。

概要

低消費電力化が可能であり、線形動作範囲を広げることができる差動増幅回路を提供する。互いに位相が逆の正相出力電流逆相出力電流とを出力する差動増幅回路1は、第1のトランジスタ12及び第2のトランジスタ13を有する第1の差動対回路11と、第3のトランジスタ22及び第4のトランジスタ23を有する第2の差動対回路21と、電流源Iee1と、を備える。正相入力電圧が、第1のトランジスタ12の制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタ22の制御端子に入力され、正相入力電圧と位相が逆の逆相入力電圧が、第2のトランジスタ13の制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタ23の制御端子に入力される。

目的

本発明は、低消費電力化が可能であり、線形動作範囲を広げることができる差動増幅回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

互いに位相が逆の正相入力電圧逆相入力電圧とが入力され、前記正相入力電圧と前記逆相入力電圧との差に応じて大きさが変化する、互いに位相が逆の正相出力電流逆相出力電流とを出力する差動増幅回路であって、第1のトランジスタ、第2のトランジスタ、第1の抵抗、及び第2の抵抗を有する第1の差動対回路と、第3のトランジスタ、第4のトランジスタ、第3の抵抗、及び第4の抵抗を有する第2の差動対回路と、前記第1の抵抗と前記第2の抵抗とが接続された第1の接続点と、前記第3の抵抗と前記第4の抵抗とが接続された第2の接続点と、に共通して接続される第1の電流源と、を備え、前記第1のトランジスタの一方の電流端子は、前記第1の抵抗及び前記第2の抵抗を介して前記第2のトランジスタの一方の電流端子に接続され、前記第3のトランジスタの一方の電流端子は、前記第3の抵抗及び前記第4の抵抗を介して前記第4のトランジスタの一方の電流端子に接続され、前記正相入力電圧は、前記第1のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて前記第3のトランジスタの制御端子に入力され、前記逆相入力電圧は、前記第2のトランジスタの制御端子に入力されると共に、前記第1の電圧値だけシフトされて前記第4のトランジスタの制御端子に入力され、前記正相出力電流は、前記第1のトランジスタ及び前記第3のトランジスタのそれぞれから出力される電流を含んでおり、前記逆相出力電流は、前記第2のトランジスタ及び前記第4のトランジスタのそれぞれから出力される電流を含んでいる、差動増幅回路。

請求項2

入力された入力電圧を前記第1の電圧値だけシフトして出力する2つの電圧シフト回路さらに備え、前記正相入力電圧は、前記2つの電圧シフト回路のうちの一方を介して前記第3のトランジスタの前記制御端子に入力され、前記逆相入力電圧は、前記2つの電圧シフト回路のうちの他方を介して前記第4のトランジスタの前記制御端子に入力される、請求項1に記載の差動増幅回路。

請求項3

前記2つの電圧シフト回路のそれぞれは、電圧シフト用抵抗と電圧シフト用電流源とを有し、前記入電圧は、前記電圧シフト用抵抗の一方の端子に入力され、前記電圧シフト用電流源は、前記電圧シフト用抵抗の他方の端子に接続され、前記電圧シフト用抵抗の他方の端子の電位が前記電圧シフト用抵抗の一方の端子の電位よりも低くなるように前記電圧シフト用抵抗に電流を流し、前記電圧シフト用抵抗の他方の端子は、前記入力電圧から前記第1の電圧値だけシフトされた電圧を出力する、請求項2に記載の差動増幅回路。

請求項4

2つのエミッタフォロワ回路を更に備え、前記2つのエミッタフォロワ回路のうち一方は、入力された第1の入力電圧に応じて前記正相入力電圧を出力し、前記2つのエミッタフォロワ回路のうち他方は、前記第1の入力電圧と位相が逆の第2の入力電圧が入力され、前記逆相入力電圧を出力する、請求項2又は3に記載の差動増幅回路。

請求項5

前記正相入力電圧は、前記第2のトランジスタの制御端子に入力されると共に、前記第1の電圧値だけシフトされて前記第4のトランジスタの制御端子に入力され、前記逆相入力電圧は、前記第1のトランジスタの制御端子に入力されると共に、前記第1の電圧値だけシフトされて前記第3のトランジスタの制御端子に入力される、請求項2〜4のいずれか一項に記載の差動増幅回路。

技術分野

0001

本発明は、光変調器駆動回路等に使用される差動増幅回路に関する。

背景技術

0002

ディジタル変調によって信号を送信する場合、変調方式に応じた低歪の増幅回路が用いられる。例えば特許文献1には、低歪特性の信号を得るために線形性の向上を図った差動増幅回路が記載されている。図10に示されるように、この差動増幅回路100は、トランジスタ112,113,122,123によって構成されており、非線形性を有する差動対111に対して、同様に非線形性を有する差動対121が並列に接続されている。これにより、差動対111の出力電流Id11と差動対121の出力電流Id14との非線形性、及び差動対111の出力電流Id12と差動対121の出力電流Id13との非線形性が、それぞれ相殺される構成となっている。

0003

例えば特許文献2〜5にも、差動増幅回路に係る技術が記載されている。また、例えばコアネットワークを構成する光伝送システムなどでは、四位相偏移変調(QPSK:Quadrature Phase Shift Keying)等の位相遷移変調方式において、光変調器の駆動回路等に低歪の差動増幅回路が使用される。

先行技術

0004

米国特許第7076226号明細書
特開平1−261905号公報
特許第2915440号公報
米国特許第5227681号明細書
米国特許出願公開第2011/0304394号明細書

発明が解決しようとする課題

0005

ところで、通信ネットワーク大容量化のために、光伝送装置の性能向上が要求されており、差動増幅回路にも低消費電力化等が要求されている。ここで、上述した差動増幅回路100では、差動対111の出力電流Id11及び差動対121の出力電流Id14と、差動対111の出力電流Id12及び差動対121の出力電流Id13とは、それぞれ相殺される構成となっている。このため、合計された出力電流(Id11+Id14)は差動対111が一つのみの場合の出力電流Id11よりも小さくなり、合計された出力電流(Id12+Id13)は差動対111が一つのみの場合の出力電流Id12よりも小さくなる。ここで、出力電流Id11、Id12の最大絶対値電流源Issの流す電流値Issに等しくなり、出力電流Id13、Id14の絶対最大値が電流源Iss/nの流す電流値Iss/nに等しくなる。よって、出力電流(Id11+Id14)と出力電流(Id12+Id13)のそれぞれの振幅は、Iss−Iss/nとなる。一方、差動増幅回路100が消費する電流は、2つの電流源がそれぞれ消費する電流の合計(Iss+Iss/n)となる。したがって、差動増幅回路100は、差動対111(電流Iss)が一つのみの場合と比較して、消費電流(Iss+Iss/n)は増加するにもかかわらず、出力電流の振幅(Iss−Iss/n)は低下する。

0006

また、差動対111のみからなる差動増幅回路では、差動対111へ入力される電圧に対して十分な線形動作範囲を得ることができないおそれがある。このため、低消費電力化及び線形動作範囲が改善された差動増幅回路が求められている。

0007

本発明は、低消費電力化が可能であり、線形動作範囲を広げることができる差動増幅回路を提供することを目的とする。

課題を解決するための手段

0008

本発明の一形態に係る差動増幅回路は、互いに位相が逆の正相入力電圧逆相入力電圧とが入力され、正相入力電圧と逆相入力電圧との差に応じて大きさが変化する、互いに位相が逆の正相出力電流と逆相出力電流とを出力する差動増幅回路であって、第1のトランジスタ、第2のトランジスタ、第1の抵抗、及び第2の抵抗を有する第1の差動対回路と、第3のトランジスタ、第4のトランジスタ、第3の抵抗、及び第4の抵抗を有する第2の差動対回路と、第1の抵抗と第2の抵抗とが接続された第1の接続点と、第3の抵抗と第4の抵抗とが接続された第2の接続点と、に共通して接続される第1の電流源と、を備え、第1のトランジスタの一方の電流端子は、第1の抵抗及び第2の抵抗を介して第2のトランジスタの一方の電流端子に接続され、第3のトランジスタの一方の電流端子は、第3の抵抗及び第4の抵抗を介して第4のトランジスタの一方の電流端子に接続され、正相入力電圧は、第1のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタの制御端子に入力され、逆相入力電圧は、第2のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタの制御端子に入力され、正相出力電流は、第1のトランジスタ及び第3のトランジスタのそれぞれから出力される電流を含んでおり、逆相出力電流は、第2のトランジスタ及び第4のトランジスタのそれぞれから出力される電流を含んでいる。

発明の効果

0009

本発明によれば、低消費電力化が可能であり、線形動作範囲を広げることができる差動増幅回路を提供できる。

図面の簡単な説明

0010

図1は、第1実施形態に係る差動増幅回路の回路構成を示す図である。
図2は、比較例に係る差動増幅回路の回路構成を示す図である。
図3は、第1〜第4トランジスタの電圧変化に伴う出力電流の変化を示す図である。
図4は、差動入力電圧に対する出力電流の利得を示す図である。
図5は、第1変形例に係る差動増幅回路の回路構成を示す図である。
図6は、第2変形例に係る差動増幅回路の回路構成を示す図である。
図7は、第3変形例に係る差動増幅回路の回路構成を示す図である。
図8は、差動増幅回路が用いられた進行波型増幅器の回路構成を示す図である。
図9は、出力電流の振幅に対する全高調波歪の変化を示す図である。
図10は、差動増幅回路の回路構成の一例を示す図である。

0011

本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態は、互いに位相が逆の正相入力電圧と逆相入力電圧とが入力され、正相入力電圧と逆相入力電圧との差に応じて大きさが変化する、互いに位相が逆の正相出力電流と逆相出力電流とを出力する差動増幅回路であって、第1のトランジスタ、第2のトランジスタ、第1の抵抗、及び第2の抵抗を有する第1の差動対回路と、第3のトランジスタ、第4のトランジスタ、第3の抵抗、及び第4の抵抗を有する第2の差動対回路と、第1の抵抗と第2の抵抗とが接続された第1の接続点と、第3の抵抗と第4の抵抗とが接続された第2の接続点と、に共通して接続される第1の電流源と、を備え、第1のトランジスタの一方の電流端子は、第1の抵抗及び第2の抵抗を介して第2のトランジスタの一方の電流端子に接続され、第3のトランジスタの一方の電流端子は、第3の抵抗及び第4の抵抗を介して第4のトランジスタの一方の電流端子に接続され、正相入力電圧は、第1のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタの制御端子に入力され、逆相入力電圧は、第2のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタの制御端子に入力され、正相出力電流は、第1のトランジスタ及び第3のトランジスタのそれぞれから出力される電流を含んでおり、逆相出力電流は、第2のトランジスタ及び第4のトランジスタのそれぞれから出力される電流を含んでいる、差動増幅回路である。

0012

この差動増幅回路によれば、正相出力電流および逆相出力電流の和は、第1の差動対回路と第2の差動対回路とに共通して接続されている第1の電流源の電流値と同じである。すなわち、正相出力電流及び逆相出力電流は、例えば2つの電流源による出力電流を互いに逆相になるように足し合わせなくてもよいため、相殺によるロスが無くなる。これにより、同じ電流振幅を得るにあたって小型化及び低消費電力化が図られる。また、第2の差動対回路には、第1の差動対回路に入力される電圧から第1の電圧値だけシフトされた電圧が入力される。これにより、第1の差動対回路の第1のトランジスタがONして出力電流が流れる領域と、第2の差動対回路の第3のトランジスタがONして出力電流が流れる領域とを、互いにずらすことができる。同様に、第1の差動対回路の第2のトランジスタがONして出力電流が流れる領域と、第2の差動対回路の第4のトランジスタがONして出力電流が流れる領域とを、互いにずらすことができる。さらに、第1のトランジスタの出力電流及び第3のトランジスタの出力電流は同じ信号位相となっており、第2のトランジスタの出力電流及び第4のトランジスタの出力電流は、同じ信号位相となっている。したがって、正相出力電流の差動入力電圧に対する利得には、出力電流の利得が低下する領域においては、出力電流の利得が加算される。また、逆相出力電流の差動入力電圧に対する利得には、出力電流の利得が低下する領域においては,出力電流の利得が加算される。これらの動作により、上記差動増幅回路の線形動作範囲を広げることができる。

0013

また、差動増幅回路は、入力された入力電圧を第1の電圧値だけシフトして出力する2つの電圧シフト回路をさらに備え、正相入力電圧は、2つの電圧シフト回路のうちの一方を介して第3のトランジスタの制御端子に入力され、逆相入力電圧は、2つの電圧シフト回路のうちの他方を介して第4のトランジスタの制御端子に入力されてもよい。このような2つの電圧シフト回路を用いることによって、第1の電圧値を容易に調整することができる。

0014

また、2つの電圧シフト回路のそれぞれは、電圧シフト用抵抗と電圧シフト用電流源とを有し、入力電圧は、電圧シフト用抵抗の一方の端子に入力され、電圧シフト用電流源は、電圧シフト用抵抗の他方の端子に接続され、電圧シフト用抵抗の他方の端子の電位が電圧シフト用抵抗の一方の端子の電位よりも低くなるように電圧シフト用抵抗に電流を流し、電圧シフト用抵抗の他方の端子は、入力電圧から第1の電圧値だけシフトされた電圧を出力してもよい。この場合、電圧シフト用抵抗の一方の端子から入力された入力電圧からシフトされる第1の電圧値を精度よく定めることができる。また、電圧シフト回路に用いられる電圧シフト用電流源の消費電流を、第1の電流源の消費電流よりも大幅に小さくできるため、消費電力の増加を抑制しつつ高性能化が可能な差動増幅回路を提供できる。

0015

また、差動増幅回路は、2つのエミッタフォロワ回路を更に備え、2つのエミッタフォロワ回路のうち一方は、入力された第1の入力電圧に応じて正相入力電圧を出力し、2つのエミッタフォロワ回路のうち他方は、第1の入力電圧と位相が逆の第2の入力電圧が入力され、逆相入力電圧を出力してもよい。この場合、第1の差動対回路及び第2の差動対回路に入力される正相入力電圧又は逆相入力電圧は、第1のエミッタフォロワ回路又は第2のエミッタフォロワ回路から出力される電圧となるため、第1の差動対回路及び第2の差動対回路を一層高速に動作することができる。

0016

また、正相入力電圧は、第2のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタの制御端子に入力され、逆相入力電圧は、第1のトランジスタの制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタの制御端子に入力されてもよい。

0017

[本願発明の実施形態の詳細]
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

0018

(第1実施形態)
図1は、第1実施形態に係る差動増幅回路の回路構成を示す図である。図1に示されるように、差動増幅回路1は、第1の差動対回路11、第2の差動対回路21、第1の電圧シフト回路31、第2の電圧シフト回路32、及び電流源(第1の電流源)Iee1を備えている。第1の差動対回路11と第2の差動対回路21とは、それぞれ電流源Iee1に接続されている。第1の差動対回路11及び第2の差動対回路21には、それぞれに正相入力電圧VIN及び逆相入力電圧VINBが入力される。具体的には、端子T1を介して正相入力電圧VINが第1の差動対回路11及び第2の差動対回路21に入力され、端子T2を介して逆相入力電圧VINBが第1の差動対回路11及び第2の差動対回路21に入力される。正相入力電圧VIN及び逆相入力電圧VINBは、互いに位相が逆の関係にある高周波信号であり、一対にて一つの差動入力信号として扱われる。なお、本明細書における「接続」とは、直接的な接続に限らず、電気的な接続及び機能的な接続を含む。

0019

第1の差動対回路11は、第1のトランジスタ12、第2のトランジスタ13、第1の抵抗14、及び第2の抵抗15を有する。第1のトランジスタ12及び第2のトランジスタ13は、例えばNPN型バイポーラトランジスタである。以下では、第1のトランジスタ12及び第2のトランジスタ13のベースを制御端子とし、第1のトランジスタ12及び第2のトランジスタ13のそれぞれのトランジスタにてコレクタエミッタを一対の電流端子とする。

0020

第1のトランジスタ12の制御端子は、端子T1に接続されている。第1のトランジスタ12の一方の電流端子は、第1の抵抗14及び第2の抵抗15を介して、第2のトランジスタ13の一方の電流端子に接続されている。第1のトランジスタ12の他方の電流端子は、正相電流出力端子Ioutに接続されている。また、第2のトランジスタ13の制御端子は、端子T2に接続されている。第2のトランジスタ13の他方の電流端子は、逆相電流出力端子IoutBに接続されている。第1の抵抗14及び第2の抵抗15の間に位置する第1の接続点16には、電流源Iee1が接続されている。

0021

第1の差動対回路11において、第1のトランジスタ12及び第2のトランジスタ13の各パラメータ(例えばチャネル長Lとチャネル幅Wとの比率(以下、W/Lとする)、しきい値、及びオンオフ比等)は同一とする。また、第1の抵抗14の抵抗値及び第2の抵抗15の抵抗値は、互いに同一とする。

0022

第2の差動対回路21は、第3のトランジスタ22、第4のトランジスタ23、第3の抵抗24、及び第4の抵抗25を有する。第3のトランジスタ22及び第4のトランジスタ23は、例えばNPN型のバイポーラトランジスタである。以下では、第3のトランジスタ22及び第4のトランジスタ23のベースを制御端子とし、第3のトランジスタ22及び第4のトランジスタ23のそれぞれのトランジスタにてコレクタ、エミッタを一対の電流端子とする。

0023

第3のトランジスタ22の制御端子は、第1の電圧シフト回路31を介して端子T1に接続されている。第3のトランジスタ22の一方の電流端子は、第3の抵抗24及び第4の抵抗25を介して、第4のトランジスタ23の一方の電流端子に接続されている。第3のトランジスタ22の他方の電流端子は、正相電流出力端子Ioutに接続されている。また、第4のトランジスタ23の制御端子は、第2の電圧シフト回路32を介して端子T2に接続されている。第4のトランジスタ23の他方の電流端子は、逆相電流出力端子IoutBに接続されている。第3の抵抗24及び第4の抵抗25の間に位置する第2の接続点26には、電流源Iee1が接続されている。したがって、電流源Iee1は、第1の差動対回路11における第1の接続点16と、第2の差動対回路21における第2の接続点26と、に共通して接続されている。

0024

第2の差動対回路21において、第3のトランジスタ22及び第4のトランジスタ23の各パラメータ(例えばW/L、しきい値、及びオンオフ比等)は同一とする。また、第3の抵抗24の抵抗値及び第4の抵抗25の抵抗値は、互いに同一とする。

0025

第1の差動対回路11における第1のトランジスタ12のW/Lと、第2の差動対回路21における第3のトランジスタ22のW/Lとは、互いに異なっている。例えば、(第1のトランジスタ12のW/L):(第3のトランジスタ22のW/L)は、5:1程度になっている。この場合、第1のトランジスタ12及び第3のトランジスタ22のチャネル長が互いに等しく、チャネル幅が互いに異なっていてもよいし、第1のトランジスタ12及び第3のトランジスタ22のチャネル長が互いに異なっており、チャネル幅が互いに等しくてもよい。なお、第1のトランジスタ12のしきい値及びオンオフ比等は、第3のトランジスタ22のしきい値及びオンオフ比等と同一でもよい。同様に、第1の差動対回路11における第2のトランジスタ13のW/Lと、第2の差動対回路21における第4のトランジスタ23のW/Lとは、互いに異なっている。

0026

第1の電圧シフト回路31は、入力された電圧を第1の電圧値だけシフトして出力する回路である。ここで、シフトとは、入力された電圧を所定の値だけ増加又は減少することとする。第1の電圧シフト回路31の入力部は、端子T1に接続されており、第1の電圧シフト回路31の出力部は、第3のトランジスタ22の制御端子に接続されている。第1の電圧シフト回路31は、例えば可変電圧源でもよい。実施形態では、第1の電圧シフト回路31は、入力された正相入力電圧VINを第1の電圧値だけ減少した電圧を第3のトランジスタ22の制御端子に出力する。

0027

第2の電圧シフト回路32は、入力された電圧を上記第1の電圧値だけシフトして出力する回路である。第2の電圧シフト回路32の入力部は、端子T2に接続されており、第2の電圧シフト回路32の出力部は、第4のトランジスタ23の制御端子に接続されている。第2の電圧シフト回路32は、例えば可変電圧源でもよい。実施形態では、第2の電圧シフト回路32は、入力された逆相入力電圧VINBを第1の電圧値だけ減少した電圧を第4のトランジスタ23の制御端子に出力する。

0028

次に、図1に示される差動増幅回路1の作用及び効果について説明する。まず、差動増幅回路1と比較するための差動増幅回路の説明を行う。図2は、比較例に係る差動増幅回路の回路構成を示す図である。図2に示される差動増幅回路200は、第1のトランジスタ212、第2のトランジスタ213、第1の抵抗214、第2の抵抗215、及び電流源Iee1を備える。第1のトランジスタ212の制御端子は、正相入力電圧VINが入力される端子T11に接続されている。第2のトランジスタ213の制御端子は、逆相入力電圧VINBが入力される端子T12に接続されている。第1のトランジスタ212の一方の電流端子は、第1の抵抗214及び第2の抵抗215を介して第2のトランジスタ213の一方の電流端子に接続されている。第1のトランジスタ212の他方の電流端子は、正相電流出力端子Ioutに接続されており、第2のトランジスタ213の他方の電流端子は、逆相電流出力端子IoutBに接続されている。第1の抵抗214及び第2の抵抗215の間に位置する接続点216には、電流源Iee1が接続されている。

0029

第1のトランジスタ212及び第2のトランジスタ213の各パラメータは、差動増幅回路1における第1のトランジスタ12及び第2のトランジスタ13の各パラメータと同一とする。

0030

次に、差動増幅回路200の回路動作について説明する。図2に示されるように、端子T11から第1のトランジスタ212の制御端子に正相入力電圧VINが入力され、第2のトランジスタ213の制御端子に逆相入力電圧VINBが入力される。これにより、第1のトランジスタ212の一対の電流端子及び第1の抵抗214を介して、電流源Iee1から正相電流出力端子Ioutに出力電流Id21が出力されると共に、第2のトランジスタ213の一対の電流端子及び第2の抵抗215を介して、電流源Iee1から逆相電流出力端子IoutBに出力電流Id22が出力される。出力電流Id21は、第1のトランジスタ212の出力電流であり、出力電流Id22は、第2のトランジスタ213の出力電流である。このような差動増幅回路200の線形動作範囲は、第1のトランジスタ212及び第2のトランジスタ213の線形領域によって定まる。

0031

次に、本実施形態に係る差動増幅回路1の回路動作について説明する。図1に示されるように、第1の差動対回路11における第1のトランジスタ12の制御端子には、端子T1から差動入力電圧を構成する一対の相補入力電圧の一方である正相入力電圧VINが入力される。また、第2の差動対回路21における第3のトランジスタ22の制御端子には、第1の電圧シフト回路31を介することにより、正相入力電圧VINから第1の電圧値だけ減少された電圧が入力される。これにより、第1のトランジスタ12の一対の電流端子及び第1の抵抗14を介して、電流源Iee1から正相電流出力端子Ioutに出力電流Id1が出力されると共に、第3のトランジスタ22の一対の電流端子及び第3の抵抗24を介して、電流源Iee1から正相電流出力端子Ioutに出力電流Id3が出力される。出力電流Id1は、第1のトランジスタ12の出力電流であり、出力電流Id3は、第3のトランジスタ22の出力電流である。

0032

出力電流Id1,Id3は共に同じ正相入力電圧VINを基づいて制御されるため、互いに同じ位相を持った電流信号となる。したがって、互いに加算されて正相電流出力端子Ioutに出力される。つまり、差動増幅回路1が出力する差動出力電流を構成する一対の相補出力電流の一方であり、正相電流出力端子Ioutに出力される正相出力電流I1は、出力電流Id1,Id3を含んだものとなっている。ここで、第1のトランジスタ12の制御端子に入力される電圧と、第3のトランジスタ22の制御端子に入力される電圧とは、第1の電圧値だけ異なっている。このため、第1のトランジスタ12がONとなり出力電流が流れる差動入力電圧の領域と、第3のトランジスタ22がONとなり出力電流が流れる差動入力電圧の領域とをずらすことができる。

0033

同様に、第1の差動対回路11における第2のトランジスタ13の制御端子には、端子T2から差動入力電圧を構成する一対の相補入力電圧の他方である逆相入力電圧VINBが入力される。また、第2の差動対回路21における第4のトランジスタ23の制御端子には、第2の電圧シフト回路32を介することにより、逆相入力電圧VINBから第1の電圧値だけ減少された電圧が入力される。これにより、第2のトランジスタ13の一対の電流端子及び第2の抵抗15を介して、電流源Iee1から逆相電流出力端子IoutBに出力電流Id2が出力されると共に、第4のトランジスタ23の一対の電流端子及び第4の抵抗25を介して、電流源Iee1から逆相電流出力端子IoutBに出力電流Id4が出力される。出力電流Id2は、第2のトランジスタ13の出力電流であり、出力電流Id4は、第4のトランジスタ23の出力電流である。

0034

出力電流Id2,Id4は共に同じ逆相入力電圧VINBを基づいて制御されるため、互いに同じ位相を持った電流信号となる。したがって、互いに加算されて逆相電流出力端子IoutBに出力される。つまり、差動増幅回路1が出力する差動出力電流を構成する一対の相補出力電流の他方であり、逆相電流出力端子IoutBに出力される逆相出力電流I2は、出力電流Id2,Id4を含んだものとなっている。ここで、第2のトランジスタ13の制御端子に入力される電圧と、第4のトランジスタ23の制御端子に入力される電圧とは、第1の電圧値だけ異なっている。このため、第2のトランジスタ13がONとなり出力電流が流れる差動入力電圧の領域と、第4のトランジスタ23がONとなり出力電流が流れる差動入力電圧の領域とをずらすことができる。

0035

なお、差動増幅回路1の回路動作中に正相入力電圧VINと逆相入力電圧VINBとを互いに入れ替えてもよい。例えば、端子T1を介して逆相入力電圧VINBが第1の差動対回路11及び第2の差動対回路21に入力され、端子T2を介して正相入力電圧VINが第1の差動対回路11及び第2の差動対回路21に入力されてもよい。この場合、正相入力電圧VINは、第2のトランジスタ13の制御端子に入力されると共に、第1の電圧値だけシフトされて第4のトランジスタ23の制御端子に入力され、逆相入力電圧VINBは、第1のトランジスタ12の制御端子に入力されると共に、第1の電圧値だけシフトされて第3のトランジスタ22の制御端子に入力される。これにより、差動入力信号の極性を容易に反転させることができる。

0036

図3は、差動入力電圧VIN−VINBに対する第1〜第4トランジスタの出力電流Id1〜Id4の変化を示す図である。図3において、横軸は正相入力電圧VINと逆相入力電圧VINBとの差(差動入力電圧VIN−VINB)を示し、縦軸は差動増幅回路1の出力電流値を示している。曲線41は、差動入力電圧VIN−VINBに対する出力電流Id1の変化を示している。曲線42は、差動入力電圧VIN−VINBに対する出力電流Id2の変化を示している。曲線43は、差動入力電圧VIN−VINBに対する出力電流Id3の変化を示している。曲線44は、差動入力電圧VIN−VINBに対する出力電流Id4の変化を示している。曲線45は、曲線41及び曲線43を足し合わせた(正相出力電流I1)ものである。曲線46は、曲線42及び曲線44を足し合わせたもの(逆相出力電流I2)である。また、差動入力電圧VIN−VINBが0Vの場合に、出力電流Id1,Id3が同一の値となり、出力電流Id2,Id4が互いに0になるように、第1の電圧シフト回路31及び第2の電圧シフト回路32のシフトする第1の電圧値が定められている。すなわち、正相入力電圧VINと逆相入力電圧VINBとが等しい場合、第1のトランジスタ12及び第2のトランジスタ13は共にON状態となっており、第3のトランジスタ22及び第4のトランジスタ23はOFF状態となっている。

0037

図3に示されるように、差動入力電圧VIN−VINBが0Vよりも大きくなるに伴って、出力電流Id1(曲線41)が増加し、出力電流Id2(曲線42)が減少すると共に、第3のトランジスタ22がON状態となり出力電流Id3(曲線43)が増加する。また、第4のトランジスタ23(曲線44)のOFF状態は維持されるので、出力電流Id4は0となる。この場合、正相電流出力端子Ioutから出力される電流は、出力電流Id1,Id3を含んだものになる。また、差動入力電圧VIN−VINBが0Vよりも小さくなるに伴って、出力電流Id2(曲線42)が増加し、出力電流Id1(曲線41)が減少すると共に、第4のトランジスタ23がON状態となり出力電流Id4(曲線44)が増加する。また、第3のトランジスタ22のOFF状態は維持されるので、出力電流Id3(曲線43)は0となる。この場合、逆相電流出力端子IoutBから出力される電流は、出力電流Id2,Id4を含んだものになる。

0038

差動増幅回路1の増幅動作における非線形性は、差動入力電圧VIN−VINBの絶対値の増加と共に、差動増幅回路1の利得が低下する為に発生する。図3に示されるように、差動増幅回路1においては、差動入力信号VIN−VINBの絶対値の増加と共に所定の電圧値(第1の電圧値)を越えたところから第3のトランジスタ22若しくは第4のトランジスタ23がONすることにより、それらの利得によって元の低下する利得が補償されて差動増幅回路1の非線形性が抑制される。

0039

図4は、差動増幅回路1又は差動増幅回路200の正相電流出力端子Ioutに出力される、差動入力電圧VIN−VINBに対する正相出力電流I1(図1)および出力電流Id21(図2)の利得を示す図である。差動増幅回路200における第1のトランジスタ212の各パラメータは、差動増幅回路1における第1のトランジスタ12の各パラメータと同一であり、差動増幅回路200における第2のトランジスタ213の各パラメータは、差動増幅回路1における第2のトランジスタ13の各パラメータと同一であるとする。出力電流の利得は、各出力電流を差動入力電圧VIN−VINBで微分することによって算出される。図4において、横軸は差動入力電圧VIN−VINBを示し、縦軸は差動増幅回路1又は差動増幅回路200の正相電流出力端子Ioutから出力される正相出力電流I1および出力電流Id21の利得を示している。曲線51は、差動入力電圧VIN−VINBに対する出力電流Id3の利得の変化を示している。曲線52は、出力電流Id1,Id4が足し合わされた電流の利得の変化を示している。曲線53は、曲線51及び曲線52が足し合わされたものである。曲線151は、差動入力電圧VIN−VINBに対する出力電流Id21の利得の変化を示している。差動増幅回路1において、差動入力電圧VIN−VINBの変化に対して、出力電流の利得の変化が殆どない範囲が広いほど、差動増幅回路の線形動作範囲が広くなっていると評価される。

0040

図4に示されるように、曲線151では、比較例に係る差動増幅回路200の出力電流Id21の利得は、差動入力電圧VIN−VINBが0Vの場合に最大値となる。また、出力電流Id21の利得は、差動入力電圧VIN−VINBが0Vから正側あるいは負側に変化すると利得が低下する。出力電流Id21の利得が0の場合、出力電流Id21が0であるか、あるいは第1のトランジスタ212が飽和している。曲線151における差動入力電圧VIN−VINBの変化に対して、出力電流の利得の変化が殆どない範囲(例えば、最大値に対する減少量の比が3%程度以内)は、差動入力電圧VIN−VINBが約−0.15Vから約0.15Vまでの間だと確認できる。

0041

これに対して、差動入力電圧VIN−VINBが正側の向きに変化して曲線51が上昇し始める点と、曲線52が上昇し始める点とは、互いに異なっている。これは、第3のトランジスタ22の制御端子に入力される電圧は、第1のトランジスタ12の制御端子に入力される正相入力電圧VINから第1の電圧値だけ減少されるからである。曲線53が示すように、曲線51と曲線52とが足し合わされることによって、出力電流の利得の変化が殆どない範囲が曲線151と比較して広くなっている。具体的には、曲線53における差動入力電圧VIN−VINBの変化に対して、出力電流の利得の変化が殆どない範囲(例えば、最大値に対する減少量の比が3%程度以内)は、差動入力電圧VIN−VINBが約−0.25Vから約0.25Vまでの間だと確認できる。すなわち、第1実施形態に係る差動増幅回路1の線形動作範囲が、比較例に係る差動増幅回路200の線形動作範囲よりも約1.7倍に広がっている。

0042

以上説明したように、第1実施形態に係る差動増幅回路1によれば、正相出力電流I1および逆相出力電流I2の和は、第1の差動対回路11と第2の差動対回路21とに共通して接続されている電流源Iee1の電流値と同じである。すなわち、正相出力電流I1及び逆相出力電流I2は、例えば図10に示される差動増幅回路100のように2つの電流源による出力電流を互いに逆相になるように足し合わせなくてもよいため、相殺によるロスが無くなる。これにより、同じ電流振幅を得るにあたって小型化及び低消費電力化が図られる。また、第2の差動対回路21には、第1の差動対回路11に入力される電圧から第1の電圧値だけシフトされた電圧が入力される。これにより、第1の差動対回路11の第1のトランジスタ12がONして出力電流Id1が流れる領域と、第2の差動対回路21の第3のトランジスタ22がONして出力電流Id3が流れる領域とを、互いにずらすことができる。同様に、第1の差動対回路11の第2のトランジスタ13がONして出力電流Id2が流れる領域と、第2の差動対回路21の第4のトランジスタ23がONして出力電流Id4が流れる領域とを、互いにずらすことができる。さらに、第1のトランジスタ12の出力電流Id1及び第3のトランジスタ22の出力電流Id3は同じ信号位相となっており、第2のトランジスタ13の出力電流Id2及び第4のトランジスタ23の出力電流Id4は、同じ信号位相となっている。したがって、正相出力電流I1の差動入力電圧VIN−VINBに対する利得には、出力電流Id1の利得が低下する領域においては、出力電流Id3の利得が加算される。また、逆相出力電流I2の差動入力電圧VIN−VINBに対する利得には、出力電流Id2の利得が低下する領域においては,出力電流Id4の利得が加算される。これらの動作により、差動増幅回路1の線形動作範囲を広げることができる。

0043

また、差動増幅回路1は、第1の電圧値だけシフトして出力する第1の電圧シフト回路31及び第2の電圧シフト回路32を備え、正相入力電圧VINは、第1の電圧シフト回路31を介して第3のトランジスタ22の制御端子に入力され、逆相入力電圧VINBは、第2の電圧シフト回路32を介して第4のトランジスタ23の制御端子に入力されてもよい。このように第1の電圧シフト回路31及び第2の電圧シフト回路32を用いることによって、第1の電圧値を容易に調整することができる。

0044

(第1変形例)
図5は、第1変形例に係る差動増幅回路の回路構成を示す図である。差動増幅回路1Aは、第1の電圧シフト用抵抗61、第1のキャパシタ62、及び電流源(電圧シフト用電流源)Iee2を有する第1の電圧シフト回路31Aと、第2の電圧シフト用抵抗63、第2のキャパシタ64、及び電流源(電圧シフト用電流源)Iee3を有する第2の電圧シフト回路32Aと、を備えている。

0045

第1の電圧シフト回路31Aにおいて、第1の電圧シフト用抵抗61の一方の端子は、端子T1に接続されており、第1の電圧シフト用抵抗61の他方の端子は、第3のトランジスタ22の制御端子に接続されている。第1のキャパシタ62の一方の端子は、端子T1に接続されており、第1のキャパシタ62の他方の端子は、第3のトランジスタ22の制御端子に接続されている。電流源Iee2は、第1の電圧シフト用抵抗61に電流を流すように、第1の電圧シフト用抵抗61に接続されている可変電流源である。電流源Iee2は、第1の電圧シフト用抵抗61の一方の端子に接続されていてもよいし、第1の電圧シフト用抵抗61の他方の端子に接続されていてもよい。例えば、電流源Iee2が第1の電圧シフト用抵抗61の他方の端子に接続されている場合、電流源Iee2は、第1の電圧シフト用抵抗61の他方の端子の電位が第1の電圧シフト用抵抗61の一方の端子の電位よりも低くなるように電流を流す。

0046

第2の電圧シフト回路32Aにおいて、第2の電圧シフト用抵抗63の一方の端子は、端子T2に接続されており、第2の電圧シフト用抵抗63の他方の端子は、第4のトランジスタ23の制御端子に接続されている。第2のキャパシタ64の一方の端子は、端子T2に接続されており、第2のキャパシタ64の他方の端子は、第4のトランジスタ23の制御端子に接続されている。電流源Iee3は、第2の電圧シフト用抵抗63に電流を流すように、第2の電圧シフト用抵抗63に接続されている可変電流源である。電流源Iee3は、第2の電圧シフト用抵抗63の一方の端子に接続されていてもよいし、第2の電圧シフト用抵抗63の他方の端子に接続されていてもよい。例えば、電流源Iee3が第2の電圧シフト用抵抗63の他方の端子に接続されている場合、電流源Iee3は、第2の電圧シフト用抵抗63の他方の端子の電位が第2の電圧シフト用抵抗63の一方の端子の電位よりも低くなるように電流を流す。

0047

第1の電圧シフト用抵抗61の抵抗値と、第2の電圧シフト用抵抗63の抵抗値とは、互いに等しくなっている。第1のキャパシタ62の容量値及び第2のキャパシタ64の容量値は、互いに等しくなっており、例えば100fF〜1pFである。電流源Iee2が出力する電流値と、電流源Iee3が出力する電流値とは、互いに等しくなっている。

0048

このような差動増幅回路1Aにおいては、第1の電圧シフト用抵抗61によって正相入力電圧VINから降下した電圧が、第3のトランジスタ22の制御端子に入力される。この降下する電圧の値は第1の電圧値であり、第1の電圧シフト用抵抗61の抵抗値及び電流源Iee2が出力する電流値によって定められる。また、第4のトランジスタ23の制御端子に入力される電圧も、逆相入力電圧VINBから第2の電圧シフト用抵抗63及び電流源Iee3によって定められる第1の電圧値だけ降下した電圧になる。また、第1のキャパシタ62及び第2のキャパシタ64は、正相入力電圧VIN及び逆相入力電圧VINBの高周波における抵抗値を低減する。

0049

なお、第1の電圧シフト回路31Aと第2の電圧シフト回路32Aとのそれぞれによって降下される第1の電圧値を同じにするには、例えば第1の電圧シフト用抵抗61の抵抗値と電流源Iee2の電流値との積と、第2の電圧シフト用抵抗63の抵抗値と電流源Iee3の電流値との積と、を等しくすることが考えられる。ここで、第1の電圧シフト用抵抗61の抵抗値及び第2の電圧シフト用抵抗63の抵抗値は、第1の電圧シフト回路31Aと第2の電圧シフト回路32Aのそれぞれの周波数特性にも影響を与えるので、これらの抵抗値は等しいことが好ましい。また、電流源Iee2の電流値と電流源Iee3の電流値とを等しくすることが、差動増幅回路1Aの動作の対称性の観点から好ましい。

0050

以上に説明した、第1変形例の差動増幅回路1Aにおいても、第1実施形態と同等の効果を奏する。さらに、第1の電圧シフト回路31A及び第2の電圧シフト回路32Aによってシフトされる第1の電圧値を精度よく定めることができる。また、第1の電圧シフト回路31Aに用いられる電流源Iee2及び第2の電圧シフト回路32Aに用いられる電流源Iee3の消費電流を、電流源Iee1の消費電流よりも大幅に小さくできる。具体的には、電流源Iee2,Iee3の出力電流を電流源Iee1の出力電流の1/10程度としても、第1の電圧シフト回路31A及び第2の電圧シフト回路32Aを駆動することが可能である。したがって、消費電力の増加を抑制しつつ高性能化が可能である。

0051

(第2変形例)
図6は、第2変形例に係る差動増幅回路の回路構成を示す図である。差動増幅回路1Bは、差動増幅回路1Aの構成に加えて、第1の電圧シフト回路31Aに接続される第1のエミッタフォロワ回路71、及び第2の電圧シフト回路32Aに接続される第2のエミッタフォロワ回路72を備えている。

0052

第1のエミッタフォロワ回路71は、第5のトランジスタ73を備えている。第5のトランジスタ73の制御端子は、端子T1に接続されている。第5のトランジスタ73の一方の電流端子は、第1のトランジスタ12の制御端子に接続されていると共に、第1の電圧シフト回路31Aを介して第3のトランジスタ22の制御端子に接続されている。第5のトランジスタ73の他方の電流端子は、電源電位を有する定電圧線Vccに接続されている。

0053

第2のエミッタフォロワ回路72は、第6のトランジスタ74を備えている。第6のトランジスタ74の制御端子は、端子T2に接続されている。第6のトランジスタ74の一方の電流端子は、第3のトランジスタ22の制御端子に接続されていると共に、第2の電圧シフト回路32Aを介して第4のトランジスタ23の制御端子に接続されている。第6のトランジスタ74の他方の電流端子は、定電圧線Vccに接続されている。

0054

このような差動増幅回路1Bにおいては、端子T1を介して第1のエミッタフォロワ回路71に正相入力電圧VIN1が入力される。そして、第1のエミッタフォロワ回路71は、正相入力電圧VIN1に応じた出力電圧である正相入力電圧VIN(図5の正相入力電圧VINに対応する)を、第1のトランジスタ12の制御端子及び第1の電圧シフト回路31Aに出力する。同様に、端子T2を介して第2のエミッタフォロワ回路72に逆相入力電圧VIN1Bが入力される。そして、第2のエミッタフォロワ回路72は、逆相入力電圧VIN1Bに応じた逆相入力電圧VINB(図5の逆相入力電圧VINBに対応する)を、第3のトランジスタ22の制御端子及び第2の電圧シフト回路32Aに出力する。なお、正相入力電圧VIN1及び逆相入力電圧VIN1Bは、互いに位相が逆の相補関係となっている。なお、端子T1に入力される電圧を正相入力電圧VIN,端子T2に入力される電圧を逆相入力電圧VINBと定義してもよい。

0055

以上に説明した、第2変形例の差動増幅回路1Bにおいても、第1変形例と同等の効果を奏する。さらに、第1の差動対回路11及び第2の差動対回路21に入力される電圧は、第1のエミッタフォロワ回路71及び第2のエミッタフォロワ回路72によって出力される理想的な電圧となるため、第1の差動対回路11及び第2の差動対回路21を一層高速に動作することができる。また、定電圧線Vccは、例えば出力電流を供給する電源の1/2程度の電圧に設定できるため、消費電力の増加を抑制しつつ高性能化が可能である。

0056

(第3変形例)
図7は、第3変形例に係る差動増幅回路の回路構成を示す図である。差動増幅回路1Cは、差動増幅回路1Aの構成に加えて、第1の電圧シフト回路31Aに接続される第1のエミッタフォロワ回路81、及び第2の電圧シフト回路32Aに接続される第2のエミッタフォロワ回路82を備えている。

0057

第1のエミッタフォロワ回路81は、第5のトランジスタ83と、第7のトランジスタ85と、電流源Iee4と、電流源Iee5とを備えている。第5のトランジスタ83の制御端子は、端子T1に接続されている。第5のトランジスタ83の一方の電流端子は、第1のトランジスタ12の制御端子及び電流源Iee4に接続されている。第5のトランジスタ83の他方の電流端子は、定電圧線Vccに接続されている。第7のトランジスタ85の制御端子は、第1の電圧シフト回路31Aを介して端子T1に接続されている。第7のトランジスタ85の一方の電流端子は、第3のトランジスタ22の制御端子及び電流源Iee5に接続されている。第7のトランジスタ85の他方の電流端子は、定電圧線Vccに接続されている。

0058

第2のエミッタフォロワ回路82は、第6のトランジスタ84と、第8のトランジスタ86と、電流源Iee6と、電流源Iee7とを備えている。第6のトランジスタ84の制御端子は、端子T2に接続されている。第6のトランジスタ84の一方の電流端子は、第2のトランジスタ13の制御端子及び電流源Iee6に接続されている。第6のトランジスタ84の他方の電流端子は、定電圧線Vccに接続されている。第8のトランジスタ86の制御端子は、第2の電圧シフト回路32Aを介して端子T2に接続されている。第8のトランジスタ86の一方の電流端子は、第4のトランジスタ23の制御端子及び電流源Iee7に接続されている。第8のトランジスタ86の他方の電流端子は、定電圧線Vccに接続されている。

0059

以上に説明した、第3変形例の差動増幅回路1Cにおいても、端子T1に入力される正相入力信号VIN2および端子T2に入力される逆相入力信号VIN2Bに対して、第1のエミッタフォロワ回路71及び第2のエミッタフォロワ回路72を備える第2変形例と同等の効果を奏する。さらに、差動増幅回路1Cにおいては、第1の差動対回路11及び第2の差動対回路21と、第1のエミッタフォロワ回路81との間には抵抗が存在しない。また、第1の差動対回路11及び第2の差動対回路21と、第2のエミッタフォロワ回路82との間には抵抗が存在しない。これにより、第1のエミッタフォロワ回路81及び第2のエミッタフォロワ回路82から出力される電圧が抵抗によって影響を受けないため、第1の差動対回路11及び第2の差動対回路21を一層高速に動作することができる。また、電流源Iee4〜Iee7の消費電流を、電流源Iee1の消費電流よりも大幅に小さくできる。例えば、電流源Iee4〜Iee7の出力電流を電流源Iee1の出力電流の1/10程度としても、第1のエミッタフォロワ回路81及び第2のエミッタフォロワ回路82を駆動することが可能である。したがって、消費電力の増加を抑制しつつ高性能化が可能である。

0060

(第2実施形態)
以下では、第2実施形態に係る差動増幅回路が用いられた増幅回路の一例について説明する。第2実施形態の説明において第1実施形態と重複する記載は省略し、第1実施形態と異なる部分を記載する。つまり、技術的に可能な範囲において、第2実施形態に第1実施形態の記載を適宜用いてもよい。

0061

図8は、実施形態に係る差動増幅回路が用いられた進行波型増幅器(TWA:Travelling Wave Amplifier)の回路構成を示す図である。図8に示されるように、進行波型増幅器90は、増幅器91A〜91Dを備えている。また、進行波型増幅器90は、入力伝送線路遅延線)Lin1及びLin2、出力伝送線路(遅延線)Lout1及びLout2を備えている。進行波型増幅器90は、増幅器を4個備えているが、2個以上の任意の個数に変更されてもよい。進行波型増幅器90では、上記差動増幅器の個数に対応して入力伝送線路Lin1、Lin2、及び出力伝送線路Lout1、Lout2の遅延時間(詳細は後述する。)が設定される。なお、増幅器91A〜91Dは、例えば実施形態又は第1〜第3変形例に係る差動増幅回路1,1A,1B,1Cのいずれかに相当する。

0062

入力伝送線路Lin1の入力端には入力端子Tin1が設けられており、入力伝送線路Lin2の入力端には入力端子Tin2が設けられている。例えば、入力端子Tin1には正相入力信号VINXが入力され、入力端子Tin2には逆相入力信号VINXBが入力される。入力伝送線路Lin1における入力端の反対側は抵抗R3を介して接地されており、入力伝送線路Lin1における入力端の反対側は抵抗R4を介して接地されている。

0063

出力伝送線路Lout1の出力端には出力端子Tout1が設けられている。出力伝送線路Lout1は、出力端の反対側において抵抗R2を介して電源電位線に接続されている。また、出力伝送線路Lout2の出力端には出力端子Tout2が設けられている。出力伝送線路Lout2は、出力端の反対側において抵抗R1を介して電源電位線に接続されている。

0064

増幅器91A〜91Dは、入力側において、共通の入力伝送線路Lin1及びLin2に接続され、異なる遅延時間で入力信号を受ける。より具体的には、増幅器91A〜91Dの非反転入力(端子T1)は入力伝送線路Lin1に接続されており、増幅器91A〜91Dの反転入力(端子T2)は入力伝送線路Lin2に接続されている。

0065

また、増幅器91A〜91Dは、出力側において、共通の出力伝送線路Lout1及びLout2に接続され、異なる遅延時間で出力信号を出力する。より具体的には、増幅器91A〜91Dの非反転出力図1の正相電流出力端子Iout)は出力伝送線路Lout1に接続されており、増幅器91A〜91Dの反転出力図1の逆相電流出力端子IoutB)は出力伝送線路Lout2に接続されている。

0066

増幅器91A〜91Dには、入力伝送線路Lin1を介して正相入力電圧VIN(あるいは、VIN1、VIN2)が入力される。増幅器91A〜91Dは、正相出力信号(正相出力電流I1)を出力伝送線路Lout1に出力する。また、増幅器91A〜91Dには、入力伝送線路Lin2を介して逆相入力電圧VINB(あるいは、VIN1B、VIN2B)が入力される。増幅器91A〜91Dは、逆相出力信号(逆相出力電流I2)を出力伝送線路Lout2に出力する。

0067

増幅器91A〜91Dには、入力端子Tin1,Tin2に入力される正相入力信号が、それぞれ設定された遅延時間で入力される。増幅器91A〜91Dに入力される信号の遅延時間は、入力端子Tin1及びTin2から増幅器それぞれまでの伝送線路によって規定される。即ち、伝送線路の遅延時間は、(LC)1/2により規定される。ここで、Lは伝送線路のインダクタンス成分であり、Cは伝送線路の容量成分である。

0068

図8に示す伝送線路92Aは、増幅器91Aの非反転入力に接続する線路の入力伝送線路Lin1上の分岐ノードと増幅器91Bの非反転入力との間に存在する伝送線路であり、増幅器91Bの入力容量配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路93Aは、増幅器91Aの反転入力に接続する線路の入力伝送線路Lin2上の分岐ノードと増幅器91Bの反転入力との間に存在する伝送線路であり、増幅器91Bの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0069

また、伝送線路92Bは、増幅器91Bの非反転入力に接続する線路の入力伝送線路Lin1上の分岐ノードと増幅器91Cの非反転入力との間に存在する伝送線路であり、増幅器91Cの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路93Bは、増幅器91Bの反転入力に接続する線路の入力伝送線路Lin2上の分岐ノードと増幅器91Cの反転入力との間に存在する伝送線路であり、増幅器91Cの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0070

また、伝送線路92Cは、増幅器91Cの非反転入力に接続する線路の入力伝送線路Lin1上の分岐ノードと増幅器91Dの非反転入力との間に存在する伝送線路であり、増幅器91Dの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路93Cは、増幅器91Cの反転入力に接続する線路の入力伝送線路Lin2上の分岐ノードと増幅器91Dの反転入力との間に存在する伝送線路であり、増幅器91Dの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0071

また、伝送線路92Dは、増幅器91Dの非反転入力に接続する線路の入力伝送線路Lin1上の分岐ノードと抵抗R3との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路93Dは、増幅器91Dの反転入力に接続する線路の入力伝送線路Lin2上の分岐ノードと抵抗R4との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0072

また、伝送線路94Aは、抵抗R2と増幅器91Aの非反転出力に接続する線路と出力伝送線路Lout2との接続点との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路95Aは、抵抗R1と増幅器91Aの反転出力に接続する線路と出力伝送線路Lout2との接続点との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0073

伝送線路94Bは、増幅器91Bの非反転出力に接続する線路と出力伝送線路Lout1との接続点と増幅器91Aの非反転出力との間に存在する伝送線路であり、増幅器91Aの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路95Bは、増幅器91Bの反転出力に接続する線路と出力伝送線路Lout2との接続点と増幅器91Aの反転出力との間に存在する伝送線路であり、増幅器91Aの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0074

伝送線路94Cは、増幅器91Cの非反転出力に接続する線路と出力伝送線路Lout1との接続点と増幅器91Bの非反転出力との間に存在する伝送線路であり、増幅器91Bの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路95Cは、増幅器91Cの反転出力に接続する線路と出力伝送線路Lout2との接続点と増幅器91Bの反転出力との間に存在する伝送線路であり、増幅器91Bの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0075

また、伝送線路94Dは、増幅器91Dの非反転出力に接続する線路と出力伝送線路Lout1との接続点と増幅器91Cの非反転出力との間に存在する伝送線路であり、増幅器91Cの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路95Dは、増幅器91Dの反転出力に接続する線路と出力伝送線路Lout2との接続点と増幅器91Cの反転出力との間に存在する伝送線路であり、増幅器91Cの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。

0076

進行波型増幅器90においては、伝送線路92A,93A,94A,95Aが信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、増幅器91A,91Bを通り出力端子Tout1,Tout2に到達する信号は遅延時間が実質的に同じで位相が一致することになる。伝送線路92B,93B,94B,95Bが信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、増幅器91B,91Cを通り出力端子Tout1,Tout2に到達する信号は遅延時間が実質的に同じで位相が一致することになる。伝送線路92C,93C,94C,95Cが信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、増幅器91C,91Dを通り出力端子Tout1,Tout2に到達する信号は遅延時間が実質的に同じで位相が一致することになる。伝送線路92D,93D,94D,95Dが信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、増幅器91C,91Dを通り出力端子Tout1,Tout2に到達する信号は遅延時間が実質的に同じで位相が一致することになる。これにより、入力端子Tin1,Tin2に入力された信号が増幅器91A〜91Dの各々を通ることにより出力端子Tout1,Tout2に出力される各々の電流信号は、出力端子Tout1,Tout2において位相整合される。

0077

以上に説明した、第2実施形態に係る増幅器91A〜91Dが搭載された進行波型増幅器90においても、第1実施形態と同等の効果を奏する。また、例えば増幅器91A〜91Dが第1実施形態の第2変形例に係る差動増幅回路1Bに相当する場合、第2変形例と同等の効果を奏する。

0078

本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。

0079

(全高調波歪のシミュレーション結果)
本実施例では、実施例及び比較例に係る差動増幅回路の出力電流の振幅に対する全高調波歪を計算した。実施例の差動増幅回路として図1に示される差動増幅回路1を用い、比較例の差動増幅回路として図2に示される差動増幅回路200を用いた。これらの差動増幅回路1,200のそれぞれに1GHzの正弦波型の電圧信号を入力し、過渡解析を行うことにより出力電流の全高調波歪を測定した。なお、全高調波歪が小さいほど、出力電流の歪み成分が少ないと評価される。

0080

図9は、出力電流の振幅に対する全高調波歪を示す図である。図9において、横軸は出力電流の振幅を示し、縦軸は出力電流中の全高調波歪を示す。曲線E1は、差動増幅回路1の計算結果を示し、曲線E2は、差動増幅回路200の計算結果を示している。図9に示されるように、差動増幅回路1,200が出力する出力電流の振幅が大きくなる(すなわち、入力される電圧信号の振幅が大きくなる)ほど、全高調波歪が大きくなる。高い出力電流の振幅の場合(例えば出力電流の振幅が0.01の場合)、実施例に係る差動増幅回路1は、比較例に係る差動増幅回路200よりも全高調波歪が低くなっている。

0081

具体的には、曲線E2では出力電流の振幅が約0.006にて全高調波歪が0.5%を示していることに対して、曲線E1では出力電流の振幅が約0.009にて全高調波歪が0.5%を示している。また、曲線E2では出力電流の振幅が約0.008にて全高調波歪が1.0%を示していることに対して、曲線E1では出力電流の振幅が約0.01にて全高調波歪が1.0%を示している。また、出力電流の振幅が約0.01にて、曲線E1の全高調波歪は、曲線E2の約60%に抑えられている。したがって、例えば目標とする全高調波歪を1.0%以内とする場合、実施例に係る差動増幅回路1は、比較例に係る差動増幅回路200よりも出力電流の振幅を大きくできることが確認された。

0082

本発明による差動増幅回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記第1及び第2実施形態と、第1〜第3変形例を適宜組み合わせてもよい。

実施例

0083

また、上述した実施形態及び変形例に記載される第1〜第8のトランジスタは、PNP型のバイポーラトランジスタでもよく、NチャネルFETでもよく、Pチャネル型FETでもよい。また、上述した実施形態及び変形例に記載される第1〜第4の抵抗は、必ずしも設けられなくてもよい。

0084

1,1A〜1C,100,200…差動増幅回路、11…第1の差動対回路、12,212…第1のトランジスタ、13,213…第2のトランジスタ、21…第2の差動対回路、22…第3のトランジスタ、23…第4のトランジスタ、31,31A…第1の電圧シフト回路、32,32A…第2の電圧シフト回路、71,81…第1のエミッタフォロワ回路、72,82…第2のエミッタフォロワ回路、90…進行波型増幅器。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社デンソーの「 差動増幅回路及び電流検出回路」が 公開されました。( 2020/04/30)

    【課題】出力電圧の精度が入力電圧に対する依存性を持つことを排除できる差動増幅回路を提供する。【解決手段】オフセット電圧出力回路3は、第1差動増幅器1の非反転入力端子にオフセット電圧VREFを付与する。... 詳細

  • ルネサスエレクトロニクス株式会社の「 移相器」が 公開されました。( 2020/04/30)

    【課題】簡易な方式で位相精度を向上させることが可能な移相器を提供する。【解決手段】移相器12は、高周波信号の入力に対して位相が90°異なる等振幅の信号をそれぞれ分岐して第1および第2の出力ノードVI、... 詳細

  • 株式会社村田製作所の「 電力増幅回路」が 公開されました。( 2020/04/23)

    【課題】ゲインディスパージョンのレンジを調整する。【解決手段】電力増幅回路は、RF信号を増幅する第1トランジスタと、第1の電流経路を通じて第1トランジスタの第2端子にバイアス電流を供給するバイアス電流... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ