図面 (/)

技術 メモリカード

出願人 パナソニックIPマネジメント株式会社
発明者 山田昌宏大塚健
出願日 2015年8月21日 (3年11ヶ月経過) 出願番号 2015-163388
公開日 2016年4月11日 (3年4ヶ月経過) 公開番号 2016-051472
状態 特許登録済
技術分野 メモリシステム
主要キーワード 最小転送単位 転送区間 スキャッタ 終端情報 転送元データ DMA転送方式 レガシーデバイス バス変換
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年4月11日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

不揮発メモリセクタに記録されるデータの転送並列化することにより、性能向上を実現したメモリカードを提供する。

解決手段

メモリカード102は、不揮発メモリ11と、内部メモリ8と、バス変換部9と、メディアコントローラ10とを備える。不揮発メモリ11は、書き換え可能である。内部メモリ8は、ホスト101から転送されるデータを、不揮発メモリ11の最小転送単位のN(Nは自然数)倍を単位とするM(Mは2以上の整数)個のセグメントに分割して記録する。バス変換部9は、内部メモリ8に記録されたM個のセグメントそれぞれから、最小転送単位の1/Mのデータを並列に出力する。メディアコントローラ10は、バス変換部9から並列に入力されるそれぞれの異なるセグメントに属する1/Mのデータをまとめて1つの最小転送単位のデータとして不揮発メモリ11に記録する。

概要

背景

特許文献1には、バッファメモリを備えるフラッシュメモリカードが開示されている。詳細には、フラッシュメモリカードに接続するホスト装置の動作速度に比べてフラッシュメモリの動作速度、特に書き込み若しくは書き換え動作速度が遅いため、その動作速度の違いをバッファメモリで吸収することが開示されている。

概要

不揮発メモリセクタに記録されるデータの転送並列化することにより、性能向上を実現したメモリカードを提供する。メモリカード102は、不揮発メモリ11と、内部メモリ8と、バス変換部9と、メディアコントローラ10とを備える。不揮発メモリ11は、書き換え可能である。内部メモリ8は、ホスト101から転送されるデータを、不揮発メモリ11の最小転送単位のN(Nは自然数)倍を単位とするM(Mは2以上の整数)個のセグメントに分割して記録する。バス変換部9は、内部メモリ8に記録されたM個のセグメントそれぞれから、最小転送単位の1/Mのデータを並列に出力する。メディアコントローラ10は、バス変換部9から並列に入力されるそれぞれの異なるセグメントに属する1/Mのデータをまとめて1つの最小転送単位のデータとして不揮発メモリ11に記録する。

目的

本開示は、不揮発メモリの最小転送単位を複数まとめてセグメントとすることにより非データ転送区間を削減し、性能向上を実現するメモリカードを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

書き換え可能な不揮発メモリと、ホストから転送されるデータを、前記不揮発メモリの最小転送単位のN(Nは自然数)倍を単位とするM(Mは2以上の整数)個のセグメントに分割して記録する内部メモリと、前記内部メモリに記録された前記M個のセグメントそれぞれから、前記最小転送単位の1/Mのデータを並列に出力するバス変換部と、前記バス変換部から並列に入力されるそれぞれの異なるセグメントに属する前記1/Mのデータをまとめて1つの最小転送単位のデータとして前記不揮発メモリに記録するメディアコントローラとを備える、メモリカード

請求項2

前記不揮発メモリから読み出された前記最小転送単位のデータは、前記メディアコントローラにて1/Mに分割されて前記バス変換部に並列に入力され、前記内部メモリの前記セグメントにそれぞれ格納される、請求項1記載のメモリカード。

請求項3

前記最小転送単位はセクタ単位である、請求項1に記載のメモリカード。

請求項4

前記不揮発メモリはフラッシュメモリである、請求項1記載のメモリカード。

技術分野

0001

本開示は、不揮発メモリセクタに記録されるデータの転送並列化して行うメモリカードに関する。

背景技術

0002

特許文献1には、バッファメモリを備えるフラッシュメモリカードが開示されている。詳細には、フラッシュメモリカードに接続するホスト装置の動作速度に比べてフラッシュメモリの動作速度、特に書き込み若しくは書き換え動作速度が遅いため、その動作速度の違いをバッファメモリで吸収することが開示されている。

先行技術

0003

特開2003−233529号公報

発明が解決しようとする課題

0004

ところで、不揮発メモリへ記録されるデータの転送を並列化するにあたり、従来の不揮発メモリの最小転送単位セグメントとして転送する方法が考えられる。しかしながら、この方法では頻繁に非データ転送区間が発生するため転送レート劣化する。

0005

本開示は、不揮発メモリの最小転送単位を複数まとめてセグメントとすることにより非データ転送区間を削減し、性能向上を実現するメモリカードを提供する。

課題を解決するための手段

0006

本開示におけるメモリカードは、不揮発メモリと、内部メモリと、バス変換部と、メディアコントローラとを備える。不揮発メモリは、書き換え可能である。内部メモリは、ホストから転送されるデータを、不揮発メモリの最小転送単位のN(Nは自然数)倍を単位とするM(Mは2以上の整数)個のセグメントに分割して記録する。バス変換部は、内部メモリに記録されたM個のセグメントそれぞれから、最小転送単位の1/Mのデータを並列に出力する。メディアコントローラは、バス変換部から並列に入力されるそれぞれの異なるセグメントに属する1/Mのデータをまとめて1つの最小転送単位のデータとして不揮発メモリに記録する。

発明の効果

0007

本開示におけるメモリカードは、不揮発メモリのセクタに記録されるデータの転送を並列化することにより、性能向上を実現している。

図面の簡単な説明

0008

本実施の形態におけるメモリカードシステムの構成を示すブロック図
図1のメモリカードシステムの構成に至る経緯を説明するためのブロック図
本実施の形態におけるメインメモリのデータの配置を示す模式図
本実施の形態における内部メモリのデータの配置を示す模式図
本実施の形態におけるDMA転送方式を説明するためのSG Tableの一例を示す図
従来のデータ転送方法を説明するための模式図
本実施の形態におけるデータ転送方法を説明するための模式図

実施例

0009

以下、適宜図面を参照しながら、本実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細な説明や、実質的に同一の構成に対する重複した説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。

0010

なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより請求の範囲に記載の主題を限定することは意図されていない。

0011

(本実施の形態)
以下、図1〜6を用いて、本実施の形態を説明する。

0012

[1−1.構成]
図1は、本実施の形態におけるメモリカードシステムの構成を示すブロック図である。

0013

メモリカードシステム100は、ホストシステム101とメモリカード102とを含む。ホストシステム101は、CPU1と、CPU1によって制御されるDMAC(DMA Controller)2と、メインメモリ3と、CPU1とDMAC2とメインメモリ3とを接続するホスト共通バス4とを備える。

0014

メモリカード102は、CPU5と、ブリッジ6と、内部メモリ8と、バス変換部9と、第2メディアコントローラ10と、不揮発メモリ11(具体的にはEmbeddedSD、以下eSD)とを備える。ブリッジ6は、ホスト共通バス4とメモリカード共通バス7とのプロトコル変換を行う。第2メディアコントローラ10は、不揮発メモリ11への書き込みおよび読み出しの制御を行う。

0015

バス変換部9は、CPU5によって制御されるものであって、内部メモリ8と第2メディアコントローラ10との間でデータを並列に転送する。そのために、バス変換部9は、DMAC12a,12bと、バッファメモリ13a,13bと、第1メディアコントローラ14a,14bとをそれぞれ2系統備える。

0016

また、バス変換部9は、メモリカード共通バス7と、第1メディアコントローラ14a,14bおよび第2メディアコントローラ10間のバスとのプロトコル変換を行う。メモリカード共通バス7の具体例としては、AHBバスが挙げられる。第1メディアコントローラ14a,14bおよび第2メディアコントローラ10間のバスの具体例としては、HighSpeed転送モードに対応したeSD I/Fバスが挙げられる。

0017

ここで、図2を用いて、図1のメモリカードシステムの構成に至る経緯について説明する。図2のメモリカードシステムは、図1のメモリカードシステムにおけるメモリカード102の部分がメモリカード103に置換された構成である。

0018

まず、従来の不揮発メモリ15a,15bは、小容量で、書き込みおよび書き換え動作速度も遅い。そのため、バス変換部9を用いて不揮発メモリ15a,15bに記録されるデータの転送を並列化し、第1メディアコントローラ14a,14bから並列化されたデータを、それぞれの不揮発メモリ15a,15bに転送していた。これにより大容量化高速化の両方を実現していた。

0019

ところが近年、不揮発メモリは大容量化が進み、書き込みおよび書き換え動作速度も高速化し、更に新たなI/F仕様(具体的にはUHS−I/UHS−II:UltraHighSpeed1/UltraHighSpeed2)が策定された。しかしながら、これに対応した最適なシステムを全て新規で開発するには膨大な費用工数を必要とする。そこで、既存のレガシーデバイス、つまりバス変換部9を用いて、大容量化・高速化された不揮発メモリ11へ記録されるデータの転送を並列化する構成を維持したまま、不揮発メモリ11のI/F部のみを新規開発することした。これにより、開発費用と工数を大幅に削減し、速やかに市場へ新たな不揮発メモリ11に対応した製品投入する事が可能になった。

0020

以上のように本実施の形態では、レガシーデバイスであるバス変換部9を用いる構成を前提としている。

0021

図1において、メインメモリ3と内部メモリ8間、および、内部メモリ8とバッファメモリ13a,13b間のデータ転送を行う際、DMA(Direct Memory Access)と呼ばれるデータ転送方式が用いられる。DMAは、CPUを介さずにメモリ間またはI/Oデバイス間で直接データ転送を行う方式である。

0022

DMA転送方式の制御を行う回路がDMACである。図1において、ホストシステム101のDMAC2は、ホストシステム101のメインメモリ3とメモリカード102の内部メモリ8間のデータ転送制御を行う。また、メモリカード102のバス変換部9のDMAC12a,12bは、メモリカード102の内部メモリ8とバス変換部9のバッファメモリ13a,13b間のデータ転送制御を行う。

0023

[1−2.動作]
以下、本実施の形態のホストシステム101におけるDMAC2の動作を例に挙げて、DMA転送方式の概要について説明する。

0024

[1−2−1.DMA転送の概要]
ホストシステム101のメインメモリ3に配置されている転送データは、図3Aの様に必ずしも連続領域に配置されているとは限らない。メインメモリ3の不連続に配置されているデータを転送する場合、各データ(Data200〜Data202)毎にCPU1がDMAC2を制御すると、非データ転送区間が生じるため、転送速度が低下する。非データ転送区間とは、転送元アドレス転送先アドレスといったレジスタ設定や、割り込み処理等のために使用される区間である。これを改善するため、CPU1が、スキャッタギャザー(Scatter/Gather)テーブル(以下SG Table)と呼ばれる転送データに関するパラメータが記載されたリストを生成し、DMAC2が、SG Tableに従いDMA転送を行う。これにより、連続転送を行う事が可能になるため、転送速度の低下を防ぐ事が可能である。

0025

下記にSG Tableで用いられる代表的なパラメータセットを示す。複数のデータを転送する際は、下記パラメータセットを転送データの個数分作成しリスト化を行う。
転送元データが配置されているメモリ先頭アドレス(SourceAddress)
転送先のメモリの先頭アドレス(DestinationAddress)
転送サイズ(TransferSize)
・次のSG Tableが配置されているメモリの先頭アドレス(NextTableAddress)
・SG Tableの終端情報(EndOfTable)
ホストシステム101におけるDMAC2が、SG Tableを用いてメインメモリ3に分散配置されている複数のデータをメモリカード102の内部メモリ8へ転送する様子について、図3A図3B図4を用いて説明する。

0026

図3Aはメインメモリ3のデータ配置図であり、アドレスX0からN0Byte配置されているData200、アドレスX1からN1Byte配置されているData201、アドレスX2からN2Byte配置されているData202の3種類のデータが存在する。それらデータを、図3Bに示す内部メモリ8のアドレスVからの連続領域に転送する。生成するSG Tableは、1つあたりのサイズをPByte固定サイズとし、図3Aのメインメモリ3のアドレスYから配置する。なお、今回、SG Tableの1つあたりのサイズを固定としたため、図4における次のSG Tableの先頭アドレスを示すNextTableAddressのパラメータは、自動的に決まる。したがって、NextTableAddressのパラメータを省略する事も可能である。

0027

CPU1は、図4に示す3つのSG Table0〜2を生成し、DMAC2にSG Tableの先頭アドレスYを設定して起動する。DMAC2は、最初のSG Table0を読み込み、メインメモリ3のアドレスX0からN0Byte分を、ブリッジ6を経由してメモリカード102の内部メモリ8のアドレスVに転送する。転送完了後、DMAC2は、SG Table0のパラメータ”EOT(EndOfTable)”の評価を行い、”0”であるため、次のSG Tableのアドレス(Y+P)から次のSG Table1を読み込む。さらに、DMAC2は、SG Table0のときと同様に、メインメモリ3から内部メモリ8へデータの転送を行う。DMAC2は、上記転送をSG Tableのパラメータ”EOT(EndOfTable)=1”が設定されているSG Table2の転送が完了するまで行う。

0028

メインメモリ3から内部メモリ8への転送が完了すると、DMAC2は、CPU1へ完了通知を行い、通知を受け取ったCPU1は、内部メモリ8への転送が完了した事をメモリカード102のCPU5に対して通知する。

0029

通知を受けたCPU5は、バッファメモリ13a,13bへ転送するためのSG Tableをそれぞれ生成後、DMAC12a,12bを起動する。そして、DMAC12a,12bが、DMAC2と同様に、データの転送を実施する。

0030

従来の不揮発メモリの最小転送単位をセグメントとして転送する方法では、頻繁に非データ転送区間が発生するため、転送レートが劣化する。この問題を解決するのが本実施の形態のデータ転送方法である。以下に、従来のデータ転送方法と本実施の形態のデータ転送方法について説明する。

0031

[1−2−2.従来のデータ転送方法]
図5は、従来のデータ転送方法を説明するための模式図である。具体的には、メモリカード102の内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明するための模式図である。

0032

CPU1からの通知を受けたCPU5は、DMAC12a,12bに対してSG Tableを生成する。

0033

不揮発メモリ11の最小転送単位(セクタ)を512Byteとした場合、CPU5は、256Byte単位で内部メモリ8からアドレスを切り替えて読み出すように、DMAC12a,12bに設定されるSG Tableを生成していた。つまり、DMAC12aに設定されるSG Tableは、不揮発メモリ11の最小転送単位の前半256Byte(A0、B0、・・・)が内部メモリ8からバッファメモリ13aへ転送される様に生成される。また、DMAC12bに設定されるSG Tableは、不揮発メモリ11の最小転送単位の後半256Byte(A1、B1、・・・)が内部メモリ8からバッファメモリ13bへ転送される様に生成される。

0034

バス変換部9は、バッファメモリ13a,13bにそれぞれ256Byte以上データが蓄積されると、第1メディアコントローラ14a,14bから第2メディアコントローラ10へ出力する。第2メディアコントローラ10は、それぞれのバッファメモリから送られてくるデータを、不揮発メモリ11の最小転送単位である512Byte(A0、A1)にまとめて、不揮発メモリ11へ記録する。

0035

この時、DMAC12a,12bが転送するデータは、内部メモリ8において256Byte単位で不連続となることから、非常に多くのSG Tableを用意する必要がある。例えば、内部メモリ8にある1MBのデータを転送する場合、DMAC12a,12bに設定されるSG Tableは、それぞれ2048(1MB÷2並列÷256Byte)個も必要となる。即ち、DMAC12a,12bは、256Byteの転送の度にSG Tableを読み出し解釈する事になるため、内部メモリ8から不揮発メモリ11へ転送すべきデータが一時的に停止することになり、転送レートが劣化する。

0036

同様に、従来のデータ転送方法では、不揮発メモリ11から内部メモリ8へデータを転送する読み出し動作においても、転送すべきデータが一時的に停止することになり、転送レートが劣化する。なぜなら、例えば1024セクタ(512KB)のデータを読み出す場合に、やはりDMAC1Chあたり2048個のSG Tableが必要であり、しかも、256Byte毎にデータを転送しなければならないからである。

0037

[1−2−3.本実施の形態におけるデータ転送方法]
図6は、本実施の形態におけるデータ転送方法を説明するための模式図である。具体的には、メモリカード102において内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明するための模式図である。また、メモリカード102において不揮発メモリ11から内部メモリ8へデータを転送する読み出し動作を説明するための模式図でもある。

0038

(書き込み動作)
まず、内部メモリ8から不揮発メモリ11へデータを転送する書き込み動作を説明する。

0039

図6の左端に示すように、CPU5は、内部メモリ8をNセクタ単位のSegment0とSegment1とに分割し、Nセクタ単位で内部メモリ8からアドレスを切り替えて読み出すようにSG Tableを生成する。つまり、CPU5により、DMAC12aがSegment0のデータ(A0、A1、・・・)をバッファメモリ13aに転送するためのSG Tableが生成される。また、CPU5により、DMAC12bがSegment1のデータ(C0、C1、・・・)をバッファメモリ13bに転送するためのSG Tableも生成される。バッファメモリ13a,13b以降の処理は、従来のデータ転送方法と同様であるため説明を省略する。なお、不揮発メモリ11へ記録されるセクタ内のデータは(A0、C0)となり、従来のデータ転送方法で転送した結果と異なる。

0040

DMAC12a,12bがバッファメモリ13a,13bへデータを転送する際、内部メモリ8の各Segment内のデータは連続領域に存在する。そのため、従来のデータ転送方法の様に、データ転送途中でSG Tableを頻繁に読み出す必要がなく、転送単位を大きく設定する事が可能である。したがって、転送性能が従来のデータ転送方法に比べて向上する。

0041

例えば、従来のデータ転送方法で用いた例と同様、内部メモリ8にある1MBのデータを転送する場合について説明する。この場合、1024セクタ(512KB)を1Segmentとする事により、従来のデータ転送方法ではDMAC1Chあたり2048個も必要であったSG Tableが、本実施の形態におけるデータ転送方法では1個しか必要としない。よって、256Byte毎に途切れていたデータ転送を、512KBをまとめて転送する事が可能となる。

0042

また、従来のデータ転送方法を実現するハードウェアが既にある場合、ハードウェアの構成を変更することなく、CPU5の制御ソフトのみの変更によって本実施の形態の高速なデータ転送方法が実現可能である。

0043

(読み出し動作)
次に、不揮発メモリ11から内部メモリ8へデータを転送する読み出し動作を説明する。

0044

図6の右端に示すように、不揮発メモリ11には、不揮発メモリ11の最小転送単位である512Byte(A0、C0)を1セクタとして、データが記録されている。

0045

第2メディアコントローラ10は、不揮発メモリ11の最小転送単位毎に不揮発メモリ11からデータを読み出し、読み出したデータそれぞれを1/2に分割して、バス変換部9に並列に出力する。具体的には、512Byte(A0、C0)は、不揮発メモリ11の最小転送単位の前半256Byte(A0)と、後半256Byte(C0)とに2分割される。そして、前半256Byte(A0)が、バス変換部9の第1メディアコントローラ14aに出力され、後半256Byte(C0)が、バス変換部9の第1メディアコントローラ14bに出力される。

0046

各第1メディアコントローラ14a,14bは、第2メディアコントローラ10から送られてくるデータを、各バッファメモリ13a,13bに記録する。

0047

各バッファメモリ13a,13bに1Segment分のデータが蓄積されると、DMAC12a,12bが、内部メモリ8へデータを転送する。DMAC12aは、Segment0のデータ(A0、A1、・・・)を内部メモリ8に転送するためのSG Tableを読み出し、そのSG Tableに基づきデータを転送する。また、DMAC12bは、Segment1のデータ(C0、C1、・・・)を内部メモリ8に転送するためのSG Tableを読み出し、そのSG Tableに基づきデータを転送する。

0048

1024セクタ(512KB)を1Segmentとする場合は、データを512KB毎まとめて転送する事が可能となる。この場合、従来のデータ転送方法ではDMAC1Chあたり2048個も必要であったSG Tableが、1個で済むことになる。また、従来のデータ転送方法では256Byte毎に途切れていたデータ転送を、512KBをまとめて転送する事が可能となる。したがって、高速なデータ転送方法が実現可能である。そして、内部メモリ8には、512KB単位で連続したデータが記録される。

0049

読み出し動作では、不揮発メモリ11から読み出した不揮発メモリ11の最小転送単位のデータが、第2メディアコントローラ10にて1/2に分割されてバス変換部9に並列に入力され、内部メモリ8のセグメントにそれぞれ格納される。 [1−3.効果等]
以上のように、本実施の形態におけるメモリカード102は、不揮発メモリ11と、内部メモリ8と、バス変換部9と、第2メディアコントローラ10とを備える。内部メモリ8は、ホストシステム101から転送されるデータを、不揮発メモリ11の最小転送単位のN倍を単位とする2個のセグメントに分割して記録する。バス変換部9は、内部メモリ8に記録された2個のセグメントそれぞれから不揮発メモリ11の最小転送単位の1/2のデータを2つのポートを用いて並列に出力する。第2メディアコントローラ10は、2つのポートから入力されるそれぞれの不揮発メモリ11の最小転送単位の1/2のデータを1つのポートから出力して不揮発メモリ11に記録する。そして、第2メディアコントローラ10を用いて、異なるセグメントに属する最小転送単位の1/2のデータを2つまとめて1つの最小転送単位のデータとして不揮発メモリ11に記録する。このように不揮発メモリ11の記録方法を工夫することにより、バス変換部9の転送単位を大きくすることができ、転送性能が向上する。

0050

(他の実施の形態)
以上のように、本出願において開示する技術の例示として、本実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。

0051

そこで、以下、他の実施の形態を例示する。

0052

本実施の形態ではバス変換部9の一例としてDMACがDMAC12a,12bの2chの場合について説明したが、バス変換部9は内部メモリ8と第2メディアコントローラ10との間のデータ転送を並列化できるものであればよいため、DMACの個数は2chに限定されない。

0053

また、バス変換部9に内蔵される複数のDMACは、メモリカード共通バス7に1対1で接続されている場合について説明したが、例えば、PCIExpressのVCバーチャルチャンネル)のように、メモリカード共通バス7に接続されるポートは1つだが仮想的に複数のDMACが稼動する仕組みを用いてもよい。

0054

また、バス変換部9と第2メディアコントローラ10との間のI/F仕様には制限がないため、バス変換部9に内蔵されている第1メディアコントローラ14a,14bを省略し、第2メディアコントローラ10がバッファメモリ13a,13bを直接制御してもよい。

0055

また、メインメモリ3に十分な連続領域を確保可能である場合、DMAC12a,12bが読み込むSG Tableは、直接メインメモリ3からバッファメモリ13a,13bへ転送するように生成してもよい。

0056

本開示は、高速なデータ転送が要求されるメモリカードに適用可能である。具体的には、高ビットレートの記録が可能な放送用カメラ編集機器などに適用可能である。

0057

8内部メモリ
9バス変換部
10メディアコントローラ(第2メディアコントローラ)
11不揮発メモリ
101 ホスト(ホストシステム)
102 メモリカード

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ