図面 (/)

技術 インターリーブ型アナログ・ディジタル変換器のためのサンプルホールド回路

出願人 アイメック・ヴェーゼットウェー
発明者 ボブ・フェルブルッヘン出口和亮ヤン・クラニンクス
出願日 2015年5月26日 (5年5ヶ月経過) 出願番号 2015-106441
公開日 2016年3月7日 (4年7ヶ月経過) 公開番号 2016-032292
状態 特許登録済
技術分野 電子的スイッチ1 アナログ←→デジタル変換
主要キーワード サンプリング帯域幅 全電力消費量 H回路 サンプリング段 ホールドフェーズ スイッチ抵抗 スイッチゲート ブートストラップキャパシタ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年3月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

解決手段

サンプルホールド回路(1)は、サンプルモード及びホールドモードの間で切り換えるように構成されたトランジスタ(11)と、サンプルモードでは、トランジスタのソース端子における電圧とは独立であるトランジスタのソース端子及びゲート端子の間の電圧レベルを保持するように構成され、ホールドモードでは、トランジスタをオフするように構成されたブートストラップ回路(2)とを備える。ブートストラップ回路は、ホールドモード中に、所定電圧までプリチャージされるように構成されたブートストラップ容量(21)を備える。ブートストラップ容量は、サンプルモード中に、ソース端子及びゲート端子の間に接続される。ブートストラップ回路は、所定電圧を生成するためのスイッチドキャパシタチャージポンプ(22)を備える。

概要

背景

ソフトウェア無線において、アナログディジタル変換器ADC)は、自動利得制御(AGC)を簡単化するため、かつ、フィルタリング要件緩和するために、数mWの電力供給に対して、少なくとも毎秒200メガサンプルの速度と、実現可能なだけの高い解像度とを必要とする。さらに、このADCがさらにずっと低い帯域幅標準量子化する必要があるので、動的な解決方法が望ましい。

そのような高速ADCでは、インタリービングが広く使用される。高速インターリーブ型ADCでは、複数のサブADCを交互に動作させることで、実効ADCサンプリング周波数は増大される。さらに、完全に動的なインターリーブ型ADCは特別な関心が持たれているが、これは、それらの全電力消費量並列チャネル個数非依存であり、各個別チャネルのための速度要件が緩和されるからである。しかしながら、インターリーブ型ADCは、概して、チャネル間のミスマッチ利得ミスマッチ、及び帯域幅ミスマッチから影響を受ける。DCオフセット及び利得ミスマッチは、周波数独立であり、したがって、ディジタル領域では容易に較正されることが可能である。帯域幅ミスマッチは、周波数依存であり、ディジタル的に較正されるには複雑なアルゴリズムが必要である。

帯域幅ミスマッチは、複数のインターリーブ型サブADCのサンプリング回路サンプリング容量及びサンプリングスイッチ抵抗の間のミスマッチによって生じさせられる。サンプリング容量及びサンプリングスイッチ抵抗が低域通過フィルタを形成するので、サンプリング回路間の帯域幅ミスマッチは、各サブADCにおいて異なる周波数応答を生じさせる。したがって、入力信号は異なって減衰させられ、結果として生じる低域通過フィルタが入力信号に対してより大きな減衰及び遅延の効果を有するより高い周波数では、誤差をもたらすことになる。従って、インターリーブ型ADCの高周波入力性能を制限するスプリアストーンが生じさせられる。

複数のインターリーブ型サブADCの間の帯域幅ミスマッチに加えて、サンプリング回路は、十分に良好な線形性を有するように設計されなければならない。実際に、サンプリング回路は常に高調波歪みを導入し、それは、周波数領域において、供給された信号周波数倍数におけるスプリアストーンとして現れる。この歪みがサンプリングされた電圧に直接的に追加されるので、それは、変換器の全体的な線形性に影響する。非特許文献1では、サンプリングで導入された高調波歪みを著しく削減する、ブートストラップされたサンプリングスイッチが提案された。このブートストラップされたスイッチのアプローチ(又はその何らかの変形)は、高い線形性を目標とするほぼすべてのADC設計で使用される。ブートストラップされたアプローチは、サンプリングスイッチのために入力独立のゲートソース電圧を提供することで、信号独立のスイッチ抵抗保証する。

したがって、高度に線形のインターリーブ型ADCは、優れた高調波線形性と、インターリーブされたチャネル間の優れた帯域幅マッチングとを組み合わせる必要がある。前者は、信号独立のサンプリングスイッチにおける高いゲート・ソース電圧を有するブートストラップされたサンプリングスイッチを設計することで達成可能である。後者は、インターリーブされたチャネルの帯域幅を調節することで達成可能である。この調整は、サンプリング段高調波性能下げずに行われるべきである。

図1は、複数のサンプリング回路1を備える2倍インターリーブ型ADCのための典型的なサンプリングネットワーク10を示す。各サンプリング回路1は、ブートストラップ回路2と、サンプリングスイッチ11及びサンプリングキャパシタ12の直列接続とからなる。トラッキングフェーズ中において(CLKint1,2=1)、サンプリングスイッチはオンし、各サンプリングキャパシタにおける電圧は入力電圧Vinに追従する。ホールドフェーズが開始した直後に(CLKint1,2=0)、スイッチ11はオフし、サンプリングされた電圧を保持する。良好な線形性を達成するために、多くの高性能ADCが、典型的には、図2に示すようなブートストラップ回路2を使用する。ホールドフェーズ中において(φ=1である場合)、ブートストラップキャパシタCbs)21に充電するために、固定された電荷電圧Vchが使用され、同時に、サンプリングスイッチをオフするために、ブートストラップ出力Vbsは接地に接続される。トラッキングフェーズ中に、ブートストラップキャパシタ21は、スイッチトランジスタの入力及びそのゲートの間に接続されている。Cbsへ蓄えられた電荷に起因して、ブートストラップ出力電圧Vbsは、Vin+Vchに接近する。したがって、スイッチトランジスタ11のゲート・ソース電圧Vgsは一定(≒Vch)に保たれる。一定のVgsを保持することは、一定のサンプリングスイッチ抵抗を保持することで、サンプリングスイッチの信号依存の非線形性を低減させる。サンプリング回路1の帯域幅は、主として、サンプリングスイッチのオン抵抗(Ron)及びサンプリング容量(Cs)の積によって定義される。従って、インターリーブ型チャネル間のこれらのサンプリング回路のミスマッチは、帯域幅ミスマッチの主原因である。Ron×Csの積をすべてのサンプリング回路で同じにし、かつ、入力信号の周波数範囲にわたって一定にするように、Ron又はCs又はそれらの両方を何らかの方法で最適化できた場合、優れた帯域幅マッチング及び高調波線形性を保証することができる。

従来、サンプリングスイッチトランジスタのオン抵抗を調整することで、帯域幅ミスマッチを較正しようとされていた。可能な実装は特許文献1で与えられる。この出願は、多数のサブADC回路を含む時間インターリーブAD変換器を開示している。各サブADC回路はサンプルホールド(S/H)回路を含む。各S/H回路の周波数応答を調節するために、ブートストラップ回路が提供される。ブートストラップ回路は、サンプリングスイッチにわたる比較的一定のゲート・ソース電圧を保持し、したがって、サンプルホールド回路の線形性を保持するために使用される。ブートストラップ回路の効率は、スイッチゲートにおける容量に選択的に容量を追加できるように、キャパシタバンクを含むトリム負荷によって調節されることが可能である。ブートストラップの出力に接続された寄生容量(Cpar)を考慮すると、サンプリングスイッチのゲート電圧Vbsは次式により計算される。

Vbs=Cbs/(Cbs+Cpar)×(Vin+Vch) (1)

特許文献1で提案されるようにCbs又はCparの容量値を変更することは、明らかに、Vbsを変化させ、したがってサンプリング回路の帯域幅を変化させる。

概要

インターリーブ型アナログ・ディジタル変換器のためのサンプルホールド回路を提供する。サンプルホールド回路(1)は、サンプルモード及びホールドモードの間で切り換えるように構成されたトランジスタ(11)と、サンプルモードでは、トランジスタのソース端子における電圧とは独立であるトランジスタのソース端子及びゲート端子の間の電圧レベルを保持するように構成され、ホールドモードでは、トランジスタをオフするように構成されたブートストラップ回路(2)とを備える。ブートストラップ回路は、ホールドモード中に、所定電圧までプリチャージされるように構成されたブートストラップ容量(21)を備える。ブートストラップ容量は、サンプルモード中に、ソース端子及びゲート端子の間に接続される。ブートストラップ回路は、所定電圧を生成するためのスイッチドキャパシタチャージポンプ(22)を備える。

目的

ブートストラップされたアプローチは、サンプリングスイッチのために入力独立のゲート・ソース電圧を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

サンプルホールド回路(1)は、サンプルモード及びホールドモードの間で切り換えるように構成されたトランジスタ(11)と、上記サンプルモードでは、上記トランジスタのソース端子における電圧とは独立である上記トランジスタのソース端子及びゲート端子の間の電圧レベルを保持するように構成され、上記ホールドモードでは、上記トランジスタをオフするように構成されたブートストラップ回路(2)とを備え、上記ブートストラップ回路は、上記ホールドモード中に、所定電圧までプリチャージされるように構成されたブートストラップ容量(21)を備え、上記ブートストラップ容量は、上記サンプルモード中に、上記ソース端子及び上記ゲート端子の間に接続され、上記ブートストラップ回路は、上記所定電圧を生成するためのスイッチドキャパシタチャージポンプ(22)を備えることを特徴とするサンプルホールド回路。

請求項2

上記スイッチドキャパシタチャージポンプはプログラミング可能である請求項1記載のサンプルホールド回路。

請求項3

上記スイッチドキャパシタチャージポンプは、第1の(Cch)キャパシタ及び第2の(Ccal)キャパシタを備える請求項1又は2記載のサンプルホールド回路。

請求項4

上記第2の(Ccal)キャパシタはプログラミング可能である請求項3記載のサンプルホールド回路。

請求項5

上記第1のキャパシタは供給電圧(Vdd)まで充電されるように構成され、上記第2の(Ccal)キャパシタは放電されるように構成され、上記第1及び第2のキャパシタは、電荷再分配により上記所定電圧を生成するように並列接続されて構成される請求項3又は4記載のサンプルホールド回路。

請求項6

上記第1及び第2のキャパシタは、上記サンプルモード中に充電及び放電され、上記ホールドモード中に並列接続されるように構成される請求項5記載のサンプルホールド回路。

請求項7

上記第1及び第2のキャパシタは、供給電圧(Vdd)まで充電されるように構成され、電荷再分配により上記所定電圧を生成するように直列接続されて構成される請求項3又は4記載のサンプルホールド回路。

請求項8

上記第1及び第2のキャパシタは、上記サンプルモード中に充電され、上記ホールドモード中に並列接続されるように構成される請求項7記載のサンプルホールド回路。

請求項9

上記ブートストラップ容量(21)は、トランジスタの複数の端子にわたって電圧差分圧するように構成された複数のトランジスタを介して、上記ソース端子及び上記ゲート端子の間に接続可能である請求項7又は8記載のサンプルホールド回路。

請求項10

請求項1〜9のうちの1つに記載のサンプルホールド回路をそれぞれ備える複数のチャネルを備える、時間インターリーブアナログディジタル変換器ADC)。

技術分野

0001

本発明は、概して、高速アナログディジタル変換器の分野に関する。

背景技術

0002

ソフトウェア無線において、アナログ・ディジタル変換器(ADC)は、自動利得制御(AGC)を簡単化するため、かつ、フィルタリング要件緩和するために、数mWの電力供給に対して、少なくとも毎秒200メガサンプルの速度と、実現可能なだけの高い解像度とを必要とする。さらに、このADCがさらにずっと低い帯域幅標準量子化する必要があるので、動的な解決方法が望ましい。

0003

そのような高速ADCでは、インタリービングが広く使用される。高速インターリーブ型ADCでは、複数のサブADCを交互に動作させることで、実効ADCサンプリング周波数は増大される。さらに、完全に動的なインターリーブ型ADCは特別な関心が持たれているが、これは、それらの全電力消費量並列チャネル個数非依存であり、各個別チャネルのための速度要件が緩和されるからである。しかしながら、インターリーブ型ADCは、概して、チャネル間のミスマッチ利得ミスマッチ、及び帯域幅ミスマッチから影響を受ける。DCオフセット及び利得ミスマッチは、周波数独立であり、したがって、ディジタル領域では容易に較正されることが可能である。帯域幅ミスマッチは、周波数依存であり、ディジタル的に較正されるには複雑なアルゴリズムが必要である。

0004

帯域幅ミスマッチは、複数のインターリーブ型サブADCのサンプリング回路サンプリング容量及びサンプリングスイッチ抵抗の間のミスマッチによって生じさせられる。サンプリング容量及びサンプリングスイッチ抵抗が低域通過フィルタを形成するので、サンプリング回路間の帯域幅ミスマッチは、各サブADCにおいて異なる周波数応答を生じさせる。したがって、入力信号は異なって減衰させられ、結果として生じる低域通過フィルタが入力信号に対してより大きな減衰及び遅延の効果を有するより高い周波数では、誤差をもたらすことになる。従って、インターリーブ型ADCの高周波入力性能を制限するスプリアストーンが生じさせられる。

0005

複数のインターリーブ型サブADCの間の帯域幅ミスマッチに加えて、サンプリング回路は、十分に良好な線形性を有するように設計されなければならない。実際に、サンプリング回路は常に高調波歪みを導入し、それは、周波数領域において、供給された信号周波数倍数におけるスプリアストーンとして現れる。この歪みがサンプリングされた電圧に直接的に追加されるので、それは、変換器の全体的な線形性に影響する。非特許文献1では、サンプリングで導入された高調波歪みを著しく削減する、ブートストラップされたサンプリングスイッチが提案された。このブートストラップされたスイッチのアプローチ(又はその何らかの変形)は、高い線形性を目標とするほぼすべてのADC設計で使用される。ブートストラップされたアプローチは、サンプリングスイッチのために入力独立のゲートソース電圧を提供することで、信号独立のスイッチ抵抗保証する。

0006

したがって、高度に線形のインターリーブ型ADCは、優れた高調波線形性と、インターリーブされたチャネル間の優れた帯域幅マッチングとを組み合わせる必要がある。前者は、信号独立のサンプリングスイッチにおける高いゲート・ソース電圧を有するブートストラップされたサンプリングスイッチを設計することで達成可能である。後者は、インターリーブされたチャネルの帯域幅を調節することで達成可能である。この調整は、サンプリング段高調波性能下げずに行われるべきである。

0007

図1は、複数のサンプリング回路1を備える2倍インターリーブ型ADCのための典型的なサンプリングネットワーク10を示す。各サンプリング回路1は、ブートストラップ回路2と、サンプリングスイッチ11及びサンプリングキャパシタ12の直列接続とからなる。トラッキングフェーズ中において(CLKint1,2=1)、サンプリングスイッチはオンし、各サンプリングキャパシタにおける電圧は入力電圧Vinに追従する。ホールドフェーズが開始した直後に(CLKint1,2=0)、スイッチ11はオフし、サンプリングされた電圧を保持する。良好な線形性を達成するために、多くの高性能ADCが、典型的には、図2に示すようなブートストラップ回路2を使用する。ホールドフェーズ中において(φ=1である場合)、ブートストラップキャパシタCbs)21に充電するために、固定された電荷電圧Vchが使用され、同時に、サンプリングスイッチをオフするために、ブートストラップ出力Vbsは接地に接続される。トラッキングフェーズ中に、ブートストラップキャパシタ21は、スイッチトランジスタの入力及びそのゲートの間に接続されている。Cbsへ蓄えられた電荷に起因して、ブートストラップ出力電圧Vbsは、Vin+Vchに接近する。したがって、スイッチトランジスタ11のゲート・ソース電圧Vgsは一定(≒Vch)に保たれる。一定のVgsを保持することは、一定のサンプリングスイッチ抵抗を保持することで、サンプリングスイッチの信号依存の非線形性を低減させる。サンプリング回路1の帯域幅は、主として、サンプリングスイッチのオン抵抗(Ron)及びサンプリング容量(Cs)の積によって定義される。従って、インターリーブ型チャネル間のこれらのサンプリング回路のミスマッチは、帯域幅ミスマッチの主原因である。Ron×Csの積をすべてのサンプリング回路で同じにし、かつ、入力信号の周波数範囲にわたって一定にするように、Ron又はCs又はそれらの両方を何らかの方法で最適化できた場合、優れた帯域幅マッチング及び高調波線形性を保証することができる。

0008

従来、サンプリングスイッチトランジスタのオン抵抗を調整することで、帯域幅ミスマッチを較正しようとされていた。可能な実装は特許文献1で与えられる。この出願は、多数のサブADC回路を含む時間インターリーブAD変換器を開示している。各サブADC回路はサンプルホールド(S/H)回路を含む。各S/H回路の周波数応答を調節するために、ブートストラップ回路が提供される。ブートストラップ回路は、サンプリングスイッチにわたる比較的一定のゲート・ソース電圧を保持し、したがって、サンプルホールド回路の線形性を保持するために使用される。ブートストラップ回路の効率は、スイッチゲートにおける容量に選択的に容量を追加できるように、キャパシタバンクを含むトリム負荷によって調節されることが可能である。ブートストラップの出力に接続された寄生容量(Cpar)を考慮すると、サンプリングスイッチのゲート電圧Vbsは次式により計算される。

0009

Vbs=Cbs/(Cbs+Cpar)×(Vin+Vch) (1)

0010

特許文献1で提案されるようにCbs又はCparの容量値を変更することは、明らかに、Vbsを変化させ、したがってサンプリング回路の帯域幅を変化させる。

0011

米国特許出願公開第2013/0141261号明細書
米国特許第8248282号明細書

先行技術

0012

"A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter" (A.M. Abo et al., JSSC, Vol. 34, No. 5, May 1999)
"A 12b 1GS/s SiGeBiCMOSTwo-Way Time-Interleaved PipelineADC" (R.Payne et al., ISSCC2011, pp.182-184)

発明が解決しようとする課題

0013

このアプローチには2つの問題がある。第1に、トリム可能な負荷をCbs及びCparに追加することは、必然的に、サンプリング回路の高調波性能を低下させる。これは、ブートストラップ回路が、Cbsの上部プレートにおける寄生キャパシタ及びサンプリングスイッチゲートにおける寄生キャパシタに大きく依存するからである。トリム可能な負荷がこれらの寄生成分を必然的に増大させるので、これらのトリム可能な負荷を有するブートストラップ回路によって導入される高調波歪みは、そのような負荷なしのブートストラップ回路の場合よりも必然的に悪化するであろう。第2に、サンプリングの瞬間を発生させるためにサンプリングスイッチゲートが接地される場合、このスイッチは、所定の電荷をサンプリングキャパシタに注入する。注入された電荷は、Cbs/(Cbs+Cpar)×Vinの項を含むVbsに比例するので、両方のチャネルにおいてCbs/(Cbs+Cpar)が同じではない場合、この電荷注入は何らかのチャネル利得ミスマッチを生じさせる。その結果、ADCの線形性は、ある周波数において最適化されている場合であっても、他の一部の周波数において低下する可能性がある。利得ミスマッチの影響が入力周波数に非依存であるので(これは、より低い周波数入力において特にあてはまる)、較正後のインタリービングスパー(spur)は、著しく悪化する可能性があり、較正なしのインタリービングスパーよりも悪化する。これは、広い入力頻度範囲にわたって良好な線形性も必要とされる場合、この従来技術文献で提案された帯域幅ミスマッチの較正がうまく作用しないことを意味する。

0014

特許文献2は、ブラインドの帯域幅ミスマッチ推定から調節することができる、調整可能な帯域幅を有するトラック及びホールド(T/H)アーキテクチャを有する、時間インターリーブ型A/D変換器を提示している。各ADC分岐は、その各トラック及びホールド回路に接続されたブートストラップ回路を備える。コントローラは、サンプリングスイッチのインピーダンスを調節するサンプリングスイッチのゲート電圧を制御する制御電圧を、ブートストラップ回路へ供給する。提案された解決方法は、主として、ブートストラップキャパシタとサンプリングスイッチのゲートノードとの間に挿入されたトランジスタのゲート電圧を調整し、また、トランジスタのソース電圧は、サンプリングスイッチのゲートノードとブートストラップキャパシタの上部プレートとの間のスイッチをディセーブルにする。従って、主要な調整機構は、ブートストラップキャパシタの上部プレートとゲートノードとの間の抵抗であり、それはサンプリングスイッチのターンオフ時間変調する。トラッキング中におけるサンプリングスイッチのゲート電圧はわずかに影響を受けるだけである。これは、この解決方法が、オン抵抗における変動を直接的には補償せず、むしろその影響を補償しようとすることを意味する。

0015

非特許文献2では、DAC電圧電源を有するブートストラップ回路が開示される。ブートストラップ回路におけるトランジスタに対する不適当ストレスなしに信頼できる動作を保証するために、このDAC電圧入力は、必ず、与えられた技術の公称供給電圧よりも小さくなければならない。これは、ブートストラップ回路に電力を供給するDACが、Vbsに係る上述の等式(1)におけるVchを低下させることによりサンプリング帯域幅だけを調整できるが、Vchを低下させることにより、サンプリング回路の高調波線形性も低下させる、ということを意味する。さらに、このアプローチは、価値のある電力及び面積を費やして、ブートストラップ回路に電力供給可能な電圧DACを必要とする。

0016

従って、インターリーブ型ADCにおいてサンプリング帯域幅を調整するための技術、すなわち、
a)関心がもたれた入力周波数範囲にわたって線形性を低下させず、
b)ブートストラップ電圧を低下させることでサンプリング高調波歪みを悪化させることなく、
c)大幅な回路オーバヘッド、例えば追加の電圧DAC又は他の複雑な回路を必要とせず、
d)サンプリングスイッチのオン抵抗を直接的に変更するためにトラックモードにおいてサンプリングスイッチのゲート電圧を調整する
技術に対する必要性が存在する。

0017

本発明の実施形態の目的は、サンプリング帯域幅を調整するためにインターリーブ型ADCにおいて使用可能であり、上述の要件のうちの1つ以上を満たすサンプルホールド回路を提供することにある。他の目的は、そのようなサンプルホールド回路を備えるインターリーブ型ADCを提供することにある。

課題を解決するための手段

0018

上述の目的は本発明に係る解決方法によって達成される。

0019

第1の態様では、本発明はサンプルホールド回路に関する。サンプルホールド回路は、サンプルモード及びホールドモードの間で切り換えるように構成されたトランジスタと、上記サンプルモードでは、上記トランジスタのソース端子における電圧とは独立である上記トランジスタのソース端子及びゲート端子の間の電圧レベルを保持するように構成され、上記ホールドモードでは、上記トランジスタをオフするように構成されたブートストラップ回路とを備える。上記ブートストラップ回路は、上記ホールドモード中に、所定電圧までプリチャージされるように構成されたブートストラップ容量を備える。上記ブートストラップ容量は、上記サンプルモード中に、上記ソース端子及び上記ゲート端子の間に接続される。上記サンプルホールド回路は、上記ブートストラップ回路が、上記所定電圧を生成するためのスイッチドキャパシタチャージポンプを備えることを特徴とする。

0020

提案された解決方法は、ブートストラップ容量にプリチャージするために本質的に電圧に影響するので、それは、実際に、どの周波数でも線形性を低下させることなく、サンプリング帯域幅の調整を可能にする。さらに、それは、ブートストラップ容量にプリチャージする電圧が少なくとも供給電圧に等しい場合、高調波歪みを悪化させない。さらに、それは、電圧DACなどのような追加の複雑な回路を必要としないので、低オーバヘッドで実装される。それは、サンプリングスイッチのトラックモードゲート電圧を調整することで、帯域幅ミスマッチを直接的に補償する。この電圧を調整することは、サンプリングスイッチのオン抵抗を変化させる。

0021

好ましい実施形態において、上記スイッチドキャパシタチャージポンプはプログラミング可能である。

0022

好ましくは、上記スイッチドキャパシタチャージポンプは第1及び第2のキャパシタを備える。

0023

1つの実施形態では、上記第2のキャパシタはプログラミング可能である。

0024

1つの実施形態では、上記第1のキャパシタは供給電圧まで充電されるように構成され、上記第2のキャパシタは放電されるように構成され、それにより、上記第1及び第2のキャパシタは、電荷再分配により上記所定電圧を生成するように並列接続されて構成される。優位点として、このとき、上記第1及び第2のキャパシタは、上記サンプルモード中に充電及び放電され、上記ホールドモード中に並列接続されるように構成される。

0025

他の実施形態では、上記第1及び第2のキャパシタは、供給電圧まで充電されるように構成され、電荷再分配により上記所定電圧を生成するように直列接続されて構成される。このとき、上記第1及び第2キャパシタは、好ましくは、上記サンプルモード中に充電され、上記ホールドモード中に直列接続されるように構成される。

0026

好ましい実施形態において、上記ブートストラップ容量は、トランジスタの複数の端子にわたって電圧差分圧するように構成された複数のトランジスタを介して、上記ソース端子及び上記ゲート端子の間に接続可能である。

0027

他の態様では、本発明は、前述のサンプルホールド回路をそれぞれ備える複数のチャネルを備える、時間インターリーブ型アナログ・ディジタル変換器に関する。

0028

ここまで、本発明及び先行技術に対して達成されたその利点を要約する目的で、本発明のある目的及び利点を説明した。もちろん、必ずしもすべてではないそのような目的あるいは利点が本発明の任意の特定の実施形態に従って達成されてもよいということが理解されるべきである。したがって、例えば、当業者は、ここに教示されたか示唆された可能性がある他の目的あるいは利点を必ずしも達成することなく、ここに教示されるような1つの利点あるいは一群の利点を達成するか最適化するような方法で、本発明を具体化するか実施してもよいということを認識するだろう。

0029

本発明の上述の態様及び他の態様は、以下に説明された1つ又は複数の実施形態から明らかになり、また、その実施形態を参照して解明される。

図面の簡単な説明

0030

典型的な2倍インターリーブ型A/D変換器のためのサンプリング段を示す図である。
高性能ADCで一般的に使用されるブートストラップ回路を示す図である。
本発明に係るサンプルホールド回路の概略的なブロック図である。
本発明のサンプルホールド回路の実施形態を示す図である。
サンプリングキャパシタミスマッチの場合(左側のプロット)及びブートストラップ電圧ミスマッチの場合(右側のプロット)について、入力周波数finの関数として、インタリービングスパーの大きさ(HDint)のシミュレーション結果を示す図である。
オーバードライブ電圧Vchの関数として全高調波歪率(THD)のシミュレーション結果を示す図である。
本発明のサンプルホールド回路の実施形態を示す図である。
本発明のサンプルホールド回路の実施形態を示す図である。

実施例

0031

ここで、本発明が、添付の図面を参照して、実施例としてさらに説明される。さまざまな図面において、同様の参照番号は同様の構成要素を示す。

0032

本発明は、特定の実施形態に関して、ある図面を参照して説明されるだろう。しかし、本発明は、それのみに限定されず、請求項によってのみ限定される。

0033

さらに、詳細な説明及び請求項の用語「第1」、「第2」、などは、同様の構成要素を識別するために使用され、必ずしも、時間的、空間的、序列、又は他の任意の方法で、順序記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本発明の実施形態は、ここに説明又は図示されたものとは異なる順序の動作が可能であることは、理解されるべきである。

0034

請求項で使用した用語「備える」は、その後に列挙した手段に限定するように解釈されるべきでないことに注意すべきであり、それは他の構成要素あるいはステップを除外しない。従って、それは、言及したように記載した特徴、整数、ステップ、あるいは構成要素の存在を特定すると解釈されるが、1つ以上の他の特徴、整数、ステップ、あるいは構成要素、あるいはそのグループの存在もしくは追加を除外することを妨げない。従って、「手段A及びBを備える装置」という表現の範囲は、構成要素A及びBからのみ構成される装置に限定されるべきではでない。それは、本発明に関して、装置の関連する構成要素がA及びBのみであることを意味する。

0035

この明細書の全体にわたって「1つの実施形態」あるいは「ある実施形態」と言及するとき、実施形態に関して説明された特定の特徴、構造、あるいは特性が本発明の少なくとも1つの実施形態に含まれることを意味する。従って、この明細書の全体にわたる様々な場所において「1つの実施形態において」又は「ある実施形態において」という言い回しが現れることは、必ずしもすべて同じ実施形態に言及しているのではないが、そうである可能性もある。更に、特定の特徴、構造、あるいは特性は、本開示の1つ以上の実施形態から当業者には明らかになるように、任意の適切な方法において組み合わされてもよい。

0036

同様に、本発明の例示の実施形態の詳細な説明において、開示を合理化し、本発明の様々な態様の1つ以上についての理解を援助する目的で、本発明の様々な特徴が、単一の実施形態、図面、あるいはその説明にまとめられているということは認識されるべきである。しかしながら、この開示の方法は、請求項に記載された発明が各請求項において明示的に記載したものより多くの特徴を必要とする意図を反映しているとは解釈されるべきではない。むしろ、添付の請求項が反映するように、本発明の態様は、前に開示した単一の実施形態のすべての特徴未満のものにある。したがって、詳細な説明に続く請求項は、これによって、各請求項が本発明の個別の実施形態として独自に成立するように、この詳細な説明に明示的に組み込まれる。

0037

更に、ここに説明されたいくつかの実施形態が他の実施形態に含まれた一部の特徴を含み、他の特徴を含んでいないが、異なる実施形態の特徴の組み合わせは、当業者によって理解されるように、本発明の範囲内にあり、かつ異なる実施形態を形成することを意図している。例えば、添付の請求項において、請求項に記載された実施形態のうちのどれも任意の組み合わせとして使用することができる。

0038

本発明のある特徴あるいは態様を説明する場合の特定の用語の使用は、その用語が関連付けられた本発明の特徴又は態様の任意の特定の特性を含むように限定されるように当該用語がここに再定義されたということを意味するものとして解釈されるべきでないことに注意すべきである。

0039

ここに提供される説明では、多数の特定の詳細事項が述べられる。しかしながら、本発明の実施形態はこれらの特定の詳細事項なしで実施されてもよいことが理解される。他の例において、この説明についての理解を不明瞭にしないようするために、公知の方法、構造、及び技術は詳細には示していない。

0040

インターリーブ型ADCのための高度に線形のサンプリングネットワークを設計することは、2つの異なる歪みの影響を考慮することを必要とする。第一に、各個別チャネルにおける高調波歪みは十分に低くなければならない。周波数領域において、この高調波歪みは、サンプリング周波数の倍数においてスプリアストーンとして現われ、潜在的には、より低いディジタル出力周波数として誤検出される可能性がある。高調波歪みは、ブートストラップ回路を用いて信号独立である高いゲート・ソース電圧をサンプリングスイッチに提供することによって、低減されることが可能である。第2に、インターリーブ型サンプリング回路はすべて、帯域幅ミスマッチのスパーを回避するために同じ帯域幅を有するべきである。これらのスパーを削減することは、サンプリング回路の十分に小さな固有の帯域幅変動を保証すること、又は、これらのサンプリング回路のための制御可能な帯域幅を実現することを必要とする。これらの要件は、ブートストラップ電圧Vbs=Cbs/(Cbs+Cpar)×(Vch+Vin)のための要件に変換可能である。このブートストラップ電圧は、十分に小さい高調波歪みを保証するために高くなければならず、また、それは、インターリーブされたチャネルのサンプリング回路間のマッチングを可能にするために調整可能でなければならない。先に説明したように、特許文献1でのようなCbs/(Cbs+Cpar)の項の任意の部分を調整することは、チャネル間の較正依存の利得ミスマッチにもたらすので不適当である。

0041

本発明では、帯域幅ミスマッチは、Vbsの信号独立の部分を調整することによって、すなわち、ブートストラップキャパシタ21に印加されるVchを調整することによって、較正される。したがって、帯域幅ミスマッチの較正後にインタリービングスパーによって生じる線形性の劣化を回避する、信号独立の調整が達成される。提案する解決方法は、スイッチドキャパシタチャージポンプ22を用いることでVchの調整を達成する。電圧DAC又は他の複雑な回路が必要とされないので、大幅な回路オーバヘッドは回避される。さらに、Vchを公称供給Vddよりもブーストすることで、信頼性の問題を回避しながら、サンプリング帯域幅の減少が回避される。

0042

ここで採用したアプローチが図3に示され、ここでは、本発明に係るサンプルホールド回路1の概略的なブロック図を提供する。本方式は、サンプリングトランジスタ11、サンプリングキャパシタCs12、及びブートストラップ回路2を備える。ブートストラップ回路は、ブートストラップ容量21及び容量性のチャージポンプ(CP)22を備える。ブートストラップ容量(Cbs)21は、ホールドフェーズ中に、チャージポンプを用いてVchまでプリチャージされる。トラッキングフェーズ中に、ブートストラップ容量は、サンプリングトランジスタ11のソース及びゲート電圧の間に接続され、(Vinに等価な)ソース電圧とは独立のゲート・ソース電圧Vgsを提供する。ホールドフェーズ中に、サンプリングトランジスタはオフされ、これにより、取得した電圧Vinをサンプリングキャパシタ12上に保持する。

0043

図4は、Vch較正の簡単化された実装を示す。帯域幅較正のためにVchを生成するために、チャージポンプ22の二相動作が必要とされる。トラッキングフェーズ中において(φ=1である場合)、キャパシタCchは供給電圧Vddまで充電され、キャパシタCcalは0Vまで充電される。ホールドフェーズ中において(φ=0)、Cch及びCcalの両方は、Cbsに並列接続され、Vchを生じる。Vchは、明らかに、Cch及びCcalの値に依存する。高い値のVchを達成するために、Ccalは、Cch及びCbsに比較して小さくされるべきである。このことは、概して、以下で説明するように高調波歪みのために有益である。本明細書で、Vchの調整は、Ccalを調整することによって達成される。しかしながら、このようにVchを調節することは、サンプリングスイッチのオーバードライブが変更される場合、Cbsの調整に反して、Vbsの入力依存部分を変更しない。さらに、調整可能なキャパシタだけ(すなわちCcal)が必要とされるので、Vchのためのこのチューニング方法は、無視できるオーバヘッドで実現可能である。

0044

図5は、20fFのサンプリングキャパシタミスマッチの場合(左側のプロット)及び20mVのブートストラップ電圧ミスマッチの場合(右側のプロット)について、入力周波数finの関数として、帯域幅ミスマッチに起因するインタリービングスパーの大きさHDintのシミュレーション結果を示す。ミスマッチの較正は75MHzの入力周波数について行われた。シミュレーション結果は、明らかに、任意の入力周波数にわたってインタリービングスパーの大きさに劣化が生じないことを示す。シミュレーション結果は、明らかに、提案した解決方法が信号独立の帯域幅ミスマッチの較正を達成することを示す。

0045

概して、サンプリングトランジスタ11のオン抵抗は、より大きなオーバードライブ電圧によって減少されることが可能であり、これにより、単一チャネルのサンプリング段の線形性を改善することができる。実際上、図4においてVbsを生成している間に、このオーバードライブ値は、図2の従来のブートストラップ回路に比較して低減される。これは、インターリーブ型変換器の各個別チャネルで増大した高調波歪みにもたらす。このことは図6に示され、ここでは、与えられたサンプリングトランジスタサイズに係る全高調波歪率(THD)のシミュレーション結果をVchの関数として示す。

0046

図7に示す方式は、少なくとも供給電圧Vdd以上のVch電圧を生成することにより、低減されたオーバードライブ値の欠点を克服する。φ=1である場合、キャパシタCcal及びCchの両方はVddまで充電され、サンプリングトランジスタ11はトラッキングモードにある。ホールドフェーズ中において(すなわち、φ=0である場合)、Ccal及びCchの両方は、後者を充電するブートストラップキャパシタ21へ直列接続されている。言いかえれば、Vch電圧は、Cch及びCcalの直列接続を備えるチャージポンプによって生成される。Ccalを変化させることによって、φ=0の終わりにおけるCbs上の電圧を変化させることができる。したがって、Ccal及びCchの値を十分に大きくするために、ブートストラップキャパシタ21は、Vddより高い電圧Vchまで充電される。Ccal値を調整し、Ccal、Cch、Cbs、及びCparの間のキャパシタ比を最適化することによって、サンプリングスイッチトランジスタ11のゲート・ソース電圧Vgsは、Vddを超過することなく、Vddに非常に接近させられることが可能である。VgsがVddを超過しなくても、図7でVch及びVbsの間で接続されて示されたスイッチSW1に関する潜在的な信頼性の問題が残る。ホールドフェーズ中において(φ=0である場合)、SW1の一方の側は接地に接続され、他方の側は、供給電圧Vddより大きいVchに接続される。スイッチSW1は、通常はトランジスタを備える。多くの場合において、そのトランジスタのソース・ドレイン電圧dsは、ホットキャリア注入を回避するために供給電圧よりも小さくされることが要求される。この信頼性の問題を克服するために、図8に示すように、もう1つのスイッチ(SW2)をSW1に直列に追加することができる。ホールドフェーズ中において、SW2はVch及びVddに接続され、SW1はVdd及び接地に接続されている。この場合、各スイッチSW1及びSW2のソース・ドレイン電圧は、Vdd未満である。優位点として、図8に示す回路中のすべてのスイッチは、信頼性の懸念なしにトランジスタで実装されてもよい。さらに、図8の実装は、さらに高いゲート電圧(すなわち、Vbs≫Vdd)をサンプリングスイッチに印加することで、サンプリング回路の線形性をさらに完全することができる。さらに高いゲート電圧(すなわち、Vbs≫Vdd)をサンプリングスイッチに印加することは、次いで、そのオン抵抗をさらに低下させる。

0047

したがって、提案した解決方法は、インターリーブ型ADCのための高度に線形のサンプラにおいて所望の特性を達成する。それは、キャパシタ比ではなくVchを変更することで、寄生利得ミスマッチを追加することなく帯域幅調整を可能にする。それは、サンプリングスイッチのトラックモードのゲート電圧を変化させることで達成される。サンプリングスイッチのトラックモードのゲート電圧を変化させることは、クロック及び入力の周波数にわたるミスマッチの影響の良好に相殺する。さらに、それは、代わりに、いくつかのプログラミング可能なキャパシタに依存して、電圧DACの必要性を回避する。それにより、実装するのが大幅に簡単になる。最後に、適切な設計によって、図7の構成は、安全に達成可能な最高のゲート・ソース電圧をサンプリングスイッチに供給する。このことは、サンプリングの高調波歪みを大幅に改善する。

0048

以上の説明及び図面において本発明を詳細に説明して図示したが、そのような説明及び図面は、実例又は例示であって、限定ではないものとみなされるべきである。先の説明は、本発明のある実施形態を詳述する。しかしながら、明細書中の説明がどれほど詳細であっても、本発明は多くの方法で実施されてもよいということは認識されるだろう。本発明は開示された実施形態に限定されるものではない。

0049

開示した実施形態への他の変形は、図面、開示、及び添付された特許請求の範囲の研究から請求項に記載された発明を実施する際に当業者によって理解されて実施されることが可能である。特許請求の範囲において、単語「comprise」(「備える」又は「含む」は他の構成要素又はステップを除外せず、不定詞「a」又は「an」は複数を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲に記載したいくつかの特徴の機能を満たしてもよい。ある手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせを有利に使用することができないということを示さない。コンピュータプログラムは、他のハードウェアとともに、又はその一部として提供される光記憶媒体又はソリッドステート媒体のような適切な媒体上に格納/配信されてもよいが、インターネット又は他の有線もしく無線通信ステムを介するような、他の形式で配信されてもよい。請求項でのいかなる符号も範囲の限定として解釈されるべきではない。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ローム株式会社の「 クランプ回路」が 公開されました。( 2020/08/31)

    【課題】回路面積の増大を抑えながら電流能力を高めることができるクランプ回路を提供する。【解決手段】クランプ回路は、ツェナダイオードと、前記ツェナダイオードに直列接続される第1プルダウン素子と、前記ツェ... 詳細

  • 株式会社豊田自動織機の「 保護回路」が 公開されました。( 2020/08/31)

    【課題】スイッチ回路を過電流から保護しつつ、過電流の誤検出を防ぐことにより、過電流の検出精度を向上することができる技術を提供する。【解決手段】保護回路1は、電圧検出回路5と、過電流検出回路7と、閾値変... 詳細

  • 株式会社フジクラの「 電力供給装置」が 公開されました。( 2020/08/31)

    【課題】半導体スイッチへの印加電圧が低下し、保護機能の動作が不安定な状態となった場合に半導体スイッチを遮断できる電力供給装置を提供する。【解決手段】電源1の電力を負荷回路2に供給する電力供給装置100... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ