図面 (/)

技術 スイッチング回路

出願人 菊水電子工業株式会社
発明者 菊池徳嘉
出願日 2014年7月14日 (6年4ヶ月経過) 出願番号 2014-144388
公開日 2016年2月4日 (4年9ヶ月経過) 公開番号 2016-021814
状態 特許登録済
技術分野 インバータ装置
主要キーワード 部品無し フェーズシフト ブリッジ型スイッチ 直列ダイオード 制約事項 リカバリ特性 ターンオフ時間 一アーム
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年2月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

逆回復特性の良いスイッチング素子とOFF特性が良いスイッチング素子の2種類のスイッチング素子からなるフルブリッジ回路フェーズシフト制御するスイッチング回路を提供すること。

解決手段

スイッチング回路の出力ONの役目を担う第1のアーム上のスイッチング素子A、Bには、逆回復特性の良い、すなわち逆回復時間が短い素子を使用し、スイッチング回路の出力OFFの役目を担う第2のアーム上のスイッチング素子C、DにはスイッチングのOFF特性が良い、すなわちターンオフ時間が短い素子を使用する。スイッチング素子A、Bには逆回復特性の優れたダイオードを内部又は外部に取り付けた素子、例えばIGBTを使用し、スイッチング素子C、DにはスイッチングOFFスピードの優れた素子、例えばMOS−FETを使用する。

概要

背景

従来、大容量のスイッチング回路としては、フルブリッジ型スイッチング回路が用いられている。図5に、従来のシリコンMOS−FETを用いたフルブリッジ型スイッチング回路の構成を示す。フルブリッジ型スイッチング回路は、第1のアーム上に2つのスイッチング素子A、Bが配置され、第2のアーム上に2つのスイッチング素子C、Dが配置され、各アームの中点から出力する構成となっている。

図6に、フルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す。ここでは、スイッチング素子A、Bのスイッチング動作時に出力が立ち上がり、スイッチング素子C、Dのスイッチング動作時に出力は立ち下がるよう制御している。

一般に、フェーズシフト制御方式のフルブリッジ型スイッチング回路では、出力につながる負荷が純抵抗のときは、各スイッチング素子には順方向の電流だけが流れる。負荷がインダクタンス成分を持つときは、順方向の電流に加えて、スイッチング素子C、Dのスイッチング動作後にインダクタンスからスイッチング素子へと逆方向に回生される回生電流も流れる。さらに、負荷にインダクタンス成分と容量成分が含まれると、回生電流は共振現象によりスイッチング素子C、Dのスイッチング動作から次のスイッチング素子A、Bのスイッチング動作までの間に逆方向から順方向に反転する。

図7(a)〜(f)に、フルブリッジ型スイッチング回路に抵抗成分、インダクタンス成分および容量成分が含まれる負荷が接続されているときの電流の流れを示す。図7(a)〜(f)はそれぞれ図6の期間1〜4に対応しており、図7(b)、(e)は回生電流が逆方向に流れている状態を示し、図7(c)、(f)は回生電流が順方向に反転した状態を示している。

回生電流はスイッチング素子に並列に接続されたダイオードを流れるが、上記の回生電流が反転して順方向に流れているときに第1のアーム上の2つのスイッチング素子A、Bの一方がONすると、同一アーム上の他方のOFFしたスイッチング素子のダイオードにそのダイオードの逆回復特性に応じたリカバリ電流が流れる(図7(a)、(d))。

概要

逆回復特性の良いスイッチング素子とOFF特性が良いスイッチング素子の2種類のスイッチング素子からなるフルブリッジ回路をフェーズシフト制御するスイッチング回路を提供すること。スイッチング回路の出力ONの役目を担う第1のアーム上のスイッチング素子A、Bには、逆回復特性の良い、すなわち逆回復時間が短い素子を使用し、スイッチング回路の出力OFFの役目を担う第2のアーム上のスイッチング素子C、DにはスイッチングのOFF特性が良い、すなわちターンオフ時間が短い素子を使用する。スイッチング素子A、Bには逆回復特性の優れたダイオードを内部又は外部に取り付けた素子、例えばIGBTを使用し、スイッチング素子C、DにはスイッチングOFFスピードの優れた素子、例えばMOS−FETを使用する。

目的

本発明は、このような課題に鑑みてなされたもので、その目的とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

2つの第1のスイッチング素子直列接続された1以上の第1のアームと、2つの第2のスイッチング素子が直列接続された1以上の第2のアームと、電源に前記1以上の第1及び前記1以上の第2のアームを並列接続したとき、前記1第1及び第2のスイッチング素子からなるフルブリッジ回路フェーズシフトPWM制御する制御回路であって、前記1以上の第1及び前記1以上の第2のアームの中点からの出力をオンする際に前記第1のスイッチング素子を動作させ、前記1以上の第1及び前記1以上の第2のアームの中点からの出力をオフする際に前記第2のスイッチング素子を動作させる、制御回路と、を備え、前記第1のスイッチング素子と前記第2のスイッチング素子は異なる種類のスイッチング素子であり、前記第1のスイッチング素子は、逆回復時間が所定の時間よりも短く、前記第2のスイッチング素子は、ターンオフ時間が所定の時間よりも短いことを特徴とするスイッチング回路

請求項2

前記第1のスイッチング素子は、高位側と低位側とを交互に、1つずつ順番にオンさせ、前記第2のスイッチング素子は、高位側と低位側とを交互に、1つずつ順番にオンさせることを特徴とする請求項1に記載のスイッチング回路。

請求項3

前記第1のスイッチング素子は逆回復時間が所定の時間よりも短いダイオードを取り付けたIGBTであり、前記第2のスイッチング素子はシリコンMOS−FETであることを特徴とする請求項1又は2に記載のスイッチング回路。

請求項4

前記第1のスイッチング素子はSiCのMOS−FETであり、前記第2のスイッチング素子はシリコンのMOS−FETであることを特徴とする請求項1又は2に記載のスイッチング回路。

請求項5

前記第1のスイッチング素子は逆回復時間が所定の時間よりも短いダイオードを取り付けたIGBTであり、前記第2のスイッチング素子はSiCのMOS−FETであることを特徴とする請求項1又は2に記載のスイッチング回路。

技術分野

0001

本発明は、フェーズシフト制御方式によるフルブリッジ型スイッチング回路に関する。

背景技術

0002

従来、大容量のスイッチング回路としては、フルブリッジ型スイッチング回路が用いられている。図5に、従来のシリコンMOS−FETを用いたフルブリッジ型スイッチング回路の構成を示す。フルブリッジ型スイッチング回路は、第1のアーム上に2つのスイッチング素子A、Bが配置され、第2のアーム上に2つのスイッチング素子C、Dが配置され、各アームの中点から出力する構成となっている。

0003

図6に、フルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す。ここでは、スイッチング素子A、Bのスイッチング動作時に出力が立ち上がり、スイッチング素子C、Dのスイッチング動作時に出力は立ち下がるよう制御している。

0004

一般に、フェーズシフト制御方式のフルブリッジ型スイッチング回路では、出力につながる負荷が純抵抗のときは、各スイッチング素子には順方向の電流だけが流れる。負荷がインダクタンス成分を持つときは、順方向の電流に加えて、スイッチング素子C、Dのスイッチング動作後にインダクタンスからスイッチング素子へと逆方向に回生される回生電流も流れる。さらに、負荷にインダクタンス成分と容量成分が含まれると、回生電流は共振現象によりスイッチング素子C、Dのスイッチング動作から次のスイッチング素子A、Bのスイッチング動作までの間に逆方向から順方向に反転する。

0005

図7(a)〜(f)に、フルブリッジ型スイッチング回路に抵抗成分、インダクタンス成分および容量成分が含まれる負荷が接続されているときの電流の流れを示す。図7(a)〜(f)はそれぞれ図6の期間1〜4に対応しており、図7(b)、(e)は回生電流が逆方向に流れている状態を示し、図7(c)、(f)は回生電流が順方向に反転した状態を示している。

0006

回生電流はスイッチング素子に並列に接続されたダイオードを流れるが、上記の回生電流が反転して順方向に流れているときに第1のアーム上の2つのスイッチング素子A、Bの一方がONすると、同一アーム上の他方のOFFしたスイッチング素子のダイオードにそのダイオードの逆回復特性に応じたリカバリ電流が流れる(図7(a)、(d))。

先行技術

0007

特公平06−083582号公報

発明が解決しようとする課題

0008

しかしながら、リカバリ電流はダイオードにほぼ入力電源電圧と同じ電圧印加しているときに電流が流れるため、リカバリ電流が流れている期間の電力損失は大きく、スイッチング回路の効率悪化の原因となり、場合によっては発熱でスイッチング素子が破壊されるという課題がある。

0009

高速スイッチングが可能なスイッチング素子としてはMOS−FETがある。しかし、MOS−FETには内部にスイッチング素子と逆方向に寄生ダイオード製造過程で出来てしまい、ON抵抗などのスイッチング特性を良くすると、寄生ダイオードの逆回復特性が悪くなるという傾向がある。このように、MOS−FETには、スイッチング損失は小さいが、リカバリ電流による損失が大きいという課題がある。

0010

他のスイッチング素子としてはIGBTがある。IGBTは、MOS−FETように製造過程で形成される寄生ダイオードが存在しないため、逆回復特性が良いダイオードをスイッチング素子の内部又は外部に取り付けることにより、リカバリ電流を抑えることができる。しかし、IGBTはOFFのスピードが遅いため、IGBTにはOFF時のスイッチング損失が大きくなるという課題がある。また、IGBTは、OFFのスピードが遅いことにより高い周波数での使用ができないことも使用上の制約事項になっている。

0011

これら両者の欠点を補うものとして、SiCによるMOS−FETが存在するが、前述のようなシリコン製のスイッチング素子に比べて、高価なため、装置全体の価格がアップしてしまうという課題がある。

0012

SiCを使用せずに、リカバリ特性の悪いMOS−FETを使用するときは、MOS−FETに並列にリカバリ特性の良いダイオードを接続して使用することもできるが、寄生ダイオードに電流が流れないように、MOS−FETに直列にダイオードを挿入する必要がある(図8)。このような構成では、直列ダイオードでも電力損失が発生することや、部品点数の増加もあり、効率・価格・実装密度において課題がある。

0013

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、逆回復特性の良いスイッチング素子とOFF特性が良いスイッチング素子の2種類のスイッチング素子からなるフルブリッジ回路をフェーズシフト制御するスイッチング回路を提供することにある。

課題を解決するための手段

0014

上記の課題を解決するために、本発明は、スイッチング回路であって、2つの第1のスイッチング素子が直列接続された1以上の第1のアームと、2つの第2のスイッチング素子が直列接続された1以上の第2のアームと、電源に前記1以上の第1及び前記1以上の第2のアームを並列接続したとき、前記1第1及び第2のスイッチング素子からなるフルブリッジ回路をフェーズシフトPWM制御する制御回路であって、前記1以上の第1及び前記1以上の第2のアームの中点からの出力をオンする際に前記第1のスイッチング素子を動作させ、前記1以上の第1及び前記1以上の第2のアームの中点からの出力をオフする際に前記第2のスイッチング素子を動作させる、制御回路と、を備え、前記第1のスイッチング素子と前記第2のスイッチング素子は異なる種類のスイッチング素子であり、前記第1のスイッチング素子は、逆回復時間が所定の時間よりも短く、前記第2のスイッチング素子は、ターンオフ時間が所定の時間よりも短いことを特徴とする。

0015

請求項2に記載の発明は、請求項1に記載のスイッチング回路において、前記第1のスイッチング素子は、高位側と低位側とを交互に、1つずつ順番にオンさせ、前記第2のスイッチング素子は、高位側と低位側とを交互に、1つずつ順番にオンさせることを特徴とする。

0016

請求項3に記載の発明は、請求項1又は2に記載のスイッチング回路において、前記第1のスイッチング素子は逆回復時間が所定の時間よりも短いダイオードを取り付けたIGBTであり、前記第2のスイッチング素子はシリコンのMOS−FETであることを特徴とする。

0017

請求項4に記載の発明は、請求項1又は2に記載のスイッチング回路において、前記第1のスイッチング素子はSiCのMOS−FETであり、前記第2のスイッチング素子はシリコンのMOS−FETであることを特徴とする。

0018

請求項5に記載の発明は、請求項1又は2に記載のスイッチング回路において、前記第1のスイッチング素子は逆回復時間が所定の時間よりも短いダイオードを取り付けたIGBTであり、前記第2のスイッチング素子はSiCのMOS−FETであることを特徴とする。

発明の効果

0019

本発明は、逆回復特性の良いスイッチング素子とOFF特性が良いスイッチング素子との2種類のスイッチング素子をフルブリッジ回路に使用することで、出力OFF時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。

図面の簡単な説明

0020

本発明の実施形態1に係るフルブリッジ型のスイッチング回路の構成を示す図である。
本発明の実施形態1に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す図である。
本発明の実施形態2に係るフルブリッジ型のスイッチング回路の構成を示す図である。
本発明の実施形態2に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す図である。
従来のシリコンのMOS−FETを用いたフルブリッジ型スイッチング回路の構成を示す図である。
フルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す図である。
(a)〜(f)は、フルブリッジ型スイッチング回路に抵抗成分、インダクタンス成分および容量成分が含まれる負荷が接続されているときの電流の流れを示す図である。
リカバリ特性を改善するために外部にダイオードを接続したMOS−FETの構成を示す。

実施例

0021

以下、本発明の実施の形態について、詳細に説明する。

0022

(実施形態1)
図1に、本発明の実施形態1に係るフルブリッジ型のスイッチング回路の構成を示す。また、図2に、本発明の実施形態1に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す。尚、図1では制御回路を省略しているが、本実施形態のスイッチング回路には図2に示すフェーズシフトPWM信号を出力する制御回路も含まれる。

0023

フルブリッジ型スイッチング回路のスイッチング素子A〜Dは通常全て同じものを使用するが、本発明では、第1のアーム上のスイッチング素子A、Bには、逆回復特性の良い、すなわち逆回復時間が短い素子を使用し、第2のアーム上のスイッチング素子C、DにはスイッチングのOFF特性が良い、すなわちターンオフ時間が短い素子を使用する。

0024

フルブリッジ型スイッチング回路において、スイッチング素子A、Bとスイッチング素子C、Dとは役割が異なり、スイッチング素子A、Bはスイッチング回路の出力ONの役目を担い、スイッチング素子C、Dはスイッチング回路の出力OFFの役目を担っている。

0025

リカバリ電流が流れるのは、出力OFFから出力ONに遷移したとき、すなわち出力の立ち上がり時のスイッチング動作直後のスイッチング素子A、Bであり、出力OFFから出力ONに遷移したときにスイッチング動作していないスイッチング素子C、Dにはリカバリ電流は流れない。

0026

そのため、スイッチング素子A、Bには逆回復特性の優れたダイオードを内部又は外部に取り付けた素子、例えばIGBTを使用し、スイッチング素子C、DにはスイッチングOFFスピードの優れた素子、例えばMOS−FETを使用する。

0027

これにより、追加する部品無しで、ダイオードに流れるリカバリ電流による損失が小さく、出力OFF時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。

0028

尚、スイッチング素子A、B、スイッチング素子C、DのどちらにもSiCによるMOS−FETを使用することはできる。スイッチング素子A、Bとスイッチング素子C、Dとのどちらか一方にSiCによるMOS−FETを使用すればSiCによるMOS−FETの使用数は2個で済むので、出力OFF時の損失も小さい高効率のスイッチング回路が小型・安価に実現できる。

0029

(実施形態2)
図3に、本発明の実施形態2に係る出力ONの役目を担うスイッチング素子を4つ備えたフルブリッジ型のスイッチング回路の構成を示す。また、図4に、本発明の実施形態2に係るフルブリッジ型スイッチング回路の各スイッチング素子を制御するフェーズシフトPWM信号および出力電圧を示す。尚、図3では制御回路を省略しているが、本実施形態のスイッチング回路には図4に示すフェーズシフトPWM信号を出力する制御回路も含まれる。

0030

一般にIGBTは使用できるスイッチング周波数がMOS−FETに比べて低いため、スイッチング回路全体のスイッチング周波数はIGBTのスイッチング周波数に制限される。そこで、本実施形態では、出力ONの役目を担うスイッチング素子をスイッチング素子A1、A2、B1、B2の4つのIGBTとし、1本のアーム上に2個直列に接続したものを2本並列に接続する。

0031

ここで、実施形態1において出力ONの役目を担うスイッチング素子A、Bのスイッチング動作のタイミングで、スイッチング素子A1、A2、B1、B2を、高位側と低位側とを交互に、1つずつ順番にONさせることで、IGBT1つ当たりのスイッチング周波数を半分にすることができる。

0032

これにより、出力ONの役目を担うスイッチング素子全体のスイッチング周波数は、IGBTを使用してもIGBTのスイッチング周波数の倍にすることができる。同様に、スイッチング素子C、Dも4つにすれば出力OFFの役目を担うスイッチング素子全体のスイッチング周波数を倍にすることができる。

0033

また、出力ONの役目を担うスイッチング素子、出力OFFの役目を担うスイッチング素子の数は、4つに限定されることはなく、6以上の偶数個としてスイッチング周波数をより高くすることも可能である。

0034

A、B、A1、A2、B1、B2、C、D スイッチング素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本電産テクノモータ株式会社の「 制御装置、駆動装置、及び制御方法」が 公開されました。( 2020/01/09)

    【課題】直流電源部の出力変動に対する負荷機器の駆動制御の追従性が良い制御装置、駆動装置、及び制御方法を提供する。【解決手段】直流電源部10から直流電力が供給され、負荷機器20の駆動を制御する制御装置3... 詳細

  • 株式会社日立製作所の「 電力変換装置」が 公開されました。( 2019/12/05)

    【課題】太陽光発電サイト内に設置するに好適な冷却に工夫された電力変換装置を提供する。【解決手段】電力変換ユニット群を構成する複数の電力変換ユニットは、電力変換装置筐体100の長手方向に沿って配置され、... 詳細

  • 東芝キヤリア株式会社の「 モータ制御装置及びヒートポンプ式冷凍サイクル装置」が 公開されました。( 2019/11/28)

    【課題】電流検出率を低下させることなくスイッチング損失をより低減できるモータ制御装置を提供する。【解決手段】実施形態のモータ制御装置は、3相ブリッジ接続された複数のスイッチング素子を所定のPWM信号パ... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ