図面 (/)

技術 電圧伝送回路、電圧送信回路、及び、電圧受信回路

出願人 シナプティクス・ジャパン合同会社
発明者 高田雅史上田茂樹榎本典弘
出願日 2014年7月11日 (7年4ヶ月経過) 出願番号 2014-143186
公開日 2016年2月1日 (5年9ヶ月経過) 公開番号 2016-018197
状態 特許登録済
技術分野 液晶6(駆動) 液晶表示装置の制御 陰極線管以外の表示装置の制御 論理回路II
主要キーワード 入力停止状態 負極電源 電圧伝送 正極電源 伝送電圧 絶対値電圧 選択供給 出力側スイッチ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年2月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

+VDD〜−VDDの正極電圧負極電圧を選択的に伝送するマルチプレクサと、伝送された正極電圧と負極電圧をそれぞれ正極出力と負極出力とに出力するデマルチプレクサとによって構成される電圧伝送回路を、2|VDD|ではなく|VDD|を耐圧とする素子で構成する。

解決手段

正極電圧を伝送するときは、マルチプレクサの入力から負極電圧を遮断し、マルチプレクサとデマルチプレクサをそれぞれ0V〜+VDDの電位を持つ制御信号で制御して、デマルチプレクサの正極出力に前記正極電圧を出力する。負極電圧を伝送するときは、マルチプレクサの入力から正極電圧を遮断し、マルチプレクサとデマルチプレクサをそれぞれ−VDD〜0Vの電位を持つ制御信号で制御して、デマルチプレクサの負極出力に前記負極電圧を出力する。

概要

背景

複数のIC(IntegratedCircuit)やLSI(large Scale Integrated circuit)の間で、同じ参照電圧共有して構成されるシステムが種々提案され実用化されてきている。例えば、液晶表示装置(LCD:Liquid Crystal Display)や有機EL(Electro-Luminescence)表示装置などでは、表示パネルの大型化・高精細化に伴い、表示ドライバを複数のICに分けて構成して、接続される表示パネルの領域毎に表示駆動を行う構成が採用される。表示パネルは、複数の走査線ゲート線)と、直交する複数のデータ線ソース線)と、それぞれが交差する点に配置される画素セルとを含んで構成され、走査線(ゲート線)によって選択されるラインに接続される各画素セルに対して、表示ドライバが複数のデータ線(ソース線)から表示する輝度に相当する電圧印加する(或いは相当する電荷注入する)。ライン方向の画素数が増え、また、大画面化すると、表示ドライバは複数のICに分けて構成され、何本かのデータ線(ソース線)毎に接続されて並列に表示駆動を行うように制御される。このとき、同じライン上の複数の画素が異なる表示ドライバICによって駆動されることとなるので、表示される輝度の連続性が問題となる。そのため、複数の表示ドライバICは、同じ参照電圧(階調基準電圧)を共有することにより、輝度の連続性を保つように構成される。

特許文献1には、複数の駆動回路部品(表示ドライバ)を連携させて1つの表示領域を駆動する液晶表示装置の表示品質の低下を防ぐ技術が開示されている。1つの駆動回路部品で生成した階調基準電圧に基づいて、他の駆動回路部品の階調基準電圧を生成する。ここで、階調基準電圧とは、駆動回路部品から表示パネルに出力される出力電圧を生成するための、複数の階調電圧を生成するときに基準となる電圧である。出力電圧は同じ階調基準電圧から生成されるので、ばらつきを抑えることができるとされる。

特許文献2には、マスターモードの表示ドライバとスレーブモードの表示ドライバとを備える表示装置において、各表示ドライバ間の電源電圧の降下を抑制して、表示品質の低下を防止する技術が開示されている。マスターモードの表示ドライバから、スレーブモードの表示ドライバに対して、複数の階調電圧を供給する。送出側と受信側それぞれにボルテージフォロワ回路を設けることにより、出力インピーダンス下げ入力インピーダンスを上げることができるので、階調電圧は伝送経路での電圧降下をほとんど生じさせない。これにより、表示装置の画面におけるバイアスずれやブロックむらを防止して表示品質の低下を防止することができるとされる(同文献第14頁)。

概要

+VDD〜−VDDの正極電圧負極電圧を選択的に伝送するマルチプレクサと、伝送された正極電圧と負極電圧をそれぞれ正極出力と負極出力とに出力するデマルチプレクサとによって構成される電圧伝送回路を、2|VDD|ではなく|VDD|を耐圧とする素子で構成する。正極電圧を伝送するときは、マルチプレクサの入力から負極電圧を遮断し、マルチプレクサとデマルチプレクサをそれぞれ0V〜+VDDの電位を持つ制御信号で制御して、デマルチプレクサの正極出力に前記正極電圧を出力する。負極電圧を伝送するときは、マルチプレクサの入力から正極電圧を遮断し、マルチプレクサとデマルチプレクサをそれぞれ−VDD〜0Vの電位を持つ制御信号で制御して、デマルチプレクサの負極出力に前記負極電圧を出力する。

目的

このような課題は、表示ドライバICに限定されず、正極性負極性の電圧をマルチプレクスして複数のIC間で順次伝送する、電圧伝送回路に一般的に発生する課題である

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

マルチプレクサデマルチプレクサを有し、接地電位より高電位正極電圧を前記マルチプレクサから前記デマルチプレクサの正極出力に、前記接地電位より低電位負極電圧を前記マルチプレクサから前記デマルチプレクサの負極出力に、選択的に伝送する電圧伝送回路であって、前記接地電位より高電位の正極電源と前記接地電位より低電位の負極電源とを有し、前記正極電圧を伝送するときには、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記デマルチプレクサに伝送し、前記デマルチプレクサは、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力し、前記負極電圧を伝送するときには、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記デマルチプレクサに伝送し、前記デマルチプレクサは、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力から前記接地電位を出力する、電圧伝送回路。

請求項2

請求項1において、正極電圧の伝送後に負極電圧を伝送する場合には、前記負極電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力から前記接地電位を出力し、負極電圧の伝送後に正極電圧を伝送する場合には、前記正極電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力から前記接地電位を出力する、電圧伝送回路。

請求項3

請求項1において、前記電圧伝送回路は、前記マルチプレクサと前記マルチプレクサ用制御信号を供給する入力選択制御部と送信端子とを有する送信回路と、受信端子と前記デマルチプレクサと前記デマルチプレクサ用制御信号を供給する出力選択制御部とを有する受信回路とを含み、前記マルチプレクサは、前記正極電圧が入力可能で前記送信端子に接続される第1CMOSスイッチと、前記負極電圧が入力可能で前記送信端子に接続される第2CMOSスイッチとを備え、前記デマルチプレクサは、前記受信端子と前記正極出力との間に接続される第3CMOSスイッチと、前記受信端子と前記負極出力との間に接続される第4CMOSスイッチとを備え、前記入選択制御部は、前記マルチプレクサ用制御信号により、前記第1及び第2CMOSスイッチを構成するMOSトランジスタゲート電極の電位とウェル電位をそれぞれ制御し、前記出力選択制御部は、前記デマルチプレクサ用制御信号により、前記第3及び第4CMOSスイッチを構成するMOSトランジスタのゲート電極の電位とウェル電位をそれぞれ制御する、電圧伝送回路。

請求項4

請求項3において、前記マルチプレクサは、前記正極電圧と前記第1CMOSスイッチとの間に接続される第5CMOSスイッチと、前記第1CMOSスイッチと前記第5CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第1シャントスイッチと、前記負極電圧と前記第2CMOSスイッチとの間に接続される第6CMOSスイッチと、前記第2CMOSスイッチと前記第6CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第2シャントスイッチとをさらに備え、前記デマルチプレクサは、前記第3CMOSスイッチと前記正極出力との間に接続される第7CMOSスイッチと、前記第3CMOSスイッチと前記第7CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第3シャントスイッチと、前記第4CMOSスイッチと前記負極出力との間に接続される第8CMOSスイッチと、前記第4CMOSスイッチと前記第8CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第4シャントスイッチとをさらに備える、電圧伝送回路。

請求項5

請求項3において、1個の前記送信回路と複数個の前記受信回路を備える、電圧伝送回路。

請求項6

請求項3において、前記送信回路と前記受信回路はそれぞれ別の単一の半導体基板上に集積回路として形成される、電圧伝送回路。

請求項7

請求項3において、前記送信回路は、階調基準電圧発生部と階調基準電圧選択部とをさらに備え、前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧として、それぞれ、前記マルチプレクサに供給し、前記受信回路は、階調基準電圧選択供給部と階調基準電圧保持発生部とソース線駆動部とをさらに備え、前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧保持発生部に供給し、前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調電圧を生成し、前記ソース線駆動部は、前記複数の階調電圧に基づいて、外部に接続される表示パネルのソース線を駆動する、電圧伝送回路。

請求項8

請求項7において、前記送信回路は、前記複数の正極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の正極側階調基準電圧を1個ずつ順次選択して、前記正極電圧として前記マルチプレクサから送出し、前記複数の負極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の負極側階調基準電圧を1個ずつ順次選択して前記負極電圧として前記マルチプレクサから送出し、前記受信回路は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧選択供給部によって前記複数の電圧保持回路に順次供給して保持させる、電圧伝送回路。

請求項9

請求項8において、正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力から前記接地電位を出力し、負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力から前記接地電位を出力する、電圧伝送回路。

請求項10

マルチプレクサを有し、接地電位より高電位の正極電圧と前記接地電位より低電位の負極電圧から前記マルチプレクサによって選択した伝送電圧を、外部に接続される電圧受信回路送出する電圧送信回路であって、前記接地電位より高電位の正極電源と前記接地電位より低電位の負極電源とを有し、前記伝送電圧として前記正極電圧を送出するときに、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記伝送電圧として送出し、前記伝送電圧として前記負極電圧を送出するときに、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記伝送電圧として送出する、電圧送信回路。

請求項11

請求項10において、階調基準電圧発生部と階調基準電圧選択部とをさらに備え、前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧として、それぞれ、前記マルチプレクサに供給する、電圧送信回路。

請求項12

請求項11において、前記複数の正極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の正極側階調基準電圧を順次1個ずつ選択して、前記正極電圧として前記マルチプレクサから送出し、前記複数の負極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の負極側階調基準電圧を順次1個ずつ選択して前記負極電圧として前記マルチプレクサから送出する、電圧送信回路。

請求項13

請求項12において、正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられる、電圧送信回路。

請求項14

外部に接続される電圧送信回路から伝送される伝送電圧を受信する電圧受信回路であって、正極出力と負極出力とを有するデマルチプレクサを備え、前記電圧受信回路は、接地電位より高電位の正極電源と前記接地電位より低電位の負極電源とを有し、前記デマルチプレクサは、前記伝送電圧して前記接地電位より高電位の正極電圧を受信したときには、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力し、前記伝送電圧して前記接地電位より低電位の負極電圧を受信したときには、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力から前記接地電位を出力する、電圧受信回路。

請求項15

請求項14において、階調基準電圧選択供給部と階調基準電圧保持発生部とソース線駆動部とをさらに備え、前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧保持発生部に供給し、前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調電圧を生成し、前記ソース線駆動部は、前記複数の階調電圧に基づいて、外部に接続される表示パネルのソース線を駆動する、電圧受信回路。

請求項16

請求項15において、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧選択供給部によって前記複数の電圧保持回路に順次供給して保持させる、電圧受信回路。

請求項17

請求項16において、正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力から前記接地電位を出力し、負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力から前記接地電位を出力する、電圧受信回路。

技術分野

0001

本発明は、電圧伝送回路電圧送信回路、及び、電圧受信回路に関し、特に正極性負極性の電圧を比較的低い耐圧の素子を使って伝送する電圧伝送回路に好適に利用できるものである。

背景技術

0002

複数のIC(IntegratedCircuit)やLSI(large Scale Integrated circuit)の間で、同じ参照電圧共有して構成されるシステムが種々提案され実用化されてきている。例えば、液晶表示装置(LCD:Liquid Crystal Display)や有機EL(Electro-Luminescence)表示装置などでは、表示パネルの大型化・高精細化に伴い、表示ドライバを複数のICに分けて構成して、接続される表示パネルの領域毎に表示駆動を行う構成が採用される。表示パネルは、複数の走査線ゲート線)と、直交する複数のデータ線ソース線)と、それぞれが交差する点に配置される画素セルとを含んで構成され、走査線(ゲート線)によって選択されるラインに接続される各画素セルに対して、表示ドライバが複数のデータ線(ソース線)から表示する輝度に相当する電圧を印加する(或いは相当する電荷注入する)。ライン方向の画素数が増え、また、大画面化すると、表示ドライバは複数のICに分けて構成され、何本かのデータ線(ソース線)毎に接続されて並列に表示駆動を行うように制御される。このとき、同じライン上の複数の画素が異なる表示ドライバICによって駆動されることとなるので、表示される輝度の連続性が問題となる。そのため、複数の表示ドライバICは、同じ参照電圧(階調基準電圧)を共有することにより、輝度の連続性を保つように構成される。

0003

特許文献1には、複数の駆動回路部品(表示ドライバ)を連携させて1つの表示領域を駆動する液晶表示装置の表示品質の低下を防ぐ技術が開示されている。1つの駆動回路部品で生成した階調基準電圧に基づいて、他の駆動回路部品の階調基準電圧を生成する。ここで、階調基準電圧とは、駆動回路部品から表示パネルに出力される出力電圧を生成するための、複数の階調電圧を生成するときに基準となる電圧である。出力電圧は同じ階調基準電圧から生成されるので、ばらつきを抑えることができるとされる。

0004

特許文献2には、マスターモードの表示ドライバとスレーブモードの表示ドライバとを備える表示装置において、各表示ドライバ間の電源電圧の降下を抑制して、表示品質の低下を防止する技術が開示されている。マスターモードの表示ドライバから、スレーブモードの表示ドライバに対して、複数の階調電圧を供給する。送出側と受信側それぞれにボルテージフォロワ回路を設けることにより、出力インピーダンス下げ入力インピーダンスを上げることができるので、階調電圧は伝送経路での電圧降下をほとんど生じさせない。これにより、表示装置の画面におけるバイアスずれやブロックむらを防止して表示品質の低下を防止することができるとされる(同文献第14頁)。

先行技術

0005

特開2010−26138号公報
国際公開第WO01/057839号

発明が解決しようとする課題

0006

特許文献1及び2について本発明者が検討した結果、以下のような課題があることがわかった。

0007

特許文献1に開示される表示装置においては、複数の駆動回路部品(表示ドライバ)の間で、単一の階調基準電圧のみを受け渡して、複数の駆動回路部品の間での出力電圧のばらつきを抑えようとしている。階調基準電圧は、複数の階調電圧を生成するときに基準となる電圧であるが、1本のアナログ信号、即ち、1点の基準電位が複数の駆動回路部品の間で共有されるに留まる。複数の階調電圧は、共有された階調基準電圧に基づいて、それぞれの駆動回路部品で生成される。同文献の図9と第0143段落〜第0155段落に記載されるように、それぞれの駆動回路部品では、傾き調整振幅調整を行うことにより所定のガンマ特性を持たせる補正を行う。階調基準電圧のみを共通化しても、仮にこのガンマ補正回路にばらつきがあれば、複数の駆動回路部品の間での出力電圧のばらつきを生じる恐れがある。

0008

これに対して特許文献2に開示される表示装置においては、複数の階調電圧をマスター表示ドライバからスレーブ表示ドライバに供給することにより、当該複数の階調電圧の全てを等しい電圧に揃えることができる。しかしながら、この場合は、複数の階調電圧を伝送する必要があるため、表示ドライバをICで実現した場合に、チップ面積端子数が増大し、コスト上昇を招くという問題があり、また、表示パネルの基板上の配線が増えるという問題がある。

0009

この問題を解決するために発明者らは、複数の表示ドライバIC間複数階調の階調基準電圧を伝送する表示装置において、送出側の表示ドライバICにマルチプレクサを、受信側の表示ドライバICにデマルチプレクサを設け、複数階調の階調基準電圧を順次伝送する、表示ドライバを考案し、既に出願した(特願2013−217242)。

0010

本発明者がさらに検討した結果、以下のような新たな課題があることがわかった
液晶表示装置における階調基準電圧は、一般に正極側と負極側の2組が利用される。液晶の焼き付きを防止するために、画素容量反転駆動する必要があるためである。階調基準電圧は、例えば正極側は0V〜6Vで、負極側は0V〜−6Vである。送出側の表示ドライバICにマルチプレクサを、受信側の表示ドライバICにデマルチプレクサを設け、複数階調の階調基準電圧を順次伝送する、上述の表示ドライバでは、送出側のマルチプレクサと受信側のマルチプレクサとの間で、−6Vから+6Vまでの階調基準電圧が送受されることとなる。このため、送出側のマルチプレクサと受信側のマルチプレクサは、それぞれ、通常−6V〜+6Vの電位差である12Vに余裕マージン)を加えた、10数Vの耐圧を持つ素子を使って構成される必要があることがわかった。

0011

表示ドライバICは、一般にホストプロセッサとのインターフェースにおいて5V系や3V系の耐圧(中耐圧)の素子を必要とする他、内部回路はそれよりも低い電源電圧で動作するため低耐圧素子集積される。このような表示ドライバICに、10数V以上の高耐圧素子をさらに集積すると、以下の問題が発生することがわかった。即ち、耐圧を高くするために素子を形成するウェル拡散層の間のスペース(間隔)を広くする必要があること、高耐圧素子を使用してもオン抵抗を下げる必要があるため素子サイズを大きくする必要があること、またこれらにより回路面積が拡大することがわかった。さらには、高耐圧素子を形成する工程のためにマスク描画枚数が増加するという問題が発生することがわかった。

0012

このような課題は、表示ドライバICに限定されず、正極性と負極性の電圧をマルチプレクスして複数のIC間で順次伝送する、電圧伝送回路に一般的に発生する課題である。

0013

本発明の目的は、高耐圧素子を用いることなく、正極性と負極性の電圧をマルチプレクスして複数のIC間で順次伝送する、電圧伝送回路、及びそのための電圧送信回路と電圧受信回路を提供することである。

0014

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

課題を解決するための手段

0015

一実施の形態によれば、下記の通りである。

0016

すなわち、マルチプレクサとデマルチプレクサを有し、接地電位より高電位正極電圧を前記マルチプレクサから前記デマルチプレクサの正極出力に、前記接地電位より低電位負極電圧を前記マルチプレクサから前記デマルチプレクサの負極出力に、選択的に伝送する電圧伝送回路であって、以下のように構成される。

0017

電圧伝送回路は、前記接地電位(0V)より高電位の正極電源(例えば、+VDD)と前記接地電位より低電位の負極電源(例えば、−VDD)とを有する。

0018

電圧伝送回路が前記正極電圧を伝送するときには、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記デマルチプレクサに伝送する。前記デマルチプレクサは、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力する。

0019

電圧伝送回路が前記負極電圧を伝送するときには、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記デマルチプレクサに伝送する。前記デマルチプレクサは、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力から前記接地電位を出力する。

発明の効果

0020

前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。

0021

すなわち、マルチプレクサとデマルチプレクサとを、|正極電源−負極電源|の高い耐圧(例えば|+VDD−(−VDD)|=2VDD)ではなく、|正極電源|または|負極電源|の大きい方の絶対値電圧に余裕を加えた耐圧(例えば、VDD+余裕)を持つ素子で構成することができる。なお、VDD>0とし正極電源と負極電源の絶対値が等しい場合(|+VDD|=|−VDD|)について例示しているが、正極電源と負極電源の絶対値が異なる場合(+VDD1>0V>−VDD2)を排除するものではない。

図面の簡単な説明

0022

図1は、本発明の電圧伝送回路の基本的な構成例を示すブロック図である。
図2は、本発明の電圧伝送回路が適用される、液晶表示装置の構成例を示すブロック図である。
図3は、図2の液晶表示装置のより詳細な構成例を示すブロック図である。
図4は、図2の液晶表示装置において階調基準電圧を伝送するための構成を示すブロック図である。
図5は、図4の液晶表示装置における階調基準電圧の伝送シーケンスの一例を示すタイミングチャートである。
図6は、本発明の電圧伝送回路の詳細な構成例を示す回路図である。
図7は、図6の電圧伝送回路における伝送シーケンスの一例を示す説明図である。
図8は、図6の電圧伝送回路における伝送シーケンスの別の例を示す説明図である。
図9は、図6の電圧伝送回路における伝送シーケンスの一例を示すタイミングチャートである。
図10は、図9の伝送シーケンスにおいて素子に印加される電圧を示すタイミングチャートである。
図11は、本発明の電圧伝送回路の別の詳細な構成例を示す回路図である。
図12は、図11の電圧伝送回路における伝送シーケンスの一例を示すタイミングチャートである。

実施例

0023

1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

0024

〔1〕<伝送する電圧の極性に応じたMUX/DEMUXの制御信号電位>
本願において開示される代表的な実施の形態に係る電圧伝送回路(100)は、マルチプレクサ(1)とデマルチプレクサ(2)を有し、接地電位(GND、AGND)より高電位の正極電圧(SLEVP_M)を前記マルチプレクサから前記デマルチプレクサの正極出力(SLEVP_S)に、前記接地電位より低電位の負極電圧(SLEVN_M)を前記マルチプレクサから前記デマルチプレクサの負極出力(SLEVN_S)に、選択的に伝送する。

0025

前記電圧伝送回路(100)は、前記接地電位より高電位の正極電源(+VDD,GVDD)と前記接地電位より低電位の負極電源(−VDD,GVDDN)とを有する。

0026

前記正極電圧を伝送するときには、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力は遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記デマルチプレクサに伝送する。前記デマルチプレクサは、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し、前記負極出力からは前記接地電位を出力する。

0027

前記負極電圧を伝送するときには、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力は遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記デマルチプレクサに伝送する。前記デマルチプレクサは、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し、前記正極出力からは前記接地電位を出力する。

0028

これにより、マルチプレクサ(1)とデマルチプレクサ(2)とを、|正極電源−負極電源|の高い耐圧ではなく、|正極電源|または|負極電源|の大きい方の絶対値電圧に耐圧を持つ素子で構成することができる。例えば、正極電源(+VDD)≧伝送される正極電圧(+Vref)>接地電位(0V)、負極電源(−VDD)≦伝送される負極電圧(−Vref)<接地電位(0V)とすると、マルチプレクサ(1)とデマルチプレクサ(2)を構成する素子は、|正極電源−負極電源|=2VDD以上に耐圧を持つ素子である必要はなく、VDDに余裕を加えた耐圧(VDD+余裕)を持つ素子でよい。

0029

〔2〕<耐圧違反回避シーケンス
項1において、前記電圧伝送回路(100)は、以下のシーケンスで動作する。

0030

正極電圧の伝送後に負極電圧を伝送する場合には、前記負極電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられる。前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力からは前記接地電位を出力する。

0031

負極電圧の伝送後に正極電圧を伝送する場合には、前記正極電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられる。前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力からは前記接地電位を出力する。

0032

これにより、正極電圧の伝送と負極電圧の伝送との間で相互に切り替える場合においても、切り替えの途中で過渡的に耐圧違反を発生する恐れを回避することができる。

0033

〔3〕<中耐圧CMOSスイッチウェル電位制御回路
項1において、前記電圧伝送回路は、前記マルチプレクサと前記マルチプレクサ用制御信号を供給する入力選択制御部(3)と送信端子(5)とを有する送信回路(10)と、受信端子(6)と前記デマルチプレクサと前記デマルチプレクサ用制御信号を供給する出力選択制御部(4)とを有する受信回路(20)とを含む。

0034

前記マルチプレクサは、前記正極電圧が入力可能で前記送信端子に接続される第1CMOSスイッチ(SWP2_M)と、前記負極電圧が入力可能で前記送信端子に接続される第2CMOSスイッチ(SWN2_M)とを備える。

0035

前記デマルチプレクサは、前記受信端子と前記正極出力との間に接続される第3CMOSスイッチ(SWP2_S)と、前記受信端子と前記負極出力との間に接続される第4CMOSスイッチ(SWN2_S)とを備える。

0036

記入選択制御部は、前記マルチプレクサ用制御信号により、前記第1及び第2CMOSスイッチを構成するMOSトランジスタ(P_SWP2_M,N_SWP2_M,P_SWN2_M,N_SWN2_M)のゲート電極の電位とウェル電位をそれぞれ制御する。

0037

前記出力選択制御部は、前記デマルチプレクサ用制御信号により、前記第3及び第4CMOSスイッチを構成するMOSトランジスタ(P_SWP2_S,N_SWP2_S,P_SWN2_S,N_SWN2_S)のゲート電極の電位とウェル電位をそれぞれ制御する。

0038

これにより、第1〜第4CMOSスイッチを構成する各MOSトランジスタの耐圧を、|正極電源|または|負極電源|の大きい方の絶対値電圧に対する耐圧とすることができる。項1における例では、各MOSトランジスタの耐圧を、|正極電源−負極電源|=2VDDではなくVDDに余裕を加えた耐圧(VDD+余裕)とすることができる。

0039

〔4〕<MUX入力側スイッチとDEMUX出力側スイッチ
項3において、前記マルチプレクサは、前記正極電圧と前記第1CMOSスイッチとの間に接続される第5CMOSスイッチ(SWP1_M)と、前記第1CMOSスイッチと前記第5CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第1シャントスイッチ(SWPS_M)と、前記負極電圧と前記第2CMOSスイッチとの間に接続される第6CMOSスイッチ(SWN1_M)と、前記第2CMOSスイッチと前記第6CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第2シャントスイッチ(SWNS_M)とをさらに備える。

0040

前記デマルチプレクサは、前記第3CMOSスイッチと前記正極出力との間に接続される第7CMOSスイッチ(SWP1_S)と、前記第3CMOSスイッチと前記第7CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第3シャントスイッチ(SWPS_S)と、前記第4CMOSスイッチと前記負極出力との間に接続される第8CMOSスイッチ(SWN1_S)と、前記第4CMOSスイッチと前記第8CMOSスイッチとの接続ノードを前記接地電位に短絡可能な第4シャントスイッチ(SWNS_S)とをさらに備える。

0041

これにより、項2の耐圧違反回避シーケンスを実行するのに好適な回路が提供される。

0042

マルチプレクサでは、正極電圧を送出するときには第5CMOSスイッチをオンして第1CMOSスイッチから出力し、負極電圧を送出するときには第6CMOSスイッチをオンして第2CMOSスイッチから出力する。それぞれの場合において送出されない側の正極電圧または負極電圧は、第5又は第6CMOSスイッチをオフにして第1及び第2CMOSスイッチから切り離され、それぞれの接続ノードは第1及び第2シャントスイッチによって接地電位に短絡(シャント)される。第1及び第2CMOSスイッチは送出される(選択された)側の正極電圧または負極電圧と接地電位との間で動作し、第5又は第6CMOSスイッチは送出されない(非選択)側の正極電圧または負極電圧と接地電位との間で動作するので、それぞれの耐圧は、正極電源または負極電源に余裕を加えた耐圧(VDD+余裕)でよい。

0043

デマルチプレクサでは、正極電圧を受信するときには第7CMOSスイッチをオンして第3CMOSスイッチと正極出力を接続し、負極電圧を受信するときには第8CMOSスイッチをオンして第4CMOSスイッチと負極出力を接続する。それぞれの場合において受信されない側の正極出力または負極出力は、第7又は第8CMOSスイッチをオフにして第3及び第4CMOSスイッチから切り離され、それぞれの接続ノードは第3及び第4シャントスイッチによって接地電位に短絡(シャント)される。第3及び第4CMOSスイッチは受信された正極電圧または負極電圧と接地電位との間で動作し、第7又は第8CMOSスイッチは正極電圧または負極電圧と接地電位との間で動作するので、それぞれの耐圧は、正極電源または負極電源に余裕を加えた耐圧(VDD+余裕)でよい。

0044

〔5〕<1:多の電圧伝送>
項3または項4において、前記電圧伝送回路(100)は、1個の前記送信回路(10)と複数個の前記受信回路(20_1、20_2)を備える。

0045

これにより、1個の送信回路から複数の受信回路へ電圧を伝送することができる。

0046

〔6〕<チップ間の電圧伝送>
項3、項4または項5において、前記送信回路と前記受信回路は、それぞれ別の単一の半導体基板上に集積回路として形成される。

0047

これにより、異なる半導体集積回路チップ間の電圧伝送回路が提供される。

0048

〔7〕<表示ドライバ>
項3または項4において、前記送信回路(10)は、階調基準電圧発生部(11_P,11_N)と階調基準電圧選択部(12_P,12_N)とをさらに備える。前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生し、前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧(SLEVP_M)とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧(SLEVN_M)として、それぞれ、前記マルチプレクサ(1)に供給する。

0049

前記受信回路(20)は、階調基準電圧選択供給部(21)と階調基準電圧保持発生部(22_P,22_N)とソース線駆動部とをさらに備える。前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧(SLEVP_S)または負極電圧(SLEVN_S)を、前記階調基準電圧保持発生部に供給する。前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調基準電圧を生成する。前記ソース線駆動部は、前記複数の階調基準電圧に基づいて、外部に接続される表示パネルのソース線を駆動する。

0050

これにより、複数チップで構成された表示ドライバ間で、階調基準電圧を伝送するときに、伝送回路を構成する素子の耐圧を項1と同様に低く抑えることができる。なお、上記電圧保持回路は、アナログ電圧を保持することができるサンプルホールド回路を使って実装しても良いし、ディジタル値として保持するレジスタを使って実装しても良い。ディジタル値として保持する場合には、アナログで伝送されてくる正極電圧(SLEVP_S)または負極電圧(SLEVN_S)をディジタル値に変換するアナログ/ディジタル変換器を備える。或いは、受信回路(20)内で発生する階調基準電圧を伝送されてくる正極電圧(SLEVP_S)または負極電圧(SLEVN_S)に基づいて較正するキャリブレーション回路を備え、較正結果であるトリミング値をレジスタに保持してもよい。

0051

〔8〕<階調基準電圧の伝送シーケンス>
項7において、前記電圧伝送回路(10)は、以下のように動作する。

0052

前記送信回路は、前記複数の正極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の正極側階調基準電圧を1個ずつ順次選択して、前記正極電圧として前記マルチプレクサから送出する。前記複数の負極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の負極側階調基準電圧を1個ずつ順次選択して前記負極電圧として前記マルチプレクサから送出する。

0053

前記受信回路は、前記デマルチプレクサから出力される正極電圧または負極電圧を、前記階調基準電圧選択供給部によって前記複数の電圧保持回路に順次供給して保持させる。

0054

これにより、複数チップで構成された表示ドライバ間で階調基準電圧を伝送するための、伝送シーケンスが提供される。

0055

〔9〕<耐圧違反回避シーケンス>
項8において、前記電圧伝送回路(10)は、以下のように動作する。

0056

正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられる。前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力からは前記接地電位を出力する。

0057

負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられる。前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力からは前記接地電位を出力する。

0058

これにより、正極側階調基準電圧の伝送と負極側階調基準電圧の伝送の間で伝送電圧を切り替える場合においても、項2と同様に、切り替えの途中で過渡的に耐圧違反を発生する恐れを回避することができる。

0059

〔10〕<電圧送信回路>
本願において開示される代表的な実施の形態に係る電圧送信回路(10)は、マルチプレクサ(1)を有し、接地電位(GND、AGND)より高電位の正極電圧(SLEVP_M)と前記接地電位より低電位の負極電圧(SLEVN_M)から前記マルチプレクサによって選択した伝送電圧(Gamma_out)を、外部に接続される電圧受信回路(20)へ送出する。

0060

前記電圧送信回路(10)は、前記接地電位より高電位の正極電源(+VDD,GVDD)と前記接地電位より低電位の負極電源(−VDD,GVDDN)とを有する。

0061

前記伝送電圧として前記正極電圧を送出するときに、前記マルチプレクサは、前記正極電圧が入力され前記負極電圧の入力が遮断され、前記接地電位から前記正極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記正極電圧を前記伝送電圧として送出する。

0062

前記伝送電圧として前記負極電圧を送出するときに、前記マルチプレクサは、前記負極電圧が入力され前記正極電圧の入力が遮断され、前記接地電位から前記負極電源までの範囲内の電位を持つマルチプレクサ用制御信号によって制御されることにより、前記負極電圧を前記伝送電圧として送出する。

0063

これにより、項1に記載される電圧伝送回路を構成する電圧送信回路において、項1と同様の効果を奏することができる。即ち、マルチプレクサを|正極電源−負極電源|の高い耐圧ではなく、|正極電源|または|負極電源|の大きい方の絶対値電圧に耐圧を持つ素子で構成することができる。

0064

〔11〕<表示ドライバ(マスター)>
項10において、前記電圧送信回路(10)は、階調基準電圧発生部(11_P,11_N)と階調基準電圧選択部(12_P,12_N)とをさらに備える。

0065

前記階調基準電圧発生部は、前記接地電位よりも高い複数の正極側階調基準電圧と前記接地電位よりも低い複数の負極側階調基準電圧とを発生する。前記階調基準電圧選択部は、前記複数の正極側階調基準電圧のうちの1個を選択して前記正極電圧(SLEVP_M)とし、前記複数の負極側階調基準電圧のうちの1個を選択して前記負極電圧(SLEVN_M)として、それぞれ、前記マルチプレクサ(1)に供給する。

0066

これにより、複数チップで構成された表示ドライバ間で、階調基準電圧を伝送するときに、電圧送信回路となるマスター側の表示ドライバにおいて、伝送回路を構成する素子の耐圧を項1と同様に低く抑えることができる。

0067

〔12〕<階調基準電圧の伝送シーケンス(マスター側)>
項11において、前記電圧送信回路(10)は以下のように動作する。

0068

前記複数の正極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の正極側階調基準電圧を順次1個ずつ選択して、前記正極電圧として前記マルチプレクサから送出する。

0069

前記複数の負極側階調基準電圧を伝送する場合には、前記階調基準電圧選択部によって前記複数の負極側階調基準電圧を順次1個ずつ選択して前記負極電圧として前記マルチプレクサから送出する。

0070

これにより、複数チップで構成された表示ドライバ間で、階調基準電圧を伝送するマスター側の表示ドライバにおいて、伝送シーケンスが提供される。

0071

〔13〕<耐圧違反回避シーケンス(マスター側)>
項12において、前記電圧送信回路(10)は以下のように動作する。

0072

正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記マルチプレクサは、前記正極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられる。

0073

負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記マルチプレクサは、前記負極電圧の入力が遮断され、前記接地電位を前記デマルチプレクサに対して出力し、前記マルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられる。

0074

これにより、階調基準電圧を伝送するマスター側の表示ドライバにおいて、正極側階調基準電圧の伝送と負極側階調基準電圧の伝送の間で伝送電圧を切り替える場合に、項9と同様に切り替えの途中で過渡的に耐圧違反を発生する恐れを回避することができる。

0075

〔14〕<電圧受信回路>
本願において開示される代表的な実施の形態に係る電圧受信回路(20)は、外部に接続される電圧送信回路(10)から伝送される伝送電圧(Gamma_out)を受信する電圧受信回路であって、正極出力(SLEVP_S)と負極出力(SLEVN_S)とを有するデマルチプレクサ(2)を備える。

0076

前記電圧受信回路は、接地電位(GND、AGND)より高電位の正極電源(+VDD,GVDD)と前記接地電位より低電位の負極電源(−VDD,GVDDN)とを有する。

0077

前記デマルチプレクサは、前記伝送電圧して前記接地電位より高電位の正極電圧を受信したときには、前記接地電位から前記正極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された正極電圧を前記正極出力に出力し前記負極出力から前記接地電位を出力する。前記伝送電圧して前記接地電位より低電位の負極電圧を受信したときには、前記接地電位から前記負極電源までの範囲内の電位を持つデマルチプレクサ用制御信号によって制御されることにより、伝送された負極電圧を前記負極出力に出力し前記正極出力からは前記接地電位を出力する。

0078

これにより、項1に記載される電圧伝送回路を構成する電圧受信回路において、項1と同様の効果を奏することができる。即ち、デマルチプレクサを|正極電源−負極電源|の高い耐圧ではなく、|正極電源|または|負極電源|の大きい方の絶対値電圧に耐圧を持つ素子で構成することができる。

0079

〔15〕<表示ドライバ(スレーブ)>
項14において、階調基準電圧選択供給部(21)と階調基準電圧保持発生部(22_P,22_N)とソース線駆動部とをさらに備える。

0080

前記階調基準電圧選択供給部は、前記デマルチプレクサから出力される正極電圧(SLEVP_S)または負極電圧(SLEVN_S)を、前記階調基準電圧保持発生部に供給する。前記階調基準電圧保持発生部は、複数の電圧保持回路からなる階調基準電圧保持部を備え、前記階調基準電圧選択供給部から供給される正極電圧または負極電圧を階調基準電圧として前記電圧保持回路に保持し、複数の前記階調基準電圧に基づいて複数の階調基準電圧を生成する。前記ソース線駆動部は、前記複数の階調基準電圧に基づいて、外部に接続される表示パネルのソース線を駆動する。

0081

これにより、複数チップで構成された表示ドライバ間で、階調基準電圧を伝送するときに、電圧送信回路となるスレーブ側の表示ドライバにおいて、伝送回路を構成する素子の耐圧を項1と同様に低く抑えることができる。

0082

〔16〕<階調基準電圧の伝送シーケンス(スレーブ側)>
項15において、前記電圧受信回路(20)は以下のように動作する。

0083

前記デマルチプレクサから出力される正極電圧(SLEVP_S)または負極電圧(SLEVN_S)を、前記階調基準電圧選択供給部によって前記複数の電圧保持回路に順次供給して保持させる。

0084

これにより、複数チップで構成された表示ドライバ間で、階調基準電圧を伝送するスレーブ側の表示ドライバにおいて、伝送シーケンスが提供される。

0085

〔17〕<耐圧違反回避シーケンス(スレーブ側)>
項16において、前記電圧受信回路(20)は以下のように動作する。

0086

正極側階調基準電圧の伝送後に負極側階調基準電圧を伝送する場合には、前記負極側階調基準電圧の伝送前に、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記負極電源までの範囲内の電位を持つ信号に切り替えられ、前記正極出力から前記接地電位を出力する。

0087

負極側階調基準電圧の伝送後に正極側階調基準電圧を伝送する場合には、前記正極側階調基準電圧の伝送前に、前記デマルチプレクサは、前記デマルチプレクサ用制御信号が前記接地電位から前記正極電源までの範囲内の電位を持つ信号に切り替えられ、前記負極出力からは前記接地電位を出力する。

0088

これにより、階調基準電圧を伝送するスレーブ側の表示ドライバにおいて、正極側階調基準電圧の伝送と負極側階調基準電圧の伝送の間で伝送電圧を切り替える場合に、項9と同様に切り替えの途中で過渡的に耐圧違反を発生する恐れを回避することができる。

0089

2.実施の形態の詳細
実施の形態について更に詳述する。

0090

〔実施形態1〕
図1は、本発明の電圧伝送回路100の基本的な構成例を示すブロック図である。

0091

電圧伝送回路100は、電圧送信回路10と電圧受信回路20から構成される。電圧送信回路10は、マルチプレクサ1とマルチプレクサ1に制御信号を供給する入力選択制御部3と、伝送対象である伝送電圧を送出する送信端子5とを含んで構成される。電圧受信回路20は、デマルチプレクサ2と、デマルチプレクサ2に制御信号を供給する出力選択制御部4と、伝送対象である伝送電圧を受信する受信端子6とを含んで構成される。電圧送信回路10においてマルチプレクサ1の入力に接続されるスイッチSWPM_MとSWNM_Mと入力選択制御部3の電源に接続されるスイッチSWPC_MとSWNC_M、及び、電圧受信回路20においてデマルチプレクサ2の出力に接続されるスイッチSWPM_SとSWNM_Sと出力選択制御部4の電源に接続されるスイッチSWPC_SとSWNC_Sの作用については後述する。電圧送信回路10と電圧受信回路20は、特に制限されないが、例えば、公知のCMOS(Complementary Metal-Oxide-Semiconductor field effect transistor)LSI(Large Scale Integrated circuit)の製造技術を用いて、それぞれシリコンなどの単一半導体基板上に形成される。

0092

電圧送信回路10は、正極側電圧VrefPと負極側電圧VrefNの一方をマルチプレクサ1によって選択して、送信端子5から伝送電圧として送出し、電圧受信回路20は、受信端子6で受信する伝送電圧を、デマルチプレクサ2で弁別して正極側出力か負極側出力に出力する。電圧送信回路10の正極側電圧は電圧受信回路20の正極側出力に、電圧送信回路10の負極側電圧は電圧受信回路20の負極側出力に、それぞれ伝送される。正極側と負極側の両方の電圧を伝送するとき、及び、正極側、負極側で複数の電圧を伝送するときには、マルチプレクサ1とデマルチプレクサ2を同期して切り替えながら、順次伝送する。伝送される正極側と負極側の電圧は、例えば、表示ドライバの階調電圧を発生させるための基準電圧である。この他、測定や制御のための参照電圧であってもよい。複数の測定点に同一の参照電圧を伝送する装置や、複数の制御装置に同じ動作をさせるために、同一の制御電圧を伝送する装置に好適である。

0093

電圧送信回路10と電圧受信回路20は、接地電位GND(0V)より高い正極電源(+VDD)と負極電源(−VDD)とを有する。伝送される正極電圧VrefPと負極電圧VrefNは、電源電圧との間で+VDD≧VrefP>0V>VrefN≧−VDDの関係を満たすものとする。電圧送信回路10と電圧受信回路20とで電源電圧の値が異なってもよく、また、正極側と負極側で絶対値が異なっていてもよいが、理解を助けるために同じ値(±VDD)を例示する。また、本発明の要旨を逸脱しない範囲で、VrefP≧+VDD、VrefN≦−VDDでも動作する仕様とすることは容易である。

0094

電圧を伝送する動作について説明する。

0095

正極電圧VerfPを伝送するときに、電圧送信回路10では、マルチプレクサ1に正極電圧VerfPが入力され、マルチプレクサ1の他方の入力は、負極電圧VrefNから遮断され接地電位(GND,0V)にシャントされる。マルチプレクサ1は、正極電圧VerfPを選択して送信端子5に出力する。伝送電圧として正極電圧VerfPが出力される。図1ではスイッチSWPM_Mを正極電圧VerfP側に、スイッチSWNM_Mを接地電位(GND,0V)側に接続することによって実現される。入力選択制御部3には電源として正極電源(+VDD)と接地電位GND(0V)とが供給され、マルチプレクサ1を制御する信号線の電位が、その電源の範囲、即ち、正極電源(+VDD)から接地電位GND(0V)までに制限される。これにより、マルチプレクサ1に印加される信号の電圧は、正極電源(+VDD)から接地電位GND(0V)までに制限されることとなる。

0096

一方、電圧受信回路20では、伝送電圧として正極電圧VerfPを受信端子6からデマルチプレクサ2に入力する。デマルチプレクサ2の正極側出力は、スイッチSWPM_Sによって導通され、他方の負極側出力はスイッチSWNM_Sによってデマルチプレクサ2から遮断され接地電位(GND,0V)にシャントされる。出力選択制御部4には電源として正極電源(+VDD)と接地電位GND(0V)とが供給され、デマルチプレクサ2を制御する信号線の電位が、その電源の範囲、即ち、正極電源(+VDD)から接地電位GND(0V)までに制限される。これにより、デマルチプレクサ2に印加される信号の電圧は、正極電源(+VDD)から接地電位GND(0V)までに制限されることとなる。

0097

負極電圧VerfNを伝送するときに、電圧送信回路10では、マルチプレクサ1の一方の入力は、正極電圧VrefPから遮断され接地電位(GND,0V)にシャントされ、他方の入力に負極電圧VerfNが入力され、マルチプレクサ1は、負極電圧VerfNを選択して送信端子5に出力する。伝送電圧として負極電圧VerfNが出力される。図1ではスイッチSWPM_Mを接地電位(GND,0V)側に、スイッチSWNM_Mを負極電圧VerfN側に接続することによって実現される。入力選択制御部3には電源として負極電源(−VDD)と接地電位GND(0V)とが供給され、マルチプレクサ1を制御する信号線の電位が、その電源の範囲、即ち、負極電源(−VDD)から接地電位GND(0V)までに制限される。これにより、マルチプレクサ1に印加される信号の電圧は、負極電源(−VDD)から接地電位GND(0V)までに制限されることとなる。

0098

一方、電圧受信回路20では、伝送電圧として負極電圧VerfNを受信端子6からデマルチプレクサ2に入力する。デマルチプレクサ2の正極側出力は、スイッチSWPM_Sによってデマルチプレクサ2から遮断され接地電位(GND,0V)にシャントされ、他方の負極側出力はスイッチSWNM_Sによって導通される。出力選択制御部4には電源として負極電源(−VDD)と接地電位GND(0V)とが供給され、デマルチプレクサ2を制御する信号線の電位が、その電源の範囲、即ち、負極電源(−VDD)から接地電位GND(0V)までに制限される。これにより、デマルチプレクサ2に印加される信号の電圧は、負極電源(−VDD)から接地電位GND(0V)までに制限されることとなる。

0099

以上のように、マルチプレクサ1とデマルチプレクサ2に印加される電圧は、それぞれ、正極電圧VerfPを伝送するときには、正極電源(+VDD)から接地電位GND(0V)までに制限され、負極電圧VerfNを伝送するときには、負極電源(−VDD)から接地電位GND(0V)までに制限される。正極と負極、いずれの電圧を伝送するときにも、それぞれについては、|正極電源−負極電源|=2VDDの高い耐圧ではなく、|正極電源|または|負極電源|、の大きい方の絶対値電圧、上述の例では|+VDD|=|−VDD|=VDDに耐圧を持つ素子で構成することができる。

0100

<耐圧違反回避シーケンス>
伝送電圧を正極電圧VerfPと負極電圧VerfNとの間で切り替える場合について説明する。

0101

正極電圧VerfPの伝送後に負極電圧VerfNを伝送する場合には、負極電圧VerfNの伝送前に、スイッチSWPM_Mにより、マルチプレクサ1への正極電圧VerfPの入力が遮断され、接地電位(GND,0V)にシャントされる。マルチプレクサ1の入力はどちらも接地電位(GND,0V)にシャントされ、送信端子5からは接地電位(0V)が出力される。その後、入力選択制御部3に供給される電源が、スイッチSWPC_MとSWNC_Mにより、正極電源(+VDD)と接地電位GND(0V)から、負極電源(−VDD)と接地電位GND(0V)とに切り替えられる。このとき、マルチプレクサ1の制御信号は、+VDDから−VDDに変化する可能性があるが、入力が0Vにシャントされているので、過渡的にも+VDDと−VDDが同時に印加される状態(耐圧違反)は生じない。これに合わせて電圧受信回路20では、出力選択制御回路4に供給される電源が、スイッチSWPC_SとSWNC_Sにより、正極電源(+VDD)と接地電位GND(0V)から、負極電源(−VDD)と接地電位GND(0V)とに切り替えられる。また、デマルチプレクサ2の正極側出力は、接地電位(0V)にシャントされる。このとき、デマルチプレクサ2の制御信号は、+VDDから−VDDに変化する可能性があるが、入力が0Vにシャントされているので、デマルチプレクサ2においても過渡的にも+VDDと−VDDが同時に印加される状態(耐圧違反)は生じない。その後、電圧送信回路10においてマルチプレクサ1の入力に負極電圧VrefNが供給され、選択されて送信端子5から出力される。電圧受信回路20では、受信した負極電圧VrefNをデマルチプレクサ2から負極側出力に出力する。

0102

この逆に、負極電圧VerfNの伝送後に正極電圧VerfPを伝送する場合には、正極電圧VerfPの伝送前に、スイッチSWNM_Mにより、マルチプレクサ1への負極電圧VerfNの入力が遮断され、接地電位(GND,0V)にシャントされる。マルチプレクサ1の入力はどちらも接地電位(GND,0V)にシャントされ、送信端子5からは接地電位(0V)が出力される。その後、入力選択制御部3に供給される電源が、スイッチSWPC_MとSWNC_Mにより、負極電源(−VDD)と接地電位GND(0V)から、正極電源(+VDD)と接地電位GND(0V)とに切り替えられる。このとき、マルチプレクサ1の制御信号は、−VDDから+VDDに変化する可能性があるが、入力が0Vにシャントされているので、過渡的にも+VDDと−VDDが同時に印加される状態(耐圧違反)は生じない。これに合わせて電圧受信回路20では、出力選択制御回路4に供給される電源が、スイッチSWPC_SとSWNC_Sにより、負極電源(−VDD)と接地電位GND(0V)から、正極電源(+VDD)と接地電位GND(0V)とに切り替えられる。また、デマルチプレクサ2の負極側出力は、接地電位(0V)にシャントされる。このとき、デマルチプレクサ2の制御信号は、+VDDから−VDDに変化する可能性があるが、入力が0Vにシャントされているので、デマルチプレクサ2においても過渡的にも+VDDと−VDDが同時に印加される状態(耐圧違反)は生じない。その後、電圧送信回路10においてマルチプレクサ1の入力に正極電圧VrefPが供給され、選択されて送信端子5から出力される。電圧受信回路20では、受信した負極電圧VrefPをデマルチプレクサ2から正極側出力に出力する。

0103

これにより、正極電圧VrefPの伝送と負極電圧VrefNの伝送との間で相互に切り替える場合においても、切り替えの途中で過渡的に耐圧違反を発生する恐れを回避することができる。

0104

図1には、スイッチSWPM_M,SWNM_M,SWPC_M,SWNC_Mを有する電圧送信回路10と、スイッチSWPM_S,SWNM_S,SWPC_S,SWNC_Sを有する電圧受信回路20を示したが、各スイッチは上記の電圧印加シーケンスを実現するための一例に過ぎず、他の形態によって実装されても良い。

0105

電圧送信回路10と電圧受信回路20は、伝送される電圧が正極電圧VrefPか負極電圧VrefNかを同期して動作するのが好適である。同期のための制御信号を授受する構成とすることによって、切り替えのタイミング制御を容易かつ正確に実行することができる。一方、同期のための制御信号を授受せず、電圧受信回路20に伝送電圧の極性判定回路を設け、伝送電圧の極性に基づいて、出力選択制御部4等の制御を行ってもよい。

0106

本発明は、電圧送信回路10と電圧受信回路20の一方にのみ適用しても良い。電圧送信回路10を含む半導体チップと電圧受信回路20を含む半導体チップとで構成するとき、高耐圧素子を使用することができるチップでは、必ずしも本発明の構成を採用する必要がないからである。一方、高耐圧素子を使用することができるチップにおいて本発明を適用した場合には、マルチプレクサ1やデマルチプレクサ2を、当該高耐圧素子を使わずより低い耐圧の素子によって構成することができるので、チップ面積を低減することができるという効果は、なおも奏することができる。

0107

図1には、1個の電圧送信回路10に、1個の電圧受信回路20が接続される例を示したが、複数の電圧受信回路を設けてもよい。

0108

〔実施形態2〕
図2は、本発明の電圧伝送回路100が適用される、液晶表示装置200の構成例を示すブロック図である。液晶表示装置200は、液晶パネル(LCD)30と、複数チップの表示ドライバ10、20_1、20_2、…から構成される。表示ドライバ10、20_1、20_2、…は、それぞれ単一の半導体チップ(IC)で構成され、液晶パネル(LCD)30のガラス基板上に実装されて、接続される複数のソース線を駆動する。ソース線には、同一のライン上の複数の画素に表示される画像データに対応する電圧が印加される。画像データに対応する電圧は、それぞれの表示ドライバ10、20_1、20_2、…で生成される階調電圧から、表示される画像データに対応する電圧が選択され或いは生成されるので、複数の表示ドライバ10、20_1、20_2、…で生成される階調電圧が、各階調で等しい必要がある。そこで、図2に図示されるように、1個の表示ドライバ10をマスターとし、電圧送信回路10として機能させ、他の表示ドライバ20_1、20_2、…をスレーブとし、電圧受信回路20として機能させる。各表示ドライバ10、20_1、20_2、…で階調電圧を生成するための、階調基準電圧を、電圧送信回路10として機能するマスター表示ドライバ10から、各スレーブ表示ドライバ20_1、20_2、…に伝送することにより、互いに等しい階調電圧が生成される。上述した通り、液晶表示装置では液晶の焼き付きを防止する反転駆動を行うあるため、階調基準電圧は、一般に正極側と負極側の2組が利用される。階調基準電圧は、例えば正極側は0V〜+6Vで、負極側は0V〜−6Vである。階調電圧の階調数は、画像データのビット数に応じて決まるが、これを生成するための階調基準電圧は、表示パネルのガンマ特性を適度な精度で補正することができる程度に間引いて伝送されればよい。

0109

図3は、図2の液晶表示装置200のより詳細な構成例を示すブロック図である。

0110

1個のマスター表示ドライバ10と1個のスレーブ表示ドライバ20のみが示され、特に、階調基準電圧の伝送に関わる回路部分のみが図示される。

0111

マスター表示ドライバ10は、正極側の階調基準電圧発生部(Gamma voltages (Positive))11_Pと階調基準電圧選択部12_P、負極側の階調基準電圧発生部(Gamma voltages (Negative))11_Nと階調基準電圧選択部12_N、マルチプレクサ1、入力選択制御部(Well voltage control)3、及び制御部(Control logic)13を含んで構成される。階調基準電圧発生部11_Pは、正極側の階調基準電圧を生成する。例えば、0V〜+6Vの範囲で10数階調の基準電圧を生成する。階調基準電圧選択部12_Pは、正極側の複数の階調基準電圧のうちの1個を選んで、マルチプレクサ1の正極側SLEVP_Mに入力する。階調基準電圧発生部11_Nは、負極側の階調基準電圧を生成する。例えば、−6V〜0Vの範囲で10数階調の基準電圧を生成する。階調基準電圧選択部12_Nは、負極側の複数の階調基準電圧のうちの1個を選んで、マルチプレクサ1の負極側SLEVN_Mに入力する。マルチプレクサ1と入力選択制御部3は、上述の実施形態1と同様に動作する。入力選択制御部3は、供給される電源の電圧が0V〜+VDDに設定されることによりマルチプレクサ1の制御信号の電位が0V〜+VDDになるように設定され、0V〜−VDDに設定されることによりマルチプレクサ1の制御信号の電位が0V〜−VDDになるように設定される。マルチプレクサ1の制御信号には、マルチプレクサを構成するパスゲート(MOSトランジスタ)のウェル電位を供給する制御信号も含まれる。制御部13は、入力選択制御部3に対するタイミング制御を行う。

0112

スレーブ表示ドライバ20は、デマルチプレクサ2、出力選択制御部4、階調基準電圧選択供給部(Comparator and TrimmingCircuit)21、正極側と負極側の階調基準電圧保持発生部(Gamma voltages (Positive/Negative))22_Pと22_N、及び制御部(Control logic)23を含んで構成される。デマルチプレクサ2と出力選択制御部4は、上述の実施形態1と同様に動作する。制御部23は、出力選択制御部4に対するタイミング制御を行う。階調基準電圧選択供給部(Comparator and Trimming Circuit)21には、デマルチプレクサ2の正極出力SLEVP_Sと負極出力SLEVN_Sはそれぞれ階調基準電圧選択供給部(Comparator and Trimming Circuit)21に入力され、正極側と負極側の階調基準電圧保持発生部(Gamma voltages (Positive/Negative))22_Pと22_Nに供給される。階調基準電圧選択供給部(Comparator and Trimming Circuit)21は、デマルチプレクサ2の正極出力SLEVP_Sと負極出力SLEVN_に順次伝送されてくる正極側電圧と負極側電圧を保持して、正極側と負極側の階調基準電圧保持発生部(Gamma voltages (Positive/Negative))22_Pと22_Nに供給する。伝送された正極側電圧と負極側電圧は、アナログのサンプルホールド回路を必要な階調基準電圧の数だけ設けて、受信する度にサンプルしホールド(保持)する。これはアナログ的な保持である。サンプルホールド回路は、正極側と負極側の階調基準電圧保持発生部(Gamma voltages (Positive/Negative))22_Pと22_Nに備えても良い。一方、伝送された正極側電圧と負極側電圧をディジタル値として保持することもできる。例えば、伝送された正極側電圧と負極側電圧をアナログ/ディジタル変換器によってディジタル値に変換し、レジスタに保持する。また例えば、正極側と負極側の階調基準電圧保持発生部(Gamma voltages (Positive/Negative))22_Pと22_Nがそれぞれ独自に階調基準電圧を発生するように構成し、発生した階調基準電圧を伝送されてくる階調基準電圧と比較して、その差分である較正値キャリブレーション値、或いは、トリミング値)を、アナログ的、或いはディジタル的に保持するように構成しても良い。ディジタル的に保持することにより、時間と共に変化することがなくなるため、階調基準電圧の伝送は、電源投入時に1回実行すれば済む。一方、周期的に電圧伝送を行なうことにより、温度変化などの環境の変化によって、マスターとスレーブで階調基準電圧に差が生じても、これを補正することができる。デマルチプレクサ1と出力選択制御部4は、上述の実施形態1と同様に動作する。出力選択制御部4は、供給される電源の電圧が0V〜+VDDに設定されることによりデマルチプレクサ2の制御信号の電位が0V〜+VDDになるように設定され、0V〜−VDDに設定されることによりデマルチプレクサ2の制御信号の電位が0V〜−VDDになるように設定される。デマルチプレクサ2の制御信号には、デマルチプレクサを構成するパスゲート(MOSトランジスタ)のウェル電位を供給する制御信号も含まれる。制御部23は、出力選択制御部4に対するタイミング制御を行う。

0113

電圧送信回路10側の制御部13と電圧受信回路20側の制御部13と23は、互いに同期信号SYNC(例えば水平同期信号HSYNC、垂直同期信号VSYNC)を授受することにより、正極側と負極側の階調基準電圧のどちらを転送するかの同期タイミング制御を行って、上述の耐圧違反回避シーケンス等を実行する。

0114

図4は、図2の液晶表示装置200において階調基準電圧を伝送するための構成を示すブロック図である。

0115

マスター表示ドライバ10とスレーブ表示ドライバ20は、それぞれホストプロセッサ40に接続され、水平同期信号HSYNC_MとHSYNC_S,及びそれぞれの表示データが供給される。マスター表示ドライバ10にはさらに、垂直同期信号VSYNCが供給される。マスター表示ドライバ10は、供給される垂直同期信号VSYNCと水平同期信号HSYNC_Mから、表示動作用クロック、垂直同期信号VSYNC_OUT及び水平同期信号HSYNC_OUTを生成して出力する。出力された、表示動作用クロック、垂直同期信号VSYNC_OUT及び水平同期信号HSYNC_OUTは、それぞれ、マスター表示ドライバ10とスレーブ表示ドライバ20の表示用クロックDISP_Clock、表示用垂直同期信号DISP_VSYNC及び表示用水平同期信号DISP_HSYNCに入力される。これにより、表示のためのタイミング制御において、同期をとることができる。同じ同期信号は、階調基準電圧の伝送のための同期にも利用することができる。

0116

図5は、図4の液晶表示装置200における階調基準電圧の伝送シーケンスの一例を示すタイミングチャートである。横軸時刻であり、縦軸方向に上から順に、表示ドライバの状態、HSYNC_M、HSYNC_S、VSYNC_OUT、HSYNC_OUT、マスター表示ドライバ10とスレーブ表示ドライバ20それぞれの、DISP_VSYNC、DISP_HSYNC及び階調基準電圧調整動作が示される。HSYNC_MとHSYNC_Sは、ホストプロセッサ40からマスター表示ドライバ10とスレーブ表示ドライバ20にそれぞれ入力される水平同期信号である。VSYNC_OUTとHSYNC_OUTは、それぞれマスター表示ドライバ10から出力される、垂直同期信号と水平同期信号である。DISP_VSYNCとDISP_HSYNCは、マスター表示ドライバ10とスレーブ表示ドライバ20に供給される表示用垂直同期信号と水平同期信号であり、同じVSYNC_OUTとHSYNC_OUTから生成されるので、同期している。

0117

時刻t0〜t1はスタンバイ期間、時刻t1〜t4はパワーオン期間、時刻t4〜t11が階調基準電圧調整期間、時刻t11以降が表示期間である。時刻t1〜t4のパワーオン期間には、ホストプロセッサからHSYNC_MとHSYNC_Sが供給され、マスター表示ドライバ10がVSYNC_OUTとHSYNC_OUTの供給を開始し、マスター表示ドライバ10とスレーブ表示ドライバ20への、表示用垂直同期信号DISP_VSYNCと水平同期信号DISP_HSYNCの供給が開始される。

0118

時刻t4〜t8は正極側の階調基準電圧調整期間である。時刻t4〜t5に入力選択制御部3への電源供給が0V〜+VDDに設定されるなどにより、マルチプレクサ1の制御信号の電位が0V〜+VDDになるように設定される。時刻t5、t6、t7、…には、正極側の階調基準電圧VrefP1、VrefP2、VrefP3、…が、マスター表示ドライバ10からスレーブ表示ドライバ20へ順次転送される。次の時刻t8〜t9はウェル電圧の切換期間である。マスター表示ドライバ10において、入力選択制御部3への電源供給が0V〜+VDDから0V〜−VDDに変更される(切替えられる)などにより、マルチプレクサ1の制御信号の電位が0V〜+VDDから0V〜−VDDに変更される。このとき、マルチプレクサ1を構成するパスゲート(MOSトランジスタ)のウェル電圧が、これに伴って変更される。スレーブ表示ドライバ20においては、出力選択制御部4への電源供給が0V〜+VDDから0V〜−VDDに変更される(切替えられる)などにより、デマルチプレクサ1の制御信号の電位が0V〜+VDDから0V〜−VDDに変更される。このとき、デマルチプレクサ2を構成するパスゲート(MOSトランジスタ)のウェル電圧が、これに伴って変更される。時刻t9〜t11は負極側の階調基準電圧調整期間である。時刻t9、t10、…には、負極側の階調基準電圧VrefN1、VrefN2、…が、マスター表示ドライバ10からスレーブ表示ドライバ20へ順次転送される。以上により、正極側と負極側の階調基準電圧が、マスター表示ドライバ10からスレーブ表示ドライバ20へ転送され、同じ階調基準電圧での動作が可能となり、時刻t11に表示期間が開始される。

0119

図6は、本発明の電圧伝送回路100の詳細な構成例を示す回路図である。電圧送信回路10のマルチプレクサ1と入力選択制御部3の一部の回路と、電圧受信回路20のデマルチプレクサ2と出力選択制御部4の一部の回路が示される。GAMMA_OUTは伝送電圧を送受する信号線で、送信端子5と受信端子6は図示が省略されている。ここで、AGNDは接地電位、GVDDは正極電源、GVDDNは負極電源である。例えば、AGNDは0V、GVDDは+6V、GVDDNは−6Vである。

0120

電圧送信回路10において、マルチプレクサ1には正極側と負極側の階調基準電圧選択部12_Pと12_N(図6には不図示、図3参照)から、正極側の階調電圧が正極側入力端子SLEVP_Mに入力され、負極側の階調電圧が負極側入力端子SLEVN_Mに入力される。正極側入力端子SLEVP_Mとマルチプレクサ1の出力端子の間には、2個のCMOSスイッチSWP1_MとSWP2_Mが直列に接続され、負極側入力端子SLEVN_Mと出力端子の間には、2個のCMOSスイッチSWN1_MとSWN2_Mが直列に接続されている。正極側の2個のCMOSスイッチSWP1_MとSWP2_Mの中間ノードSP_MにはAGNDへのシャントスイッチSWPS_Mが接続され、負極側の2個のCMOSスイッチSWN1_MとSWN2_Mの中間ノードSN_MにはAGNDへのシャントスイッチSWNS_Mが接続されている。入力端子側のCMOSスイッチSWP1_MとSWN1_Mは、それぞれ、制御信号POSI_SSEL_MとNEGA_SSEL_Mによってオン/オフ制御される。シャントスイッチSWPS_MとSWNS_Mは、それぞれ、制御信号POSI_GSEL_MとNEGA_GSEL_N_Mによってオン/オフ制御される。出力端子側のCMOSスイッチSWP2_MとSWN2_Mは、それぞれを構成するMOSトランジスタのゲート端子基板電位(ウェル電位)が入力選択制御部3から制御されることによって、オン/オフ制御される。

0121

入力選択制御部3は、CMOSインバータと同じ回路構成を採る、PチャネルMOSトランジスタQP_MとNチャネルMOSトランジスタQN_Mとを含んで構成される。QP_MとQN_Mのゲート端子は短絡されてAGNDに接続され、ソース端子も短絡されて制御信号SEL_WL_Mを出力する。QP_Mの基板電位(ウェル電位)はGVDDに接続され、ドレイン端子は制御信号POSI_WSEL_Mに接続されている。QN_Mの基板電位(ウェル電位)はGVDDNに接続され、ドレイン端子は制御信号NEGA_WSEL_Mに接続されている。制御信号POSI_WSEL_Mには、正極電源GVDDまたは接地電位AGNDのどちらかが印加され、制御信号NEGA_WSEL_Mには、接地電位AGNDまたは負極電源GVDDNのどちらかが印加される。

0122

マルチプレクサ1の正極側で出力端子に近いCMOSスイッチSWP2_Mを構成するPチャネルMOSトランジスタP_SWP2_Mのゲート端子はAGNDに接続され、ウェルは制御信号POSI_WSEL_Mに接続され、NチャネルMOSトランジスタN_SWP2_Mのゲート端子は制御信号SEL_WL_Mに接続され、ウェルは制御信号NEGA_WSEL_Mに接続されている。負極側で出力端子に近いCMOSスイッチSWN2_Mを構成するPチャネルMOSトランジスタP_SWN2_Mのゲート端子は制御信号SEL_WL_Mに接続されウェルは制御信号POSI_WSEL_Mに接続され、NチャネルMOSトランジスタN_SWN2_Mのゲート端子はAGNDに接続されウェルは制御信号NEGA_WSEL_Mに接続されている。

0123

電圧受信回路20において、デマルチプレクサ2の正極出力SLEVP_Sと負極出力SLEVN_Sはそれぞれ階調基準電圧選択供給部21(図6には不図示、図3参照)に入力される。デマルチプレクサ2の入力端子と正極出力SLEVP_Sの間には、2個のCMOSスイッチSWP2_SとSWP1_Sが直列に接続され、入力端子と負極出力SLEVN_Sの間には、2個のCMOSスイッチSWN2_SとSWN1_Sが直列に接続されている。正極側の2個のCMOSスイッチSWP2_SとSWP1_Sの中間ノードSP_SにはAGNDへのシャントスイッチSWPS_Sが接続され、負極側の2個のCMOSスイッチSWN2_SとSWN1_Sの中間ノードSN_SにはAGNDへのシャントスイッチSWNS_Sが接続されている。出力端子側のCMOSスイッチSWP1_SとSWN1_Sは、それぞれ、制御信号POSI_SSEL_SとNEGA_SSEL_Sによってオン/オフ制御される。シャントスイッチSWPS_SとSWNS_Sは、それぞれ、制御信号POSI_GSEL_SとNEGA_GSEL_N_Sによってオン/オフ制御される。

0124

出力選択制御部4は、CMOSインバータと同じ回路構成を採る、PチャネルMOSトランジスタQP_SとNチャネルMOSトランジスタQN_Sとを含んで構成される。QP_SとQN_Sのゲート端子は短絡されてAGNDに接続され、ソース端子も短絡されて制御信号SEL_WL_Sを出力する。QP_Sの基板電位(ウェル電位)はGVDDに接続され、ドレイン端子は制御信号POSI_WSEL_Sに接続されている。QN_Sの基板電位(ウェル電位)はGVDDNに接続され、ドレイン端子は制御信号NEGA_WSEL_Sに接続されている。制御信号POSI_WSEL_Sには、正極電源GVDDまたは接地電位AGNDのどちらかが印加され、制御信号NEGA_WSEL_Sには、接地電位AGNDまたは負極電源GVDDNのどちらかが印加される。

0125

デマルチプレクサ2の正極側で入力端子に近いCMOSスイッチSWP2_Sを構成するPチャネルMOSトランジスタP_SWP2_Sのゲート端子はAGNDに接続され、ウェルは制御信号POSI_WSEL_Sに接続され、NチャネルMOSトランジスタN_SWP2_Sのゲート端子は制御信号SEL_WL_Sに接続され、ウェルは制御信号NEGA_WSEL_Sに接続されている。負極側で入力端子に近いCMOSスイッチSWN2_Sを構成するPチャネルMOSトランジスタP_SWN2_Sのゲート端子は制御信号SEL_WL_Sに接続されウェルは制御信号POSI_WSEL_Sに接続され、NチャネルMOSトランジスタN_SWN2_Sのゲート端子はAGNDに接続されウェルは制御信号NEGA_WSEL_Sに接続されている。

0126

図7図8は、図6の電圧伝送回路における伝送シーケンスの例を示す説明図である。図7に示されるシーケンスは5ステップで構成される基本的な伝送シーケンスであり、図8に示されるシーケンスは4ステップで構成される伝送シーケンスである。各ステップをPhaseで表し、それぞれにおけるマルチプレクサ(MUX)1の出力状態、伝送電圧であるGAMMA_OUTの電圧、デマルチプレクサ(DEMUX)2の入力状態が示される。マルチプレクサ(MUX)1の出力状態の欄には、マルチプレクサ1を構成する各CMOSスイッチのオン/オフ状態が合わせて示され、デマルチプレクサ(DEMUX)2の入力状態の欄には、デマルチプレクサ2を構成する各CMOSスイッチのオン/オフ状態が合わせて示される。

0127

Phase1は、マルチプレクサ(MUX)1が正極階調出力状態であり、GAMMA_OUTに正極階調電圧が出力され、デマルチプレクサ(DEMUX)2が正極階調入力状態にある。

0128

Phase2は、マルチプレクサ(MUX)1がAGND出力状態であり、GAMMA_OUTにAGND(0V)が出力され、デマルチプレクサ(DEMUX)2が入力停止状態にある。

0129

Phase3は、マルチプレクサ(MUX)1が出力停止状態であり、GAMMA_OUTがハイインピーダンス(HiZ)であり、デマルチプレクサ(DEMUX)2が入力停止状態にある。

0130

Phase4は、マルチプレクサ(MUX)1がAGND出力状態であり、GAMMA_OUTにAGND(0V)が出力され、デマルチプレクサ(DEMUX)2が入力停止状態にある。

0131

Phase5は、マルチプレクサ(MUX)1が負極階調出力状態であり、GAMMA_OUTに負極階調電圧が出力され、デマルチプレクサ(DEMUX)2が負極階調入力状態にある。

0132

Phase2〜Phase4は過渡的な耐圧違反を回避するためのシーケンスであり、この期間に上述のウェル電位の切換が行われる。Phase5の後、再び正極階調電圧の伝送が必要となった場合には、Phase4と同じPhase6、Phase3と同じPhase7、Phase2と同じPhase8からなる耐圧違反回避シーケンスを経て、再びPhase1と同じ正極階調電圧の伝送を実行するPhase9
に戻ることができる。

0133

図8に示されるシーケンスは4ステップで構成される伝送シーケンスでは、上述のPhase4とPhase8が省略される。図7の5ステップシーケンスでは、Phase2においてAGNDに固定されたGAMMA_OUTの電位が、Phase3のハイインピーダンス(HiZ)期間に変動する可能性があるので、Phase4において再びAGNDへの電位固定を行っているが、電位変動が十分に小さければ、このPhase4を省略することができる。ここで電位変動の大きさが耐圧違反を発生させるほど大きくない場合には、Phase4(Phase8も同様)を省略して、図8に示される4ステップシーケンスを採用することができる。

0134

図9は、図6の電圧伝送回路における伝送シーケンスの一例を示すタイミングチャートである。左側には電圧送信回路10側のマルチプレクサ1を構成する各スイッチの制御信号やノードの電圧、右側には電圧受信回路20側のデマルチプレクサ2を構成する各スイッチの制御信号やノードの電圧がそれぞれ示される。横軸方向には上記各Phaseが示され、電圧送信回路10側(左側)の縦軸方向には、上から順に、スイッチSWP1_M、SWN1_M、SWP2_MとSWN2_Mに関わる制御信号とノード電圧、及び、GAMMA_OUTが示され、電圧受信回路20側(右側)の縦軸方向には、上から順に、スイッチSWP1_S、SWN1_S、SWP2_SとSWN2_Sに関わる制御信号とノード電圧、及び、GAMMA_OUTが示される。

0135

図10は、図9の伝送シーケンスにおいて素子に印加される電圧を示すタイミングチャートである。ここで、図10に示される素子は、電圧送信回路10(マスター)側のマルチプレクサ1と電圧受信回路20(スレーブ)側デマルチプレクサ2のCMOSスイッチをそれぞれ構成するパスゲート(MOSトランジスタ)である。スイッチSWP2_Mを構成するパスゲートP_SWP2_MとN_SWP2_M、スイッチSWN2_Mを構成するパスゲートP_SWN2_MとN_SWN2_M、スイッチSWP2_Sを構成するパスゲートP_SWP2_SとN_SWP2_S、スイッチSWN2_Sを構成するパスゲートP_SWN2_SとN_SWN2_Sである。各パスゲート(MOSトランジスタ)について、ゲートソース間電圧Vgs,ドレイン・ソース間電圧Vds,基板(ウェル)・ソース間電圧Vbs,ドレイン・基板(ウェル)間電圧Vdb,ゲート・基板(ウェル)間電圧Vgbが示される。

0136

以下、各Phaseにおける動作について詳しく説明する。ここで、V(SIGNAL)は信号線SIGNALにおける電圧を表す。

0137

Phase1:正の階調基準電圧の伝送(SLEVP_MからSLEVP_Sへ)
1.電圧送信回路10(マスター)側制御信号POSI_SSEL_MをGVDD、POSI_GSEL_MをAGNDとすることで、スイッチSWP1_Mが導通し、正極側の伝送対象電圧が入力されている、信号線SLEVP_Mの電圧V(SLEVP_M)がSP_Mに伝達される。この時、NEGA_SSEL_MをGVDDN、NEGA_GSEL_N_MをGVDDNとすることでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージ(シャント)される。

0138

2.電圧送信回路10(マスター)側制御信号POSI_WSEL_MをGVDD、NEGA_WSEL_MをAGNDとすることで、SEL_WL_MはGVDDとなり、スイッチSWP2_Mは導通、SWN2_Mは遮断される。これにより、V(SLEVP_M)がSP_Mを介し、GAMMA_OUTへ伝達される。

0139

3.電圧受信回路20(スレーブ)側制御信号POSI_WSEL_SをGVDD、NEGA_WSEL_SをAGNDとすることで、SEL_WL_SはGVDDとなり、スイッチSWP2_Sは導通、SWN2_Sは遮断される。これにより、GAMMA_OUTからV(SLEVP_M)がSP_Sへ伝達される。

0140

4.電圧受信回路20(スレーブ)側制御信号POSI_SSEL_SをGVDD、POSI_GSEL_SをAGNDとすることで、スイッチSWP1_Sが導通し、GAMMA_OUTからV(SLEVP_M)がSP_Sを介しSLEVP_Sに伝達される。この時、NEGA_SSEL_SをAGND、NEGA_GSEL_N_SをGVDDNとすることでスイッチSWN1_Sは導通、SN_SはAGNDにディスチャージされると共にSLEVN_SをAGNDレベルとする。

0141

5. 以上により、 V(SLEVP_M)がSLEVP_MからSLEVP_Sに伝達される。このとき、図10に示されるように、電圧送信回路10(マスター)側のマルチプレクサ1と電圧受信回路20(スレーブ)側のデマルチプレクサ2をそれぞれ構成するパスゲート(MOSトランジスタ)において、端子間電圧がGVDD−AGNDを超えることがない。電圧送信回路10(マスター)側で、V(SLEVN_M)は負極側の伝送対象電圧であるGVDDNとなっているが、スイッチSWN1_Mが遮断され、SN_MはAGNDにディスチャージ(シャント)されているので、スイッチSWN1_Mを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもAGND−GVDDN=GVDDの電圧しか印加されず、スイッチSWN2_Mを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもGVDD−AGND=GVDDの電圧しか印加されない。また、電圧受信回路20(スレーブ)側で、スイッチSWN1_Sは導通、SN_SはAGNDにディスチャージされると共にSLEVN_SがAGNDレベルとされるので、負極側の伝送対象電圧であるGVDDNを伝送するためのスイッチSW1N_SとSW2N_Sにおいて、デマルチプレクサ2が正極側の伝送対象電圧であるGVDDを伝送しているときにも、スイッチSW1N_SとSW2N_Sを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもGVDD−AGND=GVDDの電圧しか印加されない。

0142

Phase2:耐圧回避シーケンス1(V(GAMMA_OUT)をAGNDへ固定)
1.電圧送信回路10(マスター)側制御信号POSI_SSEL_MをAGND、POSI_GSEL_MをGVDDとすることで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。またスイッチSWN1_Mは遮断を継続する。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。

0143

2.電圧送信回路10(マスター)側制御信号POSI_WSEL_MはGVDD、NEGA_WSEL_MはAGNDを継続している為、SEL_WL_MはGVDDであり、スイッチSWP2_Mは導通、SWN2_Mは遮断される。これにより、SP_MのAGNDレベルがGAMMA_OUTへ伝達される。

0144

3.電圧受信回路20(スレーブ)側制御信号POSI_WSEL_SをAGND、NEGA_WSEL_SはAGNDを継続することで、SEL_WL_SはAGNDとなり、スイッチSWP2_S、SWN2_Sは共に遮断される。

0145

4.電圧受信回路20(スレーブ)側制御信号POSI_SSEL_SはGVDDを継続、POSI_GSEL_SをGVDDとすることで、スイッチSWP1_Sが導通を継続、SP_SはAGNDにディスチャージされると共にSLEVP_SをAGNDレベルとする。この時、NEGA_SSEL_SはAGNDを継続、NEGA_GSEL_N_SはGVDDNを継続することでスイッチSWN1_Sを導通、SN_SもAGNDディスチャージを継続する為、SLEVN_SもAGNDレベルを継続する。

0146

5. 以上により、 V(GAMMA_OUT)をAGNDにディスチャージし、Phase3における耐圧違反を回避する。

0147

Phase3:耐圧回避シーケンス2(V(GAMMA_OUT)をHi−Z、V(SEL_WL_M)をAGNDシフト
1.電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mは遮断を継続し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。

0148

2.電圧送信回路10(マスター)側制御信号POSI_WSEL_MをAGND、NEGA_WSEL_MはAGNDを継続することで、SEL_WL_MはAGNDとなり、スイッチSWP2_M、SWN2_Mは共に遮断される。これにより、GAMMA_OUTがHi−Z状態となる。

0149

3.電圧受信回路20(スレーブ)側制御信号POSI_WSEL_SはAGNDを継続、NEGA_WSEL_SもAGNDを継続することで、SEL_WL_SはAGNDレベルとなり、スイッチSWP2_S、SWN2_Sは共に遮断を継続する。

0150

4.電圧受信回路20(スレーブ)側制御信号POSI_SSEL_SはGVDDを継続、POSI_GSEL_SもGVDDを継続することで、スイッチSWP1_Sは導通を継続、SP_SはAGNDにディスチャージされると共にSLEVP_SをAGNDレベルとする。この時、NEGA_SSEL_SはAGNDを継続、NEGA_GSEL_N_SはGVDDNを継続することでスイッチSWN1_Sは導通を継続、SN_SもAGNDディスチャージを継続する為、SLEVN_SもAGNDレベルを継続する。

0151

5. 以上により、電圧送信回路10(マスター)側パスゲート回路のウェル電圧V(SEL_WL_M)をAGNDにシフトさせる。

0152

Phase4:耐圧回避シーケンス3(V(GAMMA_OUT)をAGND固定、V(SEL_WL_M)をGVDDNシフト)
1.電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはGVDDNを継続、NEGA_GSEL_N_MもGVDDNを継続することでスイッチSWN1_Mは遮断、SN_MはAGNDにディスチャージされる。

0153

2.電圧送信回路10(マスター)側制御信号POSI_WSEL_MはAGNDを継続、NEGA_WSEL_MはGVDDNとすることで、SEL_WL_MはGVDDNとなり、スイッチSWP2_Mは遮断、SWN2_Mは導通する。これにより、SP_NのAGNDレベルがGAMMA_OUTへ伝達される。

0154

3.電圧受信回路20(スレーブ)側制御信号POSI_WSEL_SはAGNDを継続、NEGA_WSEL_SもAGNDを継続することで、SEL_WL_SはAGNDレベルとなり、スイッチSWP2_S、SWN2_Sは共に遮断を継続する。

0155

4.電圧受信回路20(スレーブ)側制御信号POSI_SSEL_SはGVDDを継続、POSI_GSEL_SもGVDDを継続することで、スイッチSWP1_Sは導通を継続、SP_SはAGNDにディスチャージされると共にSLEVP_SをAGNDレベルとする。この時、NEGA_SSEL_SはAGNDを継続、NEGA_GSEL_N_SはGVDDNを継続することでスイッチSWN1_Sは導通を継続、SN_SもAGNDディスチャージを継続する為、SLEVN_SもAGNDレベルを継続する。

0156

5. 以上により、 V(GAMMA_OUT)をAGNDへ固定したまま、電圧送信回路10(マスター)側パスゲート回路のウェル電圧V(SEL_WL_M)をGVDDNにシフトさせる。

0157

Phase5:負の階調基準電圧の伝送(SLEVN_MからSLEVN_Sへ)
1.電圧送信回路10(マスター)側制御信号POSI_SSEL_MはAGNDを継続、POSI_GSEL_MもGVDDを継続することで、スイッチSWP1_Mを遮断し、信号線SP_MはAGNDにディスチャージされる。この時、NEGA_SSEL_MはAGND、NEGA_GSEL_N_MもAGNDすることでスイッチSWN1_Mは導通し、信号線SLEVN_Mにある電圧V(SLEVN_M)がSN_Mに伝達される。

0158

2.電圧送信回路10(マスター)側制御信号POSI_WSEL_MはAGNDを継続、NEGA_WSEL_MもGVDDNを継続することで、SEL_WL_MはGVDDNとなり、スイッチSWP2_Mは遮断、SWN2_Mは導通する。これにより、V(SLEVN_M)がSN_Mを介し、GAMMA_OUTへ伝達される。

0159

3.電圧受信回路20(スレーブ)側制御信号POSI_WSEL_SはAGNDを継続、NEGA_WSEL_SはGVDDNとすることで、SEL_WL_SはGVDDNレベルとなり、スイッチSWP2_Sは遮断、SWN2_Sは導通する。これにより、GAMMA_OUTからV(SLEVN_M)がSN_Sへ伝達される。

0160

4.電圧受信回路20(スレーブ)側制御信号POSI_SSEL_SはGVDDを継続、POSI_GSEL_SもGVDDを継続することで、スイッチSWP1_Sは導通を継続、SP_SはAGNDにディスチャージされると共にSLEVP_SをAGNDレベルとする。この時、NEGA_SSEL_SはAGNDを継続、NEGA_GSEL_N_SはAGNDとすることでスイッチSWN1_Sは導通を継続、SN_SのAGNDディスチャージは停止する。これにより、GAMMA_OUTからV(SLEVN_M)がSN_Sを介しSLEVN_Sに伝達される。

0161

5. 以上により、 V(SLEVN_M)がSLEVN_MからSLEVN_Sに伝達される。このとき、図10に示されるように、電圧送信回路10(マスター)側のマルチプレクサ1と電圧受信回路20(スレーブ)側のデマルチプレクサ2をそれぞれ構成するパスゲート(MOSトランジスタ)において、端子間電圧がGVDD−AGNDを超えることがない。電圧送信回路10(マスター)側では、V(SLEVIP_M)は正極側の伝送対象電圧であるGVDDとなっているが、スイッチSWP1_Mが遮断され、SP_MはAGNDにディスチャージ(シャント)されているので、スイッチSWP1_Mを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもGVDD−AGND=GVDDの電圧しか印加されず、スイッチSWN2_Mを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもAGND−GVDDN=GVDDの電圧しか印加されない。また、電圧受信回路20(スレーブ)側で、スイッチSWP1_Sは導通、SP_SはAGNDにディスチャージされると共にSLEVP_SがAGNDレベルとされるので、正極側の伝送対象電圧であるGVDDを伝送するためのスイッチSW1P_SとSW2P_Sにおいて、デマルチプレクサ2が負極側の伝送対象電圧であるGVDDNを伝送しているときにも、スイッチSW1P_SとSW2P_Sを構成するパスゲート(MOSトランジスタ)の各電極間には、最大でもAGND−GVDDN=GVDDの電圧しか印加されない。

0162

以上説明したように、Phase1からPhase5に遷移する過程では、伝送対象電圧が正極性のGVDDから負極性のGVDDNに変化するのに伴って、制御信号の振幅をGVDD・AGND間からAGND・GVDDN間にシフトさせ、合せて、基板(ウェル)電圧も適宜GVDDからAGNDとAGNDからGVDDNにシフトさせることより、マルチプレクサ1とデマルチプレクサ2を構成する各パスゲート(MOSトランジスタ)において、端子間電圧がGVDD−AGND=AGND−GVDDN=GVDDを超えないように制御される。また途中のPhase2〜4では、伝送対象電圧が印加されている各ノードの電位を、一旦AGNDに強制的に変化させることにより、制御信号の振幅をGVDD・AGND間からAGND・GVDDN間にシフトさせ、基板(ウェル)電圧も適宜GVDDからAGNDとAGNDからGVDDNにシフトさせたときに、中間ノード等に残留している伝送対象電圧との間で耐圧違反が発生しないように制御することができる。

0163

これにより、マルチプレクサ1とデマルチプレクサ2を構成する各パスゲート(MOSトランジスタ)の耐圧を、|GVDD|または|GVDDN|の大きい方の絶対値電圧に対する耐圧とすることができる。

0164

〔実施形態3〕
図11は、本発明の電圧伝送回路100の別の詳細な構成例を示す回路図である。図6に示した実施形態2に係る電圧伝送回路100と同様に、電圧送信回路10のマルチプレクサ1と入力選択制御部3の一部の回路と、電圧受信回路20のデマルチプレクサ2と出力選択制御部4の一部の回路が示される。実施形態2に係る電圧伝送回路100との違いは、マルチプレクサ1において、CMOSスイッチSWP1_MとSWN1_M、シャントスイッチSWPS_MとSWNS_Mとが省略され、デマルチプレクサ2において、CMOSスイッチSWP1_SとSWN1_Sとが省略されている点である。他の構成は実施形態2に係る電圧伝送回路100と同様であるので、説明を省略する。

0165

図12は、図11の電圧伝送回路100における伝送シーケンスの一例を示すタイミングチャートである。図9と同様に、左側には電圧送信回路10側のマルチプレクサ1を構成する各スイッチの制御信号やノードの電圧、右側には電圧受信回路20側のデマルチプレクサ2を構成する各スイッチの制御信号やノードの電圧がそれぞれ示される。横軸方向には上記各Phaseが示され、電圧送信回路10側(左側)の縦軸方向には、上から順に、スイッチSWP2_MとSWN2_Mに関わる制御信号とノード電圧、及び、GAMMA_OUTが示され、電圧受信回路20側(右側)の縦軸方向には、上から順に、スイッチSWP2_SとSWN2_Sに関わる制御信号とノード電圧、及び、GAMMA_OUTが示される。

0166

実施形態2では、正極側の伝送対象電圧V(SLEVP_M)と負極側の伝送対象電圧V(SLEVN_M)が、それぞれ固定されている実施形態を示したが、本実施形態3では、V(SLEVP_M)とV(SLEVN_M)は、伝送されるPhase以外のPhaseでは、AGND(0V)に遷移する。伝送対象電圧V(SLEVP_M)とV(SLEVN_M)が、例えば図3に示される階調基準電圧選択部12_Pと12_Nからそれぞれ供給されるときには、階調基準電圧選択部12_Pと12_Nを制御することにより、伝送対象期間以外の期間の選択出力をAGND(0V)とされる。その他の動作は、図9引用した説明した実施形態2と同様である。

0167

本実施形態3の構成を採用することにより、マルチプレクサ1とデマルチプレクサ2を実施形態2よりも少ない回路規模で構成しながら、同様の作用効果を奏することができる。

0168

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

0169

例えば、電位は相対的なものであって本発明の要旨を逸脱しない範囲で変更可能であり、正極電源(+VDD)、接地電位(0V)、負極電源(−VDD)に代えて、2VDD,VDD,0Vなど、相対関係を維持したままシフトしても全く同じ作用効果を奏する。

0170

1マルチプレクサ(MUX)
2デマルチプレクサ(DEMUX)
3入力選択制御部
4出力選択制御部
5送信端子
6受信端子
10電圧送信回路(マスター表示ドライバ)
11階調基準電圧発生部(Gamma voltages (Positive/Negative) )
12 階調基準電圧選択部
13 制御部(Control logic)
20電圧受信回路(スレーブ表示ドライバ)
21 階調基準電圧選択供給部(Comparator and TrimmingCircuit)
22 階調基準電圧保持発生部(Gamma voltages (Positive/Negative) )
23 制御部(Control logic)
30表示パネル(LCD)
40ホストプロセッサ(Host)
100電圧伝送回路
200液晶表示装置
SWPM_M,SWNM_M,SWPC_M,SWNC_M,
SWPM_S,SWNM_S,SWPC_S,SWNC_S スイッチ
SWP1_M,SWP2_M,SWN1_M,SWN2_M,
SWP1_S,SWP2_S,SWN1_S,SWN2_S (CMOS)スイッチ
SWPS_M,SWNS_M,SWPS_S,SWNS_Sシャントスイッチ
P_SWP1_M,N_SWP1_M,P_SWN1_M,N_SWN1_M,
P_SWP2_M,N_SWP2_M,P_SWN2_M,N_SWN2_M,
P_SWP1_S,N_SWP1_S,P_SWN1_S,N_SWN1_S,
P_SWP2_S,N_SWP2_S,P_SWN2_S,N_SWN2_SMOSトランジスタ
QP_M,QN_M,QP_S,QN_S MOSトランジスタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 北京集創北方科技股ふん有限公司の「 開放検出方法及びLED表示装置」が 公開されました。( 2021/09/30)

    【課題・解決手段】本出願の実施例による開放検出方法及びLED表示装置は、LED表示の技術分野に属する。前記開放検出方法は、前記LED表示装置における複数の行ラインのうちの任意1つの検査待ちの行ラインに... 詳細

  • 京東方科技集團股ふん有限公司の「 画素回路及びその駆動方法、表示装置」が 公開されました。( 2021/09/30)

    【課題・解決手段】本発明は、画素回路及びその駆動方法、表示装置(800)に関する。当該画素回路は、複数の画素補償回路(011)を含み、各画素補償回路(011)が同一列に位置するM個の発光ユニット(02... 詳細

  • シャープ株式会社の「 液晶表示装置」が 公開されました。( 2021/09/30)

    【課題】画像のフリッカ感を抑制しつつ、視野角特性を改善可能な液晶表示装置を提供する。【解決手段】液晶表示装置は、液晶の光透過率を制御可能な複数の画素が行列状に設けられた液晶パネルと、前記複数の画素の少... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ