図面 (/)

技術 不揮発性記憶装置およびその製造方法

出願人 パナソニックIPマネジメント株式会社
発明者 村瀬英昭川島良男
出願日 2015年5月27日 (5年6ヶ月経過) 出願番号 2015-107474
公開日 2016年1月28日 (4年10ヶ月経過) 公開番号 2016-015477
状態 特許登録済
技術分野 半導体メモリ オブシンスキー素子 薄膜、厚膜装置
主要キーワード 形状適応性 環状分子構造 保護材料層 平均炭素濃度 犠牲材料層 空孔直径 側壁保護層 垂直断面形状
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年1月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。

解決手段

第1導電層1の上に第1導電層1に接続されるように形成されたコンタクト6を備え、コンタクト6を覆うように形成された抵抗変化素子10を有している。抵抗変化素子10は、第1電極7と抵抗変化層8と第2電極9とがこの順に積層されている。コンタクト6の側方から抵抗変化素子10の側方に亘って連続的に均質絶縁層13が形成され、絶縁層13の上に抵抗変化素子10を覆うように形成された第2導電層15を備えている。

概要

背景

近年、電子機器の高機能化に伴い、使用される半導体素子微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ(ReRAM:Resistive Random Access Memory)の研究開発が進んでいる。

抵抗変化型メモリでは、低抵抗状態および高抵抗状態2値が明確に区別でき、且つ、低抵抗状態と高抵抗状態との間を高速に安定して遷移させることが望まれる。

ここで、抵抗変化素子とは、電気的信号によって抵抗状態抵抗値)が可逆的に変化し、その状態を保持し続ける性質を有する素子をいう。抵抗変化素子の抵抗状態の各々に情報を割り当てることにより、情報を不揮発的に記憶することが可能になる。具体的には、抵抗変化素子は、例えば、抵抗値が低い低抵抗状態と、低抵抗状態より抵抗値が高い高抵抗状態とを有する。低抵抗状態と高抵抗状態の一方に“0”を、他方に“1”を割り当てることにより、抵抗変化素子は2値を記憶できる。

抵抗変化素子の一例として、例えば、第1電極と第2電極との間に、酸素含有率の異なる遷移金属酸化物を積層して形成された抵抗変化層を備えた不揮発性記憶素子が提案されている。抵抗変化素子の第1電極と第2電極との間に、電気的パルス(例えば電圧パルス)を印加することによって、抵抗変化素子は、高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へ変化する。

概要

抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。第1導電層1の上に第1導電層1に接続されるように形成されたコンタクト6を備え、コンタクト6を覆うように形成された抵抗変化素子10を有している。抵抗変化素子10は、第1電極7と抵抗変化層8と第2電極9とがこの順に積層されている。コンタクト6の側方から抵抗変化素子10の側方に亘って連続的に均質絶縁層13が形成され、絶縁層13の上に抵抗変化素子10を覆うように形成された第2導電層15を備えている。

目的

本開示は、抵抗変化型の不揮発性記憶装置、および、不揮発性記憶装置の製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電層を形成し、前記第1導電層を覆うように犠牲層を形成し、前記犠牲層を貫通して前記第1導電層に接するようにコンタクトを形成し、前記コンタクトを覆うように抵抗変化素子を形成し、平面視において前記犠牲層が存在しないように前記犠牲層をエッチングによって除去し、前記エッチングの後に前記コンタクトの側方から前記抵抗変化素子の側方に亘って連続的に均質絶縁層を形成し、前記絶縁層の上に、かつ、前記抵抗変化素子を覆うように、第2導電層を形成する、不揮発性記憶装置の製造方法。

請求項2

前記エッチングは、平面視において前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去する、請求項1に記載の不揮発性記憶装置の製造方法。

請求項3

さらに、前記抵抗変化素子を形成した後、前記エッチングをする前に、絶縁材料を用いて前記抵抗変化素子の側壁を覆うように側壁保護層を形成し、前記エッチングは、平面視において前記側壁保護層の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去する、請求項1に記載の不揮発性記憶装置の製造方法。

請求項4

前記エッチングは、平面視において前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致するように前記犠牲層を除去し、さらに、前記エッチングの後、前記第2導電層を形成する前に、絶縁材料を用いて前記抵抗変化素子の側壁および前記犠牲層の側壁を覆うように側壁保護層を形成する、請求項1に記載の不揮発性記憶装置の製造方法。

請求項5

さらに、前記犠牲層を形成する前に、前記第1導電層を覆うように拡散防止層を形成し、前記コンタクトは、前記犠牲層と前記拡散防止層とを貫通して前記第1導電層に接するように形成される、請求項1から4のいずれかに記載の不揮発性記憶装置の製造方法。

請求項6

前記絶縁層の比誘電率が2.2以上3.0以下である、請求項1から5のいずれかに記載の不揮発性記憶装置の製造方法。

請求項7

前記絶縁層の空孔直径の平均が2nm以上6nm以下である、請求項1から6のいずれかに記載の不揮発性記憶装置の製造方法。

請求項8

前記絶縁層の炭素濃度原子組成百分率で10%以上30%以下である、請求項1から7のいずれかに記載の不揮発性記憶装置の製造方法。

請求項9

前記絶縁層の機械的強度が、前記犠牲層の機械的強度よりも低い、請求項1から8のいずれかに記載の不揮発性記憶装置の製造方法。

請求項10

前記抵抗変化素子は、第1電極抵抗変化層と第2電極とがこの順に積層された構造を備える、請求項1から9のいずれかに記載の不揮発性記憶装置の製造方法。

請求項11

第1導電層と、前記第1導電層の上に前記第1導電層に接続されるコンタクトと、前記コンタクトを覆うように形成された抵抗変化素子と、前記コンタクトの側方から前記抵抗変化素子の側方に亘る均質な絶縁層と、前記絶縁層の上に前記抵抗変化素子を覆うように形成された第2導電層と、を備える、不揮発性記憶装置。

請求項12

さらに、前記抵抗変化素子と前記第1導電層との間に配置され前記第1導電層上に形成された犠牲層を備え、前記コンタクトは前記犠牲層を貫通し、平面視において、前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致し、前記絶縁層は、前記抵抗変化素子および前記犠牲層と接している、請求項11に記載の不揮発性記憶装置。

請求項13

さらに、絶縁材料を用いて前記抵抗変化素子の側壁を覆うように形成された側壁保護層と、前記抵抗変化素子および側壁保護層と前記第1導電層との間に配置され前記第1導電層上に形成された犠牲層と、を備え、前記コンタクトは前記犠牲層を貫通し、平面視において、前記側壁保護層の外縁と前記犠牲層の外縁とが一致し、前記絶縁層は、前記側壁保護層および前記犠牲層と接している、請求項11に記載の不揮発性記憶装置。

請求項14

さらに、前記抵抗変化素子と前記第1導電層との間に配置され前記第1導電層上に形成された犠牲層と、絶縁材料を用いて前記抵抗変化素子および前記犠牲層の側壁を覆うように形成された側壁保護層と、を備え、前記コンタクトは前記犠牲層を貫通し、平面視において、前記抵抗変化素子の外縁と前記犠牲層の外縁とが一致し、前記絶縁層は、前記側壁保護層と接している、請求項11に記載の不揮発性記憶装置。

請求項15

さらに、前記第1導電層を覆うように形成された拡散防止層を備え、前記コンタクトは、前記拡散防止層を貫通して前記第1導電層に接している、請求項11から14のいずれかに記載の不揮発性記憶装置。

請求項16

前記絶縁層の比誘電率が2.2以上3.0以下である、請求項11から15のいずれかに記載の不揮発性記憶装置。

請求項17

前記絶縁層の空孔直径の平均が2nm以上6nm以下である、請求項11から16のいずれかに記載の不揮発性記憶装置。

請求項18

前記絶縁層の炭素濃度が原子組成の百分率で10%以上30%以下である、請求項11から17のいずれかに記載の不揮発性記憶装置。

請求項19

さらに、前記第1導電層と前記抵抗変化素子との間に配置され前記第1導電層上に形成された犠牲層を備え、前記絶縁層の機械的強度が、前記犠牲層の機械的強度よりも低い、請求項11から18のいずれかに記載の不揮発性記憶装置。

請求項20

前記抵抗変化素子は、第1電極と抵抗変化層と第2電極とがこの順に積層された構造を備える、請求項11から19のいずれかに記載の不揮発性記憶装置。

技術分野

0001

本開示は、不揮発性記憶装置およびその製造方法に関する。

背景技術

0002

近年、電子機器の高機能化に伴い、使用される半導体素子微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ(ReRAM:Resistive Random Access Memory)の研究開発が進んでいる。

0003

抵抗変化型メモリでは、低抵抗状態および高抵抗状態2値が明確に区別でき、且つ、低抵抗状態と高抵抗状態との間を高速に安定して遷移させることが望まれる。

0004

ここで、抵抗変化素子とは、電気的信号によって抵抗状態抵抗値)が可逆的に変化し、その状態を保持し続ける性質を有する素子をいう。抵抗変化素子の抵抗状態の各々に情報を割り当てることにより、情報を不揮発的に記憶することが可能になる。具体的には、抵抗変化素子は、例えば、抵抗値が低い低抵抗状態と、低抵抗状態より抵抗値が高い高抵抗状態とを有する。低抵抗状態と高抵抗状態の一方に“0”を、他方に“1”を割り当てることにより、抵抗変化素子は2値を記憶できる。

0005

抵抗変化素子の一例として、例えば、第1電極と第2電極との間に、酸素含有率の異なる遷移金属酸化物を積層して形成された抵抗変化層を備えた不揮発性記憶素子が提案されている。抵抗変化素子の第1電極と第2電極との間に、電気的パルス(例えば電圧パルス)を印加することによって、抵抗変化素子は、高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へ変化する。

先行技術

0006

国際公開第2008/149484号

発明が解決しようとする課題

0007

本開示は、抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。

課題を解決するための手段

0008

本開示の不揮発性記憶装置の製造方法の一態様(aspect)は、第1導電層を形成し、前記第1導電層を覆うように犠牲層を形成し、前記犠牲層を貫通して前記第1導電層に接するようにコンタクトを形成し、前記コンタクトを覆うように抵抗変化素子を形成し、平面視において前記犠牲層が存在しないように前記犠牲層をエッチングによって除去し、前記エッチングの後に前記コンタクトの側方から前記抵抗変化素子の側方に亘って連続的に均質絶縁層を形成し、前記絶縁層の上に、かつ、前記抵抗変化素子を覆うように、第2導電層を形成するものである。

発明の効果

0009

本開示の一態様によれば、抵抗変化層を備える抵抗変化素子を含む不揮発性記憶装置において、配線間容量が増大する可能性を低減する。

図面の簡単な説明

0010

図1は、第1実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図2は、第1実施形態の変形例における不揮発性記憶装置の概略構成の一例を示す断面図である。
図3Aは、第1実施例における不揮発性記憶装置の概略構成を示す断面図である。
図3Bは、第1実施例における不揮発性記憶装置の概略構成を示す平面図である。
図4Aは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Bは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Cは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Dは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Eは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Fは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Gは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図4Hは、第1実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図5は、第2実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図6は、第2実施例における不揮発性記憶装置の概略構成を示す断面図である。
図7Aは、第2実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図7Bは、第2実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図7Cは、第2実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図7Dは、第2実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図7Eは、第2実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図8は、第3実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図9は、第3実施例における不揮発性記憶装置の構成例を示す断面図である。
図10Aは、第3実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図10Bは、第3実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図10Cは、第3実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図10Dは、第3実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図10Eは、第3実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図10Fは、第3実施例における不揮発性記憶装置の第1の製造法の一工程を示す断面図である。
図11は、第4実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図12は、第4実施例における不揮発性記憶装置の構成例を示す断面図である。
図13Aは、第4実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図13Bは、第4実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図13Cは、第4実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図14は、第5実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図15は、第5実施例における不揮発性記憶装置の構成例を示す断面図である。
図16Aは、第5実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図16Bは、第5実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図16Cは、第5実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図16Dは、第5実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図16Eは、第5実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図17は、第6実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。
図18は、第6実施例における不揮発性記憶装置の構成例を示す断面図である。
図19Aは、第6実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。
図19Bは、第6実施例における不揮発性記憶装置の製造方法の一工程を示す断面図である。

実施例

0011

(本開示に至った知見)
本発明者らは、抵抗変化素子を備える不揮発性記憶装置において、配線間容量が増大する可能性を低減するために鋭意検討を行った。その結果、以下の知見を得た。

0012

抵抗変化素子を備える不揮発性記憶装置を製造する方法として、例えば、以下のような方法が考えられる。まず、基板上に形成された第1導電層(下部配線)の上に第1層間絶縁層を形成する。第1層間絶縁層を貫通して第1導電層に物理的に接続されるように第1コンタクトを形成する。第1層間絶縁層の表面に露出する第1コンタクトを覆うように、下部電極の材料と、抵抗変化層の材料と、上部電極の材料とをこの順に堆積する。上部電極の材料上にマスクを配置してエッチングすることにより、下部電極と抵抗変化層と上部電極とを備える抵抗変化素子を形成する。次に、抵抗変化素子を覆うように第2層間絶縁層を形成する。第2層間絶縁層を貫通して上部電極に接続するように第2コンタクトを形成する。第2層間絶縁層の表面に露出する第2コンタクトを覆うように第2導電層(上部配線)を形成する。

0013

以上のような方法で抵抗変化素子を形成した場合、第1層間絶縁層と第2層間絶縁層との間に、第1層間絶縁層の表面が損傷を受けて誘電率の高い層(以下、変質層記述)が形成されうることが判明した。変質層は、例えば、以下のようなメカニズムで形成される。

0014

第1に、エッチングにより抵抗変化素子を形成する場合において、露出した第1層間絶縁層がエッチングガスに曝されることで、第1層間絶縁層の表面が損傷を受ける。

0015

第2に、抵抗変化素子の抵抗変化層の側壁側壁保護層(絶縁層)を形成する場合においては、抵抗変化素子および第1層間絶縁層の上に堆積した上記絶縁層をエッチングにより除去する場合に、露出した第1層間絶縁層がエッチングガスに曝されることで、第1層間絶縁層の表面が損傷を受ける。

0016

第3に、エッチングガスを除去するために酸素プラズマ処理がされる場合において、露出した第1層間絶縁層が酸素プラズマに曝されることで、第1層間絶縁層の表面が損傷をうける。

0017

第4に、抵抗変化層の側壁を酸化するために酸素プラズマ処理がされる場合において、露出した第1層間絶縁層が酸素プラズマに曝されることで、第1層間絶縁層の表面が損傷をうける。層間絶縁層の損傷は、例えば、層間絶縁層に低誘電率材料(low−k材料)を用いた場合に特に顕著となる。低誘電率材料は、他の材料に比べて特に損傷を受けやすいからである。

0018

変質層があると、第1導電層と第2導電層との間(例えば、上下の配線間)での寄生容量が増大する。かかる寄生容量の増大は、層間絶縁層に低誘電率材料を用いた場合に特に顕著となる。低誘電率材料は、他の材料に比べて特に損傷により誘電率が上昇しやすいからである。

0019

以上の知見に鑑み、例えば、第1導電層を覆うように犠牲層(第1層間絶縁層に対応する層)を形成し、犠牲層の上に抵抗変化素子を形成し、平面視において犠牲層が存在しなくなるように犠牲層をエッチングした後で、第1のコンタクトの側方から抵抗変化素子の側方、及び第2のコンタクトの側方に亘って連続的に均質な絶縁層を形成することが考えられる。

0020

かかる方法では、仮に犠牲層の表面が損傷を受けたとしても、形成される変質層の全部ないし大部分がエッチングにより除去され、その後に新たに絶縁層が形成される。よって、第1導電層と第2導電層との間に介在する変質層により寄生容量が増大するという可能性が低減される。

0021

なお、上記説明はあくまで、実施形態の一例にかかるものであって、本開示の内容を限定するものではない。

0022

以下、添付図面を参照しつつ、本開示の実施形態について説明する。

0023

以下で説明する実施形態は、いずれも本開示の一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、あくまで一例であり、本開示を限定するものではない。また、以下の実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。

0024

(用語の説明等)
以下の実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数比率で示される。

0025

酸素不足度」とは、金属酸化物において、その化学量論的な組成(複数の化学量論的組成が存在する場合は、その中で最も抵抗値が高い化学量論的組成)を有する酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。

0026

酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量(総原子数に占める酸素原子数の割合)が少ない金属酸化物を意味する。

0027

「化学量論的な組成を有する金属酸化物」とは、酸素不足度が0%の金属酸化物を指す。例えば、タンタル酸化物の場合、絶縁体であるTa2O5を指す。なお、酸素不足型とすることで金属酸化物は導電性を有するようになる。酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。より具体的には、金属がタンタル(Ta)の場合、金属酸化物の化学量論的な酸化物の組成はTa2O5であるので、TaO2.5と表現できる。TaO2.5の酸素不足度は0%である。例えばTaO1.5の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度=(2.5−1.5)/2.5=40%となる。これに対して、酸素含有率とは、上述したように、当該金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。Ta2O5の酸素含有率は、総原子数に占める酸素原子数の比率(O/(Ta+O))であり、71.4atm%となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は0より大きく、71.4atm%より小さいことになる。なお、第1金属酸化物を構成する金属と、第2金属酸化物を構成する金属とが同種である場合、酸素不足度の大小関係を酸素含有率で言い換えることができる。例えば、第1金属酸化物の酸素不足度が第2金属酸化物の酸素不足度より大きい場合、第1金属酸化物の酸素含有率は第2金属酸化物の酸素含有率より小さい。

0028

「絶縁体」は、一般的な定義に従う。すなわち、抵抗率が108Ωcm以上の材料で構成されるものを示す(非特許文献出展集積回路のための半導体工学」工業調査会(1992年)宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森)。これに対し、「導電体」は、抵抗率が108Ωcm未満の材料で構成されるものを示す。尚、初期ブレイクダウン動作の実行前において、第1金属酸化物と第3の金属酸化物の抵抗率は、4から6桁以上異なっている。また、初期ブレイクダウン動作の実行後の抵抗変化素子10の抵抗率は、104Ωcm程度である。

0029

標準電極電位(standard electrode potential)」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。尚、電極と酸素不足度の小さい低酸素不足層(第2抵抗変化層)との標準電極電位の差が大きいほど、酸化・還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化・還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。

0030

以下の実施形態において、上下方向は、第1電極から第2電極へ向かう方向を「上」、第2電極から第1電極へ向かう方向を「下」として規定される。不揮発性記憶装置が基板を有する場合、典型的には、基板から遠い方が上、基板に近い方が下となる。また、「上面」は、その層を構成する面のうち第2電極側に対向する面を意味する。反対に、「底面」は、その層を構成する面のうち第1電極側に対向する面を意味する。なお、これらの面は平面に限らず、曲面をも含む。

0031

(第1実施形態)
第1実施形態の不揮発性記憶装置の製造方法は、第1導電層を形成するし、第1導電層を覆うように犠牲層を形成し、犠牲層を貫通して第1導電層に接するようにコンタクトを形成し、コンタクトを覆うように抵抗変化素子を形成し、平面視において犠牲層が存在しないように犠牲層をエッチングによって除去し、エッチングの後にコンタクトの側方から抵抗変化素子の側方に亘って連続的に一層の絶縁層を形成し、絶縁層の上に、かつ、抵抗変化素子を覆うように、第2導電層を形成する。

0032

犠牲層をエッチングする工程は、犠牲層の全部を除去する工程であってもよいし、犠牲層の一部を残して残部を除去する工程であってもよい。

0033

「連続的に」とは、コンタクトの側方の絶縁層の形成と、抵抗変化素子の側方の絶縁層の形成とが連続して行われることをいう。

0034

第1実施形態の不揮発性記憶装置は、第1導電層と、第1導電層の上に第1導電層に接続されるコンタクトと、コンタクトを覆うように形成された抵抗変化素子と、コンタクトの側方から抵抗変化素子の側方に亘る均質な絶縁層と、絶縁層の上に抵抗変化素子を覆うように形成された第2導電層と、を備える。

0035

第1実施形態によれば、絶縁層中に変質層を発生しないようにすることができる。これにより、第1導電層と第2導電層との間の寄生容量が低減される。不揮発性記憶装置の読み取り書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。

0036

上記不揮発性記憶装置の製造方法において、エッチングは、平面視において抵抗変化素子の外縁と犠牲層の外縁とが一致するように犠牲層を除去するものであってもよい。

0037

上記不揮発性記憶装置は、さらに、抵抗変化素子と第1導電層との間に配置され第1導電層上に形成された犠牲層を備え、コンタクトは犠牲層を貫通し、平面視において、抵抗変化素子の外縁と犠牲層の外縁とが一致し、絶縁層は、抵抗変化素子および犠牲層と接してもよい。

0038

上記不揮発性記憶装置およびその製造方法において、絶縁層の比誘電率が2.2以上3.0以下であってもよい。

0039

上記不揮発性記憶装置およびその製造方法において、絶縁層の空孔直径の平均が2nm以上6nm以下であってもよい。

0040

上記不揮発性記憶装置およびその製造方法において、絶縁層の平均炭素濃度原子組成百分率で10%以上30%以下であってもよい。

0041

かかる構成では、第1導電層と第2導電層との間の寄生容量を下げることができる。寄生容量への充放電を抑制することができるため、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。

0042

上記不揮発性記憶装置およびその製造方法において、絶縁層の機械的強度が、犠牲層の機械的強度よりも低くてもよい。

0043

かかる構成では、第1導電層と第2導電層との間の寄生容量を下げることができることに加え、コンタクト形成時のパターン剥離を抑制することが可能になる。この結果、歩留りの低下を防止し、信頼性を向上させることができる。

0044

上記不揮発性記憶装置およびその製造方法において、抵抗変化素子は、第1電極と抵抗変化層と第2電極とがこの順に積層された構造を備えてもよい。

0045

図1は、第1実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図1を参照しつつ、第1実施形態の不揮発性記憶装置100について説明する。

0046

図1に示す例において、不揮発性記憶装置100は、第1導電層1と、コンタクト6と、抵抗変化素子10と、絶縁層13と、第2導電層15と、を備える。

0047

第1導電層1は、例えば、銅およびアルミニウム等で形成される。第1導電層1は、例えば、下部配線として機能してもよい。

0048

コンタクト6は、第1導電層1の上に第1導電層1に接続されていてもよい。コンタクト6は、例えば、タングステン等で形成される。

0049

抵抗変化素子10は、コンタクト6を覆うように形成されている。抵抗変化素子10は、コンタクト6の少なくとも一部を覆っていてもよい。「覆う」とは、例えば、コンタクト6の延びる方向の端面を覆うことである。図1に示す例では、抵抗変化素子10は、第1電極7と、抵抗変化層8と、第2電極9とを備えている。抵抗変化素子10については後に詳述する。

0050

絶縁層13は、コンタクト6の側方から抵抗変化素子10の側方に亘って連続的に形成される均質な層である。絶縁層13は、例えば、低誘電率材料(low−k材料)で形成される。絶縁層13として低誘電率材料を用いると、第1導電層1と第2導電層15との間の寄生容量を低減できる。低誘電率材料は、特にエッチング、酸化、酸素プラズマ処理等により損傷を受けて誘電率が高くなりやすい。第1実施形態の構成では、絶縁層13に低誘電率材料を用いた場合でも、絶縁層13の損傷を低減でき、第1導電層1と第2導電層15との間の寄生容量をより効果的に低減できる。

0051

絶縁層13の比誘電率は、2.2以上3.0以下であってもよい。絶縁層13の空孔直径の平均は2nm以上6nm以下であってもよい。絶縁層13の炭素濃度が原子組成百分率で10%以上30%以下であってもよい。絶縁層13を構成する材料は、SiOC、SiOCHからなる群より選ばれた少なくとも1つを含んでもよい。絶縁層13の厚みは、例えば、100nm以上500nm以下としてもよい。

0052

上述した説明において、「均質な」絶縁層とは、例えば、コンタクト6の側方から抵抗変化素子10の側方に亘って、絶縁層内プラズマ処理、酸化およびエッチング等で損傷を受けた部分を含まないことをいう。より詳細には、例えば、単一かつ連続したプロセスで製造されることをいう。

0053

「コンタクト6の側方」とは、コンタクト6の少なくとも一部の側方であってもよい。

0054

「抵抗変化素子10の側方」とは、抵抗変化素子10の少なくとも一部の側方であってもよい。

0055

「コンタクト6の側方から抵抗変化素子10の側方に亘って」とは、例えば、コンタクト6の下面の高さから、抵抗変化素子10の一部を構成する第2電極9の上面の高さまでを含み、コンタクト6と抵抗変化素子10との間の境界面の側方を含む。

0056

第2導電層15は、絶縁層13の上かつ上部内に抵抗変化素子10を覆うように形成されている。第2導電層15は、抵抗変化素子10の少なくとも一部を覆っていてもよい。第2導電層15は、例えば、銅およびアルミニウム等で形成される。第2導電層15は、例えば、上部配線として機能してもよい。

0057

抵抗変化素子10は、例えば、電気的パルスの印加によって抵抗値が可逆的に変化する不揮発性記憶素子である。抵抗変化素子10は、例えば、ReRAM(Resistance Random Access Memory)であってもよい。また、抵抗変化素子10は、その他、相変化記録を利用したPRAM(Phase change RAM)、磁気記録を利用したMRAM(Magnetoresistive Random Access Memory)、強誘電体を用いたFeRAM(Ferroelectric Random Access Memory)などでもよい。

0058

抵抗変化素子10は、第1電極7と、第2電極9と、第1電極7と第2電極9との間に配置された金属酸化物からなる抵抗変化層8とを備えてもよい。

0059

第1電極7は、例えば、厚さ50〜200nmのタンタル窒化物で構成される。第1電極7は、タングステン、ニッケル、タンタル、チタン、アルミニウム、窒化チタン等で構成されてもよい。

0060

抵抗変化層8の金属酸化物は遷移金属酸化物を用いてもよい。この場合、遷移金属酸化物に含まれる遷移金属としてタンタルを採用した場合、第1電極7には、タンタルと同等以下の標準電極電位を示す、抵抗変化が起こりにくい材料を用いてもよい。具体的には、第1電極7に、タンタル、タンタル窒化物、チタン、チタン窒化物、およびチタン−アルミニウム窒化物からなる群より選ばれる少なくとも1つの材料を用いることができる。かかる構成では、安定なメモリ特性を実現できる。

0061

第1電極7は、コンタクト6と物理的に接続していてもよいし、コンタクト6との間に導電体を介して接続されていてもよい。図1では、第1電極7は、コンタクト6と直接接続されている。すなわち、第1電極7は、コンタクト6と物理的に接続されている。

0062

抵抗変化層8は、第1電極7と第2電極9との間に設けられている。抵抗変化層8は、例えば、第1電極7と第2電極9との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化してもよい。

0063

図1に示す例では、抵抗変化層8は、第1電極7と第2電極9とに挟持されており、厚さ5nm以上50nm以下の酸素不足型の酸化タンタルからなる層で構成される。抵抗変化層8は、チタン酸化物ニッケル酸化物ハフニウム酸化物ジルコニウム酸化物ニオブ酸化物タングステン酸化物などの遷移金属酸化物や、アルミニウム酸化物等で構成されてもよい。

0064

抵抗変化層8は、単層でもよいし、酸素含有率が異なる複数の層から構成されていてもよい。複数層で構成する場合は、第1金属酸化物で構成される第1抵抗変化層と、第1金属酸化物より酸素含有率が高い第2金属酸化物で構成される第2抵抗変化層とを含む、少なくとも2層を備えていてもよい。

0065

別の言い方をすれば、抵抗変化層8は、第1抵抗変化層と第2抵抗変化層との積層構成となっていてもよい。第1抵抗変化層は、酸素不足型の酸化タンタル(TaOx、0<x<2.5)で構成されていてもよい。第2抵抗変化層は、第1抵抗変化層より酸素不足度の小さい酸化タンタル(TaOy、x<y)で構成されていてもよい。

0066

上記の例では、第1金属酸化物を構成する第1金属および第2金属酸化物を構成する第2金属が、いずれもタンタル(Ta)である場合を説明したが、これに限るものではない。その他の金属によって第1金属酸化物と第2金属酸化物を構成してもよい。また、異なる金属の金属酸化物で、第1、第2の金属酸化物を構成してもよい。

0067

抵抗変化層8を構成する第1金属酸化物および第2金属酸化物は、それぞれ、遷移金属酸化物およびアルミニウム酸化物からなる群より選ばれる少なくともいずれか1つを含んでもよい。抵抗変化層8を構成する第1金属酸化物および第2金属酸化物は、それぞれ、タンタル酸化物、ハフニウム酸化物、およびジルコニウム酸化物からなる群より選ばれる少なくともいずれか1つを含んでもよい。

0068

第1金属および第2金属としては、タンタル(Ta)以外にも、例えば、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ニオブ(Nb)、およびタングステン(W)からなる群より選ばれる少なくとも1つの遷移金属を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第1金属および第2金属として、アルミニウム(Al)を用いてもよい。

0069

抵抗変化層8は、側壁部分が酸化されていてもよい。

0070

なお、抵抗変化層8は、3層以上の層から構成されてもよい。

0071

第2電極9は、第1電極7の上方に形成された電極である。第2電極9は、抵抗変化層8の上に形成されている。第2電極9は、例えば、厚さ5nm以上100nm以下のイリジウム白金パラジウム等の貴金属材料で構成される。第2電極9は、例えば、イリジウム、白金(Pt)、パラジウム(Pd)からなる群より選ばれる少なくとも1つの材料等から成り、抵抗変化層8の第2抵抗変化層を構成する金属、および第1電極7を構成する第1電極材料と比べて標準電極電位がより高い材料で構成してもよい。このような構成とすることにより、第2抵抗変化層内の、第2電極9と第2抵抗変化層との界面近傍において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が実現される。

0072

第1実施形態の不揮発性記憶装置では、第1導電層と第2導電層との間に介在する変質層により寄生容量が低減される。寄生容量への充放電を抑制することができるため、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。

0073

なお、第1実施形態の不揮発性記憶装置において、絶縁層13はコンタクト6の側方から抵抗変化素子10の側方に亘る均質な層であるが、第1実施形態の不揮発性記憶装置は、第1導電層と第2導電層との間に全く変質層が存在しない態様のみを意味するものではない。例えば、コンタクト6の側方の絶縁層の形成と、抵抗変化素子10の側方の絶縁層の形成とが連続して行われるものの、第1導電層と第2導電層との間の一部に局所的に変質層が形成されている態様も含まれる。

0074

[変形例]
図2は、第1実施形態の変形例における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図2を参照しつつ、変形例にかかる不揮発性記憶装置100Aについて説明する。

0075

図2に示す例において、不揮発性記憶装置100Aは、犠牲層5を備える。

0076

犠牲層5は、抵抗変化素子10と第1導電層1との間に配置され、第1導電層1を覆うように形成されている。図2に示す例では、犠牲層5は第1導電層1上に、第1導電層1の一部を覆っている。犠牲層5は、例えば、絶縁材料で形成される。犠牲層5は、絶縁層3と同様に低誘電率材料(low−k材料)で形成されてもよいし、絶縁層13と異なる材料で形成されてもよい。

0077

犠牲層5は、高誘電率材料(high−k)材料で形成されてもよい。高誘電率材料とは、例えば、比誘電率が3.0より大きい材料である。犠牲層5は、SiO2、SiON、SiN、SiCN、FSG(フッ素[F]を含有するSiO2)、BPSG(ホウ素[B]とリン[P]を含有するSiO2)からなる群より選ばれた少なくとも1つを含んでもよい。犠牲層5は、TEOSで形成されていてもよい。かかる構成では、抵抗変化素子10がコンタクト6および犠牲層5から剥離する可能性を低減できる。

0078

コンタクト6は犠牲層5を貫通している。

0079

平面視において、抵抗変化素子10の外縁と犠牲層5の外縁とは一致する。平面視とは、例えば、抵抗変化素子10の第1電極7と抵抗変化層8と第2電極9との積層方向から見ることをいう。平面視とは、例えば、基板の厚み方向から見ることをいう。

0080

絶縁層13は、抵抗変化素子10および犠牲層5と物理的に接触している。

0081

以上の点を除き、不揮発性記憶装置100Aは、第1実施形態の不揮発性記憶装置100と同様の構成とすることができる。よって、図1図2とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0082

[第1実施例]
以下に、第1実施形態の参考例に係る不揮発性記憶装置およびその製造方法の一例として、図3から図4Hを参照しつつ第1実施例を説明する。

0083

装置構成
先ず、第1実施例における不揮発性記憶装置1Aの構成について、図3A図3Bを参照しつつ説明する。図3Aは、第1実施例における不揮発性記憶装置1Aの概略構成を示す断面図である。

0084

図3Aでは、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Aとして示されている。図3Bは、メモリセルアレイの一部(一例として4個のメモリセルを備えた場合)の平面図であり、図3A図3B断面線3A−3Aにおける矢印方向に見た断面図を示している。なお、図3Bにおいて、第1導電層103と第1バリアメタル層102は表示されていないが、図3Bにおいて、第2導電層115と第2バリアメタル層116の真下に同一方向に配置されている。典型的には、不揮発性記憶装置1Aは、図3Aと同様の抵抗変化素子110を複数備える。具体的には、不揮発性記憶装置1Aは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
以降に述べる各実施形態とその変形例、各実施例においては、説明の簡略化のために、1個の不揮発性記憶装置の構成図を示す。しかしながら、各実施形態とその変形例、各実施例における不揮発性記憶装置は、上面から見たとき、図3Bの平面図に示されるように、行方向と列方向とに多数の不揮発性記憶装置が配置され、この多数の不揮発性記憶装置によってメモリアレイが構成されている。

0085

不揮発性記憶装置1Aは、駆動回路からメモリセルアレイにデータ書き込み用電気パルスを供給することで、所望の抵抗変化素子110の抵抗状態を変更する。また、不揮発性記憶装置1Aは、駆動回路からメモリセルアレイにデータ読み出し用の電気パルスを供給することで、所望の抵抗変化素子110の抵抗状態を読み出す。

0086

図3Aに示すように、不揮発性記憶装置1Aは、トランジスタなどが形成されている半導体基板(図示せず)と、第1絶縁層101と、第1導電層103と、犠牲層105と、コンタクト106と、抵抗変化素子110と、第2絶縁層113と、第2導電層115と、引き出しコンタクト114(図3Aには示されていない。図4H参照。)と、を備える。

0087

第1絶縁層101は、トランジスタなどが形成されている半導体基板(図示せず)上に形成されている。

0088

第1絶縁層101は、例えば、厚さが20nm以上500nm以下としてもよい。第1絶縁層101は、比誘電率が真空に近い空隙を多数有する多孔質構造としてもよい。第1絶縁層101は、炭素を含む炭素添加シリコン膜(SiOC)で構成される。第1絶縁層101は、炭素添加シリコン膜(SiOC)以外の他の層間絶縁膜、例えば、フッ素添加シリコン膜(SiOF)で構成されてもよい。

0089

第1絶縁層101の空孔の大きさは、SAXS(Small Angle X−Ray Scattering)法によって空孔のサイズ分布が測定され、それらの平均値を計算することによって求められる。空孔の大きさは、例えば、空孔の直径が2nm以上6nm以下程度である。

0090

第1絶縁層101の炭素濃度は、AES(Auger Electron Spectroscopy)によって測定される。第1絶縁層101の炭素濃度は例えば、原子組成百分率で、10%以上30%以下程度である。第1絶縁層101の比誘電率は例えば、2.2以上3.0以下である。

0091

第1導電層103は、第1絶縁層101中に形成されており、第1バリアメタル層102の内側に形成されている。第1実施例では、第1導電層103は銅であり、第1バリアメタル層102はタンタル窒化物(膜厚が5〜40nm)及びタンタル(膜厚が5〜40nm)の積層構造である。第1導電層103は銅以外の他の金属(例えばアルミニウム)等で構成されてもよい。

0092

犠牲層105は、第1導電層103上に形成され、抵抗変化素子110の下方に存在している。第1実施例では、犠牲層105がシリコン酸化物で構成される。

0093

コンタクト106(直径が50〜200nm)は、犠牲層105中に形成されており、第1導電層103と電気的に接続されている。なお、コンタクト106は、マスクの重ね合わせずれにより、抵抗変化素子の下面で規定される領域よりはみ出していてもよい。

0094

抵抗変化素子110は、犠牲層105上に形成されるとともに、コンタクト106と接続されている。別の言い方をすれば、抵抗変化素子110は、犠牲層105およびコンタクト106上に形成される。抵抗変化素子110は、第1電極107と、抵抗変化層108と、第2電極109とを含む。

0095

第1電極107は、第1実施例では、タンタル窒化物(厚みが10〜200nm)で構成される。

0096

抵抗変化層108は、第1実施例では、第1電極107と第2電極109とに挟持されており、酸素不足型の酸化タンタル(層厚が10〜100nm)で構成される。抵抗変化層108は、第1実施例では、第1抵抗変化層108xと第2抵抗変化層108yとの積層構成となっており、それぞれ酸素不足型の酸化タンタル(TaOx、0<x<2.5)と第1抵抗変化層108xより酸素不足度の小さい酸化タンタル(TaOy、x<y)で構成されている。

0097

抵抗変化層108は、第1電極107と第2電極109との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。

0098

第2電極109は、第1実施例では、イリジウム(Ir)を用いる場合を例に説明する。なお、第2電極の材料としては、イリジウム(Ir)の他、白金(Pt)、パラジウム(Pd)、銅(Cu)、及びタングステン(W)等を用いてもよい。

0099

第2絶縁層113は、第1絶縁層101上に形成されている。第1実施例では、第2絶縁層113がSiOC(層厚が100〜500nm)で構成される。第2絶縁層113は、炭素添加シリコン膜(SiOC)以外の他の層間絶縁膜、例えば、フッ素添加シリコン膜(SiOF)で構成されてもよい。第2絶縁層113は、比誘電率が真空に近い空隙を多数有する多孔質構造としてもよい。第2絶縁層113は、炭素を含む炭素添加シリコン膜(SiOC)で構成される。

0100

第2絶縁層113の空孔の大きさは、SAXS(Small Angle X−Ray Scattering)法によって空孔のサイズ分布が測定され、それらの平均値を計算することによって求められる。空孔の大きさは、例えば、空孔の直径が2nm以上6nm以下程度である。

0101

また、第2絶縁層113の炭素濃度は、AES(Auger Electron Spectroscopy)によって測定される。第2絶縁層113の炭素濃度は例えば、原子組成の百分率で、10%以上30%以下程度である。第2絶縁層113の比誘電率は例えば、2.2以上3.0以下である。

0102

第2導電層115は、第2絶縁層113中に存在している。第2導電層115は、導電性材料で形成された第2バリアメタル層116を介して、第2電極109と接続されている。第2バリアメタル層116は導電性材料で構成される。第1実施例では、第2導電層115は銅であり、第2バリアメタル層116はタンタル窒化物(厚みが5〜40nm)及びタンタル(厚みが5〜40nm)の積層構造である。第2導電層115は銅以外の他の金属(例えばアルミニウム)等で構成されてもよい。

0103

なお、本明細書では、複数の不揮発性記憶素子に対応して当該対応する複数の不揮発性記憶素子と接続される導電層を「配線」と称し、単一の不揮発性記憶素子に対応して当該対応する単一の不揮発性記憶素子と接続される導電層を「ビア」と称することとする。すなわち、本明細書において、導電層は、配線もビアも含む。

0104

<製造方法>
第1実施例における不揮発性記憶装置1Aの製造方法について、図4Aから図4Hを参照しつつ説明する。

0105

図4Aから図4Hは、第1実施例の製造方法の各工程における不揮発性記憶装置1Aの要部の構成を示す断面図である。

0106

はじめに、図4Aに示すように、トランジスタなどが予め形成されている半導体基板(図示せず)上に第1絶縁層101を形成する。続いて、第1絶縁層101中に第1導電層103を形成し、第1導電層103上に、第1導電層103と接続されるコンタクト106を形成する。

0107

具体的には、半導体基板上に、トリメチルシランおよび/またはテトラメチルシランと、いわゆるポロジェンと呼ばれるSi−O結合などから構成される環状分子構造を含む有機化合物(例えば環状型シロキサン)とを混在させた原料を用いて、SiOC系のシリコン酸化膜プラズマCVD法により成膜する。成膜後、紫外線照射し、第1絶縁層101を形成する。

0108

続いて、フォトリソグラフィー及びドライエッチングにより、第1導電層103を埋め込み形成するための溝を第1絶縁層101に形成する。溝の中に第1バリアメタル層102(例えば、タンタル窒化物(膜厚が5〜40nm)及びタンタル(膜厚が5〜40nm)の積層構造)と、配線材料シード層となる銅(膜厚が50〜300nm)とを、スパッタ法等を用いて堆積する。その後、電解めっき法等により、銅のシード層上に銅をさらに堆積させることで、溝全体を配線材料である銅で充填する。その後、堆積した銅のうち表面の余分な銅をCMP(Chemical Mechanical Polishing)法によって除去することで、第1絶縁層101の表面と第1導電層103の表面とを平坦にする。これにより、第1導電層103が形成される。

0109

次に、第1導電層103上に犠牲材料層105’を堆積させる。必要であればCMP法により表面の段差緩和を行う。

0110

続いて、フォトリソグラフィー及びドライエッチングにより、第1導電層103上の所定の位置に、犠牲材料層105’を形成する。この犠牲材料層105’を貫通して第1導電層103を露出するように、コンタクトホールを形成する。コンタクトホールの孔径は、第1実施例では、50〜300nmとする。

0111

なお、第1導電層103の幅がコンタクトホールの径より小さい場合には、マスク合わせのずれの影響により、抵抗変化素子間で、第1導電層103とコンタクト106の接触する面積が変わり、セル電流が変動する可能性がある。かかる変動を防止する観点から、第1導電層103の幅をコンタクトホールの径より大きくしてもよい。

0112

次に、コンタクトホール内にコンタクト106を埋め込み形成する。具体的には、まず、チタン窒化物(TiN)とチタン(Ti)との積層を、スパッタ法で層厚が5〜30nmとなるように堆積して、密着層および拡散バリアとして機能する下層を形成する。その後、下層の上に、タングステンをCVD法で層厚が200〜400nmとなるように堆積して、上層を形成する。この結果、タングステンを主成分とする充填材で、コンタクトホールが埋め込まれる。その後、化学的機械研磨法(CMP法)を用いてウエハ全面を平坦化研磨し、犠牲層105上の不要な充填材を除去して、コンタクトホールの内部にコンタクト106を形成する。

0113

次に、図4Bから図4Dに示すように、コンタクト106の上面に、抵抗変化素子110を形成する。

0114

まず、図4Bに示すように、コンタクト106を含む犠牲材料層105’上に、第1電極材料層107’と、抵抗変化材料層108’と、第2電極材料層109’と、ハードマスク膜111’とが、この順に堆積される。第1電極材料層107’は、例えば層厚は20nmで、タンタル窒化物で構成される。抵抗変化材料層108’は、例えば層厚は25nmで、酸素不足型のタンタル酸化物で構成される。第2電極材料層109’はイリジウムを含み、例えば層厚は40nmである。ハードマスク膜111’はチタン−アルミニウム窒化物で構成される。ハードマスク膜111’は、ドライエッチング時のハードマスクとして用いられる導電性層の材料となる層である。

0115

第1実施例では、第1電極材料層107’と、第2電極材料層109’と、ハードマスク膜111’とは、スパッタ法等を用いて堆積する。

0116

抵抗変化材料層108’は、タンタルをターゲットとして用いて、アルゴン及び酸素ガス雰囲気中でスパッタリングする、所謂、反応性スパッタ法を用いて形成する。ここで、酸素の流量を調整することにより、層内の酸素濃度を45〜65atom%に制御する。これにより、第1抵抗変化材料層108x’の抵抗率を0.5〜20mΩ・cmに調整できる。さらに、第1抵抗変化材料層108x’に酸化処理を行い、酸素不足型の第1抵抗変化材料層108x’の最表面層に、酸素含有率が第1抵抗変化材料層108x’よりも高い第2抵抗変化材料層108y’(Ta2O5層:層厚が2〜12nm)を形成する。

0117

次に、図4Cに示すように、ハードマスク膜111’をフォトリソグラフィーとドライエッチングとにより加工することで、互いに独立したアイランド形状にパターニングされたハードマスク111を形成する。ハードマスク111の一辺は50〜400nmであり、例えば一辺が100nmである。

0118

次に、図4Dに示すように、パターニングされたハードマスク111をマスクとして用いて、ドライエッチングにより、水平に積層した第1電極107と、抵抗変化層108と、第2電極109とで構成される抵抗変化素子110を得る。すなわち、前記ドライエッチングにより、コンタクト106に接続され、各々の抵抗変化素子が互いに離間して配置されたアイランド形状(一辺が50〜400nm)の抵抗変化素子110を形成する。

0119

イリジウム又は白金等の貴金属のドライエッチングは蒸気圧の高いガス種を用いた形成が難しい。第1実施例のように、第2電極109の材料としてイリジウム又は白金等の貴金属を用いると、第2電極109の垂直断面形状テーパ角が90°未満の台形状になる。

0120

第2電極109の下方に位置する第1電極107および抵抗変化層108の垂直断面形状は、第2電極109の形状が転写され、テーパ角が90°未満の台形状になる。

0121

なお、ドライエッチングにて抵抗変化素子110を形成した後、第2電極109上のハードマスク111は取り除いてもよいし、残してもよい。

0122

次に、図4Eに示すように、抵抗変化素子110の第2電極109もしくはハードマスク111をマスクとして、犠牲材料層105’を第1絶縁層101が露出するまでドライエッチングすることで、犠牲層105が形成される。

0123

この後、図4Fから図4Hに示すように、第2絶縁層113中で、かつ抵抗変化素子110の上に、第2電極109と物理的に接する第2導電層115を形成する。

0124

まず、図4Fに示すように、抵抗変化素子110および犠牲層105の上(側方を含む)に、第2絶縁層113を堆積する。第2絶縁層113は、第1絶縁層101と同じ手法および条件で堆積してもよい。

0125

その後、図4Gに示す工程において、フォトリソグラフィー及びドライエッチングにより、第2絶縁層113中に溝115’及びコンタクトホール114’を形成する。溝115’は、第2電極109が露出するように形成される。コンタクトホール114’は、第1導電層103上に抵抗変化素子110を設けていない所定の位置に形成される。

0126

一般的には、1回目のフォトリソグラフィー及びドライエッチングによりコンタクトホール114’を先に形成しておいてから、2回目のフォトリソグラフィー及びドライエッチングにより溝115’を形成する。ただし、溝115’を先に形成してもよい。

0127

続いて、図4Hに示すように、第1導電層103を埋め込み形成する工程と同様の条件を用いて、コンタクトホール114’及び溝115’内に、第2バリアメタル層116と、シード層としての銅(膜厚が50〜300nm)とを、スパッタ法等を用いて堆積する。第2バリアメタル層116は、例えば、タンタル窒化物(膜厚が5〜40nm)とタンタル(膜厚が5〜40nm)との積層構造としてよい。さらに、電解めっき法等により、シード層の銅をシードとして銅をさらに堆積させることで、溝115’を全て配線材料の銅で充填する。そして、CMP法によって、表面の余分な銅と第2バリアメタル層116とを除去し、第2絶縁層113の表面と第2導電層115の表面とを平坦にする。これにより、第2導電層115が形成される。

0128

以上のように、第1実施例の構成および製法によれば、第2絶縁層中に変質層が形成されないようにすることができる。これにより、寄生容量の増加を防止し、寄生容量への充放電を抑制することができる。したがって、不揮発性記憶装置の読み取り、書き込み動作に必要な消費電力を従来よりも低減すると共に、不揮発性記憶装置を高速に動作させることができる。

0129

第1実施例においても、第1実施形態およびその変形例と同様の変形が可能である。

0130

(第2実施形態)
第2実施形態の不揮発性記憶装置は、第1実施形態の不揮発性記憶装置と比較して、第1導電層の上に拡散防止層が形成されている点が異なる。

0131

第2実施形態の不揮発性記憶装置の製造方法は、第1実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第1導電層を覆うように拡散防止層をし、コンタクトは、犠牲層と拡散防止層とを貫通して第1導電層に接触するように形成される。

0132

第2実施形態の不揮発性記憶装置は、第1実施形態の不揮発性記憶装置であって、さらに、第1導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第1導電層に接している。

0133

かかる構成では、例えばエッチングにより抵抗変化素子10を形成する場合に、第1導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセス(エッチングにより抵抗変化素子10を形成する以降の工程)における導電層の拡散および導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0134

図5は、第2実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図5を参照しつつ、第2実施形態の不揮発性記憶装置200について説明する。

0135

図5に示す例において、不揮発性記憶装置200は、拡散防止層4を備えている。

0136

拡散防止層4は、第1導電層1を覆うように形成されている。拡散防止層4は、例えば、シリコン窒化物や、シリコン窒化物以外の他の窒化物(例えば、SiCN)で構成される。これらの窒化物の層厚は30〜200nmとしてよい。

0137

コンタクト6は、拡散防止層4を貫通して第1導電層1に物理的に接している。

0138

以上の点を除き、不揮発性記憶装置200は、第1実施形態の不揮発性記憶装置100と同様の構成である。よって、図5図1とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0139

第2実施形態においても、第1実施形態およびその変形例と同様の変形が可能である。

0140

[第2実施例]
以下に、第2実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図6図7Eを参照しつつ第2実施例を説明する。

0141

第2実施例の不揮発性記憶装置1Bは、第1実施例の不揮発性記憶装置1Aと比較して、第1導電層103の上方に第1拡散防止層104および第2拡散防止層117が形成されている点で異なる。

0142

<装置構成>
先ず、不揮発性記憶装置1Bの構成について、図6を参照しつつ説明する。図6は、第2実施例における不揮発性記憶装置1Bの概略構成を示す断面図である。図6では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Bとして示されている。

0143

すなわち、不揮発性記憶装置1Bは、図6と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置1Bは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。

0144

図6に示すように、不揮発性記憶装置1Bは、第1拡散防止層104と、第2拡散防止層117と、を備える。

0145

第1拡散防止層104は、第1絶縁層101および第1導電層103を被覆する。コンタクト106は、第1拡散防止層104と犠牲層105とを貫通して第1導電層103に接続されている。第2絶縁層113は、第1拡散防止層104上に形成される。第2拡散防止層117は、第2絶縁層113および第2導電層115を覆うように形成される。

0146

第1拡散防止層104および第2拡散防止層117は、第2実施例では、シリコン窒化物(層厚が30〜200nm)で構成される。なお、第1拡散防止層104および第2拡散防止層117は、シリコン窒化物以外の他の窒化物(例えば、SiCN)等で構成されてもよい。

0147

以上の点を除き、第2実施例の不揮発性記憶装置1Bは、第1実施例の不揮発性記憶装置1Aと同様の構成である。よって、図6と図3とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。

0148

<製造方法>
第2実施例における不揮発性記憶装置1Bの製造方法の一例について、図7Aから図7Eを参照しつつ説明する。

0149

図7Eに、犠牲材料層105’を第1拡散防止層104が露出するまでドライエッチングする工程を示している。この工程以後の工程は、図4Fから図4Hに示す工程と同様であるので、以下ではその説明を省略する。

0150

第2実施例の製造方法は、第1実施例の製造方法と比較して、第1拡散防止層104および第2拡散防止層117を形成する工程を有する点で異なる。

0151

はじめに、図7Aに示すように、トランジスタなどが予め形成されている半導体基板(図示せず)上に第1絶縁層101を形成する。続いて、第1絶縁層101中に第1導電層103を形成するこれについては、第1実施例で述べた形成方法と同じであるので、説明を省略する。

0152

その後、プラズマCVD等を用いてシリコン窒化物を30〜200nm程度堆積させることで、第1絶縁層101及び第1導電層103上を覆う第1拡散防止層104を形成する。

0153

次に、第1拡散防止層104上に犠牲材料層105’を堆積させる。必要であればCMP法により表面の段差緩和を行う。

0154

続いて、フォトリソグラフィー及びドライエッチングにより第1導電層103上の所定の位置に、犠牲材料層105’及び第1拡散防止層104を貫通して第1導電層103を露出するように、コンタクトホールを形成する。コンタクトホールの孔径は、第2実施例では、50〜300nmに設定する。

0155

なお、第1導電層103の幅がコンタクトホールの径より小さい場合には、第1実施例で述べたように、セル電流が変動する可能性があるので、第1導電層103の幅をコンタクトホールの径より大きくしてもよい。

0156

次に、コンタクトホール内にコンタクト106を埋め込み形成する。これについては、上述した第1実施例で述べた形成方法と同じであるので、説明を省略する。

0157

次に、図7Bから図7Dに示すように、コンタクト106の上面に、抵抗変化素子110を形成する。図7Bから図7Dの工程は、第1実施例の図4Bから図4Dの工程と同様とすることができる。よって、詳細な説明を省略する。

0158

次に、図7Eに示すように、抵抗変化素子110の第2電極109をマスクとして、もしくは第2電極109上に配置したハードマスク111をマスクとして、犠牲材料層105’を第1拡散防止層104が露出するまでドライエッチングする。これによって、犠牲層105が形成される。

0159

第2実施例では、シリコン酸化物で構成される犠牲材料層105’をドライエッチングする工程には、例えば、チャンバー圧力を2.1Paとして、エッチングガスとしてC5F8、O2及びArを、それぞれ、17sccm、23sccm及び500sccmの流量で用いる。この場合、シリコン窒化物のエッチングレートは、シリコン酸化物のそれと比べて1/20と小さい。そのため、第1拡散防止層104はほとんどエッチングされることがない。すなわち、第1拡散防止層104がエッチストッパ層として機能する。

0160

その後、第2絶縁層113と第2導電層115とを形成した後、プラズマCVD等を用いて窒化シリコン層を30〜200nm(例えば50nm)堆積させる。これによって、第2導電層115および第2絶縁層113を覆う第2拡散防止層117を形成する。

0161

第2実施例では、犠牲材料層をエッチングする時に第1導電層103が露出することを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止することができる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0162

第2実施例においても、第1実施形態、第2実施形態およびそれらの変形例と同様の変形が可能である。

0163

(第3実施形態)
第3実施形態の不揮発性記憶装置は、第1実施形態の不揮発性記憶装置と比較して、抵抗変化素子の側壁に側壁保護層が形成されている点が異なる。

0164

第3実施形態の不揮発性記憶装置の製造方法は、第1実施形態の不揮発性記憶装置の製造方法であって、さらに、抵抗変化素子を形成した後、エッチングをする前に、絶縁材料を用いて抵抗変化素子の側壁を覆うように側壁保護層を形成し、エッチングは、平面視において側壁保護層の外縁と犠牲層の外縁とが一致するように犠牲層を除去するものである。

0165

第3実施形態の不揮発性記憶装置は、第1実施形態の不揮発性記憶装置であって、さらに、絶縁材料を用いて抵抗変化素子の側壁を覆うように形成された側壁保護層と、抵抗変化素子および側壁保護層と第1導電層との間に配置され第1導電層上に形成された犠牲層と、を備え、コンタクトは犠牲層を貫通し、平面視において、側壁保護層の外縁と犠牲層の外縁とが一致し、絶縁層は、側壁保護層および犠牲層と接している。

0166

かかる構成では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積ばらつくことを抑制できる。

0167

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0168

図8は、第3実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図8を参照しつつ、第3実施形態の不揮発性記憶装置300について説明する。

0169

図8において、不揮発性記憶装置300は、側壁保護層12を備えている。側壁保護層12は、絶縁材料を用いて抵抗変化素子10の側壁を覆うように形成されている。側壁保護層12は、抵抗変化素子10の側壁の少なくとも一部を覆うように形成されていてもよい。

0170

犠牲層5は、抵抗変化素子10および側壁保護層12と、第1導電層1との間に配置され第1導電層1上に形成されている。コンタクト6は犠牲層5を貫通して第1導電層1と接している。

0171

平面視において、側壁保護層12の外縁と犠牲層5の外縁とが一致する。絶縁層13は、側壁保護層12および犠牲層5と物理的に接している。

0172

以上の点を除き、不揮発性記憶装置200は、第1実施形態の変形例にかかる不揮発性記憶装置100Aと同様の構成とすることができる。よって、図8図2とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0173

第3実施形態においても、第1実施形態、第2実施形態およびそれらの変形例と同様の変形が可能である。

0174

[第3実施例]
以下に、第3実施形態に係る不揮発性記憶装置1Cおよびその製造方法の一例として、図9図10Fを参照しつつ第3実施例を説明する。

0175

第3実施例の不揮発性記憶装置1Cは、第1実施例の不揮発性記憶装置1Aと比較して、抵抗変化素子110の側壁に側壁保護層112が形成されている点で異なる。

0176

<装置構成>
まず、不揮発性記憶装置1Cの構成について、図9を参照しつつ説明する。図9は、第3実施例における不揮発性記憶装置1Cの概略構成を示す断面図である。図9では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Cとして示されている。

0177

すなわち、不揮発性記憶装置1Cは、図9と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置1Cは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。

0178

図9に示すように、不揮発性記憶装置1Cは、側壁保護層112を備える。側壁保護層112は、抵抗変化素子110の側壁を被覆する。側壁保護層112は、絶縁材料を用いて形成される。側壁保護層112は、第3実施例では、シリコン窒化物(層厚が10〜50nm)で構成される。また、側壁保護層112は、抵抗変化素子110の側壁を覆いかつ犠牲層105の上に形成されている。側壁保護層112は、シリコン窒化物以外の酸化物(例えばTiOx、AlOx)、窒化物(例えばAlN、TiN)、及び酸窒化物(例えばSiON)等で構成されてもよい。

0179

第1電極107の下面および側壁保護層112の下面は同一平面上に存在する。犠牲層105は、第1電極107および側壁保護層112と、第1導電層103との間に配置される。

0180

以上の点を除き、第3実施例の不揮発性記憶装置1Cは、第1実施例の不揮発性記憶装置1Aと同様の構成とすることができる。よって、図9と図3とで同一の符号および名称を付して詳細な説明を省略する。

0181

<製造方法>
第3実施例における不揮発性記憶装置1Cの製造方法の一例について、図10Aから図10Fを参照しつつ説明する。

0182

第3実施例の製造方法は、第1実施例の製造方法と比較して、図10Aおよび図10Bに示す側壁保護層112を形成する工程と、図10Cに示す、抵抗変化素子110と側壁保護層112をマスクとして犠牲材料層105’をエッチングする工程とを有する点で異なる。

0183

図10Aに、側壁保護材料層112’を形成する工程を示している。この工程以前の工程は、図4Aから図4Dに示す工程と同様であるので、以下ではその説明を省略する。

0184

図10Cに、抵抗変化素子110と側壁保護層112をマスクとして犠牲材料層105’をエッチングする工程を示している。この工程以後の工程(図10Dから図10F)は、図4Fから図4Hに示す工程と同様であるので、以下ではその説明を省略する。

0185

第3実施例の製造方法では、先ず、第1実施例の第1の製造方法と同様の方法で、図4Aから図4Dに示す抵抗変化素子110を形成する工程までを実行する。

0186

その後、図10Aに示すように、抵抗変化素子110が形成された犠牲材料層105’上に、プラズマCVDを用いて、側壁保護材料層112’(層厚は70nm)を堆積する。側壁保護材料層112’はシリコン窒化物で構成される。

0187

ここで、凸部に対してステップカバレッジ性が良いシリコン窒化物を成膜する方法としては、通常、減圧CVDが用いられる。減圧CVDは、反応分子平均自由行程が長いため、ステップカバレッジの良い薄膜を堆積できる。しかし、減圧CVDでは成膜チャンバー内の温度が650〜800℃という高温下で成膜するため、配線形成後に用いることは難しい。

0188

そこで、第3実施例では、減圧CVDに比べて低い温度(250〜400℃)で成膜できるプラズマCVDを用いて、シリコン窒化物で構成される側壁保護材料層112’を堆積してもよい。

0189

抵抗変化素子110の断面形状は、側壁のテーパ角が90°未満の台形状になっている。このため、減圧CVDに比べて、ステップカバレッジ性が劣るプラズマCVDを用いても、抵抗変化素子110の側壁をコンフォーマル被膜して、シリコン窒化物から構成される側壁保護材料層112’を形成できる。ここで、「コンフォーマル」とは形状適応性という意味である。コンフォーマルに被膜するとは、抵抗変化素子110(抵抗変化素子110上にハードマスク111が存在している場合は、抵抗変化素子110とハードマスク111との積層体)の上面及び側面に隙間なく、また途切れなく、ほぼ均一な層厚の側壁保護材料層112’を形成することを意味している。また、スパッタリングを用いて、シリコン窒化物で構成される側壁保護材料層112’を成膜してもよい。シリコン窒化物のスパッタリングによる成膜には、例えば、多結晶シリコンをターゲットとして用いて、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法を用いるとよい。これは、所謂、反応性スパッタ法と呼ばれる方法である。

0190

次に、図10Bに示すように、側壁保護材料層112’にエッチバックを行うことで、抵抗変化素子110の側壁部分以外(第2電極109上及び犠牲材料層105’上)の側壁保護材料層112’を除去し、側壁保護層112を形成する。

0191

シリコン窒化物から構成される側壁保護材料層112’をエッチバックする方法として、反応性イオンエッチングRIE)を用いた場合、一般的に、イオン入射方向(縦方向)へのエッチング速度が、イオン入射方向でない方向(横方向)へのエッチング速度より速い。よって、抵抗変化素子110の側壁部分にのみ側壁保護層112を残すことができる。

0192

次に、図10Cに示すように、抵抗変化素子110の第2電極109(もしくは第2電極109上のハードマスク111)と側壁保護層112とをマスクとして、犠牲材料層105’を第1絶縁層101が露出するまでドライエッチングする。

0193

第3実施例では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

0194

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0195

第3実施例においても、第1実施形態、第2実施形態、第3実施形態およびそれらの変形例と同様の変形が可能である。

0196

(第4実施形態)
第4実施形態の不揮発性記憶装置は、第3実施形態の不揮発性記憶装置と比較して、第1導電層の上に拡散防止層が形成されている点が異なる。

0197

第4実施形態の不揮発性記憶装置の製造方法は、第3実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第1導電層を覆うように拡散防止層を形成し、コンタクトは、犠牲層と拡散防止層とを貫通して第1導電層に接続するように形成される。

0198

第4実施形態の不揮発性記憶装置は、第3実施形態の不揮発性記憶装置であって、さらに、第1導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第1導電層に接している。

0199

かかる構成では、例えばエッチングにより抵抗変化素子10を形成する場合に、第1導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセスにおける導電層の拡散よび導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0200

図11は、第4実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図11を参照しつつ、第4実施形態の不揮発性記憶装置400について説明する。

0201

図11に示す例において、不揮発性記憶装置400は、拡散防止層4を備えている。

0202

拡散防止層4は、第1導電層1を覆うように形成されている。拡散防止層4は、例えば、シリコン窒化物や、シリコン窒化物以外の他の窒化物(例えば、SiCN)で構成される。層厚は30〜200nmとしてよい。

0203

コンタクト6は、拡散防止層4を貫通して第1導電層1に物理的に接触している。図11に示す例では、コンタクト6は、犠牲層5と拡散防止層4とを貫通して第1導電層1に物理的に接している。

0204

以上の点を除き、不揮発性記憶装置400は、第3実施形態の不揮発性記憶装置300と同様の構成である。よって、図11図8とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0205

第4実施形態においても、第1実施形態、第2実施形態、第3実施形態およびそれらの変形例と同様の変形が可能である。

0206

[第4実施例]
以下に、第4実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図12から図13Cを参照しつつ第4実施例を説明する。

0207

第4実施例の不揮発性記憶装置1Dは、第3実施例の不揮発性記憶装置1Cと比較して、第1導電層1の上方に第1拡散防止層104および第2拡散防止層117が存在している点で異なる。

0208

<装置構成>
まず、不揮発性記憶装置1Dの構成について、図12を参照しつつ説明する。図12は、第4実施例における不揮発性記憶装置1Dの概略構成を示す断面図である。図12では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Dとして示されている。

0209

すなわち、不揮発性記憶装置1Dは、図12と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置1Dは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。

0210

図12に示すように、不揮発性記憶装置1Dは、第1拡散防止層104と第2拡散防止層117とを備える。

0211

第1拡散防止層104および第2拡散防止層117は、第2実施例で説明したものと同様の構成とすることができる。よって、詳細な説明を省略する。

0212

コンタクト106は、第1拡散防止層104と犠牲層105とを貫通して第1導電層103に接している。第2絶縁層113は、第1拡散防止層104上に形成される。

0213

以上の点を除き、第4実施例の不揮発性記憶装置1Dは、第3実施例の不揮発性記憶装置1Cと同様の構成である。よって、図12図9とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。

0214

<製造方法>
第4実施例における不揮発性記憶装置1Dの製造方法の一例について、図13Aから図13Cを参照しつつ説明する。

0215

第4実施例の製造方法は、第3実施例の製造方法と比較して、第1拡散防止層104および第2拡散防止層117を形成する工程と、抵抗変化素子110と側壁保護層112をマスクとして第1拡散防止層104が露出するまで犠牲材料層105’をエッチングする工程を有する点である。

0216

図13Aに、側壁保護材料層112’を形成する工程を示している。この工程以前の工程は、図4Aから図4Dに示す工程と同様であるので、以下ではその説明を省略する。

0217

図13Cに、抵抗変化素子110と側壁保護層112をマスクとして犠牲材料層105’をエッチングする工程を示している。この工程以後の工程は、図4Fから図4Hに示す工程と同様であるので、以下ではその説明を省略する。

0218

第4実施例の製造方法では、まず、第2実施例と同様の方法で、図4Aから図4Dに示す抵抗変化素子110を形成するまでの工程を実行する。

0219

その後、図13Aに示すように、抵抗変化素子110が形成された犠牲材料層105’上に、プラズマCVDを用いて、側壁保護材料層112’(層厚は70nm)を堆積する。側壁保護材料層112’はシリコン窒化物で構成される。

0220

ここで、シリコン窒化物で構成される側壁保護材料層112’の形成は、上述した第3実施例と同様に形成してよい。また、第3実施例で述べたように、スパッタリングを用いて、シリコン窒化物で構成される側壁保護材料層112’を成膜してもよい。

0221

次に、図13Bに示すように、側壁保護材料層112’にエッチバックを行うことで、抵抗変化素子110の側壁部分以外(第2電極109上及び犠牲材料層105’上)の側壁保護材料層112’を除去し、側壁保護層112を形成する。側壁保護材料層112’をエッチバックして側壁保護層112を形成する方法については、第3実施例に関する図10Bの説明で述べた通りであるので、説明を省略する。

0222

なお、第2電極109の上面の四角は丸みを帯びていてもよい。

0223

次に、図13Cに示すように、抵抗変化素子110の第2電極109もしくは第2電極109上のハードマスク111と、側壁保護層112とをマスクとして、犠牲材料層105’を第1拡散防止層104が露出するまでドライエッチングする。

0224

なお、第4実施例で、シリコン酸化物で構成される犠牲材料層105’をドライエッチングする工程でのチャンバー圧力やエッチングガスは、例えば第2実施例で述べた通りとすることできる。これについては説明を省略する。

0225

第4実施例では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

0226

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0227

さらに、犠牲材料層をエッチングする時に第1導電層が露出することを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止することが可能となる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0228

第4実施例においても、第1実施形態、第2実施形態、第3実施形態、第4実施形態およびそれらの変形例と同様の変形が可能である。

0229

(第5実施形態)
第5実施形態の不揮発性記憶装置は、第1実施形態の変形例にかかる不揮発性記憶装置と比較して、抵抗変化素子の側壁および犠牲層の側壁に側壁保護層が形成されている点が異なる。

0230

第5実施形態の不揮発性記憶装置の製造方法は、第1実施形態の不揮発性記憶装置の製造方法であって、エッチングは、平面視において抵抗変化素子の外縁と犠牲層の外縁とが一致するように犠牲層を除去し、さらに、エッチングの後、第2導電層を形成する前に、絶縁材料を用いて抵抗変化素子の側壁および犠牲層の側壁を覆うように側壁保護層を形成する工程を備える。

0231

第5実施形態の不揮発性記憶装置は、第1実施形態の不揮発性記憶装置であって、さらに、抵抗変化素子と第1導電層との間に配置され第1導電層上に形成された犠牲層と、絶縁材料を用いて抵抗変化素子および犠牲層の側壁を覆うように形成された側壁保護層と、を備え、コンタクトは犠牲層を貫通し、平面視において、抵抗変化素子の外縁と犠牲層の外縁とが一致し、絶縁層は、側壁保護層と接している。

0232

かかる構成では、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

0233

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0234

図14は、第5実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図14を参照しつつ、第5実施形態の不揮発性記憶装置500について説明する。

0235

図14において、不揮発性記憶装置500は、犠牲層5と側壁保護層12を備えている。犠牲層5は、抵抗変化素子10と第1導電層1との間に配置され第1導電層1上に形成されている。側壁保護層12は、絶縁材料を用いて抵抗変化素子10の側壁および犠牲層5の側壁を覆うように形成されている。側壁保護層12は、抵抗変化素子10の側壁の少なくとも一部および犠牲層5の側壁の少なくとも一部を覆うように形成されていてもよい。コンタクト6は犠牲層5を貫通して第1導電層1と接している。

0236

平面視において、抵抗変化素子10の外縁と犠牲層5の外縁とが一致する。絶縁層13は、側壁保護層12と物理的に接している。

0237

以上の点を除き、不揮発性記憶装置500は、第1実施形態の変形例にかかる不揮発性記憶装置100Aと同様の構成とすることができる。よって、図14図2とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0238

第5実施形態においても、第1実施形態、第2実施形態、第3実施形態、第4実施形態およびそれらの変形例と同様の変形が可能である。

0239

[第5実施例]
以下に、第5実施形態に係る不揮発性記憶装置1Eおよびその製造方法の一例として、図15から図16Eを参照しつつ第5実施例を説明する。

0240

第5実施例の不揮発性記憶装置1Eは、第1実施例の不揮発性記憶装置1Aと比較して、抵抗変化素子110の側壁および犠牲層105の側壁に側壁保護層112が形成されている点で異なる。

0241

<装置構成>
まず、第5実施例における抵抗変化素子110および側壁保護層112を備える不揮発性記憶装置1Eの構成について、図15を参照しつつ説明する。図15は、第5実施例における不揮発性記憶装置1Eの概略構成を示す断面図である。図15では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Eとして示されている。

0242

すなわち、不揮発性記憶装置1Eは、図15と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置1Eは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。

0243

図15に示すように、側壁保護層112を備える。側壁保護層112は、抵抗変化素子110の側壁および犠牲層105の側壁を被覆する。側壁保護層112は、絶縁材料を用いて形成される。

0244

側壁保護層112は、第5実施例では、上述した第3実施例と同様の材料を用いてよい。

0245

以上の点を除き、第5実施例の不揮発性記憶装置1Eは、第1実施例の不揮発性記憶装置1Aと同様の構成とすることができる。よって、図15と図3とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。

0246

<製造方法>
第5実施例における不揮発性記憶装置1Eの製造方法の一例について、図16Aから図16Eを参照しつつ説明する。

0247

第5実施例の製造方法は、第1実施例の製造方法と比較して、図16A図16Bに示す、側壁保護層112を形成する工程を有する点で異なる。

0248

図16Aに、シリコン窒化物で構成される側壁保護材料層112’を形成する工程を示している。この工程以前の工程は、図4Aから図4Eに示す工程と同様であるので、以下ではその説明を省略する。

0249

図16Aに、シリコン窒化物で構成される側壁保護材料層112’を形成する工程を示しており、また、図16Bに、シリコン窒化物で構成される側壁保護層112を形成する工程を示している。これらの工程は、犠牲材料層105’が第1絶縁層101の上面までエッチングされている点以外は、図10A図10Bに示す工程と同様であるので、以下ではその説明を省略する。

0250

図16Cに、第2絶縁層113を堆積する工程を示している。この工程以後の工程は、図4Fから図4Hに示す工程と同様であるので、以下ではその説明を省略する。

0251

第5実施例では、側壁保護層112が抵抗変化素子110と犠牲層105の両者を覆っているため、図9図12の構成と比べると、犠牲層105を相対的に少なくすることができる。

0252

また、抵抗変化素子の側壁が側壁保護層で被覆されていることで、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

0253

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0254

(第6実施形態)
第6実施形態の不揮発性記憶装置は、第5実施形態の不揮発性記憶装置と比較して、第1導電層の上に拡散防止層が形成されている点で異なる。

0255

第6実施形態の不揮発性記憶装置の製造方法は、第5実施形態の不揮発性記憶装置の製造方法であって、さらに、犠牲層を形成する前に、第1導電層を覆うように拡散防止層を形成し、コンタクトは、犠牲層と拡散防止層とを貫通して第1導電層に接続するように形成される。

0256

第6実施形態の不揮発性記憶装置は、第5実施形態の不揮発性記憶装置であって、さらに、第1導電層を覆うように形成された拡散防止層を備え、コンタクトは、拡散防止層を貫通して第1導電層に物理的に接している。

0257

かかる構成では、例えばエッチングにより抵抗変化素子10を形成する場合に、第1導電層がエッチングガスに曝されることを防止できる。これにより、ポストプロセスにおける導電層の拡散および導電層の変質を防止できる。したがって、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0258

図17は、第6実施形態における不揮発性記憶装置の概略構成の一例を示す断面図である。以下、図17を参照しつつ、第6実施形態の不揮発性記憶装置600について説明する。

0259

図17に示す例において、不揮発性記憶装置600は、拡散防止層4を備えている。拡散防止層4は、第2実施形態の拡散防止層4と同様の構成であるので、詳細な説明を省略する。

0260

コンタクト6は、拡散防止層4を貫通して第1導電層1に物理的に接している。図17に示す例では、コンタクト6は、犠牲層5と拡散防止層4とを貫通して第1導電層1に物理的に接している。

0261

以上の点を除き、不揮発性記憶装置600は、第5実施形態の不揮発性記憶装置500と同様の構成とすることができる。よって、図17図14とで共通する構成要素については同一の符号および名称を付して、詳細な説明を省略する。

0262

第6実施形態においても、第1実施形態、第2実施形態、第3実施形態、第4実施形態、第5実施形態およびそれらの変形例と同様の変形が可能である。

0263

[第6実施例]
以下に、第6実施形態に係る不揮発性記憶装置およびその製造方法の一例として、図18図19Bを参照しつつ第6実施例を説明する。

0264

第6実施例の不揮発性記憶装置1Fは、第5実施例の不揮発性記憶装置1Eと比較して、第1導電層の上方に第1拡散防止層104および第2拡散防止層117が存在している点で異なる。

0265

[素子の構成]
先ず、第6実施例における抵抗変化素子110および側壁保護層112を備える不揮発性記憶装置1Fの構成について、図18を参照しつつ説明する。図18は、第6実施例における不揮発性記憶装置1Fの構成例を示す断面図である。図18では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分のうちの1個のメモリセルに関わる構成が、不揮発性記憶装置1Fとして示されている。

0266

すなわち、不揮発性記憶装置1Fは、図18と同様の不揮発性記憶装置を複数備える。具体的には、不揮発性記憶装置1Fは、アレイ状に配置された複数のメモリセルアレイを有し、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。

0267

図18に示すように、不揮発性記憶装置1Fは、第1拡散防止層104と第2拡散防止層117とを備える。

0268

第1拡散防止層104および第2拡散防止層117は、第2実施例で説明したものと同様の構成とすることができる。よって、詳細な説明を省略する。

0269

コンタクト106は、第1拡散防止層104と犠牲層105とを貫通して第1導電層103に接している。第2絶縁層113は、第1拡散防止層104上に形成される。

0270

以上の点を除き、第6実施例の不揮発性記憶装置1Fは、第5実施例の不揮発性記憶装置1Eと同様の構成である。よって、図18図15とで共通する構成要素については、同一の符号および名称を付して詳細な説明を省略する。

0271

<製造方法>
第6実施例における不揮発性記憶装置1Fの製造方法の一例について、図19Aおよび図19Bを参照しつつ説明する。

0272

第6実施例の製造方法は、第2実施例の製造方法と比較して、図19Aに示す側壁保護材料層112’、図19Bに示す側壁保護層112を形成する工程を有する点である。

0273

図19Aに、シリコン窒化物で構成される側壁保護材料層112’を形成する工程を示している。この工程以前の工程は、図7A図7Eに示す工程と同様であるので、以下ではその説明を省略する。

0274

図19Aに、シリコン窒化物で構成される側壁保護材料層112’を形成する工程を示しており、図19Bに示すシリコン窒化物で構成される側壁保護層112を形成する工程を示している。これらの工程は、図16A図16Bに示す工程と同様であるので、以下ではその説明を省略する。

0275

また、図19Bに示すシリコン窒化物で構成される側壁保護層112を形成する工程以後の工程は、図16Cから図16Eに示す工程と同様であるので、以下ではその説明を省略する。
図16Eに示す工程と同様に、第2導電層115、第2絶縁層113、引き出しコンタクト114を形成した後、最後に、第2拡散防止層117を形成する。この際には、第2絶縁層113と第2導電層115とを形成した後、プラズマCVD等を用いて窒化シリコン層を30〜200nm、例えば50nm程度堆積させる。これによって、第2導電層115および第2絶縁層113を覆う第2拡散防止層117を形成する。

0276

第6実施例では、側壁保護層112が抵抗変化素子110と犠牲層105の両者を覆っているため、図9図12の構成と比べると、犠牲層105を総体的に少なくすることができる。

0277

また、抵抗変化素子の側壁が側壁保護層で被覆されている。このため、抵抗変化素子形成後の製造工程における絶縁層の成膜工程及び熱処理工程において、抵抗変化層の側面から酸化が進行することを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。

0278

さらに、抵抗変化素子の側壁が側壁保護層で被覆されていることで、第2導電層を形成する工程において、第2導電層と抵抗変化層との間にリークパスが形成されることを防止できる。また、側壁保護層が存在しているため、第2導電層を第2電極の上面で規定される平面より下方まで形成することができ、第2電極と第2導電層とを確実に接触させることが可能となる。これらにより、抵抗変化層に流れる電流密度のばらつきが低減され、電気的な不良が減少し、歩留りの低下を防止し、信頼性を向上させることができる。

0279

(第1実施例〜第6実施例の変形例)
第1実施例〜第6実施例では、基板上に、第1電極107、第1抵抗変化層108x、第2抵抗変化層108y、第2電極109の順に各層を積層する場合を例に説明したが、積層する順序が逆であってもよい。即ち、基板上に、第2電極109、第2抵抗変化層108y、第1抵抗変化層108x、第1電極107の順に各層を積層してもよい。

0280

また、側壁保護層112にはシリコン窒化物以外に、絶縁性を有し、かつ酸素バリア性を有する酸化物、窒化物、又は酸窒化物(例えば、アルミニウム酸化物又はチタン酸化物等)を用いてもよい。

0281

以上、不揮発性記憶装置、およびそれらの製造方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。

0282

本開示は、抵抗変化型の不揮発性記憶装置、および、不揮発性記憶装置の製造方法を提供するものであり、安定動作し、信頼性の高い不揮発性メモリを実現することができるので、抵抗変化型の不揮発性記憶装置を用いて構成される不揮発性メモリを用いる種々の電子機器分野に有用である。

0283

1 第1導電層
1A不揮発性記憶装置
1B 不揮発性記憶装置
1C 不揮発性記憶装置
1D 不揮発性記憶装置
1E 不揮発性記憶装置
1F 不揮発性記憶装置
3絶縁層
4拡散防止層
5犠牲層
6コンタクト
7 第1電極
8抵抗変化層
9 第2電極
10抵抗変化素子
12側壁保護層
13 絶縁層
15 第2導電層
100 不揮発性記憶装置
100A 不揮発性記憶装置
101 第1絶縁層
102 第1バリアメタル層
103 第1導電層
104 第1拡散防止層
105 犠牲層
105’犠牲材料層
106 コンタクト
107 第1電極
107’ 第1電極材料層
108 抵抗変化層
108’抵抗変化材料層
108x 第1抵抗変化層
108x’第1抵抗変化材料層
108y 第2抵抗変化層
108y’第2抵抗変化材料層
109 第2電極
109’ 第2電極材料層
110 抵抗変化素子
111ハードマスク
111’ハードマスク膜
112 側壁保護層
112’側壁保護材料層
113 第2絶縁層
114 引き出しコンタクト
114’コンタクトホール
115 第2導電層
115’ 溝
116 第2バリアメタル層
117 第2拡散防止層
200 不揮発性記憶装置
300 不揮発性記憶装置
400 不揮発性記憶装置
500 不揮発性記憶装置
600 不揮発性記憶装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ