図面 (/)

技術 リセット機能付き電子機器

出願人 日本無線株式会社
発明者 杉崎裕吾竹厚善生
出願日 2014年6月27日 (6年5ヶ月経過) 出願番号 2014-132783
公開日 2016年1月21日 (4年11ヶ月経過) 公開番号 2016-012199
状態 特許登録済
技術分野 計算機・初期化 デバッグ/監視
主要キーワード 手動スキャン キー押下処理 防水機構 タスクフロー 自動スキャン 押しボタン式スイッチ 通常キー ハードリセット
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2016年1月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

簡便な操作により、容易・確実かつ安全に電子機器のCPUのリセット再起動ができる、リセット機能付き電子機器を提供する。

解決手段

電子機器1にキースキャン回路31とリセット回路32を備えたFPGA3を外付けし、キーパネル2とCPU4と通信自在に接続する。CPU4が正常に動作している状態にあるときは、キー操作により、FPGA3とCPU4がキースキャン情報の送受信を行う。一方、キー21が押下されて一定時間経過後も、CPU4との通信が行われない場合には、予めCPU4で設定され、FPGA3に記憶された所定のキー21Aを押下することで、FPGA3からCPU4にリセット信号が送られ、CPU4をリセットする。

概要

背景

パソコン携帯電話スマートフォン等の電子機器は、その使用中に様々な原因によりフリーズ(「ハングアップ」、「ストール」、「暴走」、または「固まる」等といわれることもあるが、本願では「フリーズ」で統一する。)といわれる状態になり、外部操作に対して反応しなくなり、正常な操作ができなくなる事態が発生することがある。

ここで、フリーズした電子機器をリセットして、フリーズ状態から解放し、正常な状態に戻すためには、例えば、電子機器の電源を切断したり、電池を外したりするなどして、強制的に当該電子機器を停止させた後、電源の接続、電池の再装着を行い、再起動させる方法がある。また、CPUのウォッチドッグタイマ(WDT)により、定期的にプログラム動作状態監視を行い、フリーズが発生した場合には、自動的にリセットを行わせる方法もある。

さらに、電源キーや、リセットスイッチ等の特定の押しボタン式スイッチを、使用者が一定時間押下することで、リセットを行う方法がある(例えば、特許文献1〜3参照)。

概要

簡便な操作により、容易・確実かつ安全に電子機器のCPUのリセットと再起動ができる、リセット機能付き電子機器を提供する。 電子機器1にキースキャン回路31とリセット回路32を備えたFPGA3を外付けし、キーパネル2とCPU4と通信自在に接続する。CPU4が正常に動作している状態にあるときは、キー操作により、FPGA3とCPU4がキースキャン情報の送受信を行う。一方、キー21が押下されて一定時間経過後も、CPU4との通信が行われない場合には、予めCPU4で設定され、FPGA3に記憶された所定のキー21Aを押下することで、FPGA3からCPU4にリセット信号が送られ、CPU4をリセットする。

目的

本発明は、簡便な操作により、容易・確実かつ安全にCPUのリセットと再起動ができる、リセット機能付き電子機器を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数のキーが配列されたキーパネルと、前記キーパネルをスキャンして、前記キーパネルの操作状態に関するキースキャン情報を取得する外部回路と、前記外部回路と独立して動作し、前記外部回路と送受信可能に接続されたCPUと、を備え、前記外部回路は、前記キーが押下されると割込信号を前記CPUに送信し、前記CPUは、前記割込信号を受信すると前記キースキャン情報の取得を要求する要求信号を前記外部回路に送信し、前記外部回路は、所定のキーが押下されて前記割込信号を前記CPUに送信した後に、所定時間以内に前記要求信号を受信しない場合に、前記CPUをリセットするリセット手段を備える、ことを特徴とするリセット機能付き電子機器

請求項2

任意の前記キーを前記所定のキーとして設定自在となっている、ことを特徴とする請求項1記載のリセット機能付き電子機器。

技術分野

0001

本発明は、電子機器が動作中にフリーズしたとき、CPUをリセットして再起動するための機能を備えた、リセット機能付き電子機器に関する。

背景技術

0002

パソコン携帯電話スマートフォン等の電子機器は、その使用中に様々な原因によりフリーズ(「ハングアップ」、「ストール」、「暴走」、または「固まる」等といわれることもあるが、本願では「フリーズ」で統一する。)といわれる状態になり、外部操作に対して反応しなくなり、正常な操作ができなくなる事態が発生することがある。

0003

ここで、フリーズした電子機器をリセットして、フリーズ状態から解放し、正常な状態に戻すためには、例えば、電子機器の電源を切断したり、電池を外したりするなどして、強制的に当該電子機器を停止させた後、電源の接続、電池の再装着を行い、再起動させる方法がある。また、CPUのウォッチドッグタイマ(WDT)により、定期的にプログラム動作状態監視を行い、フリーズが発生した場合には、自動的にリセットを行わせる方法もある。

0004

さらに、電源キーや、リセットスイッチ等の特定の押しボタン式スイッチを、使用者が一定時間押下することで、リセットを行う方法がある(例えば、特許文献1〜3参照)。

先行技術

0005

特開2010−267188号公報
特開2008−3768号公報
特開2004−140457号公報

発明が解決しようとする課題

0006

ところで、上記の従来のリセット方法、例えば、電源の切断・接続による方法は、電源コンセントが外しにくい場所(例えば事務機器の裏など)にある場合には不便であり、電池の装脱着による方法は、作業中に電池を無くしたり、壊したりする危険性がある。また、後者は特に、防水機構搭載タイプの携帯端末の場合には、電池を脱着しにくい構造になっているため、さらに不便となり、使用者の作業効率を低下させる原因となっている。

0007

一方、WDTを使用したリセット方法については、ブラウザメーラー無線制御ユーザーインターフェースなど、複数のタスクが同時に起動している状態において、WDTが監視できないタスクでフリーズが発生すると、WDTが正常に機能せず、フリーズ状態から脱することができない場合がある。

0008

さらに、特許文献1〜3に記載された先行技術は、上記のとおり、使用者が特定のキーを一定時間長押しすることで、リセットが行われるものであるが、押下する時間は使用者の感覚に左右されるため、誤動作の原因となる恐れがある。また、既存のキーではなく、専用のリセットキーによりリセットを行う場合、当該キーは、使用者が誤って押下することを防止するために、形状や設置場所を、不用意に押せないものにする必要があるため、使用者の利便性欠ける上、そもそも当該キーの設置が構造上、実現困難な場合がある。

0009

そこで本発明は、簡便な操作により、容易・確実かつ安全にCPUのリセットと再起動ができる、リセット機能付き電子機器を提供することを目的とする。

課題を解決するための手段

0010

上記課題を解決するために、請求項1の発明は、リセット機能付き電子機器であって、複数のキーが配列されたキーパネルと、前記キーパネルをスキャンして、前記キーパネルの操作状態に関するキースキャン情報を取得する外部回路と、前記外部回路と独立して動作し、前記外部回路と送受信可能に接続されたCPUと、を備え、前記外部回路は、前記キーが押下されると割込信号を前記CPUに送信し、前記CPUは、前記割込信号を受信すると前記キースキャン情報の取得を要求する要求信号を前記外部回路に送信し、前記外部回路は、所定のキーが押下されて前記割込信号を前記CPUに送信した後に、所定時間以内に前記要求信号を受信しない場合に、前記CPUをリセットするリセット手段を備える、ことを特徴とする。

0011

この発明によれば、電子機器が正常に作動している状態では、外部回路とCPUは、キーが押下されることでキースキャン情報の送受信をする。一方、CPUと外部回路の通信が一定時間以上行われない場合、外部回路は、CPUがフリーズしていると判断する。CPUがフリーズしている場合において、押下されたキーが所定のキーであるときは、外部回路は、リセット手段により、CPUのリセットを行う。

0012

請求項2記載の発明は、請求項1記載のリセット機能付き電子機器であり、任意の前記キーを前記所定のキーとして設定自在となっている、ことを特徴とする。

0013

この発明によれば、任意の既設のキーが、リセットキーとして予め設定される。

発明の効果

0014

請求項1記載の発明によれば、リセットキーである所定のキーが押された後、外部回路とCPUの通信が行われない場合、つまりCPUがフリーズしている場合にのみ、CPUがリセットされる。一方、正常に動作している状態ではCPUと外部回路はキースキャン情報の通信を開始し、CPUはリセットされないため、押し間違えや、押し時間の過不足等に伴う誤動作の心配がなく、安全にリセットを行うことが可能となる。

0015

また、外部回路はCPUやその他のハードウェアソフトウェアとは、物理的にも機能的にも独立した構成となっているため、たとえCPUがフリーズしたとしても、外部回路は正常に動作を続けるので、確実にCPUのリセットを行うことができる。

0016

さらに、WDTによらずにリセットを行うため、多数のタスクを同時に起動している場合に、WDTが監視していないタスクにおいてフリーズが発生した場合でも、確実にリセットを行うことが可能となる。

0017

さらには、電源の切断や電池の取り外しを行う必要がないため、電子機器の設置場所や構造的特徴に左右されることなく、簡便かつ安全にリセットを行うことが可能となる。

0018

また、請求項2記載の発明によれば、正常動作中に予めCPUにて設定した既設のキーをリセットキーとして使用するため、専用のリセットキーを使用するときの課題であった構造上の困難や使用上の不便さは解消される。しかも、任意のキーを所定のキーとして設定自在なため、利便性が高まり、使用者が所定のキーを間違えて押下しないように設定したり、外部から偶然に所定のキーが押下されないように設定したりすることが可能となる。

図面の簡単な説明

0019

この発明の実施の形態に係る電子機器の、リセット用の外部回路周り概略構成ブロック図である。
図1の電子機器における、外部回路のタスクフロー図である。
CPUが正常に動作しているときの、外部回路とCPUの通信動作フロー図である。
CPUがフリーズしているときの、外部回路のリセット動作のフロー図である。

実施例

0020

以下、この発明を図示の実施の形態に基づいて説明する。

0021

図1は、リセット機能付き電子機器1の、リセット用の外部回路周りの概略構成ブロック図である。このリセット機能付き電子機器1は、複数のキーが配列されているキーパネル2と、外部回路としてのFPGA(Field Programmable Gate Array)3と、CPU4を備え、キーパネル2とFPGA3およびFPGA3とCPU4とが、送受信可能・データ伝送可能に接続されている。

0022

キーパネル2は、複数のキー21が配列されたパネルであり、FPGA3によってキー21の押下状態がスキャンされるようになっている。

0023

FPGA3は、所定のプログラムを搭載した集積回路デバイスであり、キースキャン回路31とリセット回路32とを備えている。キースキャン回路31は、キーパネル2をスキャンして、キー21の押下状態に関するキースキャン情報を取得する回路であり、既存のキースキャン回路と同等の構成となっている。すなわち、キーパネル2を列ごとにスキャンして、キー列データを順次取得することで、どのキー21が押下されているかを示すキースキャン情報を取得する。このようなキースキャン情報は、後述するキースキャン動作において、キー列データとして順次CPU4に送信される。

0024

リセット回路32は、リセット信号(リセット手段)を生成してCPU4に送信する回路であり、後述するように、フリーズ状態中に特定キー(所定のキー)21Aが押下された場合に、リセット信号の生成、送信を行う。

0025

また、FPGA3は、CPU4から送信された特定キー21Aを記憶するメモリ・回路を備えている。すなわち、CPU4から送られるリセット用の特定キー21Aの情報をメモリに記憶する。ここで、特定キー21Aとしては、任意のキー21を特定キー21Aとして設定自在となっている。すなわち、リセット機能付き電子機器1を操作して、任意のキー21をリセット用の特定キー21Aに選択、設定すると、このキー21が特定キー21AとしてCPU4からFPGA3に送信される。ここで、本実施形態では、特定キー21Aは複数のキーの組み合わせであり、リセット信号を発信するためには、これらを同時に押下するものとした。

0026

FPGA3は、自動スキャンモードと手動スキャンモードとを有し、通常は自動スキャンモードとなっている。そして、CPU4がフリーズしていない(通常スキャン動作)状態で、自動スキャンモード中にいずれかのキー21が押下されると、割込信号をCPU4に送信する。CPU4からFPGA3に手動スキャン設定信号が送信されると、FPGA3は手動スキャンモードに移行する。以降、要求信号(キーn列目設定、nは正の整数)が送信される度に、順次、FPGA3からCPU4にキースキャン情報をCPU4に送信する。

0027

一方、何らかのキー21が押されて、一定時間以内にCPU4からFPGA3に要求信号が送信されない場合、FPGA3はCPU4がフリーズ状態にあると判定する。この状態で特定キー21Aが同時に押下されると、FPGA3の内部のリセット回路32は、CPU4にリセット信号を送信し、CPU4をリセットする。

0028

FPGA3は、手動スキャンモードでキー21が操作されている間に、一定時間以上CPU4との間で通信が行われなくなった場合には、自動的に自動スキャンモードに移行し、リセット信号を送信するための特定キー21Aをスキャンする。

0029

CPU4は、FPGA3から受信したキースキャン情報に基づいて、つまり、どのキー21が押下されたかに基づいて、所定の処理を行ったりする回路であり、FPGA3とは別個独立して動作する回路である。従って、CPU4が起動していない状態でもFPGA3が起動している場合があり、逆に、FPGA3が起動していない状態でもCPU4が起動している場合がある。

0030

また、CPU4は通常は、FPGA3から送られてくるキースキャン情報のみでなく、様々なタスクを同時に実行している。ただし、フリーズしている状態では、タスク処理ができないため、FPGA3から送られてくるハードリセット信号により再起動する手段しかフリーズから復旧する方法がない。

0031

次に、本構成である、リセット機能付き電子機器1の作用について説明をする。

0032

図2は、FPGA3のリセットタスクフローである。

0033

先ず、キーパネル2の何れかのキー21が押下されると(ステップS1)、FPGA3は、通常の状態では一定時間以内にCPU4からキースキャン情報の要求信号を受け取る。一方、通信を開始しない場合には、CPU4がフリーズしていると判定する(ステップS2)。

0034

次に、FPGA3は、ステップS1で押下されたキー21が特定キー21Aであるかどうかを判定する(ステップS3)。特定キー21Aである場合には、FPGA3は、CPU4にリセット信号を発して、CPU4をリセットさせる(ステップS4)。一方、押下されたキー21が特定キー21Aでない場合には、CPU4はリセットされない。

0035

次に、図3に示すように、CPU4が正常に動作しているときは、キーパネル2のうち、何れのキー21も押下されていない状態では、FPGA3は、自動スキャンモードにあり、CPU4と通信を行わないが、何れかのキー21が押下されると、FPGA3は、CPU4に対し、その実行中の他のタスクへの割込(割込信号)を発生させる(ステップS5)。割込を受けたCPU4は、FPGA3を手動スキャン設定(ステップS6)する。FPGA3は、自動スキャンモードから手動スキャンモードに移行し、CPU4からのリードタイミングによりキースキャンを行い、キースキャン情報をCPU4に送信する。

0036

この手動スキャンモードにおけるキースキャンでは、CPU4はまず、キーパネル2の配列の1列目を設定し、FPGA3に1列目のキースキャン情報の要求信号を送信する(ステップS7)。設定された1列目のキー21は、CPU4との間でそのデータを送受信し(ステップS8、ステップS9)、同様の通信を、順次キーパネル2のn列目(nは正の整数)まで繰り返す(ステップS10〜S12)。そして、キースキャン情報に基づく押下キー21の種類・識別に従って、CPU4において所定の処理(キー押下処理)が行われる。また、キーパネル2がリリースされ、FPGA3からキースキャン情報が送られなくなったら、CPU4はキースキャン情報の要求信号の送信を停止して、FPGA3に対して自動スキャンモードを設定する(ステップS13)。もしくはCPU4がキースキャン情報の要求信号の送信を停止してから一定時間が経過すると、FPGA3は、自動的に自動スキャンモードに復帰する。

0037

次に、図4に示すように、CPU4がフリーズしているときは、CPU4がキー21の操作に反応しないため、キー21を押下して割込(ステップS5)をしようとしても、CPU4からは要求信号は発せられない。一方、押下されたキー21が、特定キー21Aであるときには(ステップS14)、FPGA3は、リセット信号をCPU4に送信するという、リセット動作を行い(ステップS15)、CPU4をリセットする(ステップS4)。

0038

以上のように、このリセット機能付き電子機器1によれば、所定のキー21Aが押された後、FPGA3とCPU4の通信が行われない場合にのみ、CPU4はリセットされる。一方、正常に動作している状態では、FPGA3とCPU4はキースキャン情報の送受信を開始し、CPU4はリセットされないため、押し間違えや、押し時間の過不足等に伴う誤動作の心配がなく、安全にリセットを行うことが可能となる。

0039

また、FPGA3はCPU4やその他のハードウェア、ソフトウェアとは、物理的にも機能的にも独立した構成となっているため、たとえCPU4がフリーズしたとしても、FPGA3は正常に動作を続けるので、確実にCPU4のリセットを行うことができる。

0040

さらに、WDTによらずにリセットを行うため、多数のタスクを同時に起動している場合に、WDTが監視していないタスクにおいてフリーズが発生した場合でも、確実にリセットを行うことが可能となる。

0041

さらには、電源の切断や電池の取り外しを行う必要がないため、電子機器の設置場所や構造的特徴に左右されることなく、簡便かつ安全にリセットを行うことが可能となる。

0042

また、正常動作中に予めCPU4にて設定した既設のキー21を特定キー21Aとして使用するため、専用のリセットキーを使用するときの課題であった構造上の困難や使用上の不便さは解消される。しかも、任意のキー21を所定のキー21Aとして設定自在なため、利便性が高まり、使用者が所定のキー21Aを間違えて押下しないように設定したり、外部から偶然に所定のキー21Aが押下されないように設定したりすることが可能となる。

0043

以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、本実施形態では、外部回路は、FPGA3としたが、これに限らずその他の集積回路、例えば、ASIC(Application Specific IntegratedCircuit)やCSSP(Customer Specific Standard Products、登録商標)などで構成してもよい。

0044

また、キーパネル2は、必ずしもパソコンのキーボードや、携帯電話の操作ボタン、電源ボタンのように、機械的に押下するタイプに限られず、タブレット型PCやスマートフォンのように、タッチパネル式のキーでもよく、勿論両者の組み合わせでもよい。

0045

さらに、特定キー21Aを押下する時間は従来技術のように長くても良いし、通常キー操作をするときのように、短くとも良い。また、特定キー21Aは必ずしも複数のキー21の組み合わせに限られず、1個であっても良い。さらに、複数のキー21を特定キー21Aとした場合においても、リセット動作実行のための操作は全てを同時に押下する方法に限られず、例えばパスワードのように、順次に押下する方法であってもよい。

0046

さらには、本実施形態では、リセット手段としては、リセット信号によりCPU4をリセットさせる形態を採ったが、これに限られず、例えば、リセット機能付き電子機器1の電源を強制的にシャットダウンしたり、FPGA3からリセット信号を受け取った別のFPGAが、CPU4のリセットや、リセット機能付き電子機器1のシャットダウンを行ったりしてもよい。

0047

1リセット機能付き電子機器
2キーパネル
21キー
21A特定キー(所定のキー)
3FPGA(外部回路)
4 CPU
S4リセット
S5割込発生(割込信号)
S6手動スキャン設定
S7 キー1列目設定(要求信号)
S8 キーn列目設定(要求信号)
S15 特定キー押下(所定のキー押下

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士通株式会社の「 情報管理装置及び情報管理プログラム」が 公開されました。( 2020/10/29)

    【課題】ログの保管に用いられるディスクサイズの見積もりの労力を削減する情報管理装置及び情報管理プログラムを提供する。【解決手段】ログ情報収集部11は、収集設定にしたがって動作履歴が取得される管理対象装... 詳細

  • ローム株式会社の「 ウォッチドッグタイマ」が 公開されました。( 2020/10/29)

    【課題】適切に周波数異常を検出する。【解決手段】ウォッチドッグタイマ173は、トリガ型の第1周波数異常検出部173aと、通信断絶検知型の第2周波数異常検出部173bと、Q&A型の第3周波数異常検出部1... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ