図面 (/)

この項目の情報は公開日時点(2015年12月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

上下層合わせずれ計測精度を向上させることが可能なレチクルマーク配置方法を提供する。

解決手段

レチクルマーク配置部12Aは、レチクルカーフ領域複数個所にレチクルマークを配置し、前記レチクルマークの配置位置を頂点とする多角形面積を算出し、前記多角形の面積の算出結果に基づいて前記レチクルマークの配置位置を決定する。

概要

背景

半導体製造工程における上下層合わせずれは、デバイス性能低下および配線短絡などを引き起こすことがある。このため、上下層の合わせずれを計測し、計測結果から合わせずれを補正する値を求め、APC(Advanced Process Control)に補正値を返している。

概要

上下層の合わせずれの計測精度を向上させることが可能なレチクルマーク配置方法を提供する。レチクルマーク配置部12Aは、レチクルカーフ領域複数個所にレチクルマークを配置し、前記レチクルマークの配置位置を頂点とする多角形面積を算出し、前記多角形の面積の算出結果に基づいて前記レチクルマークの配置位置を決定する。

目的

本発明の一つの実施形態は、上下層の合わせずれの計測精度を向上させることが可能なレチクルマーク配置方法およびレチクルマーク配置プログラムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

レチクルカーフ領域複数個所にレチクルマークを配置し、前記レチクルマークの配置位置を頂点とする多角形面積を算出し、前記多角形の面積の算出結果に基づいて前記レチクルマークの配置位置を決定するレチクルマーク配置方法

請求項2

前記レチクルマークはN(Nは2以上の整数)種類のレチクルマークを備え、前記N種類の各レチクルマークの配置位置を頂点とするN個の多角形の面積の合計を算出し、前記多角形の面積の合計の算出結果に基づいて前記N種類のレチクルマークの配置位置を決定する請求項1に記載のレチクルマーク配置方法。

請求項3

前記N個の多角形の面積の合計が最大になるように前記N種類のレチクルマークの配置位置を決定する請求項2に記載のレチクルマーク配置方法。

請求項4

前記レチクルマークは上層下層との合わせずれ計測する合わせずれ計測用マークに対応し、合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するレチクルマークは、レチクル間で互いに重ならないようにして前記レチクルの四隅最大限近づくように配置される請求項1から3のいずれか1項に記載のレチクルマーク配置方法。

請求項5

レチクルのカーフ領域の複数個所にレチクルマークを配置させ、前記レチクルマークの配置位置を頂点とする多角形の面積を算出させ、前記多角形の面積の算出結果に基づいて前記レチクルマークの配置位置を決定させることをコンピュータに実行させるレチクルマーク配置プログラム

技術分野

0001

本発明の実施形態は、レチクルマーク配置方法およびレチクルマーク配置プログラムに関する。

背景技術

0002

半導体製造工程における上下層合わせずれは、デバイス性能低下および配線短絡などを引き起こすことがある。このため、上下層の合わせずれを計測し、計測結果から合わせずれを補正する値を求め、APC(Advanced Process Control)に補正値を返している。

先行技術

0003

特開平11−338123号公報

発明が解決しようとする課題

0004

本発明の一つの実施形態は、上下層の合わせずれの計測精度を向上させることが可能なレチクルマーク配置方法およびレチクルマーク配置プログラムを提供することを目的とする。

課題を解決するための手段

0005

本発明の一つの実施形態によれば、レチクルカーフ領域複数個所にレチクルマークを配置し、前記レチクルマークの配置位置を頂点とする多角形面積を算出し、前記多角形の面積の算出結果に基づいて前記レチクルマークの配置位置を決定する。

図面の簡単な説明

0006

図1(a)は、第1実施形態に係るレチクルマーク配置方法が適用されるシステム構成を示すブロック図、図1(b)は、図1(a)のシステムで生成されたレチクルが用いられる露光装置概略構成を示す断面図、図1(c)は、レジストパターン形成後の工程を示す断面図、図1(d)は、加工後パターン形成後の工程を示す断面図である。
図2(a)および図2(b)は、第1実施形態に係るレチクルマーク配置の組み合わせが1通りの時のレチクルマーク配置方法を示す図である。
図3(a)および図3(b)は、第1実施形態に係るレチクルマーク配置の組み合わせを示す図である。
図4(a)から図4(d)は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置方法を示す図である。
図5(a)および図5(b)は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置位置面積の比較例を示す図である。
図6は、第1実施形態に係るレチクルマーク配置位置面積の算出方法の一例を示す図である。
図7は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置方法を示すフローチャートである。
図8は、第2実施形態に係るCADシステムハードウェア構成を示すブロック図である。

実施例

0007

以下に添付図面を参照して、実施形態に係るレチクルマーク配置方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

0008

(第1実施形態)
図1(a)は、第1実施形態に係るレチクルマーク配置方法が適用されるマスクシステムの概略構成を示すブロック図、図1(b)は、図1(a)のマスクシステムで生成されたレチクルが用いられる露光装置の概略構成を示す断面図、図1(c)は、レジストパターン形成後の工程を示す断面図、図1(d)は、加工後パターン形成後の工程を示す断面図である。なお、以下の説明では、レチクルマークはレチクルに設けられ、合わせずれ計測用マーク半導体ウェハに設けられるものとして説明する。

0009

図1(a)において、このマスクシステムには、CADシステム12およびマスクデータ作成部13が設けられている。CADシステム12には、レチクルマーク配置部12Aが設けられている。また、図1(b)において、露光装置14には、光源G、絞りS、レチクルMおよびレンズLが設けられている。

0010

レチクルマーク配置部12Aは、レチクルMのカーフ領域の複数個所にレチクルマークHMを配置する。そして、レチクルマーク配置部12Aは、レチクルマークHMの配置位置を頂点とする多角形の面積を算出し、その多角形の面積の算出結果に基づいてレチクルマークHMの配置位置を決定することができる。なお、カーフ領域は、半導体ウェハにスクライブ領域を設けることができる。また、このレチクルマークHMは、上層下層との合わせずれを計測する合わせずれ計測用マークMBを半導体ウェハのスクライブ領域に形成することができる。上層と下層との合わせずれ計測時に互いに比較される合わせずれ計測用マークMBに対応するレチクルマークHMは、レチクルM間で互いに重なるように配置することができる。上層と下層との合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するレチクルマークHMは、レチクルM間で互いに重ならないように配置することができる。合わせずれ計測用マークMA、MBは、例えば、アクティブ領域ゲート電極配線層およびコンタクトホールごとに別個に合わせずれを計測することができる。この時、レチクルマークHMはN(Nは2以上の整数)種類のレチクルマークを備えることができる。この場合、レチクルマーク配置部12Aは、N種類の各レチクルマークHMの配置位置を頂点とするN個の多角形の面積の合計を算出し、その多角形の面積の合計の算出結果に基づいてN種類のレチクルマークHMの配置位置を決定することができる。この際、レチクルマーク配置部12Aは、一定の制約条件下でN個の多角形の面積の合計が最大になるようにN種類のレチクルマークHMの配置位置を決定することができる。この制約条件下では、例えば、合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するレチクルマークHMは、レチクルM間で互いに重ならないようにしてレチクルMの四隅最大限近づくように配置される。

0011

そして、CADシステム12において、半導体集積回路設計レイアウトデータN1が作成され、マスクデータ作成部13に送られる。ここで、レチクルマーク配置部12Aでは、レチクルMのカーフ領域の複数個所にレチクルマークHMが配置されたマークデータN2が生成され、設計レイアウトデータN1とともにマスクデータ作成部13に送られる。

0012

そして、マスクデータ作成部13において、設計レイアウトデータN1で指定される設計レイアウトパターンおよびマークデータN2で指定されるマークパターンに対応したマスクデータが作成される。そして、レチクルMには、マスクデータ作成部13にて作成されたマスクデータに対応した回路パターンHおよびレチクルマークHMが遮光膜にて形成される。
一方、図1(b)に示すように、下地層K上には被加工膜TBが形成され、被加工膜TB上にはレジスト膜RBが塗布されている。なお、下地層Kおよび被加工膜TBは、半導体基板であってもよいし、シリコン酸化膜またはシリコン窒化膜などの絶縁体膜であってもよいし、アモルファスシリコンまたは多結晶シリコンなどの半導体膜であってもよいし、AlまたはCuなどの金属膜であってもよい。

0013

そして、光源Gからは紫外光などの露光光出射され、絞りSにて絞られた後、レチクルMおよびレンズLを介してレジスト膜RBに入射することで、レジスト膜RBが露光される。
次に、図1(c)に示すように、レジスト膜RBが露光された後、そのレジスト膜RBが現像されることで、レチクルMの回路パターンHおよびレチクルマークHMに対応したレジストパターンRが形成される。

0014

次に、図1(d)に示すように、回路パターンHおよびレチクルマークHMが転写されたレジストパターンRをマスクとして被加工膜TBを加工することで、レチクルMの回路パターンHに対応した加工後パターンTおよびレチクルマークHMに対応した合わせずれ計測用マークMBが形成される。なお、被加工膜TBの加工としては、エッチング加工であってもよいし、イオン注入用途であってもよい。

0015

この時、下地層Kが下層、被加工膜TBが上層として、上層と下層との合わせずれが計測されるものとする。この時、前回の工程で下地層Kに合わせずれ計測用マークMAが形成された後、今回の工程で被加工膜TBに合わせずれ計測用マークMBが形成される。そして、顕微鏡などで合わせずれ計測用マークMA、MBを観察し、合わせずれ計測用マークMA、MBの位置を比較することにより、上層と下層との合わせずれが計測される。そして、上層と下層との合わせずれが規定値を超える場合、この計測結果から補正値を求め、この補正値をAPC(Advanced Process Control)に送ることができる。なお、計測点以外は、内挿または外挿によって補正値を求めることができる。
ここで、レチクルマークHMの配置位置を頂点とする多角形の面積の算出結果に基づいてレチクルマークHMの配置位置を決定することにより、レチクルマークHMがレチクルMの四隅に近づくように、レチクルマークHMを配置することができる。このため、レチクルMの歪などに起因するレチクルマークHMの位置ずれを増大させることが可能となり、それに伴って合わせずれ計測用マークMBの位置ずれを増大させることが可能となることから、上下層の合わせずれの計測精度を向上させることが可能となる。

0016

図2(a)および図2(b)は、第1実施形態に係るレチクルマーク配置の組み合わせが1通りの時のレチクルマーク配置方法を示す図である。
図2(a)において、レチクルのカーフ領域RFにレチクルマークM1を配置したものとする。この時、レチクルマークM1の配置位置を頂点とする多角形の面積QAを求める。さらに、図2(b)に示すように、レチクルマークM1の配置位置を変更し、その時の配置位置を頂点とする多角形の面積QBを求める。そして、面積QA、QBを比較し、面積が大きい方の配置位置を選択することができる。この時、レチクルマークM1の配置位置を頂点とする多角形の面積が最大となるようにレチクルマークM1の配置位置を決定することが好ましい。

0017

図3(a)および図3(b)は、第1実施形態に係るレチクルマーク配置の組み合わせを示す図である。
図3(a)および図3(b)において、位置合わせの要求スペックに応じてレチクルマークM1、M2の配置数が設定される。例えば、レチクルマークM2が配置されるレチクルを介して露光される層よりも、レチクルマークM1が配置されるレチクルを介して露光される層の方が位置合わせの要求スペックが厳しい場合、レチクルマークM1の配置数をレチクルマークM2の配置数よりも多くすることができる。図3(a)の例では、レチクルマークM1の配置数を8に設定し、図3(b)の例では、レチクルマークM2の配置数を4に設定した場合を示した。位置合わせの要求スペックが厳しい場合とは、例えば、液浸露光に使用されるレチクルを挙げることができる。
この時、レチクルマークM1、M2はレチクルの四隅に近づくように配置されるものとすると、レチクルマークM1の配置数が8の場合、図3(a)に示すように、配置の組み合わせは1通りとなる。レチクルマークM2の配置数が4の場合、図3(b)に示すように、配置の組み合わせは4通りとなる。レチクルマークM2がN(Nは2以上の整数)種類あるものとすると、配置の組み合わせは4N通りとなる。そして、N種類のレチクルマークM2をカーフ領域RFに配置する場合、4N通りの組み合わせについて多角形の面積の合計を算出し、その時の多角形の面積の合計が最大になるようにレチクルマークM2の配置位置を決定することができる。

0018

図4(a)から図4(d)は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置方法を示す図である。
図4(a)において、5種類のレチクルマークM1〜M5をカーフ領域RFに配置するものとする。これらのレチクルマークM1〜M5は、半導体ウェハの上層と下層との合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するものとする。また、5種類のレチクルマークM1〜M5は、互いに異なるレチクルに設けられるものとする。この場合、配置の制約条件として、レチクル間で互いに重ならないようにしてレチクルの四隅に最大限近づくように配置することができる。また、レチクルマークM1〜M5が配置されたレチクルを重ねた時の平面上でレチクルマークM1〜M5間に隙間がないように配置することができる。この時、合わせずれ計測時の重要性に基づいてレチクルマークM1〜M5に重みW1〜W5を付与することができる。そして、図4(b)に示すように、重みW1〜W5の大きい順にレチクルの四隅により近づくようにレチクルマークM1〜M5を配置することができる。
そして、図4(c)および図4(d)に示すように、レチクルマークM1〜M5をカーフ領域RFに配置した時に、各レチクルマークM1〜M5の配置位置を頂点とする5個の多角形の面積Q1〜Q5の合計QSを算出する。そして、5個の多角形の面積Q1〜Q5の合計QSが最大になるようにレチクルマークM1〜M5の配置位置を決定することができる。
この時、各レチクルマークM1、M3の配置数が8に設定され、各レチクルマークM2、M4、M5の配置数が4に設定されているものとする。この場合、図3(a)に示すように、各レチクルマークM1、M3の配置の組み合わせは1通りとなる。また、図3(b)に示すように、各レチクルマークM2、M4、M5の配置の組み合わせは4通りとなる。このため、43通りの組み合わせについて多角形の面積Q1〜Q5の合計QSを算出し、その中から多角形の面積Q1〜Q5の合計QSが最大になるようにレチクルマークM1〜M5の配置位置を選択することができる。

0019

図5(a)および図5(b)は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置位置面積の比較例を示す図である。
図5(a)に示すようにレチクルマークM1〜M5が配置された場合、各レチクルマークM1〜M5の配置位置を頂点とする多角形の面積がQ1A〜Q5Aであったものとする。また、図5(b)に示すようにレチクルマークM1〜M5が配置された場合、各レチクルマークM1〜M5の配置位置を頂点とする多角形の面積がQ1B〜Q5Bであったものとする。多角形の面積Q1B〜Q5Bの合計が多角形の面積Q1A〜Q5Aの合計より大きい場合、図5(b)のレチクルマークM1〜M5の配置位置を選択することができる。
なお、レチクルの位置合わせに使用されるアライメントマークA1は、カーフ領域RFにおいて、レチクルマークM1〜M5の内側に配置することができる。また、TEG(Test Element Groupe)もレチクルマークM1〜M5の内側に配置することができる。

0020

図6は、第1実施形態に係るレチクルマーク配置位置面積の算出方法の一例を示す図である。
図6において、例えば、レチクルマークM1の配置位置を頂点とする多角形の面積Q1を算出する場合、ショット中心A(ax,ay)からレチクルマークM1の配置位置の頂点とする多角形に線を引き、多角形を三角形に分割する。そして、へロン公式を使うことで三角形の面積を求めることができる。例えば、ショット中心A(ax,ay)および頂点B(bx,by)、C(cx,cy)からなる三角形の面積QEは、QE=(s(s−AB)(s−BC)(s−CA)1/2で与えることができる。ただし、AB=((ax−bx)2+(ay−by)2)1/2、BC=((bx−cx)2+(by−cy)2)1/2、CA=((cx−ax)2+(cy−ay)2)1/2、s=(AB+BC+CA)/2である。
なお、レチクルマークM1の配置位置を頂点とする多角形の面積Q1を算出する場合、カーフ領域RFで囲まれる長方形の面積からカーフ領域RFの四隅の三角形の面積E1〜E4を引くようにしてもよい。

0021

図7は、第1実施形態に係るレチクルマーク配置の組み合わせが複数の時のレチクルマーク配置方法を示すフローチャートである。
図7において、レチクルマークの重要度に基づいてレチクルマークの重み付けを決定する(S1)。なお、レチクルマークの重要度は、例えば、上下層の位置合わせの要求スペックに応じて決定したり、過去世代のレチクルマークの使用の有無に応じて決定したりすることができる。次に、一定の制約条件下でレチクルのカーフ領域にレチクルマークを配置する(S2)。この制約条件は、例えば、上下層のプロセス制約単層のプロセス制約および配置位置からショットの一番外側までの距離を挙げることができる。上下層のプロセス制約では、上層および下層に対応したレチクルにレチクルマークがそれぞれ配置される場合において、例えば、レチクルマークに対応した合わせずれ計測用マークの近くに金属の埋め込みがある場合、合わせずれ計測用マークの形状に影響が及ばないようにするために、その金属の埋め込み用レチクルパターンからレチクルマークが離して配置される。
次に、レチクルマークの配置位置を頂点とする多角形の面積の合計の算出し(S3)、その時の多角形の面積の合計が最大かどうかを判定する(S4)。そして、その時の多角形の面積の合計が最大の場合、その時のレチクルマークの配置位置を保持する(S6)。一方、その時の多角形の面積の合計が最大でない場合、全てのレチクルマークの配置の組み合わせを行ったかどうか判定し(S5)、全てのレチクルマークの配置の組み合わせを行ってない場合、レチクルマークの配置の全ての組み合わせを行うまで、S2〜S6の処理を繰り返す。

0022

(第2実施形態)
図8は、第2実施形態に係るCADシステムのハードウェア構成を示すブロック図である。
図8において、CADシステム12には、CPUなどを含むプロセッサ1、固定的なデータを記憶するROM2、プロセッサ1に対してワークエリアなどを提供するRAM3、人間とコンピュータとの間の仲介を行うヒューマンインターフェース4、外部との通信手段を提供する通信インターフェース5、プロセッサ1を動作させるためのプログラムや各種データを記憶する外部記憶装置6を設けることができ、プロセッサ1、ROM2、RAM3、ヒューマンインターフェース4、通信インターフェース5および外部記憶装置6は、バス7を介して接続されている。

0023

なお、外部記憶装置6としては、例えば、ハードディスクなどの磁気ディスク、DVDなどの光ディスクUSBメモリメモリカードなどの可搬性半導体記憶装置などを用いることができる。また、ヒューマンインターフェース4としては、例えば、入力インターフェースとしてキーボードマウスタッチパネル出力インターフェースとしてディスプレイプリンタなどを用いることができる。また、通信インターフェース5としては、例えば、インターネットやLANなどに接続するためのLANカードモデムルータなどを用いることができる。ここで、外部記憶装置6には、レチクルマークを配置させるレチクルマーク配置プログラム6aがインストールされている。

0024

そして、レチクルマーク配置プログラム6aがプロセッサ1にて実行されると、レチクルMのカーフ領域の複数個所にレチクルマークHMが配置されたマークデータN2が算出され、マスクデータ作成部13に送られる。

0025

なお、プロセッサ1に実行させるレチクルマーク配置プログラム6aは、外部記憶装置6に格納しておき、プログラムの実行時にRAM3に読み込むようにしてもよいし、レチクルマーク配置プログラム6aをROM2に予め格納しておくようにしてもよいし、通信インターフェース5を介してレチクルマーク配置プログラム6aを取得するようにしてもよい。また、レチクルマーク配置プログラム6aは、スタンドアロンコンピュータに実行させてもよいし、クラウドコンピュータに実行させてもよい。

0026

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0027

1プロセッサ、2 ROM、3 RAM、4ヒューマンインターフェース、5通信インターフェース、6外部記憶装置、6aレチクルマーク配置プログラム、7バス、12CADシステム、12A レチクルマーク配置部、13マスクデータ作成部、14 露光装置

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 東芝機械株式会社の「 転写装置および転写方法」が 公開されました。( 2019/05/23)

    【課題】基板に塗工されている樹脂にモールドに形成されている微細な転写パターンを転写する転写装置および転写方法において、モールドの正確な設置を容易にする。【解決手段】モールド7が巻かれている原反モールド... 詳細

  • 東芝機械株式会社の「 転写装置」が 公開されました。( 2019/05/23)

    【課題】基板設置部に設置されている基板に塗工されている樹脂に、モールドに形成されている微細な転写パターンを転写する転写装置において、基板設置部に設置されている基板に転写ローラが係合するときに発生するシ... 詳細

  • 富士フイルム株式会社の「 積層体の製造方法、半導体素子の製造方法および積層体」が 公開されました。( 2019/05/23)

    【課題・解決手段】基板と硬化膜と金属層を積層した場合の層間剥離を抑制できる積層体の製造方法;半導体素子の製造方法;半導体素子の提供。感光性樹脂組成物を基板に適用して層状にする感光性樹脂組成物層形成工程... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ