図面 (/)

技術 光書込装置および画像形成装置

出願人 コニカミノルタ株式会社
発明者 渡邊義和増田敏大林誠飯島成幸矢野壯植村昂紀
出願日 2014年3月20日 (6年9ヶ月経過) 出願番号 2014-058285
公開日 2015年10月22日 (5年2ヶ月経過) 公開番号 2015-182239
状態 特許登録済
技術分野 エレクトロルミネッセンス光源 電子写真における露光及び原稿送り ファクシミリ用ヘッド 電磁気プリンタおよび光プリンタ
主要キーワード 電源供給点 H回路 電源切替スイッチ 電圧入力型 保持素子 補助電源線 強制消灯 有機LED
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年10月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

電源線電位降下に起因する各発光素子発光量のばらつきを抑制可能な光書込装置を提供すること。

解決手段

LED101と駆動回路102と電源切替スイッチ104と保持素子106を有する発光部100−1において、信号線94上を伝送される輝度信号SG1を保持素子106に書き込むサンプル期間には、電源切替スイッチ104により、OLED101に電流を供給する電源線91とは別の電源線99からの電圧が保持素子106に供給され、サンプル期間が終了した後のホールド期間には、電源切替スイッチ104により、電源線91からの電圧が保持素子106に供給されるように切り替える。

概要

背景

プリンターなどの画像形成装置には、微小発光素子ライン状に並べて各発光素子から発せられる光ビームにより感光体に画像を書き込む光書込部を用いるものがある。
特許文献1には、光書込部として、発光素子である有機EL素子基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機EL素子のそれぞれを、アノード側を電源側の電源線Aに接続し、カソード側を接地側の電源線Bに接続してなる並列回路が基板上に配置される構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Cと接地側の補助電源線Dが別途配線されている。

基板上の電源線Aと防湿板上の補助電源線Cとが複数箇所電気的に接続され、基板上の電源線Bと防湿板上の補助電源線Dとが複数箇所で電気的に接続されることにより、各有機EL素子に対する給電点の数を増加させた回路構成になっている。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、1つの給電点から各有機EL素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機EL素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。

概要

電源線の電位降下に起因する各発光素子の発光量のばらつきを抑制可能な光書込装置を提供すること。OLED101と駆動回路102と電源切替スイッチ104と保持素子106を有する発光部100−1において、信号線94上を伝送される輝度信号SG1を保持素子106に書き込むサンプル期間には、電源切替スイッチ104により、OLED101に電流を供給する電源線91とは別の電源線99からの電圧が保持素子106に供給され、サンプル期間が終了した後のホールド期間には、電源切替スイッチ104により、電源線91からの電圧が保持素子106に供給されるように切り替える。

目的

本発明は、上記の問題点に鑑みてなされたものであって、電源線から各発光素子に電流が流れるときの当該電源線の電位降下に起因する各発光素子の発光量のばらつきをより抑制可能な光書込装置およびこれを備える画像形成装置を提供する

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電源から延伸された第1電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子と、前記各発光素子に対応して設けられた保持素子と、前記各発光素子に対応する各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む書込手段と、前記各保持素子に前記信号が書き込まれるときの基準となる電圧を当該各保持素子に供給する、前記第1電源線とは別の第2電源線と、前記各電流供給線に設けられ、前記第1電源線からの供給電流を、当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する駆動ドライバーと、を備えることを特徴とする光書込装置

請求項2

前記第2電源線は、前記電源とは別の電源から延伸される電源線であることを特徴とする請求項1に記載の光書込装置。

請求項3

前記書込手段は、前記信号を出力する信号出力部を備え、前記別の電源は、前記信号出力部に供給される電源と共通であることを特徴とする請求項2に記載の光書込装置。

請求項4

前記第2電源線は、前記第1電源線における前記電源との接続点と当該電源に対して最も近い位置から分岐している電流供給線の当該分岐位置との間のいずれかの位置から延伸されている電源線である、または前記第1電源線と共に前記電源から延伸されている電源線であることを特徴とする請求項1に記載の光書込装置。

請求項5

前記それぞれの保持素子ごとに対応して設けられる切替回路を備え、前記駆動ドライバーは、電界効果トランジスタであり、前記保持素子は、コンデンサであり、当該コンデンサの一方の端子が前記電界効果トランジスタのゲートに接続され、前記切替回路は、前記第2電源線からの電圧が前記コンデンサの他方の端子に供給される第1回路と、前記第1電源線からの電圧が前記コンデンサの他方の端子に供給される第2回路のいずれかに切り替え可能であり、前記書込手段は、前記信号の書き込み期間には、前記信号を前記コンデンサの一方の端子に入力させるとともに前記切替回路に指示して前記第1回路を構成させ、前記信号の書き込みが終了すると、前記コンデンサの一方の端子への前記信号の入力を遮断させるとともに前記切替回路に指示して前記第2回路を構成させることを特徴とする請求項1〜4のいずれか1項に記載の光書込装置。

請求項6

前記それぞれの電流供給線ごとに設けられる遮断スイッチを備え、前記遮断スイッチは、前記電流供給線ごとに、前記信号の書き込み期間に開になり、書き込みが終了すると閉になることを特徴とする請求項5に記載の光書込装置。

請求項7

前記遮断スイッチは、前記発光素子と前記駆動ドライバーとの間に設けられていることを特徴とする請求項6に記載の光書込装置。

請求項8

前記駆動ドライバーと切替回路とが薄膜トランジスタにより形成されていることを特徴とする請求項5〜7のいずれか1項に記載の光書込装置。

請求項9

前記書込手段は、前記各保持素子に対して前記信号を時間順シフトさせて順番に書き込むことを特徴とする請求項1〜8のいずれか1項に記載の光書込装置。

請求項10

前記発光素子は、有機LEDであることを特徴とする請求項1〜9のいずれか1項に記載の光書込装置。

請求項11

前記第1電源線と前記第2電源線とが同じ基板配線されていることを特徴とする請求項1〜10のいずれか1項に記載の光書込装置。

請求項12

光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、前記光書込部として、請求項1〜11のいずれか1項に記載の光書込装置を備えることを特徴とする画像形成装置。

技術分野

0001

本発明は、光ビームにより感光体に書き込みを行う光書込装置およびこれを備える画像形成装置に関する。

背景技術

0002

プリンターなどの画像形成装置には、微小発光素子ライン状に並べて各発光素子から発せられる光ビームにより感光体に画像を書き込む光書込部を用いるものがある。
特許文献1には、光書込部として、発光素子である有機EL素子基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機EL素子のそれぞれを、アノード側を電源側の電源線Aに接続し、カソード側を接地側の電源線Bに接続してなる並列回路が基板上に配置される構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Cと接地側の補助電源線Dが別途配線されている。

0003

基板上の電源線Aと防湿板上の補助電源線Cとが複数箇所電気的に接続され、基板上の電源線Bと防湿板上の補助電源線Dとが複数箇所で電気的に接続されることにより、各有機EL素子に対する給電点の数を増加させた回路構成になっている。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、1つの給電点から各有機EL素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機EL素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。

先行技術

0004

特開2005−144686号公報

発明が解決しようとする課題

0005

しかしながら、特許文献1の構成のように給電点の数をある程度多くしても、電源線上において電流の流れる方向に沿って1つの給電点と次の給電点との間の電源線の部分では、各発光素子への供給電流が流れることによる電位降下が生じることには変わらないので、その電位降下による発光量のばらつきが解消されないという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであって、電源線から各発光素子に電流が流れるときの当該電源線の電位降下に起因する各発光素子の発光量のばらつきをより抑制可能な光書込装置およびこれを備える画像形成装置を提供することを目的としている。

課題を解決するための手段

0006

上記目的を達成するため、本発明に係る光書込装置は、電源から延伸された第1電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子と、前記各発光素子に対応して設けられた保持素子と、前記各発光素子に対応する各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む書込手段と、前記各保持素子に前記信号が書き込まれるときの基準となる電圧を当該各保持素子に供給する、前記第1電源線とは別の第2電源線と、前記各電流供給線に設けられ、前記第1電源線からの供給電流を、当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する駆動ドライバーと、を備えることを特徴とする。

0007

また、前記第2電源線は、前記電源とは別の電源から延伸される電源線であるとしても良い。
ここで、前記書込手段は、前記信号を出力する信号出力部を備え、前記別の電源は、前記信号出力部に供給される電源と共通であるとしても良い。
また、前記第2電源線は、前記第1電源線における前記電源との接続点と当該電源に対して最も近い位置から分岐している電流供給線の当該分岐位置との間のいずれかの位置から延伸されている電源線である、または前記第1電源線と共に前記電源から延伸されている電源線であるとしても良い。

0008

さらに、前記それぞれの保持素子ごとに対応して設けられる切替回路を備え、前記駆動ドライバーは、電界効果トランジスタであり、前記保持素子は、コンデンサであり、当該コンデンサの一方の端子が前記電界効果トランジスタのゲートに接続され、前記切替回路は、前記第2電源線からの電圧が前記コンデンサの他方の端子に供給される第1回路と、前記第1電源線からの電圧が前記コンデンサの他方の端子に供給される第2回路のいずれかに切り替え可能であり、前記書込手段は、前記信号の書き込み期間には、前記信号を前記コンデンサの一方の端子に入力させるとともに前記切替回路に指示して前記第1回路を構成させ、前記信号の書き込みが終了すると、前記コンデンサの一方の端子への前記信号の入力を遮断させるとともに前記切替回路に指示して前記第2回路を構成させるとしても良い。

0009

ここで、前記それぞれの電流供給線ごとに設けられる遮断スイッチを備え、前記遮断スイッチは、前記電流供給線ごとに、前記信号の書き込み期間に開になり、書き込みが終了すると閉になるとしても良い。
ここで、前記遮断スイッチは、前記発光素子と前記駆動ドライバーとの間に設けられているとしても良い。

0010

さらに、前記駆動ドライバーと切替回路とが薄膜トランジスタにより形成されているとしても良い。
また、前記書込手段は、前記各保持素子に対して前記信号を時間順シフトさせて順番に書き込むとしても良い。
さらに、前記発光素子は、有機LEDであるとしても良い。

0011

また、前記第1電源線と前記第2電源線とが同じ基板に配線されているとしても良い。
本発明は、光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、前記光書込部として上記の光書込装置を備えることを特徴とする。

発明の効果

0012

上記の構成をとれば、複数の保持素子のそれぞれに、対応する発光素子の発光量を示す電圧の信号が書き込まれるときの基準となる電圧を、第1電源線とは別の第2電源線からの電圧とすることができる。
これにより、第1電源線から各発光素子に電流が流れるときに当該第1電源線に生じる電位降下の影響を受けずに各保持素子に信号を書き込むことが可能になり、第1電源線の電位降下による発光量のばらつきをより抑制することができる。

図面の簡単な説明

0013

実施の形態1に係る画像形成装置の構成を示す図である。
画像形成装置の露光部におけるプリントヘッド概略構成を示す図である。
プリントヘッド内OLEDパネルの概略平面図および断面図である。
OLEDパネル内のTFT基板に設けられるOLEDと駆動回路とS/H回路などの関係を模式的に示す図である。
OLEDを含む発光部がn(複数)個、設けられてなる回路構成を示す図である。
(a)は、1つの発光部における輝度信号サンプル期間の様子を示す図であり、(b)は、輝度信号のホールド期間の様子を示す図である。
各発光部におけるサンプル期間とホールド期間のタイミングチャートを示す図である。
点灯を行う場合に、サンプル期間とホールド期間における電源供給点からの配線距離と電位降下との関係などのグラフを例示する図である。
比較例の回路構成を示す図である。
実施の形態2に係る各発光部の回路構成の例を示す図である。
各発光部の動作を示すタイミングチャートである。
サンプル期間のOLEDの発光量がその直後のホールド期間の発光量よりも低くなることを説明するためのタイミングチャートである。
全点灯の場合においてサンプル期間だけm番目の発光部のOLEDへの電流の供給経路を遮断する制御を行う場合のタイミングチャートである。
実施の形態3に係る回路構成の一部だけを抜き出して示す図である。

実施例

0014

以下、本発明に係る光書込装置および画像形成装置の実施の形態を、タンデム型カラープリンター(以下、単に「プリンター」という。)を例にして説明する。
<実施の形態1>
図1は、本実施の形態に係るプリンター1の全体構成を示す概略図である。
同図に示すようにプリンター1は、電子写真方式により画像を形成するものであり、画像プロセス部10と、中間転写部20と、給送部30と、定着部40と、制御部50を備え、ネットワーク(例えばLAN)を介して外部の端末装置(不図示)からのジョブ実行要求に基づき、カラー画像形成プリント)を実行する。

0015

画像プロセス部10は、イエロー(Y)、マゼンタ(M)、シアン(C)およびブラック(K)の現像色に対応した作像部10Y、10M、10C、10Kを有する。
作像部10Yは、像担持体としての感光体ドラム11と、その周囲に配された帯電部12、露光部13、現像部14、クリーナ15などを備えている。
帯電部12は、矢印Aで示す方向に回転する感光体ドラム11の周面を帯電させる。

0016

露光部(光書込部)13は、帯電された感光体ドラム11を光ビームLにより露光して、感光体ドラム11上に静電潜像を形成する。本実施の形態では、いわゆる反転現像方式を採用しているので、感光体ドラム11上の周面の帯電領域のうち、トナー像が形成されるべき部分が露光されることにより静電潜像が形成される。
また、露光部13には、発光素子である電流駆動型の有機EL素子(以下、「OLED」という。)が感光体ドラム11のドラム軸方向(以下、「主方向」という。)に沿って並ぶように基板上に多数個、配列されたプリントヘッドが含まれる。このプリントヘッドの構成については、後述する。

0017

現像部14は、感光体ドラム11上の静電潜像をY色のトナーで現像する。これにより感光体ドラム11上にY色のトナー像が作像され、作像されたY色トナー像は、中間転写部20の中間転写ベルト21上に一次転写される。クリーナ15は、感光体ドラム11上における、一次転写後の残留トナー清掃する。他の作像部10M〜10Kについても作像部10Yと同様の構成であり、同図では符号が省略されている。

0018

中間転写部20は、駆動ローラー24と従動ローラー25に張架されて矢印方向に循環走行される中間転写ベルト21と、中間転写ベルト21を挟んで各作像部10Y〜10Kの感光体ドラム11と対向配置される一次転写ローラー22と、中間転写ベルト21を介して駆動ローラー24と対向配置される二次転写ローラー23を備える。
給送部30は、シート、ここでは用紙Sを収容するカセット31と、カセット31から用紙Sを1枚ずつ搬送路39に繰り出す繰り出しローラー32と、繰り出された用紙Sを搬送する搬送ローラー33、34を備える。

0019

定着部40は、定着ローラー41とこれに圧接される加圧ローラー42を有する。
制御部50は、画像プロセス部10〜定着部40の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部50により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部10Y〜10Kの露光部13に配された複数個のOLEDを発光させるための駆動データが生成される。

0020

この駆動データは、ここではデジタル信号のため、制御部50の輝度信号出力部51(図3)において、それぞれのOLEDごとにその発光量を示すアナログ光量設定信号(以下、「輝度信号」という。)に変換されて露光部13に送られる。露光部13の各OLEDは、このアナログの輝度信号に基づく光量の光ビームLを出射する。
作像部10Y〜10Kごとに、露光部13の各OLEDをから光ビームLが発せられ、帯電されている感光体ドラム11が光ビームLにより露光されると、感光体ドラム11上に静電潜像が形成され、感光体ドラム11上に作像された静電潜像は、トナーにより現像されてトナー像が作像される。

0021

それぞれの感光体ドラム11上に作像されたトナー像は、その感光体ドラム11に中間転写ベルト21を介して配置された一次転写ローラー22の静電作用により中間転写ベルト21上に一次転写される。
作像部10Y〜10Kによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト21の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。

0022

この作像タイミングに合わせて、給送部30からは、カセット31から用紙Sが二次転写ローラー23に向けて搬送されて来ており、二次転写ローラー23と中間転写ベルト21の間を用紙Sが通過する際に、中間転写ベルト21上に多重転写された各色トナー像が二次転写ローラー23の静電作用により用紙Sに一括して二次転写される。
各色トナー像が二次転写された後の用紙Sは、定着部40まで搬送され、定着部40の定着ローラー41と加圧ローラー42との間を通過する際に加熱、加圧されることにより、用紙S上のトナーがその用紙Sに融着して定着される。定着部40を通過した用紙Sは、排紙ローラー35によって排紙トレイ36上に排出(出力)される。

0023

図2は、露光部13に含まれるプリントヘッド60の概略構成を示す図である。
同図に示すようにプリントヘッド60は、OLEDパネル61と、ロッドレンズアレイ62と、これらを収容する筐体63を備える。
OLEDパネル61は、ライン状に配置された複数個のOLED101を有し、複数個のOLED101のそれぞれは、個別に光ビームLを出射する。

0024

ロッドレンズアレイ62は、それぞれのOLED101から発せられる光ビームLを感光体ドラム11表面に結像させる。
図3は、OLEDパネル61の概略平面図であり、A−A´線における断面図とC−C´線における断面図も合わせて示されている。
同図に示すようにOLEDパネル61は、TFT(thin film transistor)基板71と、封止板72と、ソースIC73を備える。

0025

TFT基板71には、複数個のOLED101が主方向に沿って並ぶように配置されるとともに、それぞれのOLED101に対して後述の駆動回路と保持素子と電源切替スイッチなどが設けられており、これらが同一のTFT基板71上に形成される回路構成になっている。
封止板72は、TFT基板71上におけるOLED101の配置領域を外気に触れないように封止するものである。

0026

ソースIC73は、TFT基板71上の、封止板72の配置領域以外の領域に実装されており、制御部50の輝度信号出力部51から出力されるデジタルの輝度信号を、それぞれのOLED101ごとにその発光量を示すアナログ電圧の輝度信号に変換するデジタル/アナログ変換器(以下、「DAC」という。)や後述のシフトレジスタを含んでいる。
図4は、TFT基板71に設けられるOLED101と駆動回路102とS/H(サンプル/ホールド)回路103とソースIC73との関係を模式的に示す図である。

0027

同図に示すように、S/H回路103は、スイッチ105と保持素子(コンデンサなど)106が直列接続されてなり、1つのS/H回路103が1つの駆動回路102に対応し、1つの駆動回路102が1つのOLED101に対応する関係になっている。
一方、ソースIC73には、複数個のDAC74が含まれており、1つのDAC74が複数個のS/H回路103に対応して設けられ、それぞれのS/H回路103ごとにその対応する各OLED101への輝度信号SGを順次出力する構成になっている。

0028

例えば、1つのDAC74に対応する複数個のS/H回路103のスイッチ105が全てオフ(非導通)になっている状態で、そのDAC74から画像データに基づく輝度信号SG1、SG2・・が時間順に1つずつ出力される場合を想定すると、次のようになる。
すなわち、DAC74から輝度信号SG1が出力されるとそのタイミングと同期して、複数のS/H回路103のうち、輝度信号SG1が書き込まれるべき1つのS/H回路103aのスイッチ105aだけがオフからオン(導通)に切り替わり、輝度信号SG1がS/H回路103aの保持素子106aに書き込まれる(輝度信号のサンプル)。

0029

なお、複数個のS/H回路103のうち、103aとは別の各S/H回路103におけるスイッチ105はオフのままなので、他の保持素子106に輝度信号SG1が書き込まれることはない。
S/H回路103aにおける輝度信号SG1の保持素子106aへの書き込みが終了すると、S/H回路103aのスイッチ105aがオフに戻るが、輝度信号SG1の電圧に相当する電荷が保持素子106aに保持(ホールド)された状態が維持される。

0030

その後、次の輝度信号SG2がDAC74から出力されるタイミングになると、そのタイミングと同期して、輝度信号SG2が書き込まれるべきS/H回路103bのスイッチ105bだけがオフからオンに切り替わり、輝度信号SG2がその保持素子106bに書き込まれる。
輝度信号SG2の保持素子106bへの書き込みが終了すると、S/H回路103bのスイッチ105bがオフに戻るが、輝度信号SG2の電圧に相当する電荷が保持素子106bに保持された状態が維持される。

0031

それぞれのS/H回路103ごとに、輝度信号SGの入力タイミングに応じてスイッチ105を切り替えてその輝度信号SGの書き込み動作が時間順に実行される。この切り替えには、シフトレジスタ109(図5)が用いられる。
それぞれの駆動回路102は、電源(不図示)からの電流を、対応する保持素子106に保持されている電荷により生じる電圧に応じた電流に制御して出力し、OLED101に供給する。この電流供給により、それぞれのOLED101は、輝度信号SGに基づく発光量で発光する。

0032

なお、画像データには、トナー画像が形成されない非露光領域原稿下地部分など)を示すデータも含まれており、この非露光領域に対する輝度信号SGは発光量が0(ゼロ)を示す信号、例えば電圧が0Vの信号になる。この発光量が0を示す輝度信号の場合、駆動回路102からOLED101に電流が供給されず、OLED101は消灯したままになる。

0033

DAC74からの輝度信号SG1、SG2・・の出力タイミングに応じて、それぞれのS/H回路103におけるスイッチ105のオンオフ切り替えタイミングが予め決められており、主方向に沿った1ライン単位で、全てのOLED101に対する輝度信号SGの書き込み、保持、発光が実行されることにより、感光体ドラム11が露光される。
図5は、OLED101を含む発光部100がTFT基板71上にn(複数)個、設けられてなる回路構成を示す図であり、図6は、1つの発光部100の拡大図であり、(a)が輝度信号のサンプル期間の様子を示し、(b)が輝度信号のホールド期間の様子を示している。なお、図5では、各発光部100を区別すべく、符号100の後に1,2,3・・nが付されており、これら各発光部100の並ぶ方向が主方向に相当する。

0034

図5に示すように、複数個の発光部100のそれぞれには、OLED101の他に駆動回路102とS/H回路103と電源切替スイッチ104が含まれる。
複数のOLED101のそれぞれは、電源Pから延伸される電源線、ここでは電源線91と、これのアース線に相当するカソード電極線92との間に並列、すなわち電源線の長さ方向に沿って異なる複数の位置から分岐した電流供給線110のそれぞれに駆動回路102を介して設けられている。ここで、電源Pの電位は、一定のVoになっている。

0035

なお、図5では、電源線91とカソード電極線92のそれぞれが有する配線抵抗をrで示している。後述する他の電源線99や信号線94についても同様に配線抵抗をrで示しているが、それぞれの抵抗値が相互に異なる場合もあれば同じ場合もあり得る。
図5では、一番左端の発光部100−1が電源Pからの配線距離(電源Pから発光部100−1までの間の電源線91の線部分の長さ)が最も短く、その右隣の発光部100−2が2番目に配線距離が短く、さらに右側に移るに連れてそれぞれの発光部100に対する配線距離が長くなる回路の構成例を示している。

0036

DAC74は、電源Pとは異なる電源Sから延伸される電源線93とカソード電極線92との間に介在され、電源Sから供給される電圧により動作し、その出力端子741から延伸される信号線94に、それぞれのOLED101の発光量を示す電圧の信号である輝度信号SG1、SG2・・を時間順に出力する。電源Sの電位は、電源Pと同じであり、一定の電位Voであるが、以下、区別するためにVsという。

0037

駆動回路102は、図6(a)に示すように、ゲート端子121と入力端子222と出力端子123を有する電圧入力型の駆動回路であり、ここではP型の電界効果トランジスタ(FET:Field Effect Transistor)から構成され、入力端子122がソース、出力端子123がドレインに相当する。
駆動回路102の入力端子122は、電流供給線110を介して電源線91(プラス側の電源線に相当)に接続され、電源Pからの電流が電源線91、電流供給線110を介して駆動回路102の入力端子122に入力される。

0038

駆動回路102は、入力端子122に入力される電源線91からの電流を、ゲート端子121の電圧と入力端子122の電圧との差の電圧(電位差)の大きさに応じた大きさの電流に制御して出力端子123から出力する。
駆動回路102の出力端子123は、OLED101を介してカソード電極線92に接続されている。

0039

OLED101は、そのアノード111が駆動回路102の出力端子123と接続され、そのカソード112がカソード電極線92に接続されており、駆動回路102から供給される電流の大きさに応じた発光量で発光する。
カソード電極線92は、その一方端が各発光部100とDAC74のそれぞれに共通のアース(GND:図5)に接続されるアース線であり、電源Pに接続されるプラス側の電源線91に対するマイナス側の電源線に相当する。

0040

駆動回路102のゲート端子121は、スイッチ素子として用いられるFET105を介して、DAC74から出力される輝度信号SG1、SG2・・を伝送する信号線94と接続されている。
FET105は、ゲート端子151と、入力端子152と、出力端子153を有する。
FET105の入力端子152は、信号線94と接続され、出力端子153は、駆動回路102のゲート端子121と接続されている。

0041

FET105のゲート端子151は、シフトレジスタ109の出力端子SH1と接続されている。出力端子SH1は、ハイレベルローレベルとが交互に繰り返されてなるパルス状の信号φ1(図7)を出力する端子である。
信号φ1は、輝度信号SG1が一定周期でDAC74から出力される間だけH(ハイ)レベルになり、別の輝度信号SG2,3・・が出力されている間にはL(ロー)レベルになる信号であり、そのHレベルの出力タイミングがDAC74からの輝度信号SG1の出力タイミングと同期するように予め決められている。

0042

FET105は、そのゲート端子151にHレベルの信号φ1が入力されると、入力端子152と出力端子153が導通状態(オン)になり、これに対し、Lレベルの信号φ1が入力されると、非導通状態(オフ)になるように機能する。なお、ここでは、スイッチ素子としてFET105を用いるとしたが、スイッチ機能を有する他の素子を用いることもできる。以下、FET105をスイッチ105という。

0043

コンデンサからなる保持素子106は、一方の端子161が駆動回路102のゲート端子121と接続され、他方の端子162が電源切替スイッチ104に接続されている。
電源切替スイッチ104は、いわゆる1回路2接点スイッチの機能を有する切替回路からなり、例えばFETを含む回路などで構成することができる。
電源切替スイッチ104は、シフトレジスタ109の出力端子SH1から出力される信号φ1がHレベルのときに接点140と接点141とが接続されるサンプル状態図6(a))になり、信号φ1がLレベルのときに接点140と接点142とが接続されるホールド状態図6(b))になるように接点を切り替える機能を有する。このような切り替え機能を設けているのは、各OLED101の発光量のばらつきを抑制するためである。発光量のばらつきを抑制できる理由については、後述する。

0044

電源切替スイッチ104の接点141は、電源線99に接続される。
この電源線99は、電源線91、カソード電極線92、信号線94と同じTFT基板71上に配線され、図5に示すように、一方端が電源線93に接続されており、電源線93を介して電源Sの電圧が印加される(後述するように基準となる電圧が電源線99から供給される。)。

0045

図6(a)に戻って、電源切替スイッチ104の接点142は、電流供給線110の、電源線91と駆動回路102の入力端子122との間の部分に接続される。
図6(a)に示すように信号線94上に輝度信号SG1が伝送されている間には、これと同期してシフトレジスタ109からの信号φ1がHレベルになり、スイッチ105が導通状態かつ電源切替スイッチ104がサンプル状態になるので、信号線94からスイッチ105、保持素子106、電源切替スイッチ104を介して電源線99に至るまでの第1回路が形成される。これにより、信号線94上を伝送される輝度信号SG1の保持素子106への書き込み(サンプル)が行われる。

0046

この輝度信号SG1の書き込みは、保持素子106の端子161に印加される輝度信号SGの電圧Vdac(駆動回路102のゲート端子121の印加電圧に相当)と、保持素子106の端子162に印加される電圧Vs1(電源線99の電圧に相当)との差の電圧Vfの大きさに相当する電荷が保持素子106にチャージされることにより行われる。
シフトレジスタ109からの信号φ1がHからLレベルに切り替わると、輝度信号SG1の書き込みの終了として、図6(b)に示すようにホールド期間に移り、スイッチ105が非導通状態かつ電源切替スイッチ104がホールド状態になる。これにより、駆動回路102のゲート端子121から保持素子106、電源切替スイッチ104、電流供給線110上における駆動回路102の入力端子122に至るまでの第2回路が形成される。

0047

スイッチ105が非導通状態であり、スイッチ105の出力端子153が開放状態に等しいので(輝度信号SGの入力が遮断されるので)、この直前のサンプル期間での輝度信号SG1の書き込みにより保持素子106に蓄えられた電荷により生じる保持素子106の両端間の電圧Vfがホールド期間でもそのまま維持され、この電圧Vfが駆動回路102のゲート端子121と入力端子122間の電位差に相当する。

0048

ホールド期間において駆動回路102は、その直前のサンプル時に保持素子106に書き込まれた電荷により生じる、ゲート端子121と入力端子122間の電位差に相当する電圧Vfの大きさに応じた大きさの電流をOLED101に供給する。
これにより、サンプル期間に入力された輝度信号SG1に示される発光量に相当する電流がOLED101に供給され、輝度信号SG1に基づく発光量でOLED101が点灯することになる。

0049

この意味で、DAC74、スイッチ105、シフトレジスタ109などが保持素子106に輝度信号SGを書き込む書込手段として機能するといえる。また、信号φ1の出力が上記の第1回路と第2回路を切り替える指示を行うことに相当する。さらに、図6(a)に示すサンプル状態とは、保持素子106に輝度信号SGが書き込まれるときの基準となる電圧を電源線99から供給される電圧とする状態であり、図6(b)に示すホールド状態とは、輝度信号SGの書き込みにより保持素子106に保持された後の電圧Vfに対する基準となる電圧を電源線91から供給される電圧とする状態であるといえる。

0050

なお、図6では、1つのDAC74からの輝度信号SG1が発光部100−1の保持素子106に書き込まれるサンプル期間の様子の例を示しているが、他の発光部100−2,100−3・・において輝度信号SG2,SG3・・が保持素子106に書き込まれる場合も、上記同様の電源切替スイッチ104とスイッチ105の切り替えが実行される。
例えば、図5においてDAC74から輝度信号SG2が出力されると、これと同期して、シフトレジスタ109の出力端子SH1〜SHnのうち、SH2からだけHレベルの信号φ2が出力される。これにより、各発光部100のうち、発光部100−2だけにおいてそのスイッチ105が導通状態かつ電源切替スイッチ104がサンプル状態になり、輝度信号SG2が発光部100−2の保持素子106に書き込まれる。

0051

シフトレジスタ109は、例えば、一番左端の発光部100−1に対する輝度信号SG1がDAC74から出力されるときにだけ発光部100−1のスイッチ105にHレベルの信号φ1を出力端子SH1から出力し、次に左端から2番目の発光部100−2に対する輝度信号SG2がDAC74から出力されるときにだけ発光部100−2のスイッチ105にHレベルの信号φ2を出力端子SH2から出力するというように、Hレベルの出力タイミングを時間順にずらした信号φ1、φ2・・を出力する。

0052

発光部100−1における輝度信号SG1の書き込みが終わると発光部100−1のスイッチ105がオフになり、書き込まれた輝度信号SG1がホールドされる。そして、次に2番目の発光部100−2のスイッチ105がオンに切り替わると、その発光部100−2に対する輝度信号SG2の書き込みが開始される。
このように発光部100ごとに、自己に入力されるべき輝度信号SGの入力と同期してスイッチ105が導通状態になり、その輝度信号SGがスイッチ105を介して保持素子106に入力されて書き込まれ、スイッチ105が非導通状態に戻ると、その書き込まれた輝度信号SGが次の書き込みが開始されるまでの間、ホールドされる。

0053

それぞれの発光部100ごとに、輝度信号SGの書き込みが行われている期間がサンプル期間になる。
サンプル期間は、発光部100ごとに同じ長さであり、シフトレジスタ109からの信号φがHレベルになっている期間に相当し、コンデンサである保持素子106への電荷のチャージの開始から終了までに要する時間よりも長い一定の時間が予め決められている。

0054

従って、1回のサンプル期間内において、保持素子106の両端間の電圧が電圧Vdacと電圧Vs1との差の電圧Vfに達し、その後、その電圧Vfが維持されることになる。このような輝度信号SGの書き込みが、それぞれの発光部100においてサンプル期間ごとに実行されるように、サンプル期間の長さ、コンデンサの容量や時定数などが予め設定されている。

0055

そして、それぞれの発光部100ごとに、1回のサンプル期間が終了してから、次のサンプル期間の開始に至るまでの期間がその書き込んだ輝度信号SGを保持するホールド期間になる。
図7は、各発光部100におけるサンプル期間とホールド期間のタイミングチャートを示す図であり、いわゆるローリング駆動によるOLED101の発光制御方法を示している。ここで、同図では、各発光部100のOLED101と電源切替スイッチ104がどの発光部100に属するかを区別すべく、符号の後に、発光部100と同様の1,2・・nを付して示している。

0056

同図に示すように、輝度信号SG1が出力されている間に同期してシフトレジスタ109からの信号φ1がHレベルになっている間に、電源切替スイッチ104−1だけがS側(サンプル状態)になっており、輝度信号SG1が発光部100−1の保持素子106に書き込まれる。この輝度信号SG1の書き込み期間が発光部100−1に対するサンプル期間Taになる。

0057

輝度信号SG1の出力が終了すると(信号φ1がHからLレベルに切り替わると)、電源切替スイッチ104−1がP側(ホールド状態)に戻り、続いて輝度信号SG2の出力と同期してシフトレジスタ109からの信号φ2がHレベルになっている間に、電源切替スイッチ104−2だけがS側(サンプル状態)になり、輝度信号SG2が発光部100−2の保持素子106に書き込まれる。輝度信号SG2の書き込み期間が発光部100−2に対するサンプル期間Taになる。

0058

以降、発光部100−3・・100−nのそれぞれの保持素子106に対して、対応する輝度信号SG3・・SGnの書き込みが時間順にずれて行われる。
発光部100ごとに、対応する信号φがHレベルになっている期間がサンプル期間Taであり、サンプル期間以外の期間がホールド期間Tbになる。1回のホールド期間Tbは、通常、1回のサンプル期間Taに対して例えば100倍程度の長さになっている。

0059

OLED101−1に対するサンプル期間Taの開始t1からOLED101−nに対するサンプル期間Taの終了t2までの期間が1回の主走査期間(1HSYNC)になる。この1回の主走査期間は、感光体ドラム11上において主方向に1ライン分の静電潜像を形成するための時間に相当する。
1回の主走査期間の開始時期は、予め決められた間隔ごとにレベルがHからLに変化する主走査信号のそのレベル変化のタイミングで規定される。

0060

図7では、1つのDAC74がn個の発光部100に対して輝度信号SG1、SG2・・SGnを時間順にシフトして出力する例を説明したが、DAC74が複数個ある場合には、それぞれのDAC74ごとに、各発光部100への輝度信号SGの出力やその輝度信号SGのサンプルとホールドのそれぞれの動作が並行して実行される。
1回の主走査期間(t1〜t2)が終わると、次の主走査期間(t2〜t3)に移ることが繰り返し実行され、回転する感光体ドラム11上に主走査期間ごとに主方向に沿った1ライン分の静電潜像が形成されていく。これにより、感光体ドラム11の回転方向副走査方向)に1ページ分の画像に相当する静電潜像が形成される。

0061

図8は、全てのOLED101を点灯させる全点灯を行う場合に、サンプル期間とホールド期間における電源供給点からの配線距離と電位降下との関係などを示すグラフ191〜197を例示する図である。
具体的にグラフ191は、サンプル期間において電源線99から各発光部100に供給される電圧と電源供給点(電源S)からの配線距離との関係を示している。

0062

グラフ192は、サンプル期間において信号線94から各発光部100に入力される輝度信号SGの電圧と電源供給点(DAC74)からの配線距離との関係を示している。
グラフ193は、サンプル期間でのカソード電極線92上における電源供給点(アース:GND)からの配線距離と電位降下との関係を示している。
グラフ194は、ホールド期間において電源線91から各発光部100に供給される電圧Vpと電源供給点(電源P)からの配線距離との関係を示している。

0063

グラフ195は、ホールド期間における駆動回路102のゲート端子121の電圧が配線距離の大小によって変化する様子を示している。
グラフ196は、ホールド期間でのカソード電極線92上における電源供給点(アース:GND)からの配線距離と電位降下との関係を示している。
グラフ197は、ホールド期間におけるOLED101の発光量が配線距離の大小によって変化しない(ばらつきがない)様子を示している。

0064

なお、同図では、n個の発光部100のうち、電源線91上において電源Pからの配線距離がある程度短い位置にある発光部100を100−k、最も遠い位置にある発光部を100−n、発光部100−kと発光部100−nとの間に位置する発光部を100−mとして表している。
サンプル期間のグラフ191を見ると、電源線99から各発光部100に供給される電圧が電源供給点である電源Sからの配線距離に関係なく、Vsで略一定になっていることが判る。これは、次の理由による。

0065

すなわち、電源線99は、図5図6に示すように一方端が電源線93を介して電源Sに接続され、他方端側は、n個の発光部100のそれぞれに対応する異なる位置から電源線99の一部が分岐して、その分岐したそれぞれの線部分の先端がその対応する発光部100に設けられた電源切替スイッチ104の接点141に接続されている。
1つの発光部100についてみると、サンプル期間の開始時に、電源切替スイッチ104の接点141と140とが接続され、かつスイッチ105が導通状態になると、上記のように信号線94からスイッチ105、保持素子106、電源切替スイッチ104を介して電源線99に至るまでの第1回路が形成され、保持素子106の両端間の電圧の差に応じた大きさの電流が保持素子106に流れる(保持素子106の充放電に相当)。

0066

このとき、電源線99上では、その電流の量に応じた配線抵抗rによる電位降下が一時的に生じる場合があるが、保持素子106への電荷の充放電が終わると、保持素子106に電流が流れなくなるので、そのサンプル期間の途中で電源線99上において電位降下がなくなり、電源線99上の電位が電圧Vsと略同じ電圧に戻る。同図では、電源線99上の電位が電圧Vsに戻っている様子を示している。

0067

なお、装置構成によっては保持素子106に流れる電流が微小であり、電源線99上の電位降下がほとんど生じない場合もあり得る。上記のことは、他の発光部100でも同様であり、つまり、どの発光部100でもサンプル期間には電源線99上の電位に関して同じ条件下で輝度信号SGの書き込みを行えることになる。
一方、ホールド期間には、どの発光部100でも電源切替スイッチ104の接点141が接点140と非接続になって開放状態に等しくなるので、電源線99上の電位降下が生じない。

0068

また、DAC74の入力端子は、ここでは入力インピーダンスが極めて高いものになっており、電源線93から電流がDAC74に流れ込むことがほとんどない。
従って、電源線99に配線抵抗rが存在していても、電源線99を電流がほとんど流れていない状態において配線抵抗rによる電位降下が実質生じず、または生じたとしても無視できる程度の大きさにすぎないからである。

0069

上記では電源線99を、電源線93を介して電源Sに接続する構成としたが、これに限られず、例えば電源線99を直接、電源Sに接続する構成をとるとしても良い。
図8に戻って、サンプル期間のグラフ192を見ると、グラフ191と同様に電圧がVdacで略一定になっていることが判る。これは、次の理由による。
すなわち、図5図6に示すように信号線94は、一方端がDAC74の出力端子741に接続され、他方端側は、電源線99と同様に、n個の発光部100のそれぞれに対応する異なる位置から分岐して、その分岐したそれぞれの線部分の先端がその対応する発光部100に設けられたスイッチ105を介して保持素子106の一方の端子161と駆動回路102のゲート端子121に接続される構成になっている。

0070

保持素子106は、コンデンサであるので、サンプル期間の開始によりスイッチ105が導通状態になったときに、上記同様の保持素子106の充放電が行われ、信号線94上においてその配線抵抗rによる電位降下が一時的に生じる場合がある。この電位降下が生じても、上記電源線99と同様に保持素子106の充放電が終わると、保持素子106に電流が流れなくなるので、サンプル期間の途中で信号線94上での電位降下がなくなる。

0071

また、駆動回路102はFETからなり、輝度信号SGがスイッチ105を介して駆動回路102のゲート端子121に印加された場合に、そのゲート端子121から入力端子122と出力端子123に電流が流れることがほとんど生じない。
一方、ホールド期間には、どの発光部100でもスイッチ105が非導通状態になるので、信号線94からスイッチ105を介して保持素子106に電流が流れることはなく、信号線94上で電位降下は生じない。

0072

また、全点灯の場合、輝度信号SG1、2・・nの電圧Vdacは、全て同じになる。
これらのことから、信号線94に配線抵抗rが存在していても、信号線94を電流がほとんど流れていない状態において配線抵抗rによる電位降下が実質生じず、または生じたとしても無視できる程度の大きさにすぎないからである。
これにより、図8に示すように電源供給点からの配線距離が異なる発光部100−k、m、nのいずれでも、サンプル期間においては、電源線99からの供給電圧と信号線94を伝送される輝度信号SGの電圧Vdacの差が同じVfになる。このことは、他の発光部100でも同様である。

0073

このようにn個の発光部100のいずれについても、その発光部100の保持素子106の両端間の電圧がVfで同じになり、この電圧Vfに相当する電荷がその保持素子106に蓄えられることになる。この電圧Vfが輝度信号SGで示される発光量の大きさに対応する電圧に相当し、電荷の蓄積量が電圧Vfを指標する指標値になる。
次に、サンプル期間のグラフ193を見ると、アース(GND)からのカソード電極線92の配線距離が長くなる(GNDから遠ざかる)のに伴ってカソード電極線92上での電圧が上昇していることが判る。

0074

これは、サンプル期間でも電源線91からの電流が各OLED101を介してカソード電極線92に流れており、カソード電極線92に電流が流れるときの当該カソード電極線92の配線抵抗rによる電位降下の影響を受けるためである。このカソード電極線92の電位降下は、ホールド期間でもそのグラフ196から判るように同様にカソード電極線92に電流が流れることにより生じる。

0075

一方、ホールド期間のグラフ194を見ると、電源供給点である電源Pからの電源線91の配線距離が長くなるのに伴って電源線91から各発光部100への供給電圧Vpが低下していくことが判る。
これは、各OLED101への電流供給のために電源線91に電流が流れるときの当該電源線91の配線抵抗rによる電位降下の影響を受けるためである。

0076

例えば、ホールド期間において電源線91から発光部100−kの駆動回路102の入力端子122に入力される電圧(印加電圧)をVpk、電源線91から発光部100−mの駆動回路102の入力端子122に入力される電圧をVpm、電源線91から発光部100−nの駆動回路102の入力端子122に入力される電圧をVpnとすると、電源Pからの配線距離が長くなるほど電位降下による電圧の低下量が大きくなることから、Vo>Vpk>Vpm>Vpnの関係が満たされる。

0077

さらに、ホールド期間のグラフ195を見ると、それぞれの発光部100ごとに、電源線91からの供給電圧Vpから電圧Vfを差し引いた値がその駆動回路102のゲート端子121の電圧(ゲート電圧)Vgになっていることが判る。これは、次の理由による。
すなわち、図6(a)に示すようにサンプル期間に保持素子106に蓄えられた電荷により生じる電圧Vfが保持素子106の両端間の電圧になり、その直後のホールド期間にもその電圧Vfが保持素子106に保持される。

0078

これにより、図6(b)に示すようにホールド期間に電源切替スイッチ104がホールド状態になったときに駆動回路102の入力端子122とゲート端子121との間にその電圧Vfに相当する電位差が生じる。
このことは、他の発光部100のそれぞれでも同じであり、ホールド期間Tbでは、入力端子122に入力される電圧Vpに対して電圧Vfの分だけオフセットして、ゲート端子121の電圧が電圧Vpを基準に、電圧Vfだけ低下した電圧になるからである。

0079

従って、それぞれの発光部100ごとに、電源供給点からの配線距離の違いによって電源線91からの駆動回路102への入力電圧Vpが異なっても、駆動回路102の入力端子122とゲート端子121間の電位差は同じVfになる。
上記のように駆動回路102は、入力端子122の電圧とゲート端子121の電圧との差の電圧の大きさに応じた大きさの電流を出力端子123から出力する回路である。

0080

従って、それぞれの発光部100ごとに、ホールド期間における駆動回路102の入力端子122とゲート端子121間の電位差がVfで同じということは、そのOLED101に流れる電流も同じになり、全点灯の場合、それぞれの発光部100のOLED101が同じ発光量で点灯することになる。
グラフ197では、n個の発光部100のうち、代表する3つの発光部100−k、m、nのそれぞれの発光量と、仮に電源供給点と等しい位置に1つの発光部が設けられていると仮定した場合のその発光量とが同じである例を示している。

0081

このように、輝度信号SGのサンプル期間には、それぞれの発光部100ごとに、電源線91とは独立している電源線99、すなわち電源線91に電流が流れるときの配線抵抗rによる電位降下の影響を受けない電源線99の電圧Vsを用いて輝度信号SGの保持素子106への書き込みを行うことができる。
輝度信号SGの保持素子106への書き込みは、上記のように輝度信号SGの電圧(発光量を示す電圧)の大きさに相当する量の電荷を保持素子106に蓄えることにより行われる。保持素子106に蓄えられる電荷の量は、保持素子106の両端間の電圧の差、すなわち一方の端子161に印加される電圧と他方の端子162に印加される電圧との差の大きさにより決まる。

0082

従って、保持素子106の2つの端子のうち、輝度信号SGの電圧が印加される端子161とは反対側の端子162に印加される電圧が、輝度信号SGの保持素子106への書き込み時の基準となる電圧として一定であれば、書き込みごとに、輝度信号SGの電圧との差の電圧に相当する量の電荷を正確に保持素子106に蓄えることができる。
例えば、全点灯の場合に、輝度信号SGの書き込みごとに輝度信号SGの電圧が同じ大きさであれば、書き込みごとに毎回、保持素子106には同じ量の電荷が蓄えられ、保持素子106の両端の電圧の差Vfが同じになり、変動することが生じない。

0083

これに対し、例えば図9に示す比較例のように、保持素子906の一方の端子961を駆動回路902のゲート端子921に接続し、保持素子906の他方の端子962を駆動回路902の入力端子922に接続する回路構成をとった場合、電源線91からの供給電圧が常時、保持素子906の一方の端子962に印加されることになる。
この比較例では、発光部900ごとに、保持素子906の一方の端子962に印加される電圧は、電源線91の電位降下により、電源供給点から近い発光部900よりも遠い発光部900の方が低くなる(図8のグラフ194参照)。

0084

つまり、輝度信号SGの保持素子106への書き込み時における基準の電圧(保持素子906の端子962への印加電圧)が発光部900ごとに変動することになる。
従って、比較例の構成では、発光部900ごとに、信号線94を伝送される輝度信号SGの電圧Vdacが同じ電圧であっても、電源線91の電位降下による、保持素子906の端子962への印加電圧の差分だけ、保持素子906に蓄えられる電荷の量が異なる、すなわち保持素子906の両端間の電圧Vfがそれぞれ異なってしまう。

0085

このことは、発光部900ごとに、同じ発光量を示す輝度信号SGが入力されても(Vdacが同じ電圧であっても)、OLED901の発光量がばらつくことを意味する。
一方、図6に示す実施例の構成では、上記のようにその基準となる電圧(電源線99の電圧)が発光部100ごとに一定になるので、配線距離の違いによる電位降下に起因する各OLED101の発光量のばらつきを防止することができるようになる。

0086

また、図5に示すように電源線99が接続される電源Sは、DAC74の駆動源であり、既存のものであるので、電源線99のために新たな電源端子などをTFT基板71上に設ける必要がなく、回路構成の簡易化を図れる。
なお、上記では全点灯時の場合の例を示したが、再現すべき画像によっては、1主走査期間において、例えば発光すべきOLED101の数が1個以上でn個未満の範囲内になる場合が多く生じ得る。

0087

この場合、n個のうち、どのOLED101が発光するかによって、電源線91における電源供給点からの配線距離による電位降下の大きさが変わり、図8に示すグラフ194と196もこれとは異なる形状のグラフに変わることになる。
ところが、発光すべきOLED101の数が変わることにより電源線91上における電位降下の大きさが変化しても、電源線99については、電源線91上における電位降下の変動の影響を受けない。

0088

従って、全点灯時以外でも、図8のグラフ191に示すように電源供給点からの配線距離の大小に関わらず、どの発光部100に対しても電源線99から電圧Vsと略同じ電圧が供給される。
これにより、それぞれの発光部100ごとに、輝度信号SGの書き込み時には、基準となる同じ値の電圧による同じ条件でその書き込みを行うことができ、電源線91上に生じる電位降下によるOLED101の発光量のばらつきを防止することができる。

0089

また、電源線99を電源線91などと同じTFT基板71に配線する構成なので、TFT基板71とは別の部材、例えば封止板72に配線する構成に比べて回路構成が簡易になり、それだけ製造コストを低減できる。
<実施の形態2>
上記実施の形態1では、輝度信号SGのサンプル期間にもOLED101に電流が流れる状態になる回路構成としたが、本実施の形態2では、サンプル期間については強制的にOLED101への電流の供給経路を遮断する遮断状態にして、ホールド期間にだけOLED101に電流が流れる供給状態に切り替える回路構成としており、この点で実施の形態1と異なっている。以下、説明の重複を避けるため、実施の形態1と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。

0090

図10は、実施の形態2に係る各発光部200の回路構成の例を示す図であり、図11は、各発光部200の動作を示すタイミングチャートである。
図10に示すように、発光部200−1、200−2・・200−nのそれぞれごとに、駆動回路102とOLED101の間に遮断スイッチ201が介在されている。
遮断スイッチ201は、シフトレジスタ109からの信号φにより、導通と遮断を切り替えるスイッチであり、例えばFETなどからなり、信号φがHレベルのときに遮断、Lレベルのときに導通に切り替わるようになっている。

0091

同図の例では、発光部200−1では遮断状態、他の発光部200−2、200−3・・200−nのそれぞれでは導通状態になっている。
シフトレジスタ109からの信号φがHレベルのときとは、実施の形態1で説明したように、輝度信号SGのサンプル期間に相当し、信号φがLレベルのときとは、ホールド期間に相当する。

0092

従って、図11に示すように、例えば信号φ1がHレベルのときには(時点t1〜t11)、発光部200−1の電源切替スイッチ104−1がS側(サンプル状態)になると同時に、遮断スイッチ201−1が遮断状態になる。これにより、輝度信号SG1の保持素子106への書き込み(サンプル)が行われつつ、電源線91から発光部200−1のOLED101への電流の供給経路が遮断されて、OLED101が強制的に非発光(消灯)になる。

0093

このとき、他の発光部200−2・・200−nでは、その信号φがLレベルになっているので、電源切替スイッチ104がP側(ホールド状態)かつ遮断スイッチ201が導通状態になる。このホールド期間Tbには、実施の形態1と同様に、その直前のサンプル期間Taに保持素子106に蓄えられた電荷による駆動回路102のゲート端子と入力端子間の電圧の差に応じた電流がOLED101に流れてOLED101が発光する。

0094

続いて、シフトレジスタ109からの信号φ2がHレベルになると(時点t11〜t12)、発光部200−2の電源切替スイッチ104−2がS側(サンプル状態)かつ遮断スイッチ201−2が遮断状態になり、発光部200−2の保持素子106への輝度信号SG2の書き込み(サンプル)が行われつつ、発光部200−2のOLED101への電流の供給経路が遮断されて非発光になる。なお、時点t11〜t12間において他の発光部200−1、200−3・・200−nでは、それぞれのOLED101への電流の供給経路が遮断されることはなく発光状態になる。

0095

これ以降、シフトレジスタ109からの信号φ3・・φnが順次、Hレベルに切り替わるごとに、発光部200−3・・200−nにおいて1つずつ順番に、サンプル期間TaにだけOLED101への電流の供給経路が遮断されていく。
このようにn個の発光部200のそれぞれごとにそのサンプル期間TaにOLED101への電流の供給経路を遮断するのは、次の理由による。

0096

すなわち、サンプル期間TaにOLED101への電流の供給経路の遮断を行わない構成では、以降に説明するようにサンプル期間TaにおけるOLED101の発光量がその直後のホールド期間Tbの発光量よりも若干低くなることが生じる場合がある。
上記のようにサンプル期間Taは、ホールド期間Tbよりも極めて短く(例えば100分の1程度)、かつ、発光量が低下するといっても微小な程度であるので、通常ではこれに起因して再現画像画質が低下することはほとんど生じない。

0097

ところが、極めて高画質のプリントが要求されるような画像形成装置では、発光部200ごとにそのサンプル期間Taに低下する発光量が微小とはいえ異なれば、その発光量のばらつきが再現画像の画質を低下させる原因になるおそれが生じ得る。
そこで、各発光部200におけるサンプル期間Taに、強制的にOLED101を消灯させる制御をとり、サンプル期間Taにおける発光量のばらつきを防止しようとするものである。

0098

図12は、サンプル期間TaのOLED101の発光量がその直後のホールド期間Tbの発光量よりも低くなることを説明するためのタイミングチャートである。
同図は、サンプル期間TaでもOLED101に電流が供給されると仮定した構成例において全点灯の場合に、n個の発光部200のうち、ある1つの発光部200mについてサンプル期間Taとホールド期間Tbのそれぞれにおける電源線99からの供給電圧Vs、電源線91からの供給電圧Vp、ゲート電圧Vg、OLED101に流れる電流(駆動電流)I、発光量Luの推移をグラフ211〜215で示している。

0099

ここで、電源線99からの供給電圧Vsとは、電源線99から電源切替スイッチ104を介して保持素子106に印加される電圧に相当し、電源線91からの供給電圧Vpは、電源線91から駆動回路102の入力端子122に印加される電圧Vpmに相当する。
電源線99からの供給電圧Vsは、グラフ211に示すようにサンプル期間Taとホールド期間Tbにおいて略一定になっている。

0100

電源線91からの供給電圧Vpmは、グラフ212に示すように供給電圧VsよりもΔVだけ低い電圧になっている。これは、電源線91上を電流が流れることにより生じる電位降下によるものであり、上記のように電源Pと電源Sの電圧は同じなので、その電位降下により低下する分の電圧がΔVになる。同図は、サンプル期間Taでもホールド期間TbでもΔVが一定になる場合の例を示している。

0101

ゲート電圧Vgは、サンプル期間Taでは輝度信号SGmの電圧Vdacと同じ電圧になる。このサンプル期間Taにおける電圧Vdacと電圧Vsとの差の電圧が保持素子106の両端間の電圧Vfになる。
一方、ホールド期間Tbでは、ゲート電圧Vgは、電源線91からの供給電圧Vpmから電圧Vfを差し引いた電圧Vghになる。これは、上記図6(b)に示すようにホールド期間Tbでは、電源切替スイッチ104により保持素子106の両端間の電圧が駆動回路102のゲート端子121と入力端子122間に印加される回路に切り替えられるので、保持素子106の両端間の電圧Vfの分だけオフセットして、ゲート電圧Vgmが入力端子122の電圧Vpmよりも低くなるからである。

0102

駆動回路102は、ゲート電圧Vgと入力端子122の電圧Vpmとの差の電圧に応じた電流を駆動電流IとしてOLED101に供給制御するので、この差の電圧の大きさによりOLED101の発光量Lmが決まるが、この差の電圧は、サンプル期間Taには、電圧Vpmと電圧Vdacとの差である電圧Vjになり、ホールド期間Tbの電圧Vfとは異なることになる。

0103

ホールド期間Tbの電圧Vfが輝度信号SGmによる発光量の大きさに対応する電圧になるので、ホールド期間Tbには、グラフ214に示すように電圧Vfの大きさに応じた電流Im(本来の電流)が駆動回路102によりOLED101に供給される。
これに対し、サンプル期間Taには、電圧Vfよりも低い電圧Vjの大きさに応じた電流ImaがOLED101に供給されることになる。

0104

駆動回路102は、ゲート電圧Vgと入力端子122の電圧Vpmとの差の電圧が大きくなるに伴ってOLED101への供給電流を多くする回路構成になっているので、電圧Vj<Vfの場合、電流Im>Imaの関係になる。
OLED101は、供給電流Iが多くなるに伴って発光量Luが多くなる特性を有することから、OLED101の発光量Luは、グラフ215に示すようにホールド期間Tbでは、輝度信号SGに示される本来の目標であるLmであるが、サンプル期間Taでは、電流ImとImaの差ΔIの大きさに応じた分だけ、Lmよりも少ないLmaになる。

0105

このサンプル期間Taとホールド期間Tbにおける発光量Luの差分ΔLは、n個の発光部200のそれぞれごとに、電源線91上における電源供給点からの配線距離が長くなるに伴って大きくなる。これは、次の理由による。
すなわち、発光部200ごとに、電源供給点からの配線距離が長くなるほど、その電位降下による電圧の低下量が大きくなり、電源線91からの供給電圧Vpが低下するので、発光部200ごとに輝度信号SGの電圧Vdacが同じ電圧で一定とすれば、サンプル期間Taにおける電圧Vjが小さくなる。

0106

電圧Vjが小さくなるということは、駆動回路102のゲート電圧Vgと入力端子122の電圧Vpとの差の電圧が小さくなることに等しく、この差の電圧が小さくなるほどOLED101への供給電流Iが少なくなる(ΔIが大きくなる)ので、それだけホールド期間Tbにおける発光量Lmとの差分ΔLが大きくなるからである。
このようにn個の発光部200のそれぞれごとに、サンプル期間Taでは、ホールド期間TbよりもOLED101の発光量が低下し、その低下量ΔLが電源供給点からの配線距離の長さによって各発光部200でばらつく現象が生じる。

0107

この現象は、ホールド期間Tbよりも極端に短いサンプル期間Taだけに生じ、その発光量のばらつきも微小な程度ではあるが、上記の高画質のプリントが要求される画像形成装置では、その発光量のばらつきが再現画像の画質に影響を与える場合もある。
再現画像の画質への影響がサンプル期間Taでの発光量のばらつきに起因するのであれば、そのばらつきを発生させているサンプル期間TaでのOLED101の発光を禁止することにより、そのばらつきが発生しなくなるので、再現画像の画質に影響を与えることも生じない。

0108

そこで本実施の形態2では、発光部200ごとに、図10に示すように駆動回路102とOLED101との間に遮断スイッチ201を介在させ、遮断スイッチ201の動作により、サンプル期間にだけ駆動回路102からOLED101への電流の供給経路を遮断、すなわちOLED101を強制的に消灯させる制御を行うとしている。
図13は、全点灯の場合においてサンプル期間Taだけ発光部200−mのOLED101への電流の供給経路を遮断する制御を行う場合のタイミングチャートである。この制御は、発光部200−mの遮断スイッチ201がサンプル期間Taだけ遮断状態に切り替えられることにより行われる。

0109

同図に示すように、サンプル期間Taには、OLED101の駆動電流Iが0になっており、OLED101が消灯していることが判る。
このサンプル期間TaにおけるOLED101の強制消灯は、n個の発光部200のそれぞれごとに当該発光部200に対するサンプル期間Taが到来する度に繰り返し、その1回のサンプル期間Taの開始から終了までの間に亘って実行される。

0110

これにより、図12で説明したように電源線91の電位降下により各発光部200におけるサンプル期間TaでのOLED101の発光量の低下量ΔLのばらつきが再現画像の画質低下の原因になることが防止され、より高画質の再現画像を得ることができる。
なお、上記の図10では、それぞれの発光部200ごとに、電流供給線110上において電流の流れる方向に沿って駆動回路102、遮断スイッチ201、OLED101がこの順に並ぶ構成としたが、各素子の並び順はこれに限られない。例えば、遮断スイッチ201とOLED101の順番を入れ替えたり、OLED101、遮断スイッチ201、駆動回路102の順としたりすることもできる。

0111

<実施の形態3>
上記実施の形態1及び2では、電源Pと電源Sの2つを設ける構成例を説明したが、本実施の形態3では、電源Sを設けずに、電源Pが電源Sを兼用する構成としており、この点で実施の形態1及び2とは異なっている。
図14は、実施の形態3に係る回路構成を示す図であり、n個のうち、電源Pに最も近い発光部100−1だけを示し、他の発光部100については省略されている。

0112

同図に示すように、電源Pを起点に電源Pから電源線91が延伸されていることは実施の形態1と同じであるが、電源線91における、電源Pの近傍の位置301から分岐するように電源線99が延伸されている。
上記のように電源線99と電源線93は、ほとんど電位降下を生じないので、電源線91における、電源線99との接続点である位置301の電位が電源Pの電圧Voと略同じであれば、実質、実施の形態1における電源Sに電源線99が接続されていることと等しくなる。

0113

電源線91では、各発光部100のOLED101に電流が流れることにより電位降下を生じるので、位置(接続点)301は、電源線91上において、できるだけ電源供給点である電源Pに近い位置、すなわち電源線91の、電源Pとの接続点からの配線距離ができるだけ短くなる位置とすることが望ましい。
具体的には、電源線91上における、電源Pとの接続点と、電源Pに対して最も近い位置から分岐している電流供給線110の当該分岐位置(最も近い位置に配される発光部100−1における電流供給線110との接続点)302との間の配線部分のいずれかの位置を接続点301の位置とすることができ、その配線部分のうち、電源Pにより近い位置がより好ましい。

0114

このため、TFT基板71上において電源Pと接続点301とDAC74がより近くなる位置に配されるように回路設計を行うとすることができる。
なお、例えば、1つの電源Pから電源線91と電源線99の両方が共に延伸される構成をとることもできる。また、電源線91上における電位降下の大きさが予めある程度判っており、電源線91上において、電源Pからある配線距離だけ離れた位置での電位が、電源線99に供給すべき電圧に適しているような場合には、電源Pからある程度離れていてもその位置を電源線99の接続点301とするとして良い。

0115

このように1つの電源Pを共通電源としてその電圧を電源線91と電源線99の両方に供給する構成をとることにより、2つの電源を別々に設ける構成よりも回路が簡易になり、それだけ製造コストの低下を図ることができる。
なお、上記では本実施の形態3に係る共通電源を用いる構成を、実施の形態1の回路構成に採用する場合の例を説明したが、これに限られず、実施の形態2の回路構成に採用するとしても良い。

0116

本発明は、光書込装置および画像形成装置に限られず、例えば感光体などの像担持体に光ビームを書き込む光書込装置における電流制御方法としても良い。
また、その方法をコンピュータが実行するプログラムであるとしてもよい。さらに、本発明に係るプログラムは、例えば磁気テープフレキシブルディスク等の磁気ディスク、DVD−ROM、DVD−RAM、CD−ROM、CD−R、MO、PDなどの光記録媒体等、コンピュータ読み取り可能な各種記録媒体に記録することが可能であり、当該記録媒体の形態で生産譲渡等がなされる場合もあるし、プログラムの形態でインターネットを含む有線無線の各種ネットワーク放送電気通信回線衛星通信等を介して伝送、供給される場合もある。

0117

例えば、電流制御方法としては、電源から延伸された第1電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子を備える光書込装置で実行される電流制御方法であって、前記各発光素子に対応して設けられた各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む第1ステップと、前記電流供給線のそれぞれごとに、当該電流供給線に設けられた駆動ドライバーにより、前記第1電源線から当該電流供給線に供給される電流を当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する第2ステップと、を含むステップを実行し、前記第1ステップにおいて前記各保持素子に前記信号が書き込まれるときには、その書き込みの基準となる電圧を前記第1電源線とは別の第2電源線から各保持素子に供給することを特徴とする電流制御方法とすることができる。

0118

(変形例)
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
(1)上記実施の形態では、P型のFETからなる駆動回路102を用いる構成例を説明したが、これに限られない。例えば、N型のFETからなる駆動回路102(以下、102Nという。)を用いる構成とすることもできる。

0119

この構成をとる場合、例えば発光部100ごとに、電流供給線110上に電源線91からの供給電流の流れる方向の上流から下流に沿って、OLED101、駆動回路102Nの順に配され、かつ、駆動回路102Nの出力端子123(ソースに相当)がカソード電極線92に接続されると共に電源切替スイッチ104の接点142と接続される構成をとることができる。

0120

この回路構成の場合でも、各OLED101の発光量のばらつきを抑制することができる。すなわち、電源線91からの電流がOLED101、駆動回路102N、カソード電極線92を介してアース(GND)に流れるときに、発光部100ごとに、カソード電極線92上において、アース(GND)からの配線距離が異なる。
このため、電源切替スイッチ104を設けずに、保持素子106の一方の端子161と駆動回路102Nのゲート121とを接続し、保持素子106の他方の端子162と駆動回路102Nの出力端子123を接続する回路構成をとれば、カソード電極線92の配線抵抗による電位降下の影響を受けて、発光部ごとに、駆動回路102Nの出力端子123の電圧(輝度信号SGの電圧との差をとるための基準となる電圧に相当)がアース(GND)からの配線距離の長さに応じて異なる場合が生じるからである。

0121

電源切替スイッチ104を設ける回路構成をとることにより、上記実施の形態と同様に、輝度信号SGを書き込むときの基準となる電圧を電源線99からの供給電圧とすることができ、発光部100ごとに、カソード電極線92に電流が流れる場合の電位降下の影響を排除した状態で輝度信号SGの書き込みを行えるようになる。
(2)上記実施の形態では、OLED101と、それぞれが薄膜トランジスタ(TFT)からなる駆動回路102と電源切替スイッチ104とスイッチ105などとを同一のTFT基板71上に形成するとしたが、これとは別の回路構成をとるとしても良い。

0122

また、1個以上のDAC74を備えるソースIC73がそれぞれのDAC74ごとに複数個のOLED101のそれぞれに対してそのOLED101に対する輝度信号SG(発光量を示す信号)を順番に出力する信号出力部を担当する構成例を説明したが、これに限られず、他の回路構成であって良い。
さらに、定電圧源として2つの電源PとSからの電圧の供給を受ける構成において、電源Pとは別の電源Sを、DAC74(信号出力部)に供給される電源と、各保持素子106に輝度信号SGを書き込むときの基準電圧を供給するための電源線99の電源と共通する電源として用いる構成例を説明したが、これに限られない。DAC74の電源と電源線99の電源とがそれぞれ個別になっている回路構成とすることもできる。

0123

電源線99としては、電源線99上において、その長さ方向への電位降下が生じない、または少しとはいえ生じるとしても発光量のばらつきによる画質低下が生じない範囲内に抑えられるように配線される構成とすることができる。
(3)上記実施の形態では、発光量を示す電圧Vdacの大きさを示す輝度信号SGを保持素子106に書き込むサンプルホールド回路(書込手段)として、保持素子106にコンデンサを用い、電圧Vdacと電源線99からの供給電圧Vsとの差の電圧Vfの大きさに相当する量の電荷を、電圧Vfを指標する指標値としてコンデンサに注入して保持する構成を用いるとしたが、これに限られない。電圧Vfを保持素子に書き込み可能な回路であれば良い。

0124

また、上記では発光素子として、流れる電流量(電流の大きさ)に応じて発光量が変わる電流駆動型の発光素子であるOLED101を用いる例を説明したが、これに限られず、他の種類のもの、例えばLEDなどを発光素子として用いることもできる。さらに、駆動ドライバーの一例としての駆動回路102を電界効果トランジスタ(FET)とする構成例を説明したが、これ以外の回路を用いるとしても良い。また、各回路構成や各回路素子、電圧の大小関係などが上記のものに限定されることもない。

0125

さらに、電源切替スイッチ104により、保持素子106の、輝度信号SGの入力される側の端子とは反対側の端子162に、その端子162に印加される基準となる電圧(チャージされる電荷の基準電圧)として、サンプル期間には、電源線91の電位降下の影響を受けない別の電源線99からの電圧が供給され、ホールド期間には、電源線99に代えて、電源線91からの電圧が供給されるように切替可能な回路に適用することができる。

0126

また、電源P,Sは、例えばTFT基板71上に設けられる構成やTFT基板71以外の例えば制御部50などに設けられる構成などとすることができるが、発光部100の配置位置にできるだけ近い位置に設けられることが望ましい。
(4)上記実施の形態では、光書込装置をプリンター1に用いる構成例を説明したが、これに限られない。例えば、光ビームにより静電潜像などの画像が書き込まれる感光体ドラム11などの感光体を有する複写機複合機MFP:Multiple Function Peripheral)等の画像形成装置に用いられる光書込装置に適用できる。また、画像形成装置に限られず、光ビームにより感光体に書き込みを行う装置一般に適用できる。

0127

また、上記実施の形態及び上記変形例の内容を可能な限りそれぞれ組み合わせるとしても良い。

0128

本発明は、光書込装置およびこれを備える画像形成装置に広く適用することができる。

0129

1プリンター(画像形成装置)
11感光体ドラム11
13露光部(光書込装置)
50 制御部
91、93、99電源線
92カソード電極線
94信号線
100発光部
101 OLED(発光素子)
102駆動回路(駆動ドライバー)
103サンプル/ホールド回路(書込手段)
104電源切替スイッチ
105 スイッチ
106保持素子
109シフトレジスタ(書込手段)
110電流供給線
201遮断スイッチ
301、302接続点
P、S電源
Taサンプル期間
Tb ホールド期間

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • DGSHAPE株式会社の「 画像形成装置」が 公開されました。( 2020/10/29)

    【課題】光吸収フィルムを効率よく使用できる、または、明瞭な画像形成ができる画像形成装置を提供する。【解決手段】レーザー光を発振する発振器と、前記発振器から発振された前記レーザー光を照射可能な照射部と、... 詳細

  • 株式会社タッチパネル研究所の「 巻き込み式基盤」が 公開されました。( 2020/10/29)

    【課題】巻き取った状態ではロール芯に巻き取られた形状をしており、持ち運びが簡易であり、巻きだした状態では片手に持った状態でも巻きだし部分が平面を維持できる基盤。【解決手段】短冊状の部材が巻き込み内面側... 詳細

  • 富士ゼロックス株式会社の「 画像読取装置および画像形成システム」が 公開されました。( 2020/10/29)

    【課題】後続する原稿束の原稿が装置内に引き込まれても、少なくとも先行する原稿束の原稿を正常に読み取ることができる画像読取装置等を提供する。【解決手段】原稿を搬送する搬送手段としての搬送ロール113、捌... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ