図面 (/)

この項目の情報は公開日時点(2015年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

本発明の一態様は、酸化物半導体において高い移動度を達成し、信頼性の高い表示装置を提供する。

解決手段

下地部材上に、第1の酸化物部材を形成し、第1の加熱処理を行って表面から内部に向かって結晶成長し、下地部材に少なくとも一部接する第1の酸化物結晶部材を形成し、第1の酸化物結晶部材上に第2の酸化物部材を形成し、第2の加熱処理を行って第1の酸化物結晶部材を種として結晶成長させて第2の酸化物結晶部材を設ける積層酸化物材料を用いて高移動度トランジスタを形成し、それを用いて同一基板上にドライバ回路を形成する。

概要

背景

液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタアモルファ
スシリコン多結晶シリコンなどによって構成されている。アモルファスシリコンを用い
たトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することがで
きる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板
の大面積化には適していないという欠点を有している。

シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、
電子デバイス光デバイスに応用する技術が注目されている。例えば酸化物半導体として
酸化亜鉛、In−Ga−Zn−O系酸化物を用いてトランジスタを作製し、表示装置
画素スイッチング素子などに用いる技術が特許文献1および特許文献2で開示されてい
る。

概要

本発明の一態様は、酸化物半導体において高い移動度を達成し、信頼性の高い表示装置を提供する。下地部材上に、第1の酸化物部材を形成し、第1の加熱処理を行って表面から内部に向かって結晶成長し、下地部材に少なくとも一部接する第1の酸化物結晶部材を形成し、第1の酸化物結晶部材上に第2の酸化物部材を形成し、第2の加熱処理を行って第1の酸化物結晶部材を種として結晶成長させて第2の酸化物結晶部材を設ける積層酸化物材料を用いて高移動度のトランジスタを形成し、それを用いて同一基板上にドライバ回路を形成する。

目的

本発明における技術思想は、酸化物半導体中にさらに加えることをせずに、逆に不本意
存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純
度化することである

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

トランジスタは、ゲート電極と、前記ゲート電極上の、ゲート絶縁層と、前記ゲート絶縁層上の、酸化物半導体層と、を有し、前記酸化物半導体層は、前記ゲート電極の上面と重なる第1の領域と、第2の領域とを有し、前記第2の領域の前記酸化物半導体層の表面は、傾斜しており、前記第1の領域は、第1の結晶を有し、前記第2の領域は、第2の結晶を有し、前記第1の結晶は、前記酸化物半導体層の表面に対して、垂直な方向に沿うように配向したc軸を有し、前記第2の結晶は、前記傾斜した酸化物半導体層の表面に対して、垂直な方向に沿うように配向したc軸を有することを特徴とする表示装置

請求項2

トランジスタは、ゲート電極と、前記ゲート電極上の、ゲート絶縁層と、前記ゲート絶縁層上の、酸化物半導体層と、を有し、前記酸化物半導体層は、TDS(ThermalDesorptionSpectroscopy)測定において、300℃付近に現れる水のピークが検出されず、前記酸化物半導体層は、前記ゲート電極の上面と重なる第1の領域と、第2の領域とを有し、前記第2の領域の前記酸化物半導体層の表面は、傾斜しており、前記第1の領域は、第1の結晶を有し、前記第2の領域は、第2の結晶を有し、前記第1の結晶は、前記酸化物半導体層の表面に対して、垂直な方向に沿うように配向したc軸を有し、前記第2の結晶は、前記傾斜した酸化物半導体層の表面に対して、垂直な方向に沿うように配向したc軸を有することを特徴とする表示装置。

請求項3

請求項1又は請求項2において、前記酸化物半導体層の第1の結晶と、第2の結晶とはそれぞれ、a−b面を有し、前記第1の結晶のa−b面は、前記第2の結晶のa−b面と一致しないことを特徴とする表示装置。

技術分野

0001

本発明は、酸化物半導体を用いる表示装置およびその作製方法、当該表示装置を具備する
電子機器に関する。

背景技術

0002

液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタアモルファ
スシリコン多結晶シリコンなどによって構成されている。アモルファスシリコンを用い
たトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することがで
きる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板
の大面積化には適していないという欠点を有している。

0003

シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、
電子デバイス光デバイスに応用する技術が注目されている。例えば酸化物半導体として
酸化亜鉛、In−Ga−Zn−O系酸化物を用いてトランジスタを作製し、表示装置の
画素スイッチング素子などに用いる技術が特許文献1および特許文献2で開示されてい
る。

先行技術

0004

特開2007−123861号公報
特開2007−96055号公報

発明が解決しようとする課題

0005

酸化物半導体にチャネル領域を形成するトランジスタはアモルファスシリコンを用いたト
ランスタよりも高い電界効果移動度が得られている。アモルファスシリコンのトラン
スタの電界効果移動度は通常0.5cm2/Vs程度であるのに対して、酸化物半導体を
用いたトランジスタの電界効果移動度は10〜20cm2/Vsが得られている。また、
酸化物半導体はスパッタ法などで活性層を形成することが可能であり、多結晶シリコンを
用いたトランジスタのようにレーザー装置を使用せず簡単に製造が可能である。

0006

このような酸化物半導体を用いてガラス基板上またはプラスチック基板上にトランジスタ
を形成し、液晶表示装置、有機EL表示装置電子ペーパー等への応用が期待されている

0007

一方で、大型の表示装置が普及しつつある。家庭用テレビにおいても表示画面の対角が
40インチから50インチクラスのテレビも普及し始めており、今後はさらに普及が加速
されると思われる。酸化物半導体を用いたトランジスタは前述したように、アモルファス
シリコンのトランジスタの10倍以上の電界効果移動度が得られるため、大型の表示装置
においても画素のスイッチング素子としては十分な性能が得られる。

0008

しかし、画素を形成するだけではなく、ドライバ回路も酸化物半導体を用いたトランジス
タによって構成しようとするとき、従来の酸化物半導体のトランジスタの性能では不足
生じていた。具体的にはトランジスタの電流能力を上げるため、従来の酸化物半導体の電
界効果移動度をさらに数倍にあげる必要がある。電界効果移動度が10cm2/Vsの酸
化物半導体を用いたトランジスタを用いてドライバを構成した場合、表示装置の大きさは
20インチ未満となり、それ以上の表示装置を構成するにはドライバを別途実装する必
要があった。

課題を解決するための手段

0009

本明細書で開示する本発明の一態様は絶縁基板上に複数の画素と複数の信号線、複数の走
査線を有するアクティブマトリクス型表示装置において、前記絶縁基板上に電界効果移動
度が少なくとも50cm2/Vs以上、好ましくは100cm2/Vs以上を有する酸化
物半導体のトランジスタを有し、トランジスタを1つの構成要素とするゲートドライバ
ソース線駆動アナログスイッチを有する表示装置である。

0010

上記表示装置において、その大きさは少なくとも20インチ以上の表示装置である。

0011

本明細書で開示する本発明の一態様は絶縁基板上に複数の画素と複数の信号線、複数の走
査線を有するアクティブマトリクス型表示装置において、前記絶縁基板上に電界効果移動
度が少なくとも50cm2/Vs以上、好ましくは100cm2/Vs以上を有する酸化
物半導体のトランジスタを有し、トランジスタを1つの構成要素とするゲートドライバ、
ソースドライバを有する表示装置である。

0012

上記表示装置において、その大きさは少なくとも20インチ以上の表示装置である。

0013

前述した電界効果移動度を向上させる手段の一つは、下地部材上に、酸化物部材を形成し
加熱処理を行って表面から内部に向かって結晶成長し、下地部材に少なくとも一部接す
る第1の酸化物結晶部材を形成し、第1の酸化物結晶部材上に第2の酸化物結晶部材を積
層して設ける積層酸化物材料の作製方法である。特に第1の酸化物結晶部材と第2の酸化
結晶部材c軸を共通している。なお、第1の酸化物結晶部材は、第1の酸化物結晶
材の表面に対して垂直方向にc軸配向をしている。なお、a−b面での隣り合っている平
面の複数の元素は同一である。また、第1の酸化物結晶部材のc軸方向は、深さ方向に一
致する。

0014

上記作製方法において、第1の酸化物結晶部材の結晶配向した下側表面は、下地部材と少
なくとも一部または全部接して設けることを特徴とする。酸化物部材の膜厚または、加熱
処理の条件などを適宜調節することにより、第1の酸化物結晶部材の結晶配向した下側表
面を下地部材と少なくとも一部または全部接して設ける。

0015

また、上記作製方法では、酸化物部材の成膜後にアニールを行い、その上面に第2の酸化
半導体層の成膜を行い、その後、第1の酸化物結晶部と第2の酸化物半導体層の界面よ
り上方の第2の酸化物半導体層の表面に向かって結晶成長をさせる。第1の酸化物結晶部
材は、第2の酸化物半導体層にとっては種結晶に相当する。その上側に第2の酸化物結晶
部材として多結晶層が形成されることが重要である。

0016

酸化物半導体層の結晶性が高ければ高いほど、高い電界効果移動度を有するトランジスタ
を実現できる。

0017

また、酸化物半導体層の結晶性が高ければ高いほど、BT試験前後におけるトランジスタ
しきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。

0018

また、酸化物半導体層の結晶性が高ければ高いほど、トランジスタの電気特性温度依存
性、例えば−30℃〜120℃までのオン電流オフ電流などの変化量を抑制できる。

0019

また、上記構成において、c軸配向を有する結晶が下地部材に接している酸化物結晶部材
は、多結晶部材であることを特徴の一つとしている。

0020

本発明における技術思想は、酸化物半導体中にさらに加えることをせずに、逆に不本意
存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純
度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸
欠損を低減し、酸化物半導体を構成する主成分材料酸素を十分に供給することにより
、酸化物半導体を高純度化することである。

0021

酸化物半導体を成膜することで1020cm−3のレベルの水素がSIMS(二次イオン
質量分析)で測定される。このドナー準位の原因となる水または水素を意図的に除去し、
さらに水または水素の除去に伴い同時に減少してしまう酸素(酸化物半導体の成分の一つ
)を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にi型(真性
)半導体とする。

0022

また、本発明の技術思想においては、酸化物半導体中の水、水素の量は少なければ少ない
ほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は1×1
012cm−3未満、さらに好ましくは測定限界以下の1.45×1010cm−3未満
が求められる。更には、本発明の技術思想的には、ゼロに近いまたはゼロが理想である。
特に、酸化物半導体を、酸素、窒素、または超乾燥空気(水の含有量が20ppm以下、
好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気で、450℃以上8
50℃以下、好ましくは550℃以上750℃以下の加熱処理をすることにより、n型不
純物となる水、または水素を除去し、高純度化することができる。また、水、または水素
等の不純物を除去することにより、酸化物半導体を高純度化することで、キャリア密度を
1×1012cm−3未満、さらに好ましくは測定限界以下の1.45×1010cm−
3未満とすることができる。

0023

更に、熱処理を450℃以上850℃以下、好ましくは600℃以上700℃以下の高温
とすると、酸化物半導体を高純度化すると共に、結晶化させることが可能であり、酸化物
半導体の表面から内部に向かって結晶成長し、c軸配向を有する多結晶領域を有する酸化
物半導体となる。

0024

本発明に用いる酸化物半導体は、当該c軸配向を有する多結晶領域を有する酸化物半導体
を種結晶として、その上に第2の酸化物半導体を設け、450℃以上850℃以下、好ま
しくは550℃以上750℃以下の加熱処理をすることで、第2の酸化物半導体を、種結
晶と同様にc軸配向を有する多結晶領域とすることができる。即ち、種結晶と第2の酸化
物半導体のc軸が同軸となる、理想的なアキシャル成長、またはエピタキシャル成長をさ
せることができる。

0025

また、種結晶と同軸となる第2の酸化物半導体は、成膜後の熱処理による固相成長のみで
はなく、200℃以上600℃以下で加熱しながら第2の酸化物半導体を成膜、代表的に
スパッタリングすることで、堆積しつつ結晶成長させることができる。また、スパッタ
法による酸化物半導体膜成膜中基板を200℃以上600℃以下に加熱すると、直接
エピタキシャル成長またはアキシャル成長することができる。

0026

さらには、酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トラン
ジスタにおいて酸化物半導体はキャリアを通過させる通路パス)として機能させる。そ
の結果、酸化物半導体は高純度化したi型(真性)半導体であり、キャリアがない、また
は極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低く
できるというのが本発明に用いる酸化物半導体の技術思想である。

0027

また、酸化物半導体は通路(パス)として機能し、酸化物半導体自体がキャリアを有さな
い、または極めて少ないように高純度化したi型(真性)とすると、キャリアは電極のソ
ース、ドレインにより供給される。酸化物半導体の電子親和力χおよびフェルミレベル
理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレインの電極の
仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させ
ることが可能となり、n型トランジスタ及びp型トランジスタを適宜作製することができ
る。

0028

上記酸化物結晶部材、及び酸化物部材は全て金属酸化物であり、四元系金属酸化物である
In−Sn−Ga−Zn−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜、I
n−Sn−Zn−O膜、In−Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga
−Zn−O膜、Sn−Al−Zn−O系や、二元系金属酸化物であるIn−Zn−O膜、
Sn−Zn−O膜、Al−Zn−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−M
g−O膜や、In−O膜、Sn−O膜、Zn−O膜などの金属酸化物膜を用いることがで
きる。なお、ここで、例えば、In−Sn−Ga−Zn−O膜とは、インジウム(In)
、錫(Sn)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意味であり、
その化学量論比はとくに問わない。

0029

また、上記酸化物結晶部材、及び酸化物部材は、InMO3(ZnO)m(m>0、且つ
mは自然数でない)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al
、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、
Ga及びAl、Ga及びMn、またはGa及びCoなどがある。

0030

また、In−A−B−Oで表現される酸化物半導体材料を用いても良い。ここで、Aは、
ガリウム(Ga)やアルミニウム(Al)などの13族元素、シリコン(Si)やゲル
ニウム(Ge)に代表される14族元素などから選択される一または複数種類の元素を表
す。また、Bは、亜鉛(Zn)に代表される12族元素から選択される一又は複数種類の
元素を表す。なお、In、A、Bの含有量は任意であり、Aの含有量がゼロの場合を含む
。一方、InおよびBの含有量はゼロではない。すなわち、上述の表記には、In−Ga
−Zn−OやIn−Zn−Oなどが含まれる。また、本明細書でいうIn−Ga−Zn−
Oで表記される酸化物半導体材料は、InGaO3(ZnO)m(m>0、且つmは自然
数でない)であり、mが自然数でないことは、ICP−MS分析や、RBS分析を用いて
確認することができる。

0031

また、高純度化するためのプロセスの一つとして、水素及び水分をほとんど含まない雰囲
気下(窒素雰囲気酸素雰囲気乾燥空気雰囲気(例えば、水分については露点−40℃
以下、好ましくは露点−50℃以下)など)で第1の加熱処理を行う。この第1の加熱処
理は、酸化物半導体層中からH、OHなどを脱離させる脱水化または脱水素化とも呼ぶこ
とができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理
を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。

0032

第1の加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるGRTA(Gas
Rapid Thermal Anneal)法またはランプ光を用いるLRTA(La
mp Rapid Thermal Anneal)法などの瞬間加熱方法などを用いる
ことができる。また、第1の加熱処理は、450nm以下の光を照射する加熱も同時に行
ってもよい。高純度化のための第1の加熱処理を行った酸化物半導体層は、第1の加熱処
理後の酸化物半導体層に対してTDS(Thermal Desorption Spe
ctroscopy)で450℃まで測定を行っても水の2つのピークのうち、少なくと
も300℃付近に現れる1つのピークは検出されない程度の条件で加熱する。従って、高
純度化のための加熱処理が行われた酸化物半導体層を用いたトランジスタに対してTDS
で450℃まで測定を行っても少なくとも300℃付近に現れる水のピークは検出されな
い。

0033

第1の加熱処理は、結晶成長の種となる多結晶層がない状態で結晶成長を行うため、高温
で短時間に加熱を行い、表面からの結晶成長のみとなるようにすることが好ましい。また
、酸化物半導体層の表面が平坦であると、良好な板状の多結晶層を得ることができるため
、できるだけ下地部材、例えば絶縁層や、基板の平坦性が高いことが望ましい。平坦性を
高くすることにより、下地部材全面に接する多結晶層を形成しやすくなるため、有用であ
る。例えば、市販されているシリコンウェハと同程度の平坦性、例えば、表面粗度が1μ
四方の領域におけるAFM測定での高低差が1nm以下、好ましくは0.2nmとする

0034

多結晶層は、酸化物半導体中のInの電子雲が互いに重なり合って連接することにより、
電気伝導率σを大きくする。従って、多結晶層を有するトランジスタは、高い電界効果移
動度を実現することができる。

0035

第1の加熱処理により形成した平板状の多結晶層を種としてさらに結晶成長を行う方法の
一つを以下に図1(A)、図1(B)、及び図1(C)を用いて示す。

0036

工程順序の概略を説明すると、下地部材上に第1の酸化物半導体層を形成した後、高純度
化するための第1の加熱処理を行い、高純度化するための第1の加熱処理と同一工程によ
り、第1の酸化物半導体層の表面に結晶方位の揃った多結晶層を形成し、その上に第2の
酸化物半導体層を積層する。さらに結晶化のための第2の加熱処理を行うことにより、第
1の酸化物半導体層の表面の多結晶層を種として第2の酸化物半導体層を結晶化するとい
順序で行われる。

0037

第1の加熱処理は、結晶成長の種となる結晶層がない状態で表面から結晶成長が行われる
のに対して、第2の加熱処理は、種となる平板状の多結晶層があるため、結晶成長が可能
最低温度で長時間に加熱を行うと良好な結晶性を得ることができ、好ましい。第2の加
熱処理により行われる結晶方向は、下から上の方向、基板側から表面側の方向(再結晶
向とも呼ぶ)であり、第1の加熱処理での結晶方向と異なっている。また、第1の加熱処
理で得られた多結晶層は第2の加熱処理で再び加熱されるため、さらに結晶性が向上する

0038

図1(A)は、下地部材500上に形成された第1の酸化物半導体層に対して結晶化のた
めの第1の加熱処理が行われた後の状態を示している。第1の加熱処理は、酸素、窒素、
または超乾燥空気雰囲気で、450℃以上850℃以下、好ましくは550℃以上750
℃以下の加熱処理である。また、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰
囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行ってもよい。第1の加
熱処理が行われた後、第1の酸化物半導体層は、表面に対して垂直方向にc軸配向してい
る平板状の多結晶である第1の酸化物結晶部材501となる。

0039

また、図1(B)は、第2の酸化物半導体層502の成膜直後の断面図である。第2の酸
化物半導体層502は、スパッタ法で形成され、その金属酸化物ターゲットは、In2O
3:Ga2O3:ZnO=1:1:2[mol数比]の金属酸化物ターゲットや、In2
O3:Ga2O3:ZnO=1:1:4[mol数比]の金属酸化物ターゲットを用いれ
ばよい。

0040

また、図1(C)は、第2の加熱処理後の断面図である。第2の加熱処理によって、第1
の酸化物結晶部材501の多結晶層を種として第2の酸化物半導体層502の表面に向か
って上方に結晶成長し、第2の酸化物結晶部材503bが形成され、結晶部材同士がc軸
配向を有する。

0041

この第2の加熱処理も、酸化物半導体層中からH、OHなどを脱離させる脱水化または脱
水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気
下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも
呼べる。

0042

また、第1の加熱処理で得られた多結晶層は第2の加熱処理で再び加熱されるため、さら
に結晶性が向上した第3の酸化物結晶部材503aとなる。

0043

酸化物半導体層の水素濃度は、1×1018cm−3以下、1×1016cm−3以下、
さらには実質的には0が好ましい。また、酸化物半導体層のキャリア密度が1×1012
cm−3未満、さらに好ましくは測定限界以下の1.45×1010cm−3未満である
。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近い。また、バンドギャップ
は2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。なお、酸
化物半導体層中の水素濃度測定は、二次イオン質量分析法(SIMS)で行うことができ
る。キャリア密度は、ホール効果測定により測定することができる。また、より低密度
キャリア密度の測定は、CV測定(Capacitance−Voltage−Meas
urement)の測定結果及び数式1により求めることができる。

0044

0045

また、図1(C)においては、下地部材500上に接して、第3の酸化物結晶部材503
a、第2の酸化物結晶部材503bの順に積層された2層構造と言える。第1の酸化物結
晶部材501と第2の酸化物結晶部材503bの材料は、表面に対して垂直方向にc軸配
向している多結晶が得られるのであれば、特に限定されず、異なる材料を用いてもよいし
同一成分を含む材料を用いてもよい。同一成分を含むとは同じ元素を有する意味である

0046

なお、同一成分を含む酸化物半導体材料を用いる場合、図1(C)では点線で示したよう
に、第3の酸化物結晶部材503aと第2の酸化物結晶部材503bの境界不明瞭とな
り、単層構造となる。

0047

こうして、第3の酸化物結晶部材503aと第2の酸化物結晶部材503bの積層からな
る多結晶層は、2回の加熱処理に分けて結晶成長させることができる。

0048

なお、図1(A)において、第1の酸化物半導体層の表面の比較的結晶方位の揃った板状
板状結晶層は、表面から深さ方向に結晶成長するため、下地部材の影響を受けることなく
形成することができる。

0049

第1の酸化物半導体層、例えば、In−Ga−Zn−O膜の表面に比較的結晶方位の揃っ
た結晶層が形成されるメカニズムを一例に説明する。加熱処理により、In−Ga−Zn
−O膜中に含まれる亜鉛が拡散し、表面近傍集まり、結晶成長の種となり、その結晶成
長は、横方向(表面に平行な方向)の結晶成長のほうが、深さ方向(表面に垂直な方向)
の結晶成長よりも強いため、平板状の多結晶層が形成される。即ち、a−b面の方向とc
軸の方向とはa−b面の方向が結晶化しやすい。また、それぞれの結晶のa−b面は一致
していない。また、In−Ga−Zn−O膜の表面より上は自由空間であり、ここでの上
方への結晶の成長はない。これらのことは、TDSの測定時に450℃まで測定を行った
際、InやGaは検出されないが、亜鉛は真空加熱条件下、特に300℃付近でピーク検
出されることが確認できていることから推察される。なお、TDSの測定は真空中で行わ
れ、亜鉛の離脱は200℃付近から検出されていることが確認できている。

0050

2回に分けて酸化物半導体膜の成膜を行い、結晶成長の種となる多結晶層を形成した後、
再度成膜した後に結晶成長させることで膜厚の厚い板状結晶層を形成することができると
言え、本明細書で開示する方法が極めて有用である。

0051

また、下地部材の材料に関わらず表面に平行にa−b面を有し、表面に対して垂直方向に
c軸配向をしている結晶層を得ることができることも有用である。

0052

また、金属酸化物、代表的にはIn−Ga−Zn−O膜を用いるデバイスは、単結晶Si
を用いるデバイスや、SiCを用いるデバイスや、GaNを用いるデバイスとは全く異な
っている。

0053

ワイドギャップ半導体としてSiC(3.26eV)、GaN(3.39eV)が知られ
ている。しかしながら、SiCやGaNは高価な材料である。また、SiCやGaNは、
1500℃以上の処理温度を必要としており、ガラス基板上での薄膜化は実質的に不可能
である。

0054

また、SiCやGaNは単結晶のみであり、PN接合での制御を求められ、より完全な単
結晶であることを必要としている。したがって、製造工程で意図しない微量の不純物が混
入することによって、それがドナーアクセプタとなるため、キャリア濃度の下限には限
界がある。一方、金属酸化物は、アモルファス、多結晶、または単結晶の全ての結晶構造
を利用することができる。PN接合の制御を用いることなく、φMS対χOS+1/2E
gOS、φMD対χOS+1/2EgOSと、ソース及びドレインの仕事関数と、金属酸
化物の電子親和力エネルギーバンド幅の物性を利用してPN接合と等価のバンド制御を
行っていることが金属酸化物の特徴の一つである。

0055

金属酸化物、代表的にはIn−Ga−Zn−O膜のバンドギャップも単結晶シリコンの約
3倍広く、SiCに比べ製造コストが低くできるので安価な材料である。

0056

In−Ga−Zn−Oのバンドギャップは、3.05eVであり、この値を元に真性キャ
リア密度を計算する。固体中電子エネルギー分布f(E)は次の式で示されるフェル
ミ・ディラック統計に従うことが知られている。

0057

0058

キャリア密度が著しく高くない(縮退していない)普通の半導体では、次の関係式成立
する。

0059

0060

従って、(1)式のフェルミ・ディラック分布は次の式で示されるボルツマン分布の式に
近似される。

0061

0062

(3)式を使って半導体の真性キャリア密度(ni)を計算すると以下の式が得られる。

0063

0064

そして、(4)式に、SiとIn−Ga−Zn−Oの実効状態密度(Nc、Nv)、バン
ギャップ(Eg)の値を代入し、真性キャリア密度を計算した。その結果を表1に示す

0065

0066

In−Ga−Zn−Oは、Siに比べて極端に真性キャリア密度が少ないことがわかる。
GZOのバンドギャップとして3.05eVを選んだ場合、SiとIn−Ga−Zn−
Oでは、真性キャリア濃度におよそフェルミ・ディラックの分布則が正しいと仮定して、
前者は後者よりキャリア密度が約1017倍大きいと言える。

0067

また、酸化物半導体は室温から400℃の加熱温度によるスパッタリング法で薄膜の形成
が可能であり、プロセス最高温度は300℃以上800℃以下とすることができ、プロセ
最高温度ガラス歪み点以下とする場合には、大面積のガラス基板上に形成すること
も可能である。従って、工業化にはプロセス最高温度が300℃以上800℃以下でバン
ドギャップの広い金属酸化物を作製できることが重要である。

0068

これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの
、あるいは、1500℃程度の高温での処理により単結晶を得るもののみであったが、上
記に示したように、金属酸化物の平板状の多結晶を形成した後、金属酸化物の平板状の多
結晶を種として結晶成長させる方法により比較的低温でc軸配向を有する薄膜多結晶がで
き、さらに厚膜多結晶ができると、より広い工業応用が開ける。なお、良質な厚膜多結晶
を得るには、基板の平坦性・平滑性が高いことが好ましい。なぜならば、わずかな基板の
凹凸が、局所的なc軸のぶれとなり、結晶成長が進展するにつれて、隣接する結晶のc軸
の向きと異なることにより結晶の転移等の欠陥となるからである。

発明の効果

0069

板状結晶層を有する酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有す
るトランジスタを実現できる。また、オフ電流が低いトランジスタを実現できる。また、
所謂ノーマリーオフのスイッチング素子を実現し、低消費電力半導体装置を提供するこ
とができる。

図面の簡単な説明

0070

本発明の一態様を示す断面図である。
本発明の一態様を示す工程断面図である。
本発明の一態様を示す上面図及び断面図である。
本発明の一態様を示す表示装置の一態様を示す図である。
本発明の一態様を示す表示装置のタイミングを示す図である。
本発明の一態様を示す表示装置の一態様を示す図である。
ゲート線遅延を示す図である。
ソース線の書き込みを示す図である。
シフトレジスタの一態様を示す図である。
シフトレジスタのタイミングを示す図である。
ソース線の書き込みを示す図である。
ソース線の書き込みを示す図である。
酸化物半導体を用いたボトムゲート型のトランジスタの縦断面図。
図13に示すA−A’断面におけるエネルギーバンド図(模式図)。
(A)ゲート(G1)に正の電位(+VG)が印加された状態を示し、(B)ゲート(G1)に負の電位(−VG)が印加された状態示す図。
真空準位と金属の仕事関数(φM)、酸化物半導体の電子親和力(χ)の関係を示す図。
本発明の一態様を示す工程断面図である。
本発明の一態様を示す上面図及び断面図である。
本発明の一態様を示す上面図及び断面図である。
本発明の一態様を示す断面図である。
電子機器の一例を示す図である。
電子機器の一例を示す図である。

実施例

0071

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
れるものではない。

0072

(実施の形態1)
図4に本発明の実施形態を示す。図4(A)はガラス基板1501上に、画素部1502
、ゲートドライバ1503、1504を内蔵し、ソース線駆動にアナログスイッチ150
5を内蔵した表示装置である。ソース線駆動にアナログスイッチ1505を使用するのは
以下の理由による。例えばフルハイビジョン表示装置の場合ソース信号線は1920xR
GBの5760本存在する。ソースドライバを同一基板上に形成しない場合は、この端子
にそれぞれソースドライバの端子が接続される。そのため、機械的な衝撃などにより、端
子の接触不良が発生しやすいという問題があった。端子を減らすことが接触不良低減に有
効である。そこでアナログスイッチアレイを同一基板上に形成し、RGBの各端子を時分
割で選択的にソースドライバに接続し、端子数を減らすことを目的としている。

0073

図4(B)はアナログスイッチ1505の等価回路を示している。図4(B)に示す例で
は表示装置の外部に接続される端子はソースドライバの出力端子となる1920本とスイ
チアレイのゲートを制御する端子3本の合計1923本となり、約3分の1に削減でき
る。これらはFPC1506、1507、1508、1509に接続される。一方でアナ
ログスイッチにつながるソースドライバは時分割をおこなう場合に比べて3倍の速度で動
作させる必要があり、ソース信号線への書き込み時間は3分の1にする必要がある。ソー
ス信号線への書き込み時間を削減のためにはアナログスイッチに用いられるトランジスタ
の電流能力を向上させることが重要である。

0074

図5(A)に時分割をおこなう際のタイミングを示している。時分割をおこなわなければ
ソース線の書き込みは1ライン期間の間におこなわれれば良いのであれば、時分割をおこ
なう場合には1ライン期間の1/3以下の時間で書き込みがおこなわれなければならない
。また、近年、表示装置においては動画の特性を良好にするために2倍速、4倍速などの
駆動方法が普及している。これはテレビの放送は1倍速であるが、テレビの内部でフレ
ムとフレームの間に映像を作り出し、映像の細やかさを向上させるものである。

0075

このため、表示装置は2倍、4倍で動作しなければならない。図5(B)に1倍速、2倍
速、4倍速においての各時間を示す。図5(A)においてゲートクロックパルス幅aが
水平ライン期間に相当し、この期間内にソース線の書き込みが終了する必要がある。a
の値は図5(B)に示すように1倍速(フレーム周波数60Hz)のとき15.3μs、
2倍速(フレーム周波数120Hz)のとき7.63μs、4倍速(フレーム周波数24
0Hz)のとき3.81μsである。

0076

表示装置はこの書き込み時間に中でソース線への書き込みが終了する必要がある。酸化物
半導体を用いたトランジスタの移動度を向上させることによって、これらを満足すること
が可能になる。ここいう表示装置は液晶表示装置、有機EL表示装置、電子ペーパーなど
のトランジスタを使用して構成する表示装置に当てはまる

0077

(実施の形態2)
図6にソースドライバを内蔵した表示装置の実施形態を示す。図6(A)に示すのはガラ
ス基板1701上に画素部1702、ゲートドライバ1703、1704、ソースドライ
バ1705を内蔵した例である。ゲートドライバ1703、1704、ソースドライバ1
705にはFPC1706、1707より信号が供給される。ゲートドライバ1703、
1704を表示装置の左右両側に配置し、画素を駆動することによって、片側の場合の半
分の駆動能力で駆動することが可能である。

0078

また、図6(B)はガラス基板1711上に、画素部1712,ゲートドライバ1713
、1714、1715、1716を表示装置の上下に、ソースドライバ1717、171
8、1719、1720を左右に配置した例である。ゲートドライバ、ソースドライバに
はFPC1721、1722、1723、1724より信号が供給される。このような配
置をすることによって、それぞれのドライバは表示装置の1/4を駆動するだけの駆動能
力があれば、表示が可能となる。表示装置がフルバイビジョン仕様であればドライバはQ
HD(クオーターハイビジョン)の能力があれば駆動が可能になる。したがって、本発明
によって、酸化物半導体を用いたトランジスタの電界効果移動度が向上し、50cm2/
Vs以上、好ましくは100cm2/Vsであれば、100インチ程度のフルハイビジョ
ン表示装置を倍速駆動することも可能になる。

0079

(実施の形態3)
ソース線駆動にアナログスイッチを使用した場合の計算結果を以下に示す。計算は表示装
置を100インチの液晶表示装置、フレーム周波数を240Hz(4倍速)の場合を想定
している。前述したように4倍速ではソース線の書き込みを0.7μs以下でおこなう必
要がある。このときのサンプリング用アナログスイッチに用いるトランジスタ素子サイズ
はL/W=3μm/1500μm、電界効果移動度は100cm2/Vs、しきい値1.
5Vとした。そして、ソース信号線のシート抵抗を0.01Ω/□、ソース線抵抗を2.
08KΩ、ソース線容量を18.5pF線幅6μmとした。そしてソース線電位が期待
値の99.9%まで書き込みができることを目標としている。

0080

図7にゲート線の立ち上がり時間と表示装置のサイズの関連を示す。ゲート線の遅延時間
の上限を0.5μsとすると100インチであってもゲート線の遅延時間は要求を満たす
ことができる。この計算ではゲート線のシート抵抗を0.1Ω/□、容量を41.3pF
、線幅を23μmとしている。

0081

図8にソース線の書き込み計算の結果を示す。サンプリングパルスハイになっている間
に書き込みがおこなわれ、入力信号と書き込みされたソース線電位が近づくように動作す
る。図8ではサンプリングパルスと入力信号とソース線のもっとも入力から離れた点の電
位を示している。図8に示されるようにソース線の電位が入力信号の立ち上がりから0.
2μsで99.9%の書き込みができていることを示している。このように酸化物半導体
を用いたトランジスタの移動度を向上させることによって、ソース線駆動用アナログスイ
ッチを内蔵し、100インチのフルハイビジョン表示装置を4倍速で駆動できることがで
きた。ここでは表示装置の大きさを100インチとして計算をおこなったが、このサイズ
に限定するものではなく、100インチ以下も可能であるし、電界効果移動度のさらなる
向上や、配線抵抗の削減をおこなえば100インチ以上も可能である。

0082

(実施の形態4)
また、ソース線駆動にシフトレジスタ型ソースドライバを使用した場合の計算結果を示す
。シフトレジスタは図9に示すようなセットリセット型のシフトレジスタを用いた。また
、ソースドライバは図6(B)に示すような配置を仮定し駆動をおこなうものとした。サ
プリングは960点同時サンプリングとしている。フルハイビジョンの4分の1の領域
を1つのソースドライバで書き込むため、サンプリングすべき点は960xRGB=28
80点である。これを960点同時サンプリングするため必要なシフトレジスタの段数
30段となる。そのタイミングチャート図10(A)に示す。また図10(A)にて設
定される期間を図10(B)に示す。ソースドライバのクロック周波数図10(B)の
Bの期間の2倍の逆数にあたる。

0083

必要なクロック周波数は表示装置を1倍速で動作させる場合、579kHz、2倍速で
は1.15MHz、4倍速では2.31MHzとなる。電界効果移動度が100cm2/
Vsであればこの条件でシフトレジスタの動作は可能である。この場合、ソース線を書き
込むのに許容される時間は1倍速で0.43μs、2倍速で0.22μs、4倍速で0.
11μsとなる。ソースドライバの能力としては問題ないが、ソース線の遅延時間が問題
になる。尚、このときのソース線の条件は表示装置が100インチの場合、実質50イン
チ相当の駆動になるため、ソース信号線のシート抵抗を0.01Ω/□、ソース線抵抗を
1.04KΩ、ソース線容量9.3pFを、線幅20μmとした。

0084

図11にソース線の遅延時間を示す。100インチの場合配線遅延が30nsあるため、
許容時間の6割程度で書き込みを終了する必要がある。したがって100インチでは書き
込みは困難である。図11は表示装置のサイズを10インチとして、フレーム周波数を4
倍速としたデータである。ここではサンプリングパルスと入力信号とソース線のもっとも
入力から離れた点での電位を示している。サンプリングパルスがハイの期間で書き込みが
おこなわれ、入力信号とソース線電位が同じになるように動作する。入力信号の立ち上が
りから約0.07μsで入力信号の99.9%に達しており10インチでは4倍速動作が
可能であることを示している。

0085

図12にフレーム周波数を120Hz2倍速とし、表示装置を100インチとした場合の
計算結果である。周波数以外の条件は前述と同じである。ここではサンプリングパルスと
入力信号とソース線のもっとも入力から離れた点での電位を示している。サンプリングパ
ルスがハイの期間で書き込みがおこなわれ、入力信号とソース線電位が同じになるように
動作する。入力信号の立ち上がりから、約0.13μsにて99.9%に達している。こ
の場合は表示装置が100インチであっても規定時間の範囲で99.9%の書き込みがで
きることを示している。このように移動度が100cm2/Vsあればソースドライバを
内蔵し、2倍速において、表示サイズが100インチであっても動作をおこなうことが可
能になる。

0086

(実施の形態5)
本実施の形態では、トランジスタの作製例の一例を図1図2、及び図3を用いて示す。

0087

まず、絶縁表面を有する基板である基板400上に、導電膜を形成した後、フォトマスク
を用いてフォトリソグラフィ工程によりゲート電極層401を設ける。

0088

基板400としては、大量生産することができるガラス基板を用いることが好ましい。基
板400として用いるガラス基板は、後の工程で行う加熱処理の温度が高い場合には、歪
み点が730℃以上のものを用いると良い。また、基板400には、例えば、アルミノ
リケートガラス、アルミノホウケイ酸ガラスバリウムホウケイ酸ガラスなどのガラス材
料が用いられている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませ
ることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含
むガラス基板を用いることが好ましい。

0089

また、下地層となる絶縁層を基板400とゲート電極層401の間に設けてもよい。下地
層は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素酸化珪素
窒化酸化珪素、または酸化窒化珪素から選ばれた一または複数の層による積層構造により
形成することができる。

0090

ゲート電極層401としては、金属導電層を用いることができる。金属導電層の材料とし
ては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電層として単層、または
2層構造、または4層以上の積層構造としてもよい。後に加熱処理を行う場合、ゲート電
極層401としてその加熱処理温度に耐えうる材料を選択することが好ましい、

0091

次いで、ゲート電極層401上にゲート絶縁層402を形成する。ゲート絶縁層402は
プラズマCVD法又はスパッタ法等を用いて、酸化珪素層窒化珪素層、酸化ハフニウ
ム層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。
例えば、窒化珪素膜酸化珪素膜の積層とする。ゲート絶縁層402の膜厚は50nm以
上200nm以下とする。

0092

本実施の形態において、ゲート絶縁層402の形成は、高密度プラズマ装置により行う。
ここでは、高密度プラズマ装置は、1×1011/cm3以上のプラズマ密度を達成でき
る装置を指している。例えば、3kW〜6kWのマイクロ波電力を印加してプラズマを発
生させて、絶縁膜の成膜を行う。

0093

チャンバー材料ガスとしてモノシランガス(SiH4)と亜酸化窒素(N2O)と希ガ
スを導入し、10Pa〜30Paの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
曝すことなく亜酸化窒素(N2O)と希ガスとを導入して絶縁膜表面プラズマ処理
行ってもよい。少なくとも亜酸化窒素(N2O)と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば100nm未満であっても信頼性を確保することができる絶縁膜である

0094

ゲート絶縁層402の形成の際、チャンバーに導入するモノシランガス(SiH4)と亜
酸化窒素(N2O)との流量比は、1:10から1:200の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウムアルゴンクリプトンキセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。

0095

また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。

0096

上記プロセス順序を経た絶縁膜は、従来の平行平板型PCVD装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のPCVD装置で得られる絶縁膜の10%以上または20%以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。

0097

本実施の形態では、ゲート絶縁層402として高密度プラズマ装置による膜厚100nm
酸化窒化珪素膜(SiOxNyとも呼ぶ、ただし、x>y>0)を用いる。

0098

次いで、ゲート絶縁層402上に、厚さ2nm以上15nm以下の第1の酸化物半導体層
を形成する。また、第1の酸化物半導体層は、希ガス(代表的にはアルゴン)雰囲気下、
酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素混合雰囲気下においてスパ
タ法により形成することができる。

0099

また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
に残存している水分などを除去することが好ましい。スパッタ装置内の残留水分を除去す
るためには、吸着型真空ポンプを用いることが好ましい。例えば、クライオポンプ、イ
オンポンプチタンサブリメーションポンプを用いることが好ましい。また、排気手段と
しては、ターボポンプコールドトラップを加えたものであってもよい。クライオポンプ
を用いて排気したスパッタ装置成膜室は、例えば、水素原子や、水(H2O)など水素
原子を含む化合物等が排気されるため、当該成膜室で成膜し酸化物半導体膜に含まれる不
純物の濃度を低減できる。

0100

本実施の形態では、第1の酸化物半導体層として酸化物半導体ターゲット(In−Ga−
Zn−O系酸化物半導体ターゲット(In2O3:Ga2O3:ZnO=1:1:2[m
ol数比])を用いて、基板とターゲットの間との距離を170mm、圧力0.4Pa、
直流(DC)電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下
で膜厚5nmの第1の酸化物半導体層を成膜する。また、酸化物半導体ターゲットとして
In2O3:Ga2O3:ZnO=1:1:1[mol数比]の組成比を有するターゲッ
ト、またはIn2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有す
るターゲットを用いることもできる。本実施の形態では、後に加熱処理を行い意図的に結
晶化させるため、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。

0101

また、酸化物半導体ターゲット中の酸化物半導体の相対密度は80%以上、好ましくは9
5%以上、さらに好ましくは99.9%以上とするのが好ましい。相対密度の高いターゲ
ットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気
特性または信頼性の高いトランジスタを得ることができる。

0102

また、第1の酸化物半導体層の成膜を行う前、スパッタ装置内壁や、ターゲット表面やタ
ゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと
良い。プリヒート処理としては成膜チャンバー内減圧下で200℃〜600℃に加熱す
る方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。

0103

次いで、第1の酸化物半導体層の第1の加熱処理を行い、少なくとも一部を結晶化させる
。第1の加熱処理の温度は、450℃以上850℃以下とする。また、加熱時間は1分以
上24時間以下とする。第1の加熱処理によって表面から結晶成長した多結晶層である第
1の酸化物半導体層403を形成する(図2(A)参照。)。また、表面に形成される結
晶層は、その表面にa−b面を有し、表面に対して垂直方向にc軸配向をしている。本実
施の形態では、第1の加熱処理によって第1の酸化物半導体層の全体に渡って結晶(CG
(Co−growing)結晶とも呼ぶ)とする例を示す。

0104

なお、第1の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N以上、好まし
くは7N以上、とすることが好ましい。また、H2Oが20ppm以下の乾燥空気雰囲気
下で第1の加熱処理を行っても良い。

0105

本実施の形態では、第1の加熱処理として、乾燥空気雰囲気下で700℃、1時間の加熱
処理を行う。

0106

また、第1の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水化が行われた後
、雰囲気を切り替えて酸素雰囲気にすることで第1の酸化物半導体層内部に酸素を補給
I型とすることができる。

0107

次いで、平板状の多結晶である第1の酸化物半導体層403上に、少なくとも第1の酸化
物半導体層403よりも膜厚の厚く、10μm以下の膜厚範囲の第2の酸化物半導体層4
04を形成する(図2(B)参照。)。なお、第2の酸化物半導体層404の膜厚は、作
製するデバイスによって最適な膜厚を実施者が決定すればよい。例えば、ボトムゲート型
トランジスタを作製する場合は、第1の酸化物半導体層403と第2の酸化物半導体層4
04の合計膜厚は10nm以上200nm以下とする。

0108

第2の酸化物半導体層404としては、四元系金属酸化物であるIn−Sn−Ga−Zn
−O膜や、三元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、
In−Al−Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−A
l−Zn−O系や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al
−Zn−O膜、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜や、In−O膜
、Sn−O膜、Zn−O膜などの酸化物半導体膜を用いることができる。

0109

また、第1の酸化物半導体層403と第2の酸化物半導体層404は、同一成分を含む材
料を用いること、あるいは同一の結晶構造かつ近接した格子定数ミスマッチが1%以下
)を有することが好ましい。同一成分を含む材料を用いる場合、後に行われる結晶化にお
いて第1の酸化物半導体層403の多結晶層を種として結晶成長を行いやすくなる。また
、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である

0110

次いで、第2の加熱処理を行い、第1の酸化物半導体層403の結晶層を種として結晶成
長を行う。第2の加熱処理の温度は、450℃以上850℃以下、好ましくは550℃以
上650℃以下とする。また、加熱時間は1分以上24時間以下とする。第2の加熱処理
によって第2の酸化物半導体層を結晶化させる。こうして板状結晶酸化物半導体積層
30を得ることができる(図2(C)参照。)。

0111

板状結晶は、酸化物半導体層の表面に対して垂直にc軸配向した単結晶体であることが好
ましい。また、単結晶体でなくともチャネル形成領域で各結晶のa軸およびb軸が配向し
、かつ、酸化物半導体層の表面に対して垂直にc軸配向した多結晶体であることが好まし
い。なお、酸化物半導体層の下地表面に凹凸がある場合、板状結晶は、多結晶体となる。

0112

また、図2(A)、図2(B)、及び図2(C)の工程を分かりやすく上位概念を説明す
るために、図1(A)、図1(B)、及び図1(C)に拡大模式図を示す。

0113

図1(A)は、下地部材500上に結晶化のための第1の加熱処理が行われた後の第1の
酸化物結晶部材501を示している。図1(A)は図2(A)に対応しており、下地部材
500は、ゲート絶縁層402に相当する。また、図1(B)は図2(B)に対応してお
り、第2の酸化物半導体層502の成膜直後の断面図である。また、図1(C)は、図2
(C)に対応しており、第2の加熱処理後の断面図である。第2の加熱処理によって、さ
らに高い配向性を有する結晶層からなる第3の酸化物結晶部材503aとなる。また、第
1の酸化物部材と第2の酸化物部材に同一成分を含む酸化物半導体材料を用いる場合、図
1(C)に示すように、第3の酸化物結晶部材503aの結晶層を核として第2の酸化物
部材の表面に向かって上方に結晶成長し、第2の酸化物結晶部材503bが形成され、結
部材同士がc軸配向を有する。そのため、図1(C)では点線で示したが、第3の酸化
物結晶部材と第2の酸化物結晶部材の境界は不明瞭となる。また、第2の加熱処理によっ
て、成膜直後の第2の酸化物部材の内部は、高純度化され、非晶質を含む層となる。

0114

次いで、第1の酸化物半導体層及び第2の酸化物半導体層からなる酸化物半導体積層43
0をフォトリソグラフィ工程により島状の酸化物半導体積層431に加工する(図2(D
)参照。)。また、島状の酸化物半導体積層431を形成するためのレジストマスクをイ
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
マスクを使用しないため、製造コストを低減できる。

0115

次いで、ゲート絶縁層402、及び島状の酸化物半導体積層431に、スパッタ法などに
より金属導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、
選択的にエッチングを行って金属電極層を形成する。

0116

後にソース電極及びドレイン電極(これと同じ層で形成される配線を含む)となる金属導
電膜の材料としては、Al、Cu、Cr、Ta、Ti、Mo、Wなどの金属材料、または
該金属材料を成分とする合金材料で形成する。また、Al、Cuなどの金属層の下側もし
くは上側の一方または双方にCr、Ta、Ti、Mo、Wなどの高融点金属層を積層させ
た構成としても良い。また、Si、Ti、Ta、W、Mo、Cr、Nd、Sc、YなどA
l膜に生ずるヒロックウィスカーの発生を防止する元素が添加されているAl材料を用
いることで耐熱性を向上させることが可能となる。

0117

例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチ
タン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アル
ミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金
属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタン
グステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の
積層構造とすることもできる。勿論、金属導電膜として単層、または4層以上の積層構造
としてもよい。

0118

次いで、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行ってソース電極層405a、及びドレイン電極層405bを
形成した後、レジストマスクを除去する(図2(E)参照。)。なお、このフォトリソ
ラフィ工程では、島状の酸化物半導体積層431は一部のみがエッチングされ、溝部(凹
部)を有する酸化物半導体層となることもある。

0119

また、図2(E)に示すように、ゲート電極層401は、ソース電極層405a(または
ドレイン電極層405b)と重なる領域を有することも特徴の一つである。ソース電極層
405aの端部と、ゲート絶縁層402の段差、即ち断面図において、ゲート絶縁層の平
坦面からテーパー面となる変化点との間の領域(ここでは図2(E)中で示したLOV領
域)を有している。LOV領域は、ゲート電極層の端部の凹凸で生じる結晶粒界に、キャ
リアが流れないようにするために重要である。

0120

また、酸化物半導体積層432の側面において、ソース電極層405a、またはドレイン
電極層405bと接する結晶層が非晶質状態となることもある。

0121

また、ソース電極層405a、及びドレイン電極層405bを形成するためのレジスト
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。

0122

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことさらに形状を変形すること
ができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。
よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応す
るレジストマスクを形成することができる。よって露光マスク数を削減することができ、
対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

0123

次いで、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層407を形成する

0124

酸化物絶縁層407は、少なくとも1nm以上の膜厚とし、スパッタ法など、酸化物絶縁
層407に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁層407として膜厚300nmの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の
形態では100℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス(代表的にはア
ルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)と酸素の混合雰
囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪
素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素
雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導
体層に接して形成する酸化物絶縁層407は、無機絶縁膜を用い、代表的には酸化珪素膜
窒化酸化珪素膜酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
さらに、酸化物絶縁層407上に窒化珪素膜、窒化アルミニウム膜などの保護絶縁層を形
成してもよい。

0125

また、酸化物絶縁層407及びゲート絶縁層402に対して、ゲート電極層401に達す
コンタクトホールを形成し、ゲート電極層401に電気的に接続し、ゲート電位を与え
接続電極を酸化物絶縁層407上に形成してもよい。また、ゲート絶縁層402を形成
後にゲート電極層401に達するコンタクトホールを形成し、その上にソース電極層また
はドレイン電極層と同じ材料で接続電極を形成し、接続電極上に酸化物絶縁層407を形
成し、酸化物絶縁層407に接続電極に達するコンタクトホールを形成した後、接続電極
と電気的に接続する電極を形成してゲート電位を与える電極を酸化物絶縁層407上に形
成してもよい。

0126

以上の工程でトランジスタ470が形成される(図3(B)参照。)。また、図3(A)
にトランジスタ470の上面図の一例を示す。なお、図3(B)は、図3(A)の鎖線
1−C2で切断した断面図に相当する。

0127

トランジスタ470は、チャネル形成領域のゲート電極層の上面を平坦とし、その平坦面
に垂直にc軸配向して酸化物部材を有するとともに、ソース電極層またはドレイン電極層
は、ゲート電極層の端部による凹凸にまで重なり合っていることも特徴の一つである。酸
化物部材(本実施の形態では酸化物半導体積層432)は、基板側に凹凸があった場合に
は、凹部のぶつかる領域に結晶粒界がある多結晶となる。従って、図3(B)に示すLo
v領域を形成することによって、ゲート電極層の端部の凹凸で生じる結晶粒界に、キャリ
アが流れないようにすることができる。そのため、トランジスタ470において、ソース
電極層またはドレイン電極層は、ゲート電極平坦部の上方にまで渡って設け、ゲート電
極層とかさなりオーバーラップ)を有する。

0128

また、図3(B)に示すトランジスタ470の構造に特に限定されないことは言うまでも
ない。トップゲート型トランジスタや、ボトムゲート型トランジスタであればよく、例え
ば、図2(E)でのソース電極層及びドレイン電極層の形成時のエッチングダメージを保
護するために、チャネル形成領域と重なる酸化物絶縁層をチャネルストッパーとして設け
チャネルストップ型のトランジスタとしてもよい。

0129

また、酸化物絶縁層407上にバックゲートとして機能させることのできる電極層を設け
てもよい。バックゲートの電位は、固定電位、例えば0Vや、接地電位とすることができ
、実施者が適宜決定すればよい。また、バックゲートに加えるゲート電圧を制御すること
によって、しきい値電圧を制御することができる。また、しきい値電圧を正としてエン
ンスメント型トランジスタとして機能させることができる。また、しきい値電圧を負とし
デプレッション型トランジスタとして機能させることもできる。例えば、エンハンス
ント型トランジスタとデプレッション型トランジスタを組み合わせてインバータ回路(以
下、EDMOS回路という)を構成し、駆動回路に用いることができる。駆動回路は、論
回路部と、スイッチ部またはバッファ部を少なくとも有する。論理回路部は上記EDM
OS回路を含む回路構成とする。

0130

また、以下に酸化物半導体を用いたボトムゲート型のトランジスタの動作原理について説
明する。

0131

図13は、酸化物半導体を用いたトランジスタの縦断面図を示す。ゲート電極(GE1
)上にゲート絶縁膜GI)を介して酸化物半導体層(OS)が設けられ、その上にソー
ス電極(S)及びドレイン電極(D)が設けられている。また、ソース電極(S)及びド
レイン電極(D)上に酸化物半導体層(OS)のチャネル形成領域と重なる酸化物絶縁層
を有している。

0132

図14は、図13に示すA−A’断面におけるエネルギーバンド図(模式図)を示す。
図14(A)はソースとドレインの間の電圧等電位(VD=0V)とした場合を示し、
図14(B)はソースに対しドレインに正の電位(VD>0)を加えた場合を示す。また
図7中の黒丸(●)は電子を示し、白丸(○)は正孔を示し、それぞれは電荷(−q,
+q)を有している。

0133

図15は、図13におけるB−B’の断面におけるエネルギーバンド図(模式図)を示
し、ゲート電圧が0Vの場合の状態を示す。図15(A)はゲート(G1)に正の電位(
+VG)が印加された状態であり、ソースとドレイン間にキャリア(電子)が流れるオン
状態を示している。また、図15(B)は、ゲート(G1)に負の電位(−VG)が印加
された状態であり、オフ状態(少数キャリアは流れない)である場合を示す。

0134

酸化物半導体の厚さが50nm程度であり、酸化物半導体が高純度化されたことによりド
ナー濃度が1×1018/cm3以下であれば、空乏層は酸化物半導体の全体に渡って広
がる。すなわち完全空乏型の状態とみなすことができる。

0135

図16は、真空準位と金属の仕事関数(φM)、酸化物半導体の電子親和力(χ)の関
係を示す。

0136

金属は縮退しているため、伝導子帯とフェルミ準位とは一致する。一方、従来の酸化物
半導体は一般にn型であり、その場合のフェルミ準位(Ef)は、バンドギャップ中央に
位置する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素はドナーでありn型化する一つの要因であることが知られている。

0137

これに対して本発明に係る酸化物半導体は、n型不純物である水素を酸化物半導体から
除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することに
より真性(I型)とし、又は真性型とせんとしたものである。すなわち、不純物を添加し
てI型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
I型(真性半導体)又はそれに近づけることを特徴としている。そうすることにより、フ
ルミ準位(Ef)は真性フェルミ準位(Ei)と同じレベルにまですることができる。

0138

酸化物半導体は3.05eV〜3.15eVのバンドギャップ(Eg)を有している
。酸化物半導体のバンドギャップ(Eg)が3.15eVである場合、電子親和力(χ)
は4.3eVと言われている。ソース電極及びドレイン電極を構成するチタン(Ti)仕
関数は、酸化物半導体の電子親和力(χ)とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型障壁は形成されない。

0139

すなわち、金属の仕事関数(φM)と酸化物半導体の電子親和力(χ)が等しい場合、
両者が接触すると図14(A)で示すようなエネルギーバンド図(模式図)が示される。

0140

図14(B)において黒丸(●)は電子を示し、ドレインに正の電位が印加されると、
電子はバリア(h)をこえて酸化物半導体に注入され、ドレインに向かって流れる。この
場合、バリア(h)の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のド
レイン電圧が印加された場合には、電圧印加のない図14(A)のバリアの高さすなわち
バンドギャップ(Eg)の1/2よりもバリアの高さ(h)は小さい値となる。

0141

このとき電子は、図15(A)で示すようにゲート絶縁膜と高純度化された酸化物半導
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。

0142

また、図15(B)において、ゲート電極(G1)に負の電位(逆バイアス)が印加さ
れると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近
い値となる。

0143

このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性(I型)とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特
性が顕在化するので、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜
は、酸化物半導体と良好な界面を形成できるものが必要となる。例えば、VHF帯マイ
クロ波帯電源周波数で生成される高密度プラズマを用いたCVD法で作製される絶縁膜
、又はスパッタリング法で作製される絶縁膜を用いることが好ましい。

0144

酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものと
することにより、トランジスタの特性としてチャネル幅Wが1×104μmでチャネル長
が3μmの素子であっても、オフ電流が10−13A以下であり、サブスレッショルド
イング値(S値)が0.1V/dec.(ゲート絶縁膜の膜厚100nm)という特性が
十分に期待される。

0145

このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、移動度の高いトランジスタを形成し、トランジスタの動作を良好なものとす
ることができる。

0146

(実施の形態6)
実施の形態5は、第1の酸化物部材と第2の酸化物部材に同一成分を含む酸化物半導体材
料を用いる場合を示したが、本実施の形態では異なる成分の酸化物半導体材料を用いる場
合を示す。

0147

本実施の形態では、Gaを含まないIn:Zn=1:1[atom比]の金属酸化物ター
ゲットを用い、第1の酸化物半導体層を5nmの膜厚とする例を示す。ボトムゲート型の
トランジスタとする場合、Gaの酸化物は絶縁物であるため、第1の酸化物半導体層とし
てIn−Ga−Zn−O膜を用いるよりもIn−Zn−O膜を用いることで電界効果移動
度を高くすることができる。

0148

次いで、第1の加熱処理を行う。第1の酸化物半導体層や下地部材520の材料や加熱温
度や加熱時間などの条件にもよるが、第1の加熱処理により、表面から結晶成長させて下
地部材520の界面にまで多結晶である第1の酸化物結晶部材531を形成する(図17
(A)参照。)。

0149

また、下地部材520としては、酸化物層、金属層、窒化物層などが挙げられる。第1の
加熱処理により、下地部材の材料に関係なく、第1の酸化物半導体層の表面に比較的結晶
方位の揃った多結晶である第1の酸化物結晶部材531は、表面から深さ方向に結晶成長
する。また、第1の酸化物結晶部材531は、表面に対して垂直方向にc軸配向している

0150

次いで、図17(B)は、第1の酸化物結晶部材531上に第2の酸化物部材532を成
膜した直後の断面図である。本実施の形態では、第2の酸化物部材532として、In−
Ga−Zn−O系酸化物半導体ターゲット(In2O3:Ga2O3:ZnO=1:1:
2[mol数比])を用い、膜厚50nmのIn−Ga−Zn−O膜を形成する。

0151

そして、第2の酸化物部材532を成膜した後に第2の加熱処理を行う。第2の加熱処理
によって、図17(C)に示すように結晶成長を行う。図17(C)に示すように、第1
の酸化物結晶部材531の結晶層を種として第2の酸化物部材の表面に向かって上方に結
晶成長し、第2の酸化物結晶部材533bが形成される。

0152

また、第1の加熱処理で得られた第1の酸化物結晶部材531は第2の加熱処理で再び加
熱されるため、さらに結晶性が向上した第3の酸化物結晶部材533aとなる。

0153

第2の酸化物結晶部材532として第1の酸化物結晶部材531と異なる成分の酸化物半
導体材料を用いるため、図17(C)に示すように、第3の酸化物結晶部材533aと第
2の酸化物結晶部材533bの境界が形成される。また、第2の加熱処理によっても、ゲ
ート絶縁層界面付近を含め第1の酸化物半導体層のほとんどを多結晶とする。

0154

図17(C)の構造は、下地部材520上に接して第1の酸化物結晶部材533a、第2
の酸化物結晶部材533bの順に積層された2層構造と言える。異なる材料を用いること
によって、トランジスタの電界効果移動度を高くすることができる。また、In−Ga−
Zn−O膜よりも結晶しやすいIn−Zn−O膜を用い、結晶成長の種とすることで、効
率よくその上方向に結晶成長を行い、In−Ga−Zn−O膜を多結晶とすることができ
る。

0155

また、成長させたい第2の酸化物結晶部材と下地となる第1の酸化物結晶部材が同じ場合
ホモエピタキシーと呼ぶ。また、成長させたい第2の酸化物結晶部材と下地となる第1
の酸化物結晶部材が異なる場合はヘテロエピタキシーと呼ぶ。本実施の形態では、それぞ
れの材料の選択により、どちらも可能である。

0156

また、第1の加熱処理の条件や第2の加熱処理の条件は実施の形態5に記した条件範囲
する。

0157

また、本実施の形態は、実施の形態5と自由に組み合わせることができる。

0158

(実施の形態7)
本実施の形態では、c軸配向した結晶層を有する積層酸化物材料を含むトランジスタを作
製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置
(表示装置ともいう)を作製する場合について説明する。また、トランジスタを、駆動回
路の一部または全体を、画素部と同一基板上に形成し、システムオンパネルを形成するこ
とができる。

0159

表示装置は表示素子を含む。表示素子としては液晶素子液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。

0160

また、表示装置は、表示素子が封止された状態にあるパネルを含む。さらに表示装置は、
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、
画素電極となる導電層を形成した後であって、エッチングして画素電極を形成する前の状
態であっても良いし、あらゆる形態があてはまる。

0161

なお、本明細書中における表示装置とは、画像表示デバイス表示デバイスを指す。

0162

本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネル外観及び断面について、図18を用
いて説明する。図18(A)は、第1の基板4001上に形成されたc軸配向した結晶層
を有する積層酸化物材料を半導体層として含むトランジスタ4010、4011、及び液
晶素子4013を、第2の基板4006との間にシール材4005によって封止した、パ
ネルの上面図であり、図18(B)は、図18(A)のM−Nにおける断面図に相当する

0163

第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と、走査
線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素
部4002と、信号線駆動回路4003と、走査線駆動回路4004の上に第2の基板4
006が設けられている。よって画素部4002、信号線駆動回路4003、及び走査線
駆動回路4004は、第1の基板4001とシール材4005と第2の基板4006とに
よって、液晶層4008と共に封止されている。

0164

また、第1の基板4001上に設けられた画素部4002と、信号線駆動回路4003と
、走査線駆動回路4004は、トランジスタを複数有しており、図18(B)では、画素
部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトラ
ンジスタ4011とを例示している。トランジスタ4010、4011上には絶縁層40
20、4021が設けられている。

0165

トランジスタ4010、4011は、実施の形態5で示したc軸配向した結晶層を有する
積層酸化物材料を含むトランジスタを適用することができる。本実施の形態において、ト
ランジスタ4010、4011はnチャネル型トランジスタである。

0166

絶縁層4021上において、駆動回路用のトランジスタ4011の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における
トランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層4
040は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっていて
も良く、第2のゲート電極層として機能させることもできる。また、導電層4040の電
位がGND、0V、或いはフローティング状態であってもよい。

0167

また、液晶素子4013が有する画素電極層4030は、トランジスタ4010と電気的
に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006
上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重
なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極
層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁
層4032、4033を介して液晶層4008を挟持している。

0168

なお、第2の基板4006としては、ガラス、プラスチックを用いることができる。プラ
スチックとしては、FRP(Fiberglass−Reinforced Plast
ics)板、PVF(ポリビニルフルオライドフィルムポリエステルフィルムまたは
アクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィル
ムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

0169

また、4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層403
1は、トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続される
。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層
4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材
4005に含有させる。

0170

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

0171

また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。特に、酸化物半導体層を用いるトランジスタは、静電気の影響によりト
ランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化
物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いるこ
とはより効果的である。

0172

なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

0173

また、本実施の形態で示す液晶表示装置では、基板の外側(視認側)に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
クマトリクスとして機能する遮光層を設けてもよい。

0174

また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの
信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層(
絶縁層4020、絶縁層4021)で覆う構成となっている。なお、保護層は、大気中に
浮遊する有機物金属物水蒸気などの汚染不純物侵入を防ぐためのものであり、緻密
な膜が好ましい。保護層は、スパッタ法を用いて、酸化珪素層、窒化珪素層、酸化窒化珪
素層、窒化酸化珪素層、酸化アルミニウム層窒化アルミニウム層、酸化窒化アルミニウ
ム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい。本実施の形態で
は保護層をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよ
い。

0175

ここでは、保護層として積層構造の絶縁層4020を形成する。ここでは、絶縁層402
0の一層目として、スパッタ法を用いて酸化珪素層を形成する。保護層として酸化珪素層
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム層のヒロック防
止に効果がある。

0176

また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層4020の二層目とし
て、スパッタ法を用いて窒化珪素層を形成する。保護層として窒化珪素層を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、トランジスタの電気特性を変化させるこ
とを抑制することができる。

0177

また、平坦化絶縁層として絶縁層4021を形成する。絶縁層4021としては、ポリ
ミド、アクリルベンゾシクロブテンポリアミドエポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)
シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
4021を形成してもよい。

0178

なおシロキサン系樹脂とは、シロキサン系材料出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。

0179

絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
スピンコートディップスプレー塗布液滴吐出法(インクジェット法、スクリーン
印刷オフセット印刷等)、ドクターナイフロールコーターカーテンコーター、ナイ
コーター等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール(300℃〜400℃)を行ってもよい。絶
縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。

0180

画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。

0181

また、画素電極層4030、対向電極層4031として、導電性高分子導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。

0182

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体ポリピロールまたはその誘導体、ポリチオフェン
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。

0183

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018から供給されている。

0184

本実施の形態では、接続端子電極4015が、液晶素子4013が有する画素電極層40
30と同じ導電層から形成され、端子電極4016は、トランジスタ4010、4011
のソース電極層及びドレイン電極層と同じ導電層で形成されている。

0185

接続端子電極4015は、FPC4018が有する端子と、異方性導電層4019を介し
て電気的に接続されている。

0186

また図18においては、信号線駆動回路4003を別途形成し、第1の基板4001に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を画素部4002と同じ基板上に形成して実装しても良いし、信号線駆動回路の一部また
は走査線駆動回路の一部のみを画素部4002と同じ基板上に形成して実装しても良い。

0187

また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第1の基板40
01と第2の基板4006の外側には偏光板や拡散板を設ける。また、バックライトの光
源は冷陰極管LEDにより構成されて液晶表示モジュールとなる。

0188

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。

0189

以上の工程により、信頼性の高い液晶表示装置を作製することができる。

0190

また、実施の形態5に示すc軸配向した結晶層を有する積層酸化物材料の作製方法を用い
て液晶表示装置の駆動回路のトランジスタを作製することにより、駆動回路部のトランジ
スタのノーマリーオフを実現し、省電力化を図ることができる。

0191

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0192

(実施の形態8)
半導体装置の一形態に相当する発光表示パネル発光パネルともいう)の外観及び断面に
ついて、図19を用いて説明する。図19(A)は、第1の基板上に形成されたc軸配向
した結晶層を有する積層酸化物材料を含むトランジスタ及び発光素子を、第2の基板との
間にシール材によって封止した、パネルの平面図であり、図19(B)は、図19(A)
のH−Iにおける断面図に相当する。

0193

第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材パッケージング封入)することが好ましい。

0194

また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4
503b、及び走査線駆動回路4504a、4504bは、トランジスタを複数有してお
り、図19(B)では、画素部4502に含まれるトランジスタ4510と、信号線駆動
回路4503aに含まれるトランジスタ4509とを例示している。

0195

トランジスタ4509、4510は、実施の形態5で示したc軸配向した結晶層を有する
積層酸化物材料を含む信頼性の高いトランジスタを適用することができる。本実施の形態
において、トランジスタ4509、4510はnチャネル型トランジスタである。

0196

絶縁層4544上において駆動回路用のトランジスタ4509の酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化物半
導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけるト
ランジスタ4509のしきい値電圧の変化量を低減することができる。また、導電層45
40は、電位がトランジスタ4509のゲート電極層と同じでもよいし、異なっていても
良く、第2のゲート電極層として機能させることもできる。また、導電層4540の電位
がGND、0V、或いはフローティング状態であってもよい。

0197

トランジスタ4509は、保護絶縁層としてチャネル形成領域を含む半導体層に接して絶
縁層4541が形成されている。絶縁層4541は実施の形態5で示した酸化物絶縁層4
07と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減する
ため平坦化絶縁層として機能する絶縁層4544で覆う構成となっている。ここでは、絶
縁層4541として、実施の形態5に示す酸化物絶縁層407を用いてスパッタ法により
酸化珪素層を形成する。

0198

また、絶縁層4541上に、平坦化絶縁層として絶縁層4544を形成する。絶縁層45
44としては、実施の形態7で示した絶縁層4021と同様な材料及び方法で形成すれば
よい。ここでは、絶縁層4544としてアクリルを用いる。

0199

また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、トランジスタ4510のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層45
12、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光素子
4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変えるこ
とができる。

0200

隔壁4520は、有機樹脂層無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

0201

電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。

0202

発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護層を形成してもよい。保護層としては、窒化珪素層、
窒化酸化珪素層、DLC層等を形成することができる。

0203

また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。

0204

接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電層
から形成され、端子電極4516は、トランジスタ4509、4510が有するソース電
極層及びドレイン電極層と同じ導電層から形成されている。

0205

接続端子電極4515は、FPC4518aが有する端子と、異方性導電層4519を介
して電気的に接続されている。

0206

発光素子4511からの光の取り出し方向に位置する基板には、第2の基板は透光性でな
ければならない。その場合には、ガラス板プラスチック板、ポリエステルフィルムまた
アクリルフィルムのような透光性を有する材料を用いる。

0207

また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミドエポキシ樹脂シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。

0208

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

0209

以上の工程により、信頼性の高い発光表示装置表示パネル)を作製することができる。

0210

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0211

(実施の形態9)
半導体装置の一形態として電子ペーパーの例を示す。

0212

実施の形態5に示す方法により得られるc軸配向した結晶層を有する積層酸化物材料を含
むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆
動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置電気泳動
スプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、
薄くて軽い形状とすることが可能という利点を有している。

0213

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセル溶媒または溶質
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。

0214

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。

0215

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

0216

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態5のc軸配向した
結晶層を有する積層酸化物材料を含むトランジスタによって得られるアクティブマトリク
ス基板を用いることができる。

0217

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料絶縁体材料
半導体材料磁性材料、液晶材料、強誘電性材料エレクトロルミネセント材料エレ
トロクロミック材料磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
用いればよい。

0218

図20は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられるトランジスタ581としては、実施の形態5で示すトランジスタと同様
に作製でき、c軸配向した結晶層を有する積層酸化物材料を含む信頼性の高いトランジス
タである。

0219

図20の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイ
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

0220

トランジスタ581はボトムゲート構造のトランジスタであり、半導体層と接する絶縁層
583に覆われている。トランジスタ581のソース電極層又はドレイン電極層は、第1
の電極層587と、絶縁層583、585に形成する開口で接しており電気的に接続して
いる。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領
域590bを有し、周り液体で満たされているキャビティ594を含む球形粒子589
が一対の基板580、596の間に設けられており、球形粒子589の周囲は樹脂等の充
填材595で充填されている(図20参照。)。

0221

また、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当す
る。第2の電極層588は、トランジスタ581と同一絶縁基板上に設けられる共通電位
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して第2の電極層588と共通電位線とを電気的に接続することができる。

0222

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備
する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。

0223

以上の工程により、信頼性の高い電子ペーパーを作製することができる。

0224

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0225

(実施の形態10)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタデジタルカメラデジタルビデオカメ
ラ、デジタルフォトフレーム携帯電話機携帯電話携帯電話装置ともいう)、携帯
ゲーム機携帯情報端末音響再生装置パチンコ機などの大型ゲーム機などが挙げられ
る。

0226

本実施の形態では、実施の形態7乃至9のいずれか一で得られる表示装置を搭載した電子
機器の例について図21及び図22を用いて説明する。

0227

図21(A)は、少なくとも表示装置を一部品として実装して作製したノート型のパー
ナルコピュータであり、本体3001、筐体3002、表示部3003、キーボード
3004などによって構成されている。なお、実施の形態7に示す液晶表示装置をノート
型のパーソナルコンピュータは有している。

0228

図21(B)は、少なくとも表示装置を一部品として実装して作製した携帯情報端末(
PDA)であり、本体3021には表示部3023と、外部インターフェイス3025と
、操作ボタン3024等が設けられている。また操作用付属品としてスタイラス302
2がある。なお、実施の形態8に示す発光表示装置を携帯情報端末は有している。

0229

図21(C)は実施の形態9に示す電子ペーパーを一部品として実装して作製した電子
書籍である。図21(C)は、電子書籍2700を示している。例えば、電子書籍270
0は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701お
よび筐体2703は、軸部2711により一つの電子機器とされており、該軸部2711
を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作
を行うことが可能となる。

0230

筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図21(C)では表示部2705)に文章を表示し、左側の
表示部(図21(C)では表示部2707)に画像を表示することができる。

0231

また、図21(C)では、筐体2701に操作部などを備えた例を示している。例えば、
筐体2701において、電源2721、操作キー2723、スピーカ2725などを備え
ている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子イヤホン端子USB端子、またはACアダプタおよびU
SBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成
としてもよい。

0232

また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

0233

図21(D)は、少なくとも表示装置を一部品として実装して作製した携帯電話であり
、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表
示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバ
イス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また
、筐体2801には、携帯型情報端末充電を行う太陽電池セル2810、外部メモリ
ロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている

0234

また、表示パネル2802はタッチパネルを備えており、図21(D)には映像表示され
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

0235

表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能で
ある。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話
録音再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、
図21(D)のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。

0236

外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。

0237

また、上記機能に加えて、赤外線通信機能テレビ受信機能などを備えたものであって
もよい。

0238

図21(E)は少なくとも表示装置を一部品として実装して作製したデジタルカメラで
あり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、
表示部(B)3055、バッテリー3056などによって構成されている。

0239

図22は、テレビジョン装置9600を示している。テレビジョン装置9600は、筐体
9601に表示部9603が組み込まれている。表示部9603により、映像を表示する
ことが可能である。また、ここでは、スタンド9605により筐体9601を支持した構
成を示している。

0240

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネル音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。

0241

なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。

0242

表示部9603には、画素のスイッチング素子として、実施の形態5に示すトランジスタ
を複数配置し、その表示部9603と同一絶縁基板上に形成する駆動回路として実施の形
態5に示す移動度の高いトランジスタを配置する。

0243

本実施の形態は、実施の形態1乃至9のいずれか一と自由に組み合わせることができる。

0244

400基板
401ゲート電極層
402ゲート絶縁層
403 第1の酸化物半導体層
404 第2の酸化物半導体層
405aソース電極層
405bドレイン電極層
407酸化物絶縁層
430酸化物半導体積層
431 島状の酸化物半導体積層
432 酸化物半導体積層
470トランジスタ
500下地部材
501 第1の酸化物結晶部材
502 酸化物半導体層
503a 酸化物結晶部材
503b 酸化物結晶部材
504 非晶質を含む層
520 下地部材
531 酸化物結晶部材
532酸化物部材
533a 酸化物結晶部材
533b 酸化物結晶部材
580 基板
581 トランジスタ
583絶縁層
585 絶縁層
587電極層
588 電極層
589球形粒子
590a黒色領域
590b白色領域
594キャビティ
595充填材
596 基板
1501ガラス基板
1502画素部
1503ゲートドライバ
1504 ゲートドライバ
1505アナログスイッチ
1506FPC
1507 FPC
1508 FPC
1509 FPC
1701 ガラス基板
1702 画素部
1703 ゲートドライバ
1704 ゲートドライバ
1705ソースドライバ
1706 FPC
1707 FPC
1711 ガラス基板
1712 画素部
1713 ゲートドライバ
1714 ゲートドライバ
1715 ゲートドライバ
1716 ゲートドライバ
1717 ソースドライバ
1718 ソースドライバ
1719 ソースドライバ
1720 ソースドライバ
1721 FPC
1722 FPC
1723 FPC
1724 FPC
2700電子書籍
2701筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721電源
2723操作キー
2725スピーカ
2800 筐体
2801 筐体
2802表示パネル
2803スピーカー
2804マイクロフォン
2805 操作キー
2806ポインティングデバイス
2807カメラ用レンズ
2808外部接続端子
2810太陽電池セル
2811外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004キーボード
3021 本体
3022スタイラス
3023 表示部
3024 操作ボタン
3025外部インターフェイス
3051 本体
3053接眼部
3054 操作スイッチ
3055 表示部(B)
3056バッテリー
3057 表示部(A)
4001 基板
4002 画素部
4003信号線駆動回路
4004走査線駆動回路
4005シール材
4006 基板
4008液晶層
4010 トランジスタ
4011 トランジスタ
4013液晶素子
4015接続端子電極
4016端子電極
4018 FPC
4019 異方性導電層
4020 絶縁層
4021 絶縁層
4030画素電極層
4031対向電極層
4032 絶縁層
4033 絶縁層
4035スペーサー
4040導電層
4501 基板
4502 画素部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 トランジスタ
4510 トランジスタ
4511発光素子
4512電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4518b FPC
4519 異方性導電層
4520隔壁
4540 導電層
4541 絶縁層
4544 絶縁層
9600テレビジョン装置
9601 筐体
9603 表示部
9605スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ