図面 (/)

技術 半導体デバイス、スイッチングシステム及びマトリックスコンバータ

出願人 パナソニックIPマネジメント株式会社
発明者 永井秀一山田康博上田大助
出願日 2015年1月21日 (5年5ヶ月経過) 出願番号 2015-009646
公開日 2015年9月10日 (4年9ヶ月経過) 公開番号 2015-164290
状態 特許登録済
技術分野 交流ー交流変換 電子的スイッチ1
主要キーワード 信号絶縁 パワーシステム 絶縁伝送 フォトカップラ 入力基準 パワースイッチングデバイス 集積半導体デバイス 絶縁素子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年9月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

雑音特性に優れた半導体デバイスを提供する。

解決手段

半導体デバイスは、半導体スイッチと、第一の整流回路と、第二の整流回路と、を備える。半導体スイッチと第一の整流回路と第二の整流回路とは共通の基板上に集積化されている。基板上において、第一の整流回路の第一の出力端子は、半導体スイッチの第一のゲート端子に接続され、第一の整流回路の第一の出力基準端子は、半導体スイッチの第一のソース端子に接続される。基板上において、第二の整流回路の第二の出力端子は、半導体スイッチの第二のゲート端子に接続され、第二の整流回路の第二の出力基準端子は、半導体スイッチの第二のソース端子に接続される。

概要

背景

ゲート駆動回路は、半導体スイッチのゲート端子ゲート電圧印加し、半導体スイッチのオンオフを制御する。ゲート駆動回路は、高耐圧の半導体スイッチのゲート端子にゲート電圧を印加する。

特許文献1は、GaN半導体を用いた双方向スイッチを開示している。双方向スイッチは、オン時に2端子間のどちらの方向にも電流を流すことができ、オフ時に双方向の電流を遮断できる。

1次側2次側の間で直流成分を絶縁する素子は、信号絶縁素子、あるいは非接触信号伝送器と呼ばれる。信号絶縁素子は、高耐圧の半導体スイッチを駆動するためには不可欠な素子である。

特許文献2は、ゲート信号電力絶縁伝送できるオープンリング型電磁共鳴結合器を開示している。

概要

雑音特性に優れた半導体デバイスを提供する。半導体デバイスは、半導体スイッチと、第一の整流回路と、第二の整流回路と、を備える。半導体スイッチと第一の整流回路と第二の整流回路とは共通の基板上に集積化されている。基板上において、第一の整流回路の第一の出力端子は、半導体スイッチの第一のゲート端子に接続され、第一の整流回路の第一の出力基準端子は、半導体スイッチの第一のソース端子に接続される。基板上において、第二の整流回路の第二の出力端子は、半導体スイッチの第二のゲート端子に接続され、第二の整流回路の第二の出力基準端子は、半導体スイッチの第二のソース端子に接続される。

目的

特許第5552230号公報
特開2008−067012号公報






従来の技術において、耐雑音特性に優れた半導体デバイスが望まれていた

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される、半導体デバイス

請求項2

前記半導体スイッチは、前記第一のゲート端子に入力される前記第一の出力信号と前記第二のゲート端子に入力される前記第二の出力信号とに応じて、前記第一のソース端子および前記第二のソース端子間導通が制御される双方向スイッチである、請求項1に記載の半導体デバイス。

請求項3

前記第一の入力基準端子と前記第二の入力基準端子とは、互いに絶縁されている、請求項1または2に記載の半導体デバイス。

請求項4

前記基板は窒化物半導体層を含み、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは、窒化物半導体層上に集積化されている、請求項1から3のいずれか一項に記載の半導体デバイス。

請求項5

前記半導体デバイスが、横型デバイスである、請求項1から4のいずれか一項に記載の半導体デバイス。

請求項6

前記第一の整流回路は、第一の結合キャパシタと、第一のインダクタと、第一のダイオードとを含み、前記第二の整流回路は、第二の結合キャパシタと、第二のインダクタと、第二のダイオードとを含む、請求項1から5のいずれか一項に記載の半導体デバイス。

請求項7

前記第一のダイオードのカソードは前記第一の入力端子に接続され、前記第一のダイオードのアノードは前記第一の入力基準端子に接続され、前記第二のダイオードのカソードは前記第二の入力端子に接続され、前記第二のダイオードのアノードは前記第二の入力基準端子に接続される、請求項6に記載の半導体デバイス。

請求項8

前記第一の整流回路は、前記第一の出力端子及び前記第一の出力基準端子の間に互いに並列に接続される第一のキャパシタ及び第一の抵抗器をさらに含み、前記第二の整流回路は、前記第二の出力端子及び前記第二の出力基準端子の間に互いに並列に接続される第二のキャパシタ及び第二の抵抗器をさらに含む、請求項6または7に記載の半導体デバイス。

請求項9

前記第一のインダクタのインダクタンスと前記第二のインダクタのインダクタンスとが異なる、請求項6から8のいずれか一項に記載の半導体デバイス。

請求項10

前記第一の高周波信号の周波数と、前記第二の高周波信号の周波数とが互いに異なる、請求項1から9のいずれか一項に記載の半導体デバイス。

請求項11

前記半導体スイッチは第一の双方向スイッチであり、前記半導体デバイスは、第三のソース端子、第四のソース端子、第三のゲート端子、及び第四のゲート端子を有する第二の双方向スイッチと、第五のソース端子、第六のソース端子、第五のゲート端子、及び第六のゲート端子を有する第三の双方向スイッチと、前記第二の双方向スイッチの第三のソース端子及び第三のゲート端子に接続される第三の整流回路と、前記第二の双方向スイッチの第四のソース端子及び第四ゲート端子に接続される第四の整流回路と、前記第三の双方向スイッチの第五のソース端子及び第五のゲート端子に接続される第五の整流回路と、前記第三の双方向スイッチの第六のソース端子及び第六のゲート端子に接続される第六の整流回路と、をさらに備え、前記第一の双方向スイッチ、前記第二の双方向スイッチ、前記第三の双方向スイッチ、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路が前記基板上に集積化されている、請求項1から9のいずれか一項に記載の半導体デバイス。

請求項12

前記第一の双方スイッチの前記第一のソース端子及び前記第二のソース端子のいずれか一方と、前記第二の双方向スイッチの前記第三のソース端子及び前記第四のソース端子のいずれか一方と、前記第三の双方向スイッチの前記第五のソース端子及び前記第六のソース端子のいずれか一方とが共通して接続される共通接続部をさらに備え、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路は、前記基板上の整流回路領域に集積化されており、前記第一の双方向スイッチ及び前記第二の双方向スイッチは、前記共通接続部を挟んで隣り合い、かつ、前記第三の双方向スイッチ及び前記整流回路領域は、前記共通接続部を挟んで隣り合う、請求項11に記載の半導体デバイス。

請求項13

請求項1から10のいずれか一項に記載の半導体デバイスと、入力信号に応じて高周波変調して高周波信号を生成し、前記高周波信号を送信する送信回路と、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する共鳴結合器とを備える、スイッチングシステム

請求項14

請求項1から10のいずれか一項に記載の半導体デバイスを含む少なくとも9つの半導体デバイスと、少なくとも3つの送信回路が集積化された集積送信回路であって、前記少なくとも3つの送信回路のそれぞれが、入力信号に応じて高周波を変調して高周波信号を生成する、集積送信回路と、少なくとも9つの共鳴結合器が集積化された集積絶縁素子であって、前記少なくとも9つの共鳴結合器のそれぞれが、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する、集積絶縁素子とを備え、前記集積送信回路に入力された少なくとも9つの入力信号に応じて、前記少なくとも9つの半導体デバイスが駆動される、マトリックスコンバータ

請求項15

前記少なくとも3つの送信回路のそれぞれは、3つの入力信号に応じて3つの高周波信号を生成し、前記少なくとも9つの共鳴結合器のそれぞれは、前記集積送信回路から入力された1つの高周波信号を2つの高周波信号に分割して出力し、前記少なくとも9つの半導体デバイスのそれぞれは、前記集積絶縁素子から入力された2つの高周波信号に応じて駆動する、請求項14に記載のマトリックスコンバータ。

技術分野

0001

本開示は、例えば、半導体デバイススイッチングシステム及びマトリックスコンバータに関する。

背景技術

0002

ゲート駆動回路は、半導体スイッチのゲート端子ゲート電圧印加し、半導体スイッチのオンオフを制御する。ゲート駆動回路は、高耐圧の半導体スイッチのゲート端子にゲート電圧を印加する。

0003

特許文献1は、GaN半導体を用いた双方向スイッチを開示している。双方向スイッチは、オン時に2端子間のどちらの方向にも電流を流すことができ、オフ時に双方向の電流を遮断できる。

0004

1次側2次側の間で直流成分を絶縁する素子は、信号絶縁素子、あるいは非接触信号伝送器と呼ばれる。信号絶縁素子は、高耐圧の半導体スイッチを駆動するためには不可欠な素子である。

0005

特許文献2は、ゲート信号電力絶縁伝送できるオープンリング型電磁共鳴結合器を開示している。

先行技術

0006

特許第5552230号公報
特開2008−067012号公報

発明が解決しようとする課題

0007

従来の技術において、耐雑音特性に優れた半導体デバイスが望まれていた。

課題を解決するための手段

0008

本開示の一態様に係る半導体デバイスは、第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される。

発明の効果

0009

本開示によれば、耐雑音特性に優れた半導体デバイスを実現できる。

図面の簡単な説明

0010

実施の形態に係る半導体デバイスの構成例を示すブロック回路図である。
実施の形態に係る第一の整流回路の構成例を示す回路図である。
実施の形態に係る集積半導体デバイスの構成例を示すブロック回路図である。
実施の形態に係る集積半導体デバイスの具体例を示す平面レイアウト図である。
実施の形態に係る半導体デバイスの実施例の動作を示す特性図である。
実施の形態の3相ACマトリックスコンバータシステムの構成例を示すブロック構成図である。
実施の形態の3相ACマトリックスコンバータシステムの具体例を示す上面図である。
図7のA−A’線における断面図である。
従来の3相AC−AC変換のマトリックスコンバータの構成を示すブロック図である。

実施例

0011

(実施の形態の概要
本開示の一態様に係る半導体デバイスは、第一のソース端子、第二のソース端子、第一のゲート端子、及び第二のゲート端子を有する半導体スイッチと、第一の入力端子、第一の入力基準端子、第一の出力端子、及び、第一の出力基準端子を有し、前記第一の入力基準端子と前記第一の出力基準端子とは等電位に接続され、前記第一の入力端子及び前記第一の入力基準端子から入力された第一の高周波信号を整流して第一の出力信号を生成し、前記第一の出力信号を前記第一の出力端子及び前記第一の出力基準端子に出力する第一の整流回路と、第二の入力端子、第二の入力基準端子、第二の出力端子、及び、第二の出力基準端子を有し、前記第二の入力基準端子と前記第二の出力基準端子とは等電位に接続され、前記第二の入力端子及び前記第二の入力基準端子から入力された第二の高周波信号を整流して第二の出力信号を生成し、前記第二の出力信号を前記第二の出力端子及び前記第二の出力基準端子に出力する第二の整流回路と、を備え、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは共通の基板上に集積化され、前記基板上において、前記第一の整流回路の前記第一の出力端子は、前記半導体スイッチの前記第一のゲート端子に接続され、前記第一の整流回路の前記第一の出力基準端子は、前記半導体スイッチの前記第一のソース端子に接続され、前記基板上において、前記第二の整流回路の前記第二の出力端子は、前記半導体スイッチの前記第二のゲート端子に接続され、前記第二の整流回路の前記第二の出力基準端子は、前記半導体スイッチの前記第二のソース端子に接続される。

0012

以上の構成を備える半導体デバイスは、高周波信号で動作するため、耐雑音特性が向上しうる。また、半導体デバイスは高周波で駆動され、かつ、各要素が集積化されているので、伝送損失が低減され、かつ、信号遅延が低減されうる。半導体デバイスは、集積されているので、小型化が実現されうる。

0013

本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体スイッチは、前記第一のゲート端子に入力される前記第一の出力信号と前記第二のゲート端子に入力される前記第二の出力信号とに応じて、前記第一のソース端子および前記第二のソース端子間導通が制御される双方向スイッチであってもよい。

0014

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の入力基準端子と前記第二の入力基準端子とは、互いに絶縁されていてもよい。
第一の整流回路の基準端子と、第二の整流回路の基準端子とが別々の構成であるため、半導体スイッチを簡素な回路で駆動させることができる。

0015

本開示の一態様に係る半導体デバイスにおいて、例えば、前記基板は窒化物半導体層を含み、前記半導体スイッチと前記第一の整流回路と前記第二の整流回路とは、窒化物半導体層上に集積化されていてもよい。

0016

半導体デバイスが窒化物半導体層上に集積化されることにより、耐熱性が向上する。これにより、集積化によって熱密度が上がった場合でも、安定して動作しうる。

0017

本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体デバイスが、横型デバイスであってもよい。

0018

半導体デバイスが横型デバイスであることにより、集積化が容易となり、小型化できる。横型デバイスとは、第一のソース端子、第二のソース端子、第一のゲート端子、第二のゲート端子が、基板の一対の主面のうち片方のみに形成されていることを意味する。

0019

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の整流回路は、第一の結合キャパシタと、第一のインダクタと、第一のダイオードとを含み、前記第二の整流回路は、第二の結合キャパシタと、第二のインダクタと、第二のダイオードとを含んでもよい。

0020

ダイオードを含む整流回路は、高周波の変換効率が高く、かつ、小型化が容易である。インダクタを含む整流回路は、周波数特性を有しているため、雑音に強い。

0021

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一のダイオードのカソードは前記第一の入力端子に接続され、前記第一のダイオードのアノードは前記第一の入力基準端子に接続され、前記第二のダイオードのカソードは前記第二の入力端子に接続され、前記第二のダイオードのアノードは前記第二の入力基準端子に接続されてもよい。

0022

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の整流回路は、前記第一の出力端子及び前記第一の出力基準端子の間に互いに並列に接続される第一のキャパシタ及び第一の抵抗器をさらに含み、前記第二の整流回路は、前記第二の出力端子及び前記第二の出力基準端子の間に互いに並列に接続される第二のキャパシタ及び第二の抵抗器をさらに含んでもよい。

0023

抵抗器を含む整流回路は、半導体スイッチを高速化でターンオフできる。

0024

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一のインダクタのインダクタンスと前記第二のインダクタのインダクタンスとが異なってもよい。

0025

本開示の一態様に係る半導体デバイスにおいて、例えば、前記第一の高周波信号の周波数と、前記第二の高周波信号の周波数とが互いに異なってもよい。

0026

以上の構成によれば、第一の整流回路の動作周波数と第二の整流回路の動作周波数が異なる。これにより、各高周波信号の混信が低減される。例えば、半導体デバイスが小さな領域に集積された場合であっても、各高周波信号の混信による誤動作を防ぐことができる。

0027

本開示の一態様に係る半導体デバイスにおいて、例えば、前記半導体スイッチは第一の双方向スイッチであり、前記半導体デバイスは、第三のソース端子、第四のソース端子、第三のゲート端子、及び第四のゲート端子を有する第二の双方向スイッチと、第五のソース端子、第六のソース端子、第五のゲート端子、及び第六のゲート端子を有する第三の双方向スイッチと、前記第二の双方向スイッチの第三のソース端子及び第三のゲート端子に接続される第三の整流回路と、前記第二の双方向スイッチの第四のソース端子及び第四ゲート端子に接続される第四の整流回路と、前記第三の双方向スイッチの第五のソース端子及び第五のゲート端子に接続される第五の整流回路と、前記第三の双方向スイッチの第六のソース端子及び第六のゲート端子に接続される第六の整流回路と、をさらに備え、前記第一の双方向スイッチ、前記第二の双方向スイッチ、前記第三の双方向スイッチ、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路が前記基板上に集積化されていてもよい。

0028

複数の双方向スイッチが集積化されているので、それらの間の配線が簡素化され、小型化できる。また、組立コストが削減されうる。配線距離が短くなることにより各信号の遅延が低減されうる。

0029

本開示の一態様に係る半導体デバイスは、例えば、前記第一の双方スイッチの前記第一のソース端子及び前記第二のソース端子のいずれか一方と、前記第二の双方向スイッチの前記第三のソース端子及び前記第四のソース端子のいずれか一方と、前記第三の双方向スイッチの前記第五のソース端子及び前記第六のソース端子のいずれか一方とが共通して接続される共通接続部をさらに備え、前記第一の整流回路、前記第二の整流回路、前記第三の整流回路、前記第四の整流回路、前記第五の整流回路、及び前記第六の整流回路は、前記基板上の整流回路領域に集積化されており、前記第一の双方向スイッチ及び前記第二の双方向スイッチは、前記共通接続部を挟んで隣り合い、かつ、前記第三の双方向スイッチ及び前記整流回路領域は、前記共通接続部を挟んで隣り合ってもよい。

0030

以上の構成によれば、整流回路領域と、複数の双方向スイッチの設置領域を別にしているので、混信などがなく安定動作する。また、半導体デバイスは、小型化されうる。

0031

本開示の一態様に係るスイッチングシステムは、例えば、上記のいずれか1つに記載の半導体デバイスと、入力信号に応じて高周波を変調して高周波信号を生成し、前記高周波信号を送信する送信回路と、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する共鳴結合器とを備える。

0032

本開示の一態様に係るマトリックスコンバータは、例えば、上記半導体デバイスを含む少なくとも9つの半導体デバイスと、少なくとも3つの送信回路が集積化された集積送信回路であって、前記少なくとも3つの送信回路のそれぞれが、入力信号に応じて高周波を変調して高周波信号を生成する、集積送信回路と、少なくとも9つの共鳴結合器が集積化された集積絶縁素子であって、前記少なくとも9つの共鳴結合器のそれぞれが、前記送信回路から入力された前記高周波信号を絶縁伝送して、前記第一の高周波信号と前記第二の高周波信号を前記半導体デバイスに出力する、集積絶縁素子とを備え、前記集積送信回路に入力された少なくとも9つの入力信号に応じて、前記少なくとも9つの半導体デバイスが駆動される。

0033

本開示の一態様に係るマトリックスコンバータにおいて、例えば、前記少なくとも3つの送信回路のそれぞれは、3つの入力信号に応じて3つの高周波信号を生成し、前記少なくとも9つの共鳴結合器のそれぞれは、前記集積送信回路から入力された1つの高周波信号を2つの高周波信号に分割して出力し、前記少なくとも9つの半導体デバイスのそれぞれは、前記集積絶縁素子から入力された2つの高周波信号に応じて駆動してもよい。

0034

この構成によれば、3つの入力信号から、基準電圧がそれぞれ異なる18個の出力信号が生成されうる。また、各回路が集積化されるため、絶縁ゲート配線が低減され、システム単純化されうる。

0035

以下、実施の形態について、図面を参照しながら具体的に説明する。

0036

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

0037

なお、以下の全ての図において、同一又は相当部分には、同一の符号が付され、重複する説明は省略される場合がある。

0038

(本開示の基礎となった知見)
まず、本開示の発明者らの着眼点について説明する。

0039

双方向スイッチは、例えば、マトリックスコンバータに用いられる。マトリックスコンバータは、交流電力を、振幅や周波数が異なる交流電力に直接変換する電力変換回路である。マトリックスコンバータにおいて、双方向スイッチはマトリックス状に配置される。

0040

図9は、3相のACマトリックスコンバータシステムを示す。図9に示されるACマトリックスコンバータは、9個の双方向スイッチと、18個のゲート駆動回路とで構成される。ゲート駆動回路は、それぞれ絶縁トランスフォトカップラとを含む。図9に示されるACマトリックスコンバータは、三相交流電源から任意の周波数の交流電流を生成し、三相モータを回転させることができる。

0041

双方向スイッチは、2つのゲート端子、2つのソース端子を有している。双方向スイッチのオンオフを制御するために、例えば、それぞれのソース端子に対して正のゲート電圧が印加される。双方向スイッチが配置された回路において、各ソース電圧は変動する。そのため、各ソースは、他の電位から直流的に絶縁されたフローティング状態にされる。つまり、半導体スイッチに出力信号(駆動信号)を出力するゲート駆動回路内の2次側は、入力信号が入力されるゲート駆動回路内の1次側と直流成分で絶縁される。

0042

電力変換回路は、多くの素子を用いているため、複雑な配線構造を有する。特に、マトリックスコンバータは、多くのゲート制御配線を有する。

0043

配線の多さは、組立てコストを高くする。加えて、高い耐圧を確保しながら多くの配線が配置されるため、配線の占める領域が大きくなる。配線による遅延が発生するならば、動作が不安定になるおそれがある。したがって、マトリックスコンバータを構成する素子が集積されれば、小型で、低コストで、安定したマトリックスコンバータが実現されうる。

0044

電力変換回路の変換効率は、電力変換回路に含まれる半導体スイッチを高速動作させることにより、向上する。しかし、この場合、低周波の雑音、つまりグランドを伝わる同相信号コモンモード)雑音が問題となる場合がある。この雑音は、直流電圧で駆動される半導体スイッチに、大きな影響を与える。これに対して、絶縁素子の容量を小さくして、同相信号雑音を抑える方法がある。しかし、この場合、低周波であるゲート信号も遮断される可能性がある。

0045

そこで、本発明者らは、安価で小型でノイズに強い半導体デバイスを検討し、本開示に至った。

0046

(実施の形態)
(構成)
以下、本実施の形態に係る半導体デバイスの一例について、図面を参照しながら説明する。図1は、半導体デバイス100の構成例を示す回路ブロック図である。半導体デバイス100は、高周波で駆動されるパワーデバイスである。高周波とは、例えば、1MHz以上100GHz以下を意味する。高周波は、例えば5GHzである。半導体デバイス100は、入力された高周波信号に応じて、オンオフされる。

0047

図1の半導体デバイス100は、第一の双方向スイッチ101、第一の整流回路121、第二の整流回路131を備える。第一の双方向スイッチ101は、半導体スイッチの一例である。第一の整流回路121及び第二の整流回路131は、高周波を整流する回路である。

0048

第一の整流回路121は、第一の入力端子122と第一の入力基準端子123と第一の出力端子129と第一の出力基準端子130とを具備している。第二の整流回路131は、第二の入力端子132と、第二の入力基準端子133と第二の出力端子139と第二の出力基準端子140とを具備している。第一の双方向スイッチ101は、第一のソース端子113と第二のソース端子114と、第一のゲート端子111と、第二のゲート端子112を有している。第一のゲート端子111は、第一の整流回路121の第一の出力端子129に接続されている。第二のゲート端子112は、第二の整流回路131の第二の出力端子139に接続されている。第一のソース端子113は、第一の整流回路121の第一の出力基準端子130に接続されている。第二のソース端子114は、第二の整流回路131の第二の出力基準端子140に接続されている。第一の入力基準端子123と第一の出力基準端子130とは等電位である。第二の入力基準端子133と第二の出力基準端子140とは等電位である。第一の入力基準端子123と、第二の入力基準端子133とは絶縁されている。第一の双方向スイッチ101は、例えば、窒化ガリウム半導体から形成されている。

0049

第一の整流回路121の具体例について、図2の回路図を用いて説明する。

0050

第一の整流回路121は、第一の入力端子122と、第一の入力基準端子123と、第一の出力端子129と、第一の出力基準端子130とを有する。第一の整流回路121は、例えば、第一のダイオード126と、第一の結合キャパシタ124と、第一のインダクタ125と第一のキャパシタ128と、第一の抵抗127とを含む。第一の出力端子129は、第一の双方向スイッチ101の第一のゲート端子111と接続されている。第一の出力基準端子130は第一の双方向スイッチ101の第一のソース端子113と接続されている。

0051

第一の入力端子122と第一の出力端子129との間に、第一の結合キャパシタ124と第一のインダクタ125が直列に接続されている。第一の結合キャパシタ124と第一のインダクタ125の接続点と、第一の入力基準端子123との間に、第一のダイオード126が接続されている。第一のダイオード126のアノードは、第一の入力基準端子123と接続されている。

0052

第一の出力端子129と第一の出力基準端子130との間に第一のキャパシタ128が接続されている。第一の出力端子129と第一の出力基準端子130との間に第一の抵抗127が接続されている。第二の整流回路131は、第一の整流回路121と同じ回路構成を有する。

0053

第一の結合キャパシタ124の容量は、例えば0.4pFである。第一のインダクタ125のインダクタンスは、例えば1.6nHである。第一のキャパシタ128の容量は、例えば10pFである。第一の抵抗127の抵抗値は、例えば500Ωである。第一のダイオード126は、例えば接合容量が1.5pFのショットキーバリアダイオードである。

0054

(動作)
半導体デバイス100の動作の一例について、説明する。半導体デバイス100は、例えば、5GHzの高周波信号の入力により動作する。

0055

第一の入力端子122に高周波信号が入力された場合、第一の整流回路121は、高周波信号の強度に応じて、第一の出力基準端子130に対して第一の出力端子129が正となる電圧を発生させる。これにより、第一のソース端子113に対して、第一のゲート端子111が正となるゲート電圧が生成される。その結果、第一の双方向スイッチ101の第一のソース端子113側がオン状態となる。

0056

第二の入力端子132に高周波信号が入力された場合、第二の整流回路131は、高周波信号の強度に応じて、第二の出力基準端子140に対して第二の出力端子139が正となる電圧を発生させる。これにより、第二のソース端子114に対して、第二のゲート端子112が正となるゲート電圧が生成される。その結果、第一の双方向スイッチ101の第二のソース端子114側がオン状態となる。

0057

第一の整流回路121と第二の整流回路131の両方に高周波信号が入力された場合、第一のソース端子113側と第二のソース端子114側がオン状態、つまり導通状態となる。その結果、第一のソース端子113と第二のソース端子114との間に電流が流れる。
導通状態の第一の双方向スイッチ101において、電流は、第一のソース端子113から第二のソース端子114へ向かう方向、及び、第二のソース端子114から第一のソース端子113へ向かう方向のどちらにも流れる。

0058

第一の入力端子122に高周波信号が入力されていない場合、第一の整流回路121で電力が生成されない。そのため、第一の双方向スイッチ101の第一のゲート端子111と第一のソース端子113とは、第一の抵抗127で短絡されている。その結果、第一の双方向スイッチ101の第一のソース側はオフ状態となる。

0059

第二の入力端子132に高周波信号が入力されていない場合、第二の整流回路131で電力が生成されない。そのため、第一の双方向スイッチ101の第二のゲート端子112と第二のソース端子114とは、第二の抵抗137で短絡されている。その結果、第一の双方向スイッチ101の第二のソース側はオフ状態となる。

0060

第一の整流回路121と第二の整流回路131の両方に高周波が入力されていない場合、第一のソース端子113と第二のソース端子114がオフ状態、つまり絶縁状態となる。その結果、第一のソース端子113と第二のソース端子114との間に電流は流れない。

0061

第一の整流回路121において、第一のインダクタ125の線路長は、例えば、動作周波数を波長換算した値の4分の1程度となっている。このとき、第一の整流回路121は、ある特定の周波数帯域、例えば5GHz帯の高周波信号に応じて電圧を生成する。第一の整流回路121、及び第二の整流回路131は、その他のある特定の高周波を整流する回路であってもよい。

0062

(効果)
半導体デバイス100は、高周波の有無、あるいは高周波信号のハイレベルまたはローレベルに応じて動作する。そのため、半導体デバイス100は、低周波の雑音に強く、安定したスイッチング動作を実現できる。

0063

第一の整流回路121及び第二の整流回路131は、それぞれ、周波数特性を有し、特定の周波数のみで動作する。そのため、半導体デバイスが複数の半導体スイッチを備える場合に、整流回路毎に動作周波数を異ならせてもよい。この場合、複数の整流回路の間の混信を防ぐことができる。特に、半導体スイッチが集積された半導体デバイスにおいて、混信による誤動作を防ぐことができる。

0064

半導体デバイス100は、高周波信号によって駆動される。そのため、例えば、半導体デバイス100の第一の入力端子122及び/又は第二の入力端子132に絶縁素子が接続されてもよい。この場合、高周波信号は、絶縁素子の結合容量が小さくても、絶縁素子を通過することができる。このため、半導体デバイス100と絶縁素子とを有する装置は、高いコモンモード抑圧比を実現できる。

0065

半導体デバイス100が窒化物半導体層に形成される場合、半導体デバイス100の耐熱性が高くなる。そのため、第一の整流回路と第二の整流回路と第一の双方向スイッチ101とは、より小さい面積に集積化されうる。その結果、半導体デバイス100は、小型化される。

0066

半導体デバイス100において、第一の整流回路121と第一のゲート端子111との距離及び、第二の整流回路131と第二のゲート端子112との距離が短く設計されうる。これにより、配線インダクタンスを低減でき、第一の双方向スイッチ101が高速に動作しうる。

0067

双方向スイッチとゲート駆動回路とがワイヤで接続される場合、双方向スイッチの第一のゲート端子に入力される信号と、第二のゲート端子に入力される信号との間に遅延が発生するおそれがある。これにより、双方向スイッチの2つのゲートが同時にオンしなくなり、スイッチング特性が損なわれるおそれがある。加えて、高周波がワイヤで伝送されるとき、伝送損失が発生する。

0068

一方、半導体デバイス100は、第一の整流回路121と第二の整流回路131と第一の双方向スイッチ101とが集積されているため、配線による遅延が低減される。そのため、第一の双方向スイッチ101の特性が向上しうる。また、ワイヤを経由しないため、伝送損失が低減されうる。

0069

第一の整流回路121と第二の整流回路131は、高周波で動作するよう設計されている。そのため、回路サイズが小型化されうる。

0070

窒化物半導体スイッチは、典型的にゲートの閾値電圧が低いので、外来の雑音により誤動作するおそれがある。しかし、半導体デバイス100は、ゲートの手前に高周波回路が接続されているので、雑音に強く設計されうる。

0071

なお、高周波は、5GHz以外の周波数、例えば、数MHzから100GHzの間の周波数を有してよい。

0072

第一の入力端子122に入力される高周波信号と、第二の入力端子132に入力される高周波信号とは、互いに異なる周波数を有してもよい。第一の入力端子122に入力される高周波信号の強度と第二の入力端子132に入力される高周波信号の強度は、異なっていてもよい。その場合、第一のソース端子113と第二のソース端子114間の抵抗が、電流の方向により異なるように設定されうる。例えば、半導体スイッチは、ダイオード特性を有するように設定されうる。

0073

第一の整流回路121は、第一のキャパシタ128を備えなくてもよい。この場合、第一の双方向スイッチ101のゲート容量が代用されうる。第一の整流回路121は、第一の抵抗127を備えなくてもよい。ただし、第一の整流回路121が第一の抵抗127を備える場合、第一の双方向スイッチ101のゲート電荷を引き抜いて、高速にオフすることができる。第二の整流回路131も同様の構成を採りうる。

0074

第一の入力基準端子123と第一のダイオード126の間、及び/または、第二の入力基準端子133と第二のダイオードの間に直列にキャパシタが接続されてもよい。

0075

第一の双方向スイッチ101は、本開示における半導体スイッチの一例である。半導体スイッチは、双方向性を有さず、ゲートが一つであるパワースイッチングデバイスであってもよい

0076

第一の双方向スイッチ101は、例えば、窒化ガリウム(GaN)半導体であってもよいし、その他の半導体であってもよい。

0077

第一の整流回路121と第二の整流回路131は同じ回路構成を有してもよいし、異なる回路構成を有してもよい。

0078

なお、第一の整流回路121の第一の入力端子122、または、第二の整流回路131の第二の入力端子132に、高周波を受信するアンテナが接続されてもよい。

0079

(集積)
本実施の形態に係る半導体デバイスの集積化の一例について述べる。

0080

図3は、集積半導体デバイス350の一例を示す回路ブロック図である。集積半導体デバイス350は、例えば、マトリックスコンバータに用いられる。集積半導体デバイス350は、本開示の半導体デバイスの一例である。

0081

集積半導体デバイス350は、第一の半導体デバイス351と、第二の半導体デバイス352と、第三の半導体デバイス353とが集積化されている。第一の半導体デバイス351は、第一の整流回路321と第二の整流回路331と第一の双方向スイッチ301を含む。第二の半導体デバイス352は、第三の整流回路363と第四の整流回路364と第二の双方向スイッチ302を含む。第三の半導体デバイス353は、第五の整流回路365と第六の整流回路366と第三の双方向スイッチ303を含む。集積半導体デバイス350は、第一の端子341と、第二の端子342と、第三の端子343と、第四の端子344を備えている。

0082

第一の半導体デバイス351の一端のソース端子は、第四の端子344に接続されている。第一の半導体デバイス351の他端のソース端子は、第一の端子341と接続されている。第二の半導体デバイス352の一端のソース端子は、第四の端子344に接続されている。第二の半導体デバイス352の他端のソース端子は、第二の端子342と接続されている。第三の半導体デバイス353の一端のソース端子は、第四の端子344に接続されている。第三の半導体デバイス353の他端のソース端子は、第三の端子343と接続されている。

0083

第一の双方向スイッチ301、第二の双方向スイッチ302、及び第三の双方向スイッチ303は、例えば、窒化物半導体等の横型デバイスである。

0084

3つの集積半導体デバイス350を組み合わせてもよい。これにより、例えば、図7に示されるような3×3のマトリクスコンバータが実現されうる。この場合、例えば、第一の端子341同士、各第二の端子342同士、各第三の端子343同士が接続される。

0085

3つの集積半導体デバイス350は、1つのチップに集積されていてもよい。言い換えると、9個の双方向スイッチと18個の整流回路とが1つのチップに集積されていてもよい。

0086

集積半導体デバイス350は、各素子間での信号の遅延が少ない。これにより、各双方向スイッチは、良好な特性を示しうる。さらに、集積半導体デバイス350は、ゲート配線等が短くなるため、従来に比べて小型化が実現されうる。

0087

集積半導体デバイス350は、例えば、窒化物半導体に形成される。これにより、半導体スイッチの集積化によって発熱密度が高くなる場合であっても、適切に動作しうる。

0088

図4に、図3の集積半導体デバイス350の平面構造図の一例を示す。

0089

集積半導体デバイス350は、第一の双方向スイッチ301と、第二の双方向スイッチ302と、第三の双方向スイッチ303と、第一の整流回路321と、第二の整流回路331と、第三の整流回路363と、第四の整流回路364と、第五の整流回路365と、第六の整流回路366と、第一の端子341、第二の端子342、第三の端子343と、第四の端子344を備えている。第四の端子344は、本開示における「共通接続部」の一例である。

0090

第四の端子344が、第一の双方向スイッチ301と第二の双方向スイッチ302と、第三の双方向スイッチ303までの距離が最短となるように配置されている。

0091

具体的には、第一の双方向スイッチ301と第二の双方向スイッチ302とは、第四の端子344を挟んで隣り合っている。また、第三の双方向スイッチ303と各双方向スイッチの整流回路が集積された領域とは、第四の端子344を挟んで隣り合っている。

0092

配線が立体的に交差すると、その幅で耐圧が決定されてしまう。そのため、第一の双方向スイッチ301の2つのソース配線と、第二の双方向スイッチ302の2つのソース配線と、第三の双方向スイッチ303の2つのソース配線とは、いずれも互いに交わらないように配置されている。図4に示される配置によって、集積半導体デバイス350は、耐圧性を高めながら、かつ、配線長を短くでき、かつ、小型化されうる。

0093

(動作)
図5は、半導体デバイス100の実施例に係る特性を示す。

0094

図5横軸は、第一のソース端子と第二のソース端子間に印加された電圧を示している。図5縦軸は、第一のソース端子と第二のソース端子間に流れる電流を示している。図5は、第一の入力端子122及び第二の入力端子132に5GHzの高周波信号を、信号強度dBm,10dBm,13dBm,15dBmでそれぞれ入力した場合の、I−V特性を示している。

0095

高周波信号の強度が0dBmのとき、第一のソース端子113と第二のソース端子114間に電流は流れなかった。これは半導体デバイス100がオフの状態に相当する。しかし、高周波信号の信号強度が大きくなるにつれて、第一のソース端子113と第二のソース端子114の間の抵抗が下がり両端子間に電流が流れた。これは半導体デバイス100がオンの状態に相当する。

0096

図5の結果は、半導体デバイス100がオン状態のとき、第一のソース端子113と第二のソース端子114の間の電圧の極性に依存せずに、双方向に電流が流れることを示している。

0097

(マトリックスコンバータ)
図6は、本実施の形態に係る半導体デバイスを含む3相ACマトリックスコンバータシステムの一例を示す。

0098

図6に示される3相ACマトリックスコンバータシステムは、集積送信回路671、集積絶縁素子672、集積半導体デバイス650で構成される。集積送信回路671は、ゲート駆動用の高周波信号を送信する回路である。集積絶縁素子672は、高周波信号を絶縁伝送する素子である。集積絶縁素子672は、例えば、共鳴結合器が集積化されている。集積半導体デバイス650は、実施の形態にかかる半導体デバイスが集積化されている。

0099

集積送信回路671は、9個の高周波信号を出力する回路である。集積送信回路671は、例えば、3個の送信回路を含む。各送信回路は、例えば、3つの入力信号に応じて3つの高周波信号を生成する。集積絶縁素子672は、例えば、9個の電磁界共鳴結合器で構成される。各電磁界共鳴結合器は、1つの高周波信号が入力され、2つの高周波信号を出力する。集積半導体デバイス650は、第一の双方向スイッチ601、第二の双方向スイッチ602、第三の双方向スイッチ603を含む9個の双方向スイッチと、18個の整流回路で構成される。以上の構成により、非常に小型のマトリックスコンバータが実現されうる。
図7は、図6に示される3相ACマトリックスコンバータシステムの具体例の上面図を示す。図8は、図7に示されるA−A’線上の断面模式図を示す。

0100

図7に示される3相ACマトリックスコンバータは、第一の端子641と、第二の端子642と、第三の端子643と、第四の端子644とを備える。第一の端子641と、第二の端子642と、第三の端子643とは、三相モータに接続される。第四の端子は三相電源に接続される。ヒートシンク605の上にプリント基板が配置されている。集積絶縁素子672はプリント基板内に形成されている。プリント基板の上部に集積送信回路671が実装されている。プリント基板の一部に、ヒートシンク605まで貫通する穴が形成されている。その穴の中に集積半導体デバイス650が配置され、ヒートシンク605と接触している。集積絶縁素子672は、集積半導体デバイス650と集積送信回路671との間に配置されている。

0101

このような配置とすることで、高周波領域と低周波領域を分けることができ、安定して動作をするマトリックスコンバータシステムが実現されうる。

0102

集積送信回路671は、例えば、集積絶縁素子672の上に設置されてもよい。

0103

なお、本実施の形態に係る半導体デバイスは、その他のマトリクスコンバータ、または、電力変換装置であってもよい。電力変換装置は、例えば、2相3相変換システム単相3相変換システム、または2相2相変換システムであってもよい。

0104

なお、本開示は、これらの実施の形態またはその変形例に限定されない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態またはその変形例に施したもの、あるいは異なる実施の形態またはその変形例における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

0105

本開示は、例えば、マトリックスコンバータ等の電力変換器パワーシステムに利用されうる。

0106

100半導体デバイス
101,301,601 第一の双方向スイッチ
302,602 第二の双方向スイッチ
303,603 第三の双方向スイッチ
111 第一のゲート端子
112 第二のゲート端子
113 第一のソース端子
114 第二のソース端子
121,321 第一の整流回路
122 第一の入力端子
123 第一の入力基準端子
124 第一の結合キャパシタ
125 第一のインダクタ
126 第一のダイオード
127 第一の抵抗
128 第一のキャパシタ
129 第一の出力端子
130 第一の出力基準端子
131,331 第二の整流回路
132 第二の入力端子
133 第二の入力基準端子
140 第二の出力基準端子
341,641 第一の端子
342,642 第二の端子
343,643 第三の端子
344,644 第四の端子
350,650集積半導体デバイス
351 第一の半導体デバイス
352 第二の半導体デバイス
353 第三の半導体デバイス
363 第三の整流回路
364 第四の整流回路
365 第五の整流回路
366 第六の整流回路
671集積送信回路
672 集積絶縁素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 新電元工業株式会社の「 半導体リレー素子及び半導体リレーモジュール」が 公開されました。( 2020/04/30)

    【課題】高耐圧で小型化した半導体リレー素子及び半導体リレーモジュールを提供する。【解決手段】半導体リレー素子において、基板12上に形成されたバッファ層14と、窒化物半導体からなる電子走行層16と、電子... 詳細

  • トヨタ自動車株式会社の「 スイッチング回路」が 公開されました。( 2020/04/30)

    【課題】 BTIにより変化したゲート閾値を正常値に回復させる。【解決手段】 スイッチング回路であって、炭化シリコン基板を有するスイッチング素子と、前記スイッチング素子のゲートに正電圧と負電圧に交互... 詳細

  • トヨタ自動車株式会社の「 スイッチング回路」が 公開されました。( 2020/04/30)

    【課題】 使用中に各スイッチング素子のゲート閾値が変化したときに、各スイッチング素子に流れる電流の偏りを抑制する。【解決手段】 スイッチング回路であって、並列に接続された第1及び第2スイッチング素... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ