図面 (/)

技術 強化されたゲート制御Qスキャン技術を用いた、集積回路のリーク電力の低減

出願人 クアルコム,インコーポレイテッド
発明者 ラジャマニ・セスラムカリム・アラビ
出願日 2015年5月26日 (5年7ヶ月経過) 出願番号 2015-106272
公開日 2015年9月3日 (5年3ヶ月経過) 公開番号 2015-158511
状態 特許登録済
技術分野 電子回路の試験
主要キーワード 書込ツール 回路モード 読取り機器 支援ファイル ドントケアビット ケアビット コアベース ゲイン関数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2015年9月3日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

強化されたゲート制御Qスキャン技術を用いた、集積回路リーク電力の低減。

解決手段

qゲート制御のための特定のロジックゲートは、回路設計に対する最少リーク状態を決定し、次いで、回路設計を最も少ないリーク状態で保持するロジックゲートを選択することによって選択される。最少リーク状態を実現するために要求される入力に応じて、ゲートは、NORゲートまたはORゲートとして選択することができる。最少リーク状態を実現するために選ばれたゲートによって実施されるQゲート制御は、選択された動作モード中イネーブルにされ得る。回路の最少リーク状態は、自動テストパターン生成(ATPG)のツールを用いて決定されてもよい。

概要

背景

集積回路(IC)は、一般に、ICのテストモード動作を容易にするためにICの設計にスキャンフリップフロップが含まれるスキャンベース設計などのテスト容易化設計技術を用いて設計される。スキャンフリップフロップは、標準的なフリップフロップに似ているが、スキャン入力スキャン出力、およびイネーブル入力を含んでいる。このイネーブル入力は、スキャンフリップフロップを動作モードとテストモードとの間でトグル切り替える。イネーブル入力がアサートされると、スキャンフリップフロップは、テスト入力テスト出力がスキャン入力とスキャン出力を介して送信され得るスキャンモードで機能する。イネーブル入力がディアサートされると、スキャンフリップフロップは、データ入力部を介して入力が受信される標準的なフリップフロップとして動作する。

スキャンベース設計では、この設計におけるレジスタは、テストモード動作中にサイズの大きいシフトレジスタとして動作するよう、図1に示されているように互いに配置されたスキャンフリップフロップ102に変えられる。テストモード中には、テストベクトルがスキャンフリップフロップ102を介して回路の中にシフトされるシフト動作が最初に行なわれる。このテストベクトルは、本明細書では「ロジックコーン(cone of logic)」104とも呼ばれる、ICの内部回路にある組合せロジックを介して伝わる。次いで、スキャンフリップフロップ102によってテスト応答キャプチャーされるキャプチャー動作を行なうことができる。ロジックのコーンからの応答データがシフトアウトされ、この間に次のテストベクトルがシフトインされる。

各シフトの間は、テストベクトルの入力に応じて多数のスキャンフリップフロップが同時にトグルで切り替わる。これらのトグルは、ロジックのコーン全体を通じてさらなるトグル動作を引き起こす。シフト中のトグル動作は、回路における通常の動作モード中に生じるトグル動作をはるかに上まわる場合がある。トグル動作は、テスト中の回路の正常動作に悪影響を及ぼし得る膨大な量の電力消費し、回路の信頼性を低下させる恐れがある。

シフト動作中の電力消費を低減するためのテスト容易化設計技術の1つは、「ゲート制御q」設計と呼ばれる。ゲート制御q設計によれば、各スキャンフリップフロップのq出力部とロジックのコーンとの間の回路設計ロジックゲートが追加される。シフト動作中には、ロジックゲートに対するシフトラインがアサートされる。シフトラインのアサートによって、シフト動作中に単一状態で保持される、ロジックゲートからロジックのコーンへの出力がもたらされる。このようにして、各スキャンフリップフロップのq出力は、シフトモード中に「ゲート制御される」ことになる。

図2には、ORゲート202がスキャンフリップフロップの出力をゲート制御するqゲート制御の例が示されている。ORゲート202は、たとえばシフト動作中にシフトライン206がアサートされると、ロジックのコーン204の各入力部においてロジック「1」をドライブする。ロジックのコーン204の入力がロジック「1」で保持されるので、ロジックのコーン204における組合せロジック回路がシフト動作中にトグルで切り替わらず、それによって動的電力消費が実質的に低減する。

図3には、NORゲート302がロジックのコーン304の入力を単一状態で保持するqゲート制御の別の例が示されている。NORゲート302は、シフトライン306のアサートに応じて、シフト動作中にロジックのコーン304の各入力部においてロジック「0」を保持する。対応するスキャンフリップフロップ308からのNORゲート302の各々に対する入力は反転され、それによって、NORゲート302は、シフトライン306がアサートされていない場合にはスキャンフリップフロップ308から受信された同じ値を送信する。ロジックのコーン304の入力を単一状態で保持することにより、ロジックのコーン全体にわたるトグル動作の伝播が防止され、それによって実質的な動的電力損失が防止される。

図2および図3を参照して説明されたqゲート制御の例は、たとえば動的電力損失である、組合せロジックの伝播トグル(propagated toggling)によって消費されることになる電力を実質的に低減するが、ICの設計は静的電力損失も受ける。現在のICの設計では、組合せロジックの電流リークに起因する静的電力損失は、動的電力損失よりもさらに大きい場合がある。「リーク電力」という用語は、回路のトランジスタオフ状態にある場合にリーク電流に起因する回路設計によって消費される電力を指す。

ロジックゲートによって消費されるリーク電力は、そのロジックゲートに印加される入力パターンに依存する。たとえば、図4は、2入力のNANDゲート402と、その2入力のNANDゲート内におけるトランジスタの概略図404とを示す。「00」の入力が印加されると、他のすべての入力の組合せに比べて少ないリーク電力が消費される。これは、T1とT2の両方のトランジスタがオフになるためである。このことにより、少ないリーク電流と少ないリーク電力とをもたらす、高いドレインソース間抵抗が生じる。

概要

強化されたゲート制御Qスキャン技術を用いた、集積回路のリーク電力の低減。qゲート制御のための特定のロジックゲートは、回路設計に対する最少リーク状態を決定し、次いで、回路設計を最も少ないリーク状態で保持するロジックゲートを選択することによって選択される。最少リーク状態を実現するために要求される入力に応じて、ゲートは、NORゲートまたはORゲートとして選択することができる。最少リーク状態を実現するために選ばれたゲートによって実施されるQゲート制御は、選択された動作モード中にイネーブルにされ得る。回路の最少リーク状態は、自動テストパターン生成(ATPG)のツールを用いて決定されてもよい。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ロジック回路と、前記ロジック回路に接続された複数のスキャンフリップフロップと、前記ロジック回路の最少リーク状態を保持するように選択され、前記ロジック回路と前記複数のスキャンフリップフロップとの間に接続された複数のゲートとを備える回路

請求項2

前記ロジック回路の動作モードに基づいて前記最少リーク状態を選択するために前記複数のゲートに接続された制御回路をさらに備える、請求項1に記載の回路。

請求項3

前記複数のゲートが、前記最少リーク状態がロジック回路に対するロジックの「1」の入力を必要とする前記スキャンフリップフロップの各々に対するORゲートと、前記最少リーク状態が前記ロジック回路に対するロジックの「0」の入力を必要とする前記スキャンフリップフロップの各々に対するNORゲートとを備える、請求項2に記載の回路。

請求項4

前記複数のゲートの各々にイネーブル信号を提供するために前記複数のゲートの各々の入力部に接続された出力部を有するとともに、前記最少リーク状態が実現される動作モードに対応する複数の入力部を有する、制御回路のORゲートを前記制御回路が備える、請求項3に記載の回路。

請求項5

前記動作モードが、ブロックスリープモード、シフトモード、および非コアテストモードを含む複数の動作モードから選択可能である、請求項2に記載の回路。

請求項6

請求項7

ロジック回路と、前記ロジック回路に接続されており、前記ロジック回路の最少リーク状態を保持するために選択された0ゲート制御フリップフロップ、および、1ゲート制御のフリップフロップを備える複数のスキャンフリップフロップとを備える回路。

請求項8

前記ロジック回路の動作モードに基づいて前記最少リーク状態を選択するために前記スキャンフリップフロップに接続された制御回路をさらに備える、請求項7に記載の回路。

請求項9

前記複数のスキャンフリップフロップが、前記最少リーク状態がロジック回路に対するロジックの「1」の入力を必要とする1ゲート制御のスキャンフリップフロップと、前記最少リーク状態が前記ロジック回路に対するロジックの「0」の入力を必要とする0ゲート制御のスキャンフリップフロップとを備える、請求項8に記載の回路。

請求項10

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項7に記載の回路。

請求項11

ロジック回路を最少リーク状態で保持するqゲートロジックと、回路における複数の動作モードに対する前記最少リーク状態をアサートする、前記qゲートロジックに接続されたマルチプレクサ回路とを含む回路。

請求項12

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項11に記載の回路。

請求項13

ロジック回路を最少リーク状態で保持するための手段と、回路における複数の動作モードに対する前記最少リーク状態をアサートするための手段とを備える回路。

請求項14

テスト中の回路に対してテストベクトルシフトさせるように構成されたスキャンフリップフロップのチェーンを備えるスキャン経路と、前記スキャン経路の入力部に接続され、イネーブル入力部を含み、前記イネーブル入力部のアサート時にスキャン経路の入力部にロジックの「0」を出力するように構成されたマルチプレクサ回路とを備える回路。

請求項15

前記マルチプレクサ回路に接続された制御回路であって、前記スキャンフリップフロップの各々に対するロジックの「0」を前記マルチプレクサ回路に入力させるために、前記テスト中の回路におけるテストアクティブでない場合に前記イネーブル入力をアサートするように構成された制御回路をさらに備える、請求項14に記載の回路。

請求項16

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項14に記載の回路。

請求項17

自動テストパターンジェネレータのツールにおいて故障モデルを定義するステップであって、各故障が、集積回路の設計における標準セルの入力部における固有ブール組合せを表す、ステップと、前記故障の各々にゲイン関数を計算するステップであって、前記ゲイン関数が、対応する故障に対する平均的なリーク電力の低減を表す、ステップと、前記故障に対して計算された前記ゲイン関数の順に前記故障をソートするステップと、ベクトルセットにおけるベクトルを用いてできるだけ多くの前記故障を検出するために自動テストパターン生成を行なうことによって前記ベクトルセットを生成するステップと、前記ベクトルセットにおけるベクトルを選択するステップであって、前記ベクトルによって検出された前記故障に対応するゲインの合計が最大となる、ステップとを含む、集積回路の設計において最少リーク状態を生み出す方法。

請求項18

前記設計において前記ベクトルのケアビットハードコード化するステップをさらに含む、請求項17に記載の方法。

請求項19

前記ベクトルにおけるロジックの「1」の各ケアビットに対する前記回路設計にORゲートを挿入するステップと、前記ベクトルにおけるロジックの「0」の各ケアビットに対する前記回路設計にNORゲートを挿入するステップとをさらに含む、請求項17に記載の方法。

請求項20

前記ORゲートおよび前記NORゲートを、回路におけるスキャンフリップフロップと、前記回路におけるロジックのコーンとの間に挿入するステップをさらに含む、請求項19に記載の方法。

請求項21

イミングがクリティカルなフリップフロップに対応するベクトル要素ドントケアビットをつけるように前記自動テストパターンジェネレータのツールを構成するために、前記タイミングがクリティカルなフリップフロップを前記故障モデルにおけるXジェネレータとしてモデル化するステップをさらに含む、請求項19に記載の方法。

請求項22

最も小さいゲインを有する故障に対応する前記ベクトルにおけるケアビットを特定するステップと、いくつかの前記ORゲートおよび前記NORゲートを所定の予算内に維持するために、いくつかの前記特定されたケアビットを無視するステップとをさらに含む、請求項19に記載の方法。

請求項23

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに前記回路設計を組み込むステップをさらに含む、請求項17に記載の方法。

請求項24

自動テストパターンジェネレータのツールにおいて故障モデルを定義するための手段であって、各故障が、集積回路の設計における標準セルの入力部における固有のブール組合せを表す、手段と、前記故障の各々にゲイン関数を計算するための手段であって、前記ゲイン関数が、対応する故障に対する平均的なリーク電力の低減を表す、手段と、前記故障に対して計算された前記ゲイン関数の順に前記故障をソートするための手段と、ベクトルセットにおけるベクトルを用いてできるだけ多くの前記故障を検出するために自動テストパターン生成を行なうことによって前記ベクトルセットを生成するための手段と、前記ベクトルセットにおけるベクトルを選択するための手段であって、前記ベクトルによって検出された前記故障に対応するゲインの合計が最大となる、手段とを備える、集積回路の設計において最少リーク状態を生み出すための装置。

請求項25

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項24に記載の装置。

請求項26

自動テストパターンジェネレータのツールにおいて故障モデルを定義するステップであって、各故障が、集積回路の設計における標準セルの入力部における固有のブール組合せを表す、ステップと、前記故障の各々にゲイン関数を計算するステップであって、前記ゲイン関数が、対応する故障に対する平均的なリーク電力の低減を表す、ステップと、前記故障に対して計算された前記ゲイン関数の順に前記故障をソートするステップと、ベクトルセットにおけるベクトルを用いてできるだけ多くの前記故障を検出するために自動テストパターン生成を行なうことによって前記ベクトルセットを生成するステップと、前記ベクトルセットにおけるベクトルを選択するステップであって、前記ベクトルによって検出された前記故障に対応するゲインの合計が最大となる、ステップとを含む、集積回路の設計において最少リーク状態を生み出す方法。

請求項27

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに前記回路設計を組み込むステップをさらに含む、請求項26に記載の方法。

請求項28

自動テストパターンジェネレータのツールにおいて故障モデルを定義するためのプログラムコードであって、各故障が、集積回路の設計における標準セルの入力部における固有のブール組合せを表す、プログラムコードと、前記故障の各々にゲイン関数を計算するためのプログラムコードであって、前記ゲイン関数が、対応する故障に対する平均的なリーク電力の低減を表す、プログラムコードと、前記故障に対して計算された前記ゲイン関数の順に前記故障をソートするためのプログラムコードと、ベクトルセットにおけるベクトルを用いてできるだけ多くの前記故障を検出するために自動テストパターン生成を行なうことによって前記ベクトルセットを生成するためのプログラムコードと、前記ベクトルセットにおけるベクトルを選択するためのプログラムコードであって、前記ベクトルによって検出された前記故障に対応するゲインの合計が最大となる、プログラムコードとを含むコンピュータにより実行可能なプログラムコードからなるコンピュータプログラム

請求項29

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに前記集積回路の設計を組み込むためのプログラムコードをさらに含む、請求項28に記載のコンピュータプログラム。

請求項30

ロジック回路と、前記ロジック回路に接続された複数のスキャンフリップフロップと、前記ロジック回路と前記複数のスキャンフリップフロップとの間に接続された、前記ロジック回路の最少リーク状態を保持するための手段とを備える、回路。

請求項31

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項30に記載の回路。

請求項32

ロジック回路を最少リーク状態で保持するための手段と、前記保持手段に接続されており、前記回路における複数の動作モードに対する前記最少リーク状態をアサートするための手段とを備える、回路。

請求項33

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項32に記載の回路。

請求項34

テスト中の回路に対してテストベクトルをシフトするための手段と、前記シフト手段の入力部に接続され、イネーブル入力部を含み、前記イネーブル入力部のアサート時に前記シフト手段の前記入力部にロジックの「0」を出力するように構成されたマルチプレクサ回路とを備える、回路。

請求項35

携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、手持ち式パーソナルコミュニケーションシステム(PCS)ユニット、携帯用データユニット、および固定ロケーションデータユニットの少なくとも1つに組み込まれている、請求項34に記載の回路。

技術分野

0001

本開示は、概して集積回路の設計に関する。より詳細には、本開示は、リーク電力が低減した集積回路の設計に関する。

背景技術

0002

集積回路(IC)は、一般に、ICのテストモード動作を容易にするためにICの設計にスキャンフリップフロップが含まれるスキャンベース設計などのテスト容易化設計技術を用いて設計される。スキャンフリップフロップは、標準的なフリップフロップに似ているが、スキャン入力スキャン出力、およびイネーブル入力を含んでいる。このイネーブル入力は、スキャンフリップフロップを動作モードとテストモードとの間でトグル切り替える。イネーブル入力がアサートされると、スキャンフリップフロップは、テスト入力テスト出力がスキャン入力とスキャン出力を介して送信され得るスキャンモードで機能する。イネーブル入力がディアサートされると、スキャンフリップフロップは、データ入力部を介して入力が受信される標準的なフリップフロップとして動作する。

0003

スキャンベース設計では、この設計におけるレジスタは、テストモード動作中にサイズの大きいシフトレジスタとして動作するよう、図1に示されているように互いに配置されたスキャンフリップフロップ102に変えられる。テストモード中には、テストベクトルがスキャンフリップフロップ102を介して回路の中にシフトされるシフト動作が最初に行なわれる。このテストベクトルは、本明細書では「ロジックコーン(cone of logic)」104とも呼ばれる、ICの内部回路にある組合せロジックを介して伝わる。次いで、スキャンフリップフロップ102によってテスト応答キャプチャーされるキャプチャー動作を行なうことができる。ロジックのコーンからの応答データがシフトアウトされ、この間に次のテストベクトルがシフトインされる。

0004

各シフトの間は、テストベクトルの入力に応じて多数のスキャンフリップフロップが同時にトグルで切り替わる。これらのトグルは、ロジックのコーン全体を通じてさらなるトグル動作を引き起こす。シフト中のトグル動作は、回路における通常の動作モード中に生じるトグル動作をはるかに上まわる場合がある。トグル動作は、テスト中の回路の正常動作に悪影響を及ぼし得る膨大な量の電力消費し、回路の信頼性を低下させる恐れがある。

0005

シフト動作中の電力消費を低減するためのテスト容易化設計技術の1つは、「ゲート制御q」設計と呼ばれる。ゲート制御q設計によれば、各スキャンフリップフロップのq出力部とロジックのコーンとの間の回路設計ロジックゲートが追加される。シフト動作中には、ロジックゲートに対するシフトラインがアサートされる。シフトラインのアサートによって、シフト動作中に単一状態で保持される、ロジックゲートからロジックのコーンへの出力がもたらされる。このようにして、各スキャンフリップフロップのq出力は、シフトモード中に「ゲート制御される」ことになる。

0006

図2には、ORゲート202がスキャンフリップフロップの出力をゲート制御するqゲート制御の例が示されている。ORゲート202は、たとえばシフト動作中にシフトライン206がアサートされると、ロジックのコーン204の各入力部においてロジック「1」をドライブする。ロジックのコーン204の入力がロジック「1」で保持されるので、ロジックのコーン204における組合せロジック回路がシフト動作中にトグルで切り替わらず、それによって動的電力消費が実質的に低減する。

0007

図3には、NORゲート302がロジックのコーン304の入力を単一状態で保持するqゲート制御の別の例が示されている。NORゲート302は、シフトライン306のアサートに応じて、シフト動作中にロジックのコーン304の各入力部においてロジック「0」を保持する。対応するスキャンフリップフロップ308からのNORゲート302の各々に対する入力は反転され、それによって、NORゲート302は、シフトライン306がアサートされていない場合にはスキャンフリップフロップ308から受信された同じ値を送信する。ロジックのコーン304の入力を単一状態で保持することにより、ロジックのコーン全体にわたるトグル動作の伝播が防止され、それによって実質的な動的電力損失が防止される。

0008

図2および図3を参照して説明されたqゲート制御の例は、たとえば動的電力損失である、組合せロジックの伝播トグル(propagated toggling)によって消費されることになる電力を実質的に低減するが、ICの設計は静的電力損失も受ける。現在のICの設計では、組合せロジックの電流リークに起因する静的電力損失は、動的電力損失よりもさらに大きい場合がある。「リーク電力」という用語は、回路のトランジスタオフ状態にある場合にリーク電流に起因する回路設計によって消費される電力を指す。

0009

ロジックゲートによって消費されるリーク電力は、そのロジックゲートに印加される入力パターンに依存する。たとえば、図4は、2入力のNANDゲート402と、その2入力のNANDゲート内におけるトランジスタの概略図404とを示す。「00」の入力が印加されると、他のすべての入力の組合せに比べて少ないリーク電力が消費される。これは、T1とT2の両方のトランジスタがオフになるためである。このことにより、少ないリーク電流と少ないリーク電力とをもたらす、高いドレインソース間抵抗が生じる。

発明が解決しようとする課題

0010

回路設計における最少リーク状態は、最も少ないリーク電力を消費する設計の状態である。これは、できるだけ多くのロジックゲートまたは他の部品が最も少ないリーク状態におかれた場合に生じ、それによって回路のリーク電力全体が最少となる。所与の設計に対する最少リーク状態を特定することは、様々なソリューションまたはアプローチが要求されてきた複雑な問題である。しかしながら、そのようなソリューションは、ICの設計において、実用化には一般的に適していなかった。

課題を解決するための手段

0011

本開示における実施形態は、回路設計における組合せロジックの最少リーク状態を決定するとともに、ある種の動作モード中における組合せロジックを最少リーク状態におくことによってリーク電力を低減する。

0012

本開示における態様は、回路を最も少ないリーク状態におくためのハードウェア技術を含む。挿入されたハードウェアは、いくつかの回路動作モード中にリーク電力を低減する。本開示における別の態様は、スキャン経路が使われていない場合にそのスキャン経路におけるスキャンフリップフロップのチェーンによって消費されるリーク電力を低減するためのハードウェア技術を含む。

0013

本開示における一態様は、ロジック回路と、ロジック回路に接続された複数のスキャンフリップフロップとを有する回路を含む。ロジック回路と、いくつかのスキャンフリップフロップとの間にはいくつかのゲートが接続されている。これらのゲートは、ロジック回路の最少リーク状態を保持するように選択されている。本開示における別の態様によれば、0ゲート制御のスキャンフリップフロップと、1ゲート制御のスキャンフリップフロップとが、ロジック回路の最少リーク状態を保持するために選択される。

0014

本開示における態様は、ロジック回路を最少リーク状態で保持するためのqゲートロジックを含む回路を含む。このqゲートロジックに接続されたマルチプレクサ回路は、回路におけるいくつかの動作モードに対する最少リーク状態をアサートする。本開示における別の態様は、ロジック回路を最少リーク状態で保持するための手段と、回路におけるいくつかの動作モードに対する最少リーク状態をアサートするための手段とを有する回路を含む。

0015

本開示における別の態様は、テスト中の回路に対してテストベクトルをシフトさせるために構成されたスキャンフリップフロップのチェーンを含むスキャン経路を有する回路を含む。スキャン経路の入力部には、マルチプレクサ回路が接続されている。マルチプレクサ回路は、イネーブル入力部を含み、イネーブル入力部のアサート時にスキャン経路の入力部にロジックの「0」を出力するように構成されている。

0016

本開示における別の態様は、集積回路の設計において最少リーク状態を生み出す方法を含む。この方法は、自動テストパターンジェネレータのツールにおいて故障モデルを定義するステップであって、各故障が、集積回路の設計における標準セルの入力部における固有ブール組合せを表す、ステップを含む。ゲイン関数は、故障の各々に計算される。ゲイン関数は、対応する故障に対する平均的なリーク電力の低減を表す。故障は、故障に対して計算されたゲイン関数の順にソートされる。ベクトルセットは、ベクトルセットにおけるベクトルを用いてできるだけ多くの故障を検出するために自動テストパターン生成を行なうことによって生成される。ベクトルによって検出された故障に対応するゲインの合計が最大となる、ベクトルセットにおけるベクトルが選択される。

0017

本開示における別の態様は、集積回路の設計において最少リーク状態を生み出すための装置を含む。この装置は、自動テストパターンジェネレータのツールにおいて故障モデルを定義するための手段であって、各故障が、集積回路の設計における標準セルの入力部における固有のブール組合せを表す、手段を含む。また、この装置は、故障の各々にゲイン関数を計算するための手段と、故障に対して計算されたゲイン関数の順に故障をソートするための手段とを含む。また、この装置は、ベクトルセットにおけるベクトルを用いてできるだけ多くの故障を検出するために自動テストパターン生成を行なうことによってベクトルセットを生成するための手段と、ベクトルセットにおけるベクトルを選択するための手段であって、ベクトルによって検出された故障に対応するゲインの合計が最大となる、手段とを含む。

0018

本開示における別の態様は、プログラムコードが記録されたコンピュータ可読媒体を含むコンピュータプログラム製品を含む。プログラムコードは、自動テストパターンジェネレータのツールにおいて故障モデルを定義するためのプログラムコードであって、各故障が、集積回路の設計における標準セルの入力部における固有のブール組合せを表す、プログラムコードと、故障の各々にゲイン関数を計算するためのプログラムコードであって、ゲイン関数が、対応する故障に対する平均的なリーク電力の低減を表す、プログラムコードと、故障に対して計算されたゲイン関数の順に故障をソートするためのプログラムコードとを含む。また、このプログラムコードは、ベクトルセットにおけるベクトルを用いてできるだけ多くの故障を検出するために自動テストパターン生成を行なうことによってベクトルセットを生成するためのプログラムコードと、ベクトルセットにおけるベクトルを選択するためのプログラムコードであって、ベクトルによって検出された故障に対応するゲインの合計が最大となる、プログラムコードとを含む。

0019

別の態様では、回路は、ロジック回路と、ロジック回路に接続されたスキャンフリップフロップとを含む。また、回路は、ロジック回路と複数のスキャンフリップフロップとの間に接続された、ロジック回路の最少リーク状態を保持するための手段を含む。

0020

さらに別の態様では、回路は、ロジック回路を最少リーク状態で保持するための手段を有する。また、この回路は、回路における動作モードに対する最少リーク状態をアサートするための手段を有する。このアサート手段は、保持手段に接続されている。

0021

さらなる態様では、回路は、テスト中の回路に対してテストベクトルをシフトするための手段を有する。また、回路は、シフト手段の入力部に接続されたマルチプレクサ回路を有する。このマルチプレクサ回路は、イネーブル入力部を含み、イネーブル入力部のアサート時にスキャン経路の入力部にロジックの「0」を出力するように構成されている。

0022

本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実施するために他の構造を変更または設計するための基礎として本開示が容易に利用され得ることが、当業者には理解されよう。また、そのような等価の構成は、添付の特許請求の範囲に明記されている本開示の教示から逸脱しないことが、当業者によって理解されるはずである。機構と動作の方法との両方に関する、本開示の特性であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより良く理解されよう。しかしながら、図面の各々は、例示および説明のためのみに提供されており、本開示における限定の定義として考えられていないことを明確に理解されたい。

0023

本開示におけるより十分な理解のために、次に添付図面に関連して行なわれる以下の説明に言及する。

図面の簡単な説明

0024

ロジック回路をテストするためのスキャンフリップフロップにおける従来の組を示すブロック図である。
ロジック回路をテストするための従来のゲート制御q設計を示す回路の概略図である。
ロジック回路をテストするための従来のゲート制御q設計を示す回路の概略図である。
NANDゲート用の標準記号の図と、NANDゲートを実現するための回路の概略図とである。
本開示における例示的実施形態に従ってロジックのコーンにおける最少リーク状態を実現するためのロジック回路の概略図である。
回路における複数の動作モードに対して回路の最少リーク状態を可能にするためのORゲートの記号表示である。
従来のスキャンフリップフロップの記号表示である。
0/1ゲート制御のスキャンフリップフロップの記号表示である。
本開示における例示的実施形態に従ってスキャン経路の最少リーク状態を実現するための回路の概略図である。
本開示における例示的実施形態に従って最少リーク状態を生み出す方法を示す、プロセスの流れ図である。
本開示における実施形態を有利に用いることができる例示的ワイヤレス通信システムを示すブロック図である。
本開示における実施形態による半導体コンポーネントの回路設計、レイアウト設計、および論理設計に用いられる設計用ワークステーションを示すブロック図である。

実施例

0025

本開示における実施形態は、ロジックコーンにおける組合せロジックの減少リーク状態または最少リーク状態を決定し、ある種の動作モード中に組合せロジックをその減少リーク状態または最少リーク状態におくことによってリーク電力を低減する。スキャンフリップフロップのq出力をゲート制御し、ロジックコーンをそれらの最少リーク状態におくために、追加のハードウェアを含むqゲート制御のセルが挿入される。qゲート制御のセルは、機能上のスリープモード、シフトモード、キャプチャーモード、および、他のテストモード動作などのいくつかの回路モード中のリーク電力が低減されるように制御される。「最少」という用語が本願全体にわたって用いられるが、「減少」または「最少」が含まれるように考えられていることを理解されたい。

0026

本開示の態様によれば、ハードウェアのオーバーヘッド(hardware overhead)は、ユーザが定めたハードウェアのオーバーヘッドの予算内に制限され得る。タイミングのクリティカル経路(timing critical path)にはないフリップフロップの出力部のみにゲート制御のロジックを挿入することによって、回路のタイミングが狂うことはない。最少リーク状態(MLS)を決定するために、自動テストパターン生成(ATPG)のツールが用いられてもよい。

0027

最少リーク状態が決定されると、ロジック回路を最少リーク状態におくことを容易にするために、回路に特定のハードウェアを加えることができる。図5を参照し、本開示の一態様によれば、設計を最少リーク状態におくために、スキャンフリップフロップ506とロジックのコーン508との間に、ORゲート502とNORゲート504の組合せを挿入することができる。たとえば、図5に示されている3つだけのフリップフロップを有する回路では、ロジックコーン508の最少リーク状態となる状態「001」が決定されている。状態「001」は、ロジックコーン508を最少リーク状態におくために、図示されているようにロジックコーン508の入力部に印加される。

0028

本開示の態様によれば、ORゲート502は、状態「001」のうちのロジックの「1」ビットを生成するようにハードウェアに含まれており、2つのNORゲート504は、状態「001」のうちのロジックの「00」ビットを生成するようにハードウェアに含まれている。reduce_leakage 510と呼ばれる制御ラインは、ORゲート502およびNORゲート504に接続されている。この制御ライン510がアサートされると、すべてのロジックコーン508は、001状態、すなわち最少リーク状態におかれる。対応するスキャンフリップフロップ506からの、NORゲート504の各々に対する入力は反転され、それによって、NORゲート504は、制御ライン510がアサートされていない場合にはスキャンフリップフロップ506から受信された同じ値を送信する。

0029

本開示の態様によれば、ロジックのコーンは、テストモード中に加え、回路の通常動作におけるある種のモード中に電力を節約するために最少リーク状態におかれてもよい。reduce_leakage信号は、最少リーク状態が要求される任意のモードにおいてアサートされ得る。

0030

図6を参照すると、3入力のORゲート602が、3つの別の制御信号であるblock_slp 604と、shift 606と、core_testen_n 608とを多重化している。「reduce_leakage」信号は、回路を最も少ないリーク状態におくためにアサートされる必要のある信号である。このreduce_leakage 610信号は、block_slp 604がアサートされるか、またはshift 606がアサートされるか、またはcore_testen_n 608がアサートされない場合にアサートされることになる。block_slp 604信号は、MLS生成ハードウェアが接続されている、ロジックのコーンにおける回路のブロックが機能上のスリープモードにある場合にアサートされる。この信号「block_slp」は、そのブロックが機能上のスタンバイモードにある場合に、その機能上のモード中のリークを低減するためにアサートされる。shift 606信号は、ロジックのコーンがシフトモードにある場合にアサートされる。この信号「shift」は、動的なシフトの電力を低減するために、スキャンシフトモード中にアサートされている。core_testen_n 608信号は、テストモード中にコア回路がテストされていることを示す。この信号「core_testen_n」は、たとえばIddqテストモード(Iddq testmode)中にその特定のブロックがテストされていない場合にアサートされ、それによって、Iddqテスト(Iddq test)中にそのブロックによって流れ出るリーク電流は最少となる。3入力のORゲート602に対する入力として3つだけの制御信号が図示されているが、2つ以下もしくは4つ以上の信号がORされてもよく、または、論理的に組み合わせられてもよく、または、動作における他の動作モードもしくは他の動作モードの組合せの間のリークを低減するために多重化されてもよいことを理解されたい。

0031

本開示における代替実施形態によれば、最少リーク状態を実現するためのゲート制御のロジックハードウェアは、通常のスキャンフリップフロップの内部に加えられてもよい。図7は、標準的なスキャンフリップフロップ700の例を示す。図8は、この例ではreduced_leakageと表示されているイネーブル信号がアサートされた場合に、ロジックの「1」または「0」を保持するための追加のハードウェアを内部的に含む変更後のスキャンフリップフロップ800の例を示す。図7に示されているフリップフロップ700の場合、「d」はデータピンであり、「sin」はスキャン入力ピンである。「scan_en」と表示されているピンは、スキャンイネーブルピンである。このフリップフロップ700は、「clk」ピンによってクロック供給される。「q」と表示されているピンは、フリップフロップの出力を表し、「sout」と表示されているピンは、スキャン出力ピンである。

0032

イネーブル信号のアサート時にロジックの「1」を出力する変更後のスキャンフリップフロップは、1ゲート制御のスキャンフリップフロップと呼ばれており、たとえば、図5に示されているORゲートと、それに対応するスキャンフリップフロップを取り替えるために用いることができる。イネーブル信号のアサート時にロジックの「0」を出力する変更後のスキャンフリップフロップは、0ゲート制御のスキャンフリップフロップと呼ばれており、図5に示されているNORゲートと、それに対応するスキャンフリップフロップを取り替えるために用いることができる。1ゲート制御のスキャンフリップフロップ、および、0ゲート制御のスキャンフリップフロップの両方は、標準的なセルライブラリに含まれている。本開示における本態様によれば、通常のスキャンフリップフロップは、最少リーク状態を生み出すために、組み立て中または組み立て後0/1ゲート制御のスキャンフリップフロップと取り替えられてもよい。

0033

本開示における別の態様では、スキャン経路におけるリークが低減される。スキャン経路に関連するリークがどのように低減するかを示すために、図9を参照してテスト用のコアベース設計(CBDFT)の例について説明する。CBDFT設計は、いくつかのコア902に分割されてもよい(そのうちの1つだけが図示されている)。コアテストモードでは、一度に1つのコア902に対してテストが行なわれてもよい。

0034

個々のスキャンフリップフロップ904に対するリーク電力は、SIN=1の状態よりもSIN=0の状態においてはるかに低くなることが観測されている。「core_testen」と表示されているピンは、その特定のコア902が現在テスト中であるか否かを示す制御信号を表す。本開示における本態様によれば、コアテストモードにおけるCBDFTコアのスキャン経路906は、ロジックの「0」で多重化されており、それによって、特定のコア902がテストされていない場合には常にcore_testen信号がアサートされ、ロジックの0がスキャン経路の中にシフトされる。これにより、特定のコア902がテストされていない場合には常に、特定のコア902においてスキャン経路をロジックの「0」に初期化され、テストされていないコアは最少リーク状態におかれる。テストされていないコアに対するスキャン経路のリークを低減するよう上記の多重化を実現するために、わずかな量の追加のロジックハードウェアだけが加えられる。コアが復元回路(decompressor circuitry)を含み得る特定の実施形態では、追加のロジックハードウェアは復元回路の出力部に加えられる。

0035

CBDFTの別の例では、スキャン経路は、「トップテスト」モード中に0に初期化されてもよい。トップテストモード中には、コアにおける内部のスキャンチェーンは、開始またはキャプチャーの動作を行なわないため、このテスト中に最少リーク状態におかれ得る。この技術に対するハードウェアのオーバーヘッドは無視できるものであり、たとえば、設計における各スタンプ(stump)に単一のANDゲートとして実装され得る1つのマルチプレクサを含む。

0036

上記のコアテストモードの例、および、トップテストモードの例は、スキャンチェーンによって消費されるリーク電力が、CBDFTの方法を用いた設計に対して低減される本開示における特定の態様である。CBDFTの例においてスキャン経路のリークを低減する態様について説明されたが、これらの態様は、1つまたは複数のスキャン経路がテストモード中にアクティブとならない非CBDFTベースの設計にも適用可能であることを理解されたい。

0037

また、本開示における態様は、既存ツールを用いてIC設計の最少リーク状態を決定する方法を含む。例示的実施形態によれば、IC設計における組合せロジックの最少リーク状態を生み出す問題は、最少リーク状態を生み出すために既存の自動テストパターンジェネレータ(ATPG)のツールが用いられ得るように、ATPGの問題としてモデル化される。本開示の例示的実施形態による最少リーク状態の生成に用いられてもよい一般的なATPGツールの例は、California、San JoseのCadence Design Systemsによる「Encounter Test」である。

0038

図10を参照して、本開示における態様による、ATPGツールを用いて最少リーク状態を決定するための方法について説明する。ブロック1002では、ATPGツール用の新たな故障モデル(fault model)が定義される。この新たな故障モデルは、設計における標準セルの入力部における固有のブール組合せを表す。この故障モデルでは、内部のノードは見られない。たとえば、2入力のANDゲートの場合、4つの故障F1、F2、F3、およびF4が作り出される。故障F1では検出のために「00」入力が必要となり、故障F2では検出のために「01」入力が必要となり、故障F3では検出のために「10」入力が必要となり、また故障F4では検出のために「11」入力が必要となる。この故障モデルは、MLS生成の問題をATPGの問題に変えるためのしくみとして用いられる。この故障モデルは、いかなる物理的欠陥とも相関関係にない。

0039

ブロック1004では、各故障にゲイン値が計算される。入力部に印加される特定のブールパターン「P」に対応する各故障「f」に、ゲイン関数G(f)が計算される。このゲイン関数G(f)は、特定ゲートの入力部に「P」を印加することによって、平均的なリーク電力の低減を表す。これは、たとえば標準的なATPGツールの「.lib」ファイルを用いて行なわれてもよい。

0040

ブロック1006では、ゲインG(f)によって故障が降順にソートされる。次にブロック1008では、ベクトルVjに関係するできるだけ多くの故障fi(i=1〜k)を検出するために、極めて高い密度レベルの故障に対して自動テストパターン生成(ATPG)のプロセスが実行される。

0041

ブロック1010では、ゲインG(fi)[i=1〜k]の合計が最大となるようにATPGのベクトルセット(vector set)からベクトルVjが選択される。ここで、fiは、ブロック1008においてVjによって検出された故障の組である。

0042

ブロック1012では、最少リーク状態のロジックがIC回路の設計に挿入される。スキャンセル「k」の各ケアビットSkに、Sk=「1」の場合にはスキャンセルkの出力部における回路設計にORゲートが挿入され、Sk=「0」の場合にはスキャンセルkの出力部における回路設計にNORゲートが挿入される。これにより、回路設計においてベクトル「Vj」が効果的にハードコード化される。

0043

本開示における態様によれば、タイミングのクリティカルな経路のうちのどの変更を避けるためにATPGツールが用いられてもよい。タイミングがクリティカルなすべてのフリップフロップは、ATPGプロセス中にXジェネレータ(X generator)としてモデル化されてもよい。これにより、タイミングがクリティカルなフリップフロップにATPGツールがケアビットをつけることが防がれ、タイミングのクリティカルな経路に対する変更が防止される。

0044

本開示における態様は、ユーザが定めたゲートの予算に合わせ、予算化されたゲート数に対するIC設計においてリークの低減を最適化することができる。ベクトル「Vj」における各ケアビットは、ロジックゲートを設計に加えることによってハードウェアのオーバーヘッドを増すので、所定のハードウェア予算によって許された複数の追加のロジックゲートを上まわらないケアビットを有するベクトルが選択されてもよい。予算を超えるいくつかのゲートは、設計から落とされてもよい。本開示によれば、落とされることになるゲートは、最も小さいゲイン値を有する故障の検出を容易にする、対応するケアビットを特定することによって選択されてもよい。

0045

図11は、本開示における実施形態を有利に用いることができる例示的ワイヤレス通信システム1100を示すブロック図である。説明のために、図11は、3つの遠隔ユニット1120、1130、および1150、ならびに、2つの基地局1140を示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有してもよいことが認識されよう。遠隔ユニット1120、1130、および1150は、ICデバイス1125A、1125C、および1125Bを含み、これらは開示された回路を含んでいる。また、基地局、スイッチングデバイスおよびネットワーク機器を含み、ICを内蔵する任意のデバイスは、本明細書で開示された回路を含み得ることが認識されよう。図11は、基地局1140から遠隔ユニット1120、1130、および1150への順方向リンク信号1180、ならびに、遠隔ユニット1120、1130、および1150から基地局1140への逆方向リンク信号1190を示す。

0046

図11では、遠隔ユニット1120は移動電話として示され、遠隔ユニット1130はポータブルコンピュータとして示され、遠隔ユニット1150は、ワイヤレスローカルループステムにおける固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話手持ち式パーソナルコミュニケーションシステム(PCS)ユニット個人情報端末などの携帯用データユニット、GPS対応デバイスナビゲーションデバイスセットトップボックス音楽プレーヤビデオプレーヤ娯楽ユニット、メータ読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行なう任意の他のデバイス、またはそれらの任意の組合せであってもよい。図11は、本開示における教示による遠隔ユニットを示しているが、本開示は、これらの例示的に示されたユニットに限定されない。本開示における実施形態は、集積回路(IC)を含む任意のデバイスに好適に用いることができる。

0047

図12は、上記で開示されたMLS生成回路などの、半導体コンポーネントの回路設計、レイアウト設計、および論理設計に用いられる設計用ワークステーションを示すブロック図である。設計用ワークステーション1200は、オペレーティングシステムソフトウェア支援ファイル、および、CadenceまたはOrCADなどの設計用ソフトウェアを含むハードディスク1201を含む。また、設計用ワークステーション1200は、MLS生成回路を有するパッケージングされた集積回路などの回路1210または半導体コンポーネント1212の設計を容易にするためにディスプレイを含む。記憶媒体1204は、回路設計1210または半導体コンポーネント1212を有形に記憶するために提供されている。回路設計1210または半導体コンポーネント1212は、GDSIIまたはGERBERなどのファイルフォーマットで記憶媒体1204に記憶されてもよい。記憶媒体1204は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスでもよい。さらに、設計用ワークステーション1200は、記憶媒体1204からの入力を受けるか、または記憶媒体1204に出力を書き込むためのドライブ装置1203を含む。

0048

記憶媒体1204に記録されるデータは、論理回路構成フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィなどの連続書込ツールのためのマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連するタイミングダイヤグラムまたはネット回路などの論理検証データを含み得る。記憶媒体1204にデータを提供することによって、半導体ウェハを設計するためのプロセスの数が減少することによって、回路設計1210または半導体コンポーネント1212の設計が容易になる。

0049

ファームウェアおよび/またはソフトウェアの実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ関数など)によって実施されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内に実装されてもよく、またはプロセッサユニットの外部に実装されてもよい。本明細書で用いられる場合、「メモリ」という用語は、長期メモリ短期メモリ、揮発性メモリ不揮発性メモリ、または他のメモリのいずれかの種類を指し、特定の種類のメモリまたは特定の数のメモリ、またはメモリが記憶される媒体の特定の種類に何ら限定されない。

0050

ファームウェアおよび/またはソフトウェアで実施される場合、機能は、コンピュータ可読媒体上に1つもしくは複数の命令またはコードとして記憶されてもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体、および、コンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体でもよい。限定ではなく、一例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光ディスクストレージ磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは所望のプログラムコードを命令またはデータ構造の形で記憶するのに使用することができ、またコンピュータによってアクセスすることのできる任意の他の媒体を備えてよく、本明細書で使用するディスク(diskおよびdisc)には、コンパクトディスク(CD)、レーザディスク(登録商標)、光ディスク、デジタル多用途ディスク(DVD)、フレキシブルディスク、およびブルーレイディスクが含まれ、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。

0051

命令および/またはデータは、コンピュータ可読媒体上に記憶されるだけでなく、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを示す信号を有する送受信機を含み得る。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲において概説する機能を実施させるように構成されている。

0052

特定の回路について説明したが、当業者には、本開示を実施するために、開示された回路のすべてが必要とされるわけではないことが理解されよう。さらに、本開示における焦点を保つために特定の公知の回路については説明していない。

0053

本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、本明細書において様々な変更、代用および改変を施せることを理解されたい。さらに、本願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、既存の、または、今後開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを、本開示に従って利用してもよい。従って、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。

0054

502ORゲート
504NORゲート
506スキャンフリップフロップ
508ロジックのコーン
510制御ライン
602 3入力のORゲート
604 block_slp信号
606 shift信号
608 core_testen_n信号
610 reduce_leakage信号
700標準的なスキャンフリップフロップ
800 変更後のスキャンフリップフロップ
902コア
904 スキャンフリップフロップ
906スキャン経路
dデータピン
sinスキャン入力ピン
scan_enスキャンイネーブルピン
clkクロックピン
qフリップフロップ出力
sout スキャン出力ピン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ